CN1133526A - 视频信号筘位电路 - Google Patents

视频信号筘位电路 Download PDF

Info

Publication number
CN1133526A
CN1133526A CN95114845A CN95114845A CN1133526A CN 1133526 A CN1133526 A CN 1133526A CN 95114845 A CN95114845 A CN 95114845A CN 95114845 A CN95114845 A CN 95114845A CN 1133526 A CN1133526 A CN 1133526A
Authority
CN
China
Prior art keywords
signal
clamp
multiplexing
video signal
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95114845A
Other languages
English (en)
Other versions
CN1078422C (zh
Inventor
W·登霍兰达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1133526A publication Critical patent/CN1133526A/zh
Application granted granted Critical
Publication of CN1078422C publication Critical patent/CN1078422C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Processing Of Color Television Signals (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

视频分量U和V(经113、114)被施加到多路转接器(SMUX)的一个输入端。用箝位器(S100，VC)对多路转接器的输出信号(在113a上)进行箝位，该箝位器对每个视频信号分量而言是公用的。多路转接器的输入端位于箝位器的上游。被箝位的信号经模/数转换器(115)处理后施加到行存储器(116)上，使视频行加倍。

Description

视频信号箝位电路
本发明涉及包括箝位电路的视频信号处理器。
为了降低电视图象的行结构的可见度，已知的方法是将图象中的行数加倍。在这样的电路中，进来的模拟复合基带视频信号可以被分成模拟亮度信号分量和模拟彩色信号分量。例如在逐行倒相(PAL)***中，这种模拟信号分量被称为信号分量Y、U和V。
所给信号分量的取样可以储存在行存储器中。存储在行存储器中的取样以两倍于存储在该存储器中的速率读出。因此，在复合基带视频信号的每个水平视频行时间，产生一对连续视频行信号分量，每个分量都有以压缩或速度提高方式的相同的图象信息。这对连续速度提高视频信号分量分别为图象中的一对扫描行提供图象信息。
一般情况下，行存储器是数字存储式的。因此，例如模拟彩色分量信号U和V先要在模/数(A/D)转换器转换成数字字。然后，将数字字储存在行存储器中。
每个信号分量U和V相对于平均A/C电平而言是对称的信号。为了利用A/D转换器的全部输入信号范围，每个信号分量U和V的平均电平的幅度被箝位到A/D转换器的输入信号范围的中间范围的一个电平上。
这就需要利用一个多路转接器在单个行存储器中存储交替的信号分量U和V的取样。以这种方式，单个行存储器可用来加速信号分量U和V。还需要利用单个箝位器开关来对信号分量U和V进行箝位，以便减小电路的复杂性。
产生经多路转接的被箝位的视频信号的一种视频装置(该装置体现了本发明的一个方面)包括全电视信号源和对全电视信号作出响应，以产生相互分开的第一和第二视频信号分量的解码器。多路转接器具有一个输入端，该输入端对视频信号分量作出响应，交替地向多路转接器的一个输出端施加第一和第二视频信号分量，以便产生一个经多路转接的视频信号。箝位器对箝位信号作出响应，用来对来自第一视频信号分量的经多路转接的视频信号的第一部分和来自第二视频信号分量的经多路转接的视频信号的第二部分进行箝位。箝位器产生被箝位的视频信号，因此该箝位器位于相对于多路转接器的输入端的信号通道的下游。
唯一的一幅图表示体现本发明一个方面的视频信号行双倍器的视频信号箝位电路。
唯一的一幅图表示体现本发明一个方面的视频信号箝位电路100，它用于视频信号行双倍器200。根据PAL***，复合基带模拟视频信号PALS在常规的解码器80中被分成模拟视频信号分量Y、U和V。
亮度信号分量Y送入常规的箝位电路101。箝位电路101包括与开关S101相连的耦合电容器110。开关S101由常规的时钟发生器/控制器单元120中产生的耦合控制信号120a控制。单元120中产生的信号与水平同步信号SY同步。
开关S101可由图中未示出的开关金属氧化物半导体(MOS)晶体管实现。当开关S101闭合时，在电容器110的一端101a建立起一个恒定的0V电压。在水平同步信号SY附近的t1时间段，端子110a的电压为0V。时间段t1以外，开关S101关断，信号分量Y通过电容器110容性地耦合到端子110a。当开关S101闭合时在时间段t1，电容器110的两端建立起直流电压电平偏移信号分量Y，从而在端子110a形成被箝位的信号分量Y。
电容器110远离端子110a的一端上的信号分量Y所具有的峰峰值电压范围是1V。端子110a上的被箝位的模拟信号分量Y施加到模/数(A/D)转换器111。箝位操作的结果，被箝位的信号分量Y在端子110a上是一个正信号，它在A/D转换器111a的输入电压范围(0V至1V)内变化。因此，其优点是在A/D转换器111a中不会产生信号削波或失真。
A/D转换器111中的信号转换速率由控制信号120c控制。端子110a上的被箝位的信号分量Y的模拟取样在A/D转换器111中被顺序转换成输出信号111a的8位字。信号111a的字以连续方式储存在行存储器112中。行存储器112从概念上讲是作为先进先出(FIFO)移位寄存器工作的。
从行存储器112中读出输出信号111a的存储字，其速率是将信号111a的字存储在行存储器112中以产生信号112a的速率的两倍。因此，相对于信号111a的字，信号112a的字的速度被提高了。另外，信号111a和112a包括相同的亮度信息。
在给定的水平行时间期间H，根据写时钟信号WCLK，信号111a的字以13.5MHz的速率存储。存储器112是一个双口存储器，具有一个独立的内部写地址指针(未示出)和一个独立的内部读地址指针(未示出)。在周期H内，只在水平周期H的开始，由信号WRES启动写地址指针一次。而在周期H内，在周期H的开始和中央，读地址指针被启动两次。根据读时钟信号RCLK，信号111a的存储字以两倍的速率即27MHz读出。在水平周期H期间，存储在存储器112中的字读出两次，每次读出都开始于启动读地址指针以后。
假定一完整的视频行已经储存在存储器112中。当在存储器112中储存下一视频行的前半部分时，以两倍于写入的速率从存储器112中读出。由于存储器112是双口存储器，所以写入和读出可以同时进行。在对存储器112进行第二次读出期间，存储下一视频行的后半部分。于是，对每个视频行的写入周期而言，出现了两个读出周期。
彩色信号分量U通过耦合电容器113耦合到多路转接器开关SMUX。开关SMUX由单元120的控制信号120b控制。类似地，彩色信号分量V通过耦合电容器114耦合到多路转接器开关SMUX。开关SMUX提供多路转接操作，将交替的信号分量U和V的取样施加到多路转接器开关SMUX的输出端113a。
由于多路转接的作用，在端子113a建立每个信号分量U和V的速率是建立信号分量Y的速率的一半。在端子113a从信号分量U和V建立复合取样的速率与在端子110a建立信号分量Y的速率相等。每个信号分量U和V的带宽等于信号分量Y的四分之一。因此，信号分量U或V的取样速率为信号分量Y的取样速率的一半是适当的。
箝位开关S100可以用一个MOS晶体管(未示出)实现，当每个信号分量U和V处于其平均值时，在水平同步信号SY附近的t1时间段，端子113a上建立起一个直流电压VC。开关S100由控制信号120b控制。当信号分量U的取样通过多路转接器开关SMUX耦合到端子113a并且开关100闭合时，箝位开关S100在电容器113上建立起一个直流电平偏移电压。类似地，当信号分量V通过多路转接器开关SMUX耦合到端子113a并且开关S100闭合时，箝位开关S100在电容器114上建立起一个直流电平偏压。其结果是，在端子113a上的每个电平偏移信号分量U和V的平均值等于电压VC。选择电压VC的幅度等于A/D转换器115的输入电压范围0V-1V的中间值，即约为0.5V。例如，电容器113远离端子113a的一端上的信号U所具有的峰峰值电压范围是1V。因此，为了防止信号削波，端子113a上建立的信号相对于其平均值0.5V，电压的波动极限为±0.5V。端子113a上的信号的平均值是在水平同步信号SY附近建立的。因此，在端子113a，每个信号分量U和V都被箝位到电压VC。
为实现本发明的一个特征，信号分量U和V在箝位开关S100的信号通道中的上游被进行多路转接。因此其优点是，相对于多路转接器开关SMUX，位于信号通道下游的箝位开关S100被共用于对每个信号分量U和V进行箝位操作。单个开关S100既为信号分量U，也为信号分量V提供箝位操作，以取代采用分别对信号分量U和V进行箝位的独立的箝位器。于是电路简化了。
端子113a上的经多路转接并被箝位的信号分量U和V被施加到A/D转换器115。与A/D转换器111类似，A/D转换器115产生一个具有存储在行存储器116中的字的信号115a。于是，来自信号分量U和V的信号115a的交替的字被顺序存储在行存储器116中。行存储器116的工作情况与行存储器112类似。从行存储器116读出存储器116的输出信号116a的字，其速率是将信号115a的字存储在行存储器116中的速率的两倍。这样，相对于信号115a，信号116a的速度提高了。对于每个视频行写入周期，出现两个读出周期。因此，对于信号分量U或V的每个视频行，出现两行速度提高的视频行。
读出信号112a，并施加到数/模(D/A)转换器117，D/A转换器117产生加速的亮度信号分量Y(SU)。信号分量Y(SU)是一个模拟信号，相对于信号分量Y是一个时间压缩的信号。另外，信号分量Y(SU)包括从信号分量Y得到的相同的亮度信息。
开关SDMUX分别向D/A转换器117施加从信号分量U和V得到的信号116a的交替字，以便分别产生速度提高的信号分量U(SU)和V(SU)。信号分量U(SU)和V(SU)是模拟的时间压缩的信号。另外，信号分量U(SU)和V(SU)分别包括从信号分量U和V得到的相同的彩色信息。对信号分量Y、U和V的每一视频行，都分别顺序出现速度提高的信号分量Y(SU)、U(SU)和V(SU)的两视频行。

Claims (3)

1.产生经多路转接的被箝位的视频信号的一种视频装置包括：
全电视信号源(PALS)；
对所述全电视信号作出响应，从中产生相互分开的第一(U)和第二(V)视频信号分量的解码器(80)；
具有一个输入端(通过113、114)的多路转接器(SMUX)，该输入端对所述视频信号分量作出响应，交替地向所述多路转接器的一个输出端(113a)施加所述第一和第二视频信号分量，以便产生一个经多路转接的视频信号；
箝位信号源(VC)；
其特征在于：
对所述箝位信号作出响应的箝位器(S100，113，114)，用来对来自所述第一视频信号分量的所述经多路转接的视频信号的第一部分(SYNC TIP)和来自所述第二视频信号分量的所述经多路转接的视频信号的第二部分(SYNC TIP)进行箝位，以便产生所述被箝位的视频信号，因此所述箝位器位于相对于所述多路转接器的所述输入端的信号通道的下游。
2.如权利要求1的装置，其特征在于所述第一和第二视频信号分量(U，V)中的每一个都是模拟信号，其中所述多路转接器(SMUX)将所述第一和第二信号分量分别经过第一(113)和第二(114)电容器施加到所述多路转接器的一个公共输出端(113a)，并且其中所述箝位器(S100，VC)包括开关(S100)，所述开关(S100)经过所述公共输出端将箝位电压(VC)加到每个所述电容器上，用来在所述公共输出端上产生所述经多路转接的被箝位的视频信号。
3.如权利要求1的装置，进一步的特征在于包括储存所述经多路转接的被箝位的视频信号(115a)的存储器(116)。
CN95114845A 1994-04-07 1995-04-06 视频信号箝位电路 Expired - Fee Related CN1078422C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9406866A GB9406866D0 (en) 1994-04-07 1994-04-07 Yuv video line doubler
GB9406866.5 1994-04-07

Publications (2)

Publication Number Publication Date
CN1133526A true CN1133526A (zh) 1996-10-16
CN1078422C CN1078422C (zh) 2002-01-23

Family

ID=10753139

Family Applications (2)

Application Number Title Priority Date Filing Date
CN95114846A Expired - Fee Related CN1068473C (zh) 1994-04-07 1994-04-06 锁相环的鉴相器
CN95114845A Expired - Fee Related CN1078422C (zh) 1994-04-07 1995-04-06 视频信号箝位电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95114846A Expired - Fee Related CN1068473C (zh) 1994-04-07 1994-04-06 锁相环的鉴相器

Country Status (7)

Country Link
US (2) US5426397A (zh)
EP (1) EP0676866B1 (zh)
JP (2) JP3894965B2 (zh)
KR (2) KR100371245B1 (zh)
CN (2) CN1068473C (zh)
DE (2) DE69512121T2 (zh)
GB (1) GB9406866D0 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400935B1 (en) * 1998-03-27 2002-06-04 Nortel Networks Limited Pilot tone detector
DE102004009116B3 (de) * 2004-02-25 2005-04-28 Infineon Technologies Ag Delta-Sigma-Frequenzdiskriminator
US7692565B2 (en) * 2007-04-18 2010-04-06 Qualcomm Incorporated Systems and methods for performing off-chip data communications at a high data rate
CN101050940B (zh) * 2007-05-23 2010-05-26 中国科学院光电技术研究所 高精度双频激光干涉仪信号细分***
CN102055469B (zh) * 2009-11-05 2014-04-30 中兴通讯股份有限公司 鉴相器及锁相环电路
CN102316245B (zh) * 2010-07-09 2013-08-21 北京创毅视讯科技有限公司 一种模拟电视接收机本地行同步时钟的调整方法和装置
US9680459B2 (en) * 2014-12-11 2017-06-13 Intel Corporation Edge-aware synchronization of a data signal
CN105954636A (zh) * 2016-04-21 2016-09-21 张顺 一种短路和接地故障指示器
CN115220512B (zh) * 2022-08-10 2023-10-17 山东大学 驱动可调谐激光器的自动锁相恒流源电路及方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1481786A (en) * 1974-09-13 1977-08-03 Farnell Instr Ltd Frequency control circuits
US4055814A (en) * 1976-06-14 1977-10-25 Pertec Computer Corporation Phase locked loop for synchronizing VCO with digital data pulses
US4278903A (en) * 1978-04-28 1981-07-14 Tokyo Shibaura Denki Kabushiki Kaisha Phase comparison circuit
US4291274A (en) * 1978-11-22 1981-09-22 Tokyo Shibaura Denki Kabushiki Kaisha Phase detector circuit using logic gates
US4316150A (en) * 1980-01-09 1982-02-16 Tektronix, Inc. Phase locked loop including phase detector system controlled by enable pulses
US4371974A (en) * 1981-02-25 1983-02-01 Rockwell International Corporation NRZ Data phase detector
US4400664A (en) * 1981-05-26 1983-08-23 Motorola, Inc. Digital phase detector
US4414572A (en) * 1982-03-15 1983-11-08 Rca Corporation Clamp for line-alternate signals
US4484142A (en) * 1982-05-07 1984-11-20 Digital Equipment Corp. Phase detector circuit
US4599570A (en) * 1982-07-21 1986-07-08 Sperry Corporation Phase detector with independent offset correction
US4520319A (en) * 1982-09-30 1985-05-28 Westinghouse Electric Corp. Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4568881A (en) * 1983-05-03 1986-02-04 Magnetic Peripherals Inc. Phase comparator and data separator
US4527080A (en) * 1983-07-18 1985-07-02 At&T Bell Laboratories Digital phase and frequency comparator circuit
GB8328951D0 (en) * 1983-10-29 1983-11-30 Plessey Co Plc Frequency and phase synchronising arrangements
US4598217A (en) * 1984-03-19 1986-07-01 Itt Corporation High speed phase/frequency detector
US4594563A (en) * 1984-11-02 1986-06-10 Ampex Corporation Signal comparison circuit and phase-locked-loop using same
JPS61211711A (ja) * 1985-03-16 1986-09-19 Pioneer Electronic Corp 位相比較器
GB2174855B (en) * 1985-04-29 1989-08-23 Fluke Mfg Co John Wide range digital phase/frequency detector
NL8501887A (nl) * 1985-07-01 1987-02-02 Oce Nederland Bv Fasedetector.
JPS6288495A (ja) * 1985-10-14 1987-04-22 Fuji Photo Film Co Ltd 磁気記録装置の色差線順次回路
JPS62289058A (ja) * 1986-06-09 1987-12-15 Matsushita Electric Ind Co Ltd クランプ回路
GB2193406B (en) * 1986-08-02 1990-04-25 Marconi Instruments Ltd Phase detector
JPS63176070A (ja) * 1987-01-16 1988-07-20 Matsushita Electric Ind Co Ltd 映像信号クランプ装置
GB2202398A (en) * 1987-03-18 1988-09-21 Marconi Instruments Ltd Phase comparator
US4849704A (en) * 1987-04-15 1989-07-18 Westinghouse Electric Corp. Duty cycle independent phase detector
US4804928A (en) * 1987-05-12 1989-02-14 Texas Instruments Incorporated Phase-frequency compare circuit for phase lock loop
US4819081A (en) * 1987-09-03 1989-04-04 Intel Corporation Phase comparator for extending capture range
DE3733006A1 (de) * 1987-09-30 1989-04-13 Thomson Brandt Gmbh Schaltungsanordnung zur klemmung des schwarzpegels von farbsignalen in einem farbfernsehgeraet
JPH01125024A (ja) * 1987-11-09 1989-05-17 Mitsubishi Electric Corp 位相比較器
US5325187A (en) * 1988-04-27 1994-06-28 Canon Kabushiki Kaisha Image processing apparatus with back porch period sampling and clamping
US4884020A (en) * 1988-07-22 1989-11-28 Orion Instruments, Inc. Phase detection system
JPH0250676A (ja) * 1988-08-12 1990-02-20 Toshiba Corp Ａ／ｄ化クランプ回路
NL8802531A (nl) * 1988-10-14 1990-05-01 Philips Nv Fasedetector en frequentiedemodulator voorzien van zulk een fasedetector.
JP3080675B2 (ja) * 1990-03-30 2000-08-28 ユニチカ株式会社 アルカリ電池用セパレータ
EP0455220B1 (en) * 1990-05-02 1999-11-03 Canon Kabushiki Kaisha Image sensing apparatus
US5061904A (en) * 1990-06-29 1991-10-29 Radius Inc. Phase locked loop having sampling gate phase detector
EP0473375B1 (en) * 1990-08-30 1998-10-28 Canon Kabushiki Kaisha Image signal processing
US5084700A (en) * 1991-02-04 1992-01-28 Thomson Consumer Electronics, Inc. Signal clamp circuitry for analog-to-digital converters
US5371552A (en) * 1991-10-31 1994-12-06 North American Philips Corporation Clamping circuit with offset compensation for analog-to-digital converters
DE4203478A1 (de) * 1992-02-07 1993-08-12 Thomson Brandt Gmbh Verfahren zur umsetzung eines digitalen videosignals
US5410357A (en) * 1993-04-12 1995-04-25 The United States Of America As Represented By The Secretary Of The Navy Scan converter and method

Also Published As

Publication number Publication date
KR100371245B1 (ko) 2003-03-29
KR950035307A (ko) 1995-12-30
CN1078422C (zh) 2002-01-23
CN1068473C (zh) 2001-07-11
EP0676866A2 (en) 1995-10-11
JPH07307878A (ja) 1995-11-21
US5426397A (en) 1995-06-20
KR950035353A (ko) 1995-12-30
KR100420234B1 (ko) 2004-10-06
JP4322319B2 (ja) 2009-08-26
JPH07326965A (ja) 1995-12-12
DE69512121T2 (de) 1999-12-30
JP3894965B2 (ja) 2007-03-22
DE69512121D1 (de) 1999-10-21
EP0676866B1 (en) 1999-09-15
DE19512075A1 (de) 1995-10-12
DE19512075B4 (de) 2007-09-20
GB9406866D0 (en) 1994-06-01
US5530487A (en) 1996-06-25
CN1112753A (zh) 1995-11-29
EP0676866A3 (en) 1996-07-24

Similar Documents

Publication Publication Date Title
CA1223333A (en) Video signal processing apparatus
CN1078422C (zh) 视频信号箝位电路
KR100278261B1 (ko) 필드 메모리의 비디오 및 모션 샘플을 이중으로 멀티플렉싱하는 비디오 메모리 시스템
WO1986004176A1 (en) Apparatus for interpolating video data
US5488432A (en) Video signal processing method for changing a video signal display format
JPS63503590A (ja) カラー・テレビジョン信号の再フォーマット方法
US4901148A (en) Data processing device
US5394276A (en) Method and apparatus for two-channel recording of video signals
CN1021397C (zh) 用于扩展数字信号的方法
JP2001057654A (ja) 高感度撮像装置
KR0175459B1 (ko) 공통 중간 포멧의 형태를 갖는 에이치.261 영상 코덱을 아이티유-알 601 형태로 변환하는 변환장치
JP2813270B2 (ja) 多画面テレビジョン受像機とそのメモリ装置
KR890000977B1 (ko) 텔레비젼 수상기용 색채채널 2배주 사장치
KR100219581B1 (ko) 신호변환장치에있어서의색신호처리회로
KR900004959B1 (ko) 저속 정보 전송 시스템의 이동 영상 윤곽보상장치
JPH0323033B2 (zh)
KR900007637B1 (ko) 더블 스캔장치
JP2601870B2 (ja) カラー映像信号の処理方法及び装置
JPH0418890A (ja) 色信号線順次走査回路
JPS63256065A (ja) 映像処理方法
JPH0370288A (ja) スキャンコンバータ
JPH01130681A (ja) 映像信号記録装置
JPH02226884A (ja) 映像信号処理装置
JPS6310834A (ja) 時間軸多重装置
JPS62176286A (ja) ビデオ信号伝送システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020123

Termination date: 20120406