DE1474443B2 - Wortorganisierter speicher - Google Patents
Wortorganisierter speicherInfo
- Publication number
- DE1474443B2 DE1474443B2 DE1965R0040037 DER0040037A DE1474443B2 DE 1474443 B2 DE1474443 B2 DE 1474443B2 DE 1965R0040037 DE1965R0040037 DE 1965R0040037 DE R0040037 A DER0040037 A DE R0040037A DE 1474443 B2 DE1474443 B2 DE 1474443B2
- Authority
- DE
- Germany
- Prior art keywords
- word
- word lines
- memory
- lines
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
- G11C11/06021—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit with destructive read-out
- G11C11/06028—Matrixes
- G11C11/06042—"word"-organised, e.g. 2D organisation or linear selection, i.e. full current selection through all the bit-cores of a word during reading
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
3 4
angeordnet sind, um die Beschreibung zu verein- längs einer bestimmten Wortleitung gespeicherte,
fachen. Die dargestellte Anordnung dient zur Erläu- Wort löschend abgefragt, bevor dieselbe oder eine,
terung der Organisation eines Speichers, der in der andere Information in den Wortspeicherplatz längs
Praxis eine viel größere Anzahl von Wortleitungen der betreffenden Wortleitung gespeichert wird. Um
hat. Jede Wortleitung dient zur Speicherung einer 5 eine bestimmte Wortleitung für einen Lesevorgang
Anzahl von Informationsbits als magnetische Zu- auszuwählen, werden die betreffende Zeilenwahllese-
stände einer entsprechenden Anzahl von Speicher- treiberstufe RX1 oder RX2 und gleichzeitig die ent-
elementen, z. B. von Magnetkernen 5, die in der sprechende Spaltenwahllesetreiberstufe RY1 oder
Zeichnung nur schematisch dargestellt sind. RY2 erregt. Vor der Erregung der Lesetreiberstufen
Ein Ende jeder Wortleitung ist über eine entspre- io werden die Transistoren T11, T12, T21 und T22 durch
chende Ladungsspeicherdiode dlv d12, d21 und d22 mit eine entsprechende Vorspannung gesperrt. Wenn
einer Sammelleitung ζ verbunden. Die Sammel- beispielsweise die Zeilenwahllesetreiberstufe RX1 er-
leitung ζ ist über eine Impedanz mit einer Klemme 8 regt wird, läßt sie das Potential auf dem zugehörigen
einer Spannungsquelle verbunden; die Spannung an Zeilenwahlleiter X1 absinken und erhöht damit die
der Klemme 8 kann beispielsweise + 20 Volt betra- 15 Flußvorspannung an den Emittern der Transistoren
gen. Die Sammelleitung ζ ist außerdem mit einer ge- T11 und T12. Die Spannungsänderung an den Emit-
meinsamen Schreibtreiberstufe W verbunden. Die an- tern reicht jedoch nicht aus, um diese Transistoren
deren Enden der Wortleiter sind jeweils an den KoI- aufzutasten. Wenn gleichzeitig die Spaltenwahüese-
lektor eines zugeordneten Transistors T11, T12, T21 treiberstufe AY1 erregt wird, läßt sie über den Spal-
bzw. T2, angeschlosse'n. Die Emitterelektroden der 20 tenwahlleiter V1 die Flußspannung an der Basis der
einer Wortleitungszeile zugeordneten Transistoren Transistoren T11 und T21 ansteigen. Durch diese
sind an entsprechende Zeilenwahlleiter X1 bzw. x2 an- Spannungsänderung wird die an den Transistoren
geschlossen. Die Zeilenwahlleiter X1 und x2 sind T11, T01 liegende Sperrspannung herabgesetzt, aber
jeweils über eine Impedanz mit einer Klemme 9 ver- nur der Transistor T11 kann tatsächlich leiten, da nur
bunden, an der eine Vorspannung, z. B. +3 Volt, 25 der Emitter dieses Transistors gleichzeitig durch die
liegt, außerdem sind die Zeilenwahlleiter an eine erregte Zeilenwahllesetreiberstufe in Flußrichtung
zugehörige Zeilenwahllesetreiberstufe RX1 bzw. RX2 vorgespannt ist. Wenn der Transistor T11 leitet, fließt
angeschlossen. ein Lesestromimpuls durch die Ladungsspeicher-
Die Basiselektroden der einer Spalte von Wort- diode dn, die Wortleitung L11 und den Transistor T11
leitern zugeordneten Transistoren sind mit einem 30 in der durch den Pfeil 30 bezeichneten Richtung,
entsprechenden Spaltenwahlleiter V1 bzw. V2 verbun- Die Lesetreiberimpulse, die dem Zeilenwahlleiter X1 den. Die Spaltenwahlleiter V1 und y2 sind jeweils über und dem Spaltenwahlleiter V1 zugeführt werden, laseine Impedanz an einer Klemme einer Spannungs- .: sen nur in der Wortleitung L11 einen Strom fließen, quelle angeschlossen, die auf Massepotential liegt, Für die Kapazitäten der Wortleitungen L12 oder L21 außerdem sind sie mit einer entsprechenden Spalten- 35 steht dagegen kein Ladestrom zur Verfügung, da die wahllesetreiberstufeÄyj bzw. RY2 gekoppelt. Transistoren T12 und T21 völlig gesperrt bleiben. Da
entsprechenden Spaltenwahlleiter V1 bzw. V2 verbun- Die Lesetreiberimpulse, die dem Zeilenwahlleiter X1 den. Die Spaltenwahlleiter V1 und y2 sind jeweils über und dem Spaltenwahlleiter V1 zugeführt werden, laseine Impedanz an einer Klemme einer Spannungs- .: sen nur in der Wortleitung L11 einen Strom fließen, quelle angeschlossen, die auf Massepotential liegt, Für die Kapazitäten der Wortleitungen L12 oder L21 außerdem sind sie mit einer entsprechenden Spalten- 35 steht dagegen kein Ladestrom zur Verfügung, da die wahllesetreiberstufeÄyj bzw. RY2 gekoppelt. Transistoren T12 und T21 völlig gesperrt bleiben. Da
Die oben erwähnten Bauteile erlauben den Zugriff sich das Potential der Wortleitungen L12 und L21 als
zu einer beliebigen Wortleitung zum Abfragen und Ergebnis der an den Transistoren T12 und T21 liegen-Speichern
von Information. Der Speicher enthält den halben Auswahlimpulse nicht ändert, kann von
außerdem so viele Zifferntreiber- und Leseleitungen 40 diesen Wortleitungen auch kein Störsignal auf die
wie Speicherelemente 5 mit einer Wortleitung ge- Ziffernleitung 10 und die anderen nicht dargestellten
koppelt sind. In der Zeichnung ist nur ein Ziffern- Ziffernleitungen gekoppelt werden. Bei dem erfinleiter
schematisch durch eine gestrichelte Linie 10 dungsgemäßen Speicher wird also während der Leseangedeutet,
um zu zeigen, wie so ein Ziffernleiter mit zeit die Einkopplung von Störsignalen auf die Ziffernden
entsprechenden Elementen der mit den einzel- 45 leitungen vermieden.
nen Wortleitungen gekoppelten Gruppen von Spei- Wenn die Zeilen- und Spaltenwahllesetreiberstufen
cherelementen 5 verknüpft ist. Die Ziffernleitung 10 bei bekannten Speichermatrizen mit hohen Arbeitsist an einem Ende mit einem Zifferntreiber DD und geschwindigkeiten betrieben werden sollen, tritt eine
am anderen Ende mit einem Leseverstärker SA ge- Kupplung von Störimpulsen auf die Ziffernleiter auf,
koppelt. Die anderen nicht dargestellten Ziffern- 50 die eine so große Amplitude haben, daß die den
leitungen sind in entsprechender Weise jeweils eben- Werten 1 und 0 entsprechenden Informationssignale
falls mit einem getrennten Zifferntreiber und einem von dem adressierten Wortspeicherplatz überdeckt
zugehörigen Leseverstärker gekoppelt. Zifferntreiber werden. Bei der vorliegenden Anordnung werden
und Leseverstärker sind mit einer gemeinsamen beim Herauslesen des längs der Wortleitung L11 ge-Stromrückleitung
verbunden, z. B. Masse. 55 speicherten Informationswortes in der Ziffernleitung
Die Ladungsspeicherdioden dn, d19, d21, d22 sind 10 Informationssignale induziert, die nicht durch
im Handel erhältlich. Eine Speicherdiode unterschei- Störungen aus L12 und L21 überdeckt werden,
det sich von einer gewöhnlichen Halbleiterdiode Auf das Herauslesen eines Informationswortes aus durch eine besonders ausgeprägte Ladungsspeiche- dem Wortspeicherplatz längs der Wortleitung L11 rung. Wenn eine Speicherdiode durch einen in Fluß- 60 folgt in kurzem zeitlichen Abstand ein Rückspeichem richtung gepolten Stromimpuls beaufschlagt wird, der abgefragten Information oder das Speichern verbleibt nach Beendigung des Impulses in der Diode neuer Information in dem betreffenden Wortplatz, eine gespeicherte Ladung. Diese gespeicherter La- Der Schreibestrom fließt durch die Wortleitung L11 dung hat zur Folge, daß die Diode für eine be- in der umgekehrten Richtung, wie durch den Pfeil 32 stimmte Zeitspanne, die der zum Abbau der gespei- 65 angedeutet ist. Der zum Zwecke einer Informationscherten Ladung erforderlichen Zeit entspricht, in speicherung in der Richtung 32 fließende Strom-Sperrichtung eine sehr niedrige Impedanz darbietet. impuls wird unter Steuerung durch die Speicher-
det sich von einer gewöhnlichen Halbleiterdiode Auf das Herauslesen eines Informationswortes aus durch eine besonders ausgeprägte Ladungsspeiche- dem Wortspeicherplatz längs der Wortleitung L11 rung. Wenn eine Speicherdiode durch einen in Fluß- 60 folgt in kurzem zeitlichen Abstand ein Rückspeichem richtung gepolten Stromimpuls beaufschlagt wird, der abgefragten Information oder das Speichern verbleibt nach Beendigung des Impulses in der Diode neuer Information in dem betreffenden Wortplatz, eine gespeicherte Ladung. Diese gespeicherter La- Der Schreibestrom fließt durch die Wortleitung L11 dung hat zur Folge, daß die Diode für eine be- in der umgekehrten Richtung, wie durch den Pfeil 32 stimmte Zeitspanne, die der zum Abbau der gespei- 65 angedeutet ist. Der zum Zwecke einer Informationscherten Ladung erforderlichen Zeit entspricht, in speicherung in der Richtung 32 fließende Strom-Sperrichtung eine sehr niedrige Impedanz darbietet. impuls wird unter Steuerung durch die Speicher-
Im Betrieb des beschriebenen Speichers wird das diode dn zugeführt. In dieser Diode dn war während
5 6
des in Richtung 30 durch die Diode fließenden Lese- ■ Der bei einer Erregung der Schreibtreiberstufe W
Stromimpulses eine Ladung gespeichert worden. In auftretende Schreibimpuls wirkt mit dem gleichzeiti-
den anderen Dioden d12, d2v d22 ist dagegen keine gen Auftreten oder Fehlen von Ziffernimpulsen zu-
Ladung gespeichert, da "sie nicht durch einen Lese- sammen, die von Zifferntreiberstufen geliefert wer-
impuls beaufschlagt worden sind. 5 den, von denen, wie erwähnt, nur eine Stufe DD
Die gemeinsame Schreibtreiberstufe W liefert einen dargestellt ist. Wenn in einem Bitplatz des adressiernegativen
Impuls über die Sammelleitung ζ an die ten Wortes eine 1 gespeichert werden soll, wird
Speicherdioden an den Enden aller Wortleitungen. gleichzeitig mit der Schreibtreiberstufe W auch die
Da nur die Speicherdiode dn am Ende der vorher zugehörige Zifferntreiberstufe (z. B. die Stufe DD)
ausgewählten Wortleitung L11 eine Ladung speichert, io erregt. Wenn in einem Bitplatz eine 0 gespeichert
wird nur diese Diode dn durch den Schreibimpuls werden soll, liefert die zugehörige Zifferntreiberstufe
beeinflußt. Alle anderen Speicherdioden bieten dem dagegen keinen Ziffemimpuls. In diesem Falle wirkt
auf der Sammelleitung ζ auftretenden Schreibimpuls dann nur der Schreibimpuls allein auf das betreffende
eine sehr hohe Impedanz dar. Die Speicherdiode dn Speicherelement des adressierten Wortes und seine
hat für den in der Schreibrichtung 32 fließenden 15 Amplitude reicht nicht aus, um den magnetischen
Strom nur so lange eine niedrige Impedanz als zum Zustand des Speicherelementes merklich zu ändern.
Abfließen bzw. Aufbrauchen der in der Diode dn Nachdem die Information aus dem Speicherplatz
gespeicherten Ladung erforderlich ist. Der Schreib- längs der adressierten Wortleitung herausgelesen und
strom fließt von Masse durch den Spaltenwahl- wieder Information in diesem Speicherplatz gespei-
leiterVp die Basis-Kollektor-Strecke des Transistors 20 chert worden ist, kann eine beliebige andere Wort-
T11, die Wortleitung L11, die Speicherdiode ^11 und leitung ausgewählt werden, um einen weiteren Lese-
die Sammelleitung ζ zur Schreibtreiberstufe W. Der und Schreibzyklus der beschriebenen Art durchzu-
von der Treiberstufe W gelieferte Schreibimpuls ist führen. Das Abfragen der längs einer adressierten
so ausgelegt, daß seine Amplitude und Dauer aus- Wortleistung gespeicherten Information kann auch
reichen, um die gespeicherte Ladung abzuführen und 25 bei Speichern mit sehr vielen Wortleitungen mit
dabei einen Schreibimpuls gewünschter Amplitude hoher Geschwindigkeit durchgeführt werden, ohne
und Dauer in der ausgewählten Wortleitung L11 zu daß durch die Wahlleiter und nichtadressierten
erzeugen. Der Schreibimpuls soll immer eine kleinere Wortleitungen untragbare Störungen kapazitiv auf
Amplitude als der Leseimpuls haben, der zuerst die die Ziffernieseleitungen und die zugeordneten Lese-
Ladungsspeicherung in der Diode verursacht. 30 verstärker gekoppelt werden.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Wortorganisierter Speicher mit in einer diode eingeschaltet ist und bei der die Auswahl der
Auswahlmatrix angeordneten Wortleitungen, in 5 gewünschten Wortleitung durch Transistorschalter
weiche jeweils eine Ladungsspeicherdiode einge- erfolgt. Bei diesem Speicher sind die Wortleitungen
schaltet ist und welche mit ihrem einen Ende mit gruppenweise mit ihrem einen Ende an durch Schaltder
Ausgangselektrode eines als Auswahlschalter transistoren abgeschlossene Zeilenleitungen und mit
dienenden Transistors gekoppelt sind, da- ihren anderen Enden, an dem jeweils die Speicherdurch
gekennzeichnet, daß mit den ίο diode angeordnet ist, an durch weitere Schalttransibeiden
Eingangselektroden (Basis und Emitter) stören abgeschlossene Spaltenleiter angeschlossen. In
der jeweils am Ende einer Wortleitung (z. B. L11) jedem Lese- und Schreibzyklus des Speichers können
angeordneten Transistoren (T11) eine Lesesteuer- bei der bekannten Anordnung durch die Treiberanordnung
(RX1, RY1) verbunden . ist, welche impulse hervorgerufene Ladeströme ungehindert in
jeweils nur' den Transistor einer adressierten 15 die verteilten Kapazitäten auch der nicht gewählten
Wortleitung auftastet und in deren Ladungsspei- Wortleitungen fließen.
cherdiode (dn) eine Ladung speichert, und daß Durch die Erfindung soll daher ein möglichst einalle
Ladungsspeicherdioden, die jeweils am an- fach aufgebauter Speicher angegeben werden, bei
deren Ende der Wortleitungen angeordnet sind, dem die Wahlleiter von allen Wortleitungen und
an eine gemeinsame Sammelleitung (z) ange- 20 deren Kapazitäten mit Ausnahme der ausgewählten
schlossen sind, die mit einer Schreibtreiber- Wortleitung isoliert sind,
stufe (W) gekoppelt ist. Die Erfindung besteht darin, daß bei einem Spei-
stufe (W) gekoppelt ist. Die Erfindung besteht darin, daß bei einem Spei-
2. Speicher nach Anspruch 1, dadurch ge- eher der eingangs angegebenen Art mit den beiden
kennzeichnet, daß die Emitter- und Basis-Elek- Eingangselektroden der jeweils am Ende einer Worttroden
der Transistoren (T11... T22) jeweils an 25 leitung angeordneten Transistoren eine Lesesteuerentsprechende
Zeilen- und Spaltenwahlleiter (xv anordnung verbunden ist, welche jeweils nur den
X2 bzw. V1, yz) der Wortleitungen (L11. .. L22) Transistor einer adressierten Wortleitung auftastet
angeschlossen sind. , und in deren Ladungsspeicherdiode eine Ladung
3. Speicher nach Anspruch 2, dadurch gekenn- speichert und daß alle Ladungsspeicherdioden, die
zeichnet, daß die Transistoren (T11... T22) mit 30 jeweils am anderen Ende der Wortleitungen angeihrer
Emitterelektrode jeweils an einen entspre- ordnet sind, an eine gemeinsame Sammelleitung anchenden
Zeilenwahlleiter (X1, X2) und mit ihrer geschlossen sind, die mit einer Schreibtreiberstufe
Basiselektrode jeweils an einen entsprechenden gekoppelt ist.
Spaltenwahlleiter (yv y2) angeschlossen sind. Durch die Anordnung der Ladungsspeicherdioden
35 zwischen dem einen Ende der Wortleitungen und
der allen Dioden und Wortleitungen gemeinsamen
Sammelleitung wird gewährleistet, daß ein während der Schreibhälfte eines Speicherzyklus erzeugter
Die Erfindung betrifft einen wortorganisierten Strom nur durch eine Diode, nämlich diejenige der
Speicher mit in einer Auswahlmatrix angeordneten 40 gewählten Wortleitung fließen kann, nicht aber in die
Wortleitungen, in welche jeweils eine Ladungsspei- verteilten Kapazitäten der anderen, nicht gewählten
cherdiode eingeschaltet ist, und welche mit ihrem ;, Wortleitungen, so daß keine Störimpulse auftreten
einen Ende mit der Ausgangselektrode eines als' ' können. Die individuell zugeordneten Transistoren
Auswahlschalter dienenden Transistors gekoppelt gewährleisten eine Isolierung am anderen Ende der
sind. _..... . , ., . 45 Wortleitungen, so daß auch insbesondere während
In wortorganisierten Random-Speichern wird der Lesehälfte kein Ladestrom in den nicht gewählhäufig
für den Zugriff zu einem beliebigen im Spei- ■ ten Wortleitungen fließen kann,
eher gespeicherten Wort eine Diodenmatrix verwen- Gegenüber der aus der erwähnten Zeitschrift be-
eher gespeicherten Wort eine Diodenmatrix verwen- Gegenüber der aus der erwähnten Zeitschrift be-
det. Wenn man die konventionellen Diodenmatrix- kannten Speicheranordnung hat die Erfindung noch
wahlschemäta auf Speicher großer Abmessungen und' 50 den weiteren Vorteil eines wesentlich geringeren Aufhoher Arbeitsgeschwindigkeit anwendet, nimmt die wandes. Während nämlich im bekannten Fall die
Kapazität der mit einem Zeilenwahlleiter gekoppel- verschiedenen Zeilen- und Spaltenleiter jeweils mit
ten Wortleitungen und die der mit einem Spalten- getrennten Lese- und Schreibtreiber-Schalttransistowahlleiter
gekoppelten'Wortleitungen beträchtliche ren verbunden sind, ist erfindungsgemäß nur ein
Werte an. Beim Erregen eines Wahlleiters fließen 55 einziger Schalttransistor pro Wortleitung erforderdementsprechend
hohe und störende Ladeströme. , Hch, der an zwei Eingangselektroden die erforder-Die
Wahltreiberstufen müssen fähig sein, ' enfspre-1'' liehen Zeilen- und Spaltenwählsignale erhält, und die
chend hohe Strömezü liefern. Durch.die Spannungs- einen Enden aller Wortleitungen sind nur an eine
änderungen auf den vielen nicht ausgewählten Wort- einzige Sammelleitung angeschlossen,
leitungen werden außerdem durch die kapazitive 60 Die Zeichnung zeigt zur Erläuterung der Erfin-Kopplung große Störsignale in den Leseleitungen dung eine Speicheranordnung mit nur vier Wortinduziert. Bei hohen Arbeitsgeschwindigkeiten kön- leitungen, die in zwei Zeilen und zwei Spalten annen die Amplituden der auf die Ziffernleitungen geordnet und mit einer Anordnung verbunden sind, gekoppelten Störsignale unter Umständen größer die selektiv einer gewünschten Wortleitung Lese- und werden als die der Nutzsignale. 65 Schreibimpulse zuzuführen gestattet.
leitungen werden außerdem durch die kapazitive 60 Die Zeichnung zeigt zur Erläuterung der Erfin-Kopplung große Störsignale in den Leseleitungen dung eine Speicheranordnung mit nur vier Wortinduziert. Bei hohen Arbeitsgeschwindigkeiten kön- leitungen, die in zwei Zeilen und zwei Spalten annen die Amplituden der auf die Ziffernleitungen geordnet und mit einer Anordnung verbunden sind, gekoppelten Störsignale unter Umständen größer die selektiv einer gewünschten Wortleitung Lese- und werden als die der Nutzsignale. 65 Schreibimpulse zuzuführen gestattet.
Diese Nachteile treten auch bei einem aus der Die in der Zeichnung dargestellte Anordnung entZeitschrift
»IRE Transactions on Electronic Com- hält vier Wortleitungen L11, L12, L21 und L02, die in
puters«, Dezember 1959, Seiten 474 bis 478, be- einer Anordnung von zwei Zeilen und zwei Spalten
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US349715A US3355720A (en) | 1964-03-05 | 1964-03-05 | Memory using charge storage diodes |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1474443A1 DE1474443A1 (de) | 1969-07-10 |
DE1474443B2 true DE1474443B2 (de) | 1972-07-20 |
Family
ID=23373634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1965R0040037 Granted DE1474443B2 (de) | 1964-03-05 | 1965-03-04 | Wortorganisierter speicher |
Country Status (4)
Country | Link |
---|---|
US (1) | US3355720A (de) |
DE (1) | DE1474443B2 (de) |
FR (1) | FR1428283A (de) |
GB (1) | GB1025135A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541533A (en) * | 1967-11-29 | 1970-11-17 | Ibm | Gate circuit and system |
US3614753A (en) * | 1969-11-10 | 1971-10-19 | Shell Oil Co | Single-rail solid-state memory with capacitive storage |
IT993090B (it) * | 1972-11-01 | 1975-09-30 | Ibm | Memoria a transistori bipolari con immagazzinamento capacitivo |
-
1964
- 1964-03-05 US US349715A patent/US3355720A/en not_active Expired - Lifetime
-
1965
- 1965-02-19 GB GB7352/65A patent/GB1025135A/en not_active Expired
- 1965-03-04 DE DE1965R0040037 patent/DE1474443B2/de active Granted
- 1965-03-05 FR FR8084A patent/FR1428283A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1428283A (fr) | 1966-02-11 |
DE1474443A1 (de) | 1969-07-10 |
US3355720A (en) | 1967-11-28 |
GB1025135A (en) | 1966-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2313917C3 (de) | Speicher mit redundanten Speicherstellen | |
DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
DE1499843B2 (de) | Anordnung mit mindestens einer Speicherzelle mit mehreren Transistoren | |
DE1474457B2 (de) | Speicher mit mindestens einem binaerspeicherelement in form einer bistabilen schaltung | |
DE1774708B2 (de) | ||
DE1058284B (de) | Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix | |
DE2101180C3 (de) | ||
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE1474443B2 (de) | Wortorganisierter speicher | |
DE2022256A1 (de) | Permanentspeicher | |
DE1474443C (de) | Wortorganisierter Speicher | |
DE2946633C2 (de) | ||
DE1474444B2 (de) | Wahlschaltung fuer einen willkuerlich zugreifbaren speicher | |
DE1299035B (de) | Schaltung zum Einschreiben in einen Matrixspeicher oder zum Ablesen aus einem Matrixspeicher | |
DE68915625T2 (de) | Halbleiterspeicher mit verbesserten Abfühlverstärkern. | |
DE1918667A1 (de) | Datenspeicher mit Dioden | |
DE2111146A1 (de) | Speicherzelle fuer einen assoziativen Speicher | |
DE2021414A1 (de) | Binaerspeicherschaltung | |
DE2636377C3 (de) | Binärspeicherzelle | |
DE1499698B2 (de) | Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen | |
DE2246756A1 (de) | Elektronischer datenspeicher | |
DE1499744B2 (de) | Elektronisches speicherelement mit zwei transistoren | |
DE1499604C (de) | Signalgesteuerte Schalter-Schaltung für einen Koinzidenzkernspeicher | |
DE1499744C (de) | Elektronisches Speicherelement mit zwei Transistoren | |
DE1499674B2 (de) | Speicheranordnung für Binärdaten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |