DE2024451C - Leseverstärker-Schreibtreiberschaltung - Google Patents

Description

Die Erfindung betrilft eine Leseverstärker-Schreibtreiberschaltung zum vvahlweisen Einschreiben oder

ίο Auslesen der Informatio.i bei bistabilen Speicherzellen.

Ein Anwendungsbeispiel für die erfindungsgemäße

Schaltung ist die Ansteuerung bei einem Speicher mit Speicherzellen, wie sie beispielsweise in der USA.-Patentschrift 3 423 737 beschrieben sind. Derartig», Speicherzellen bestehen aus einem Flip-Flop mit zwei Doppelemitter-Transistoren, deren Basen und Kollektoren kreuzweise gekoppelt sind. Einer der Emitter jedes Transistors liegt an einer gemeinsamer. Wortleitung, während der andere Emitter jedes Transistors an jeweils einer für den Schreibund Lesevorgaug gesonderten Bitleitung angeschlossen ist. Durch geeignete Einstellung der Potentiale an diesen Emittern ist es möglich, eine in der Speicherzelle gespeicherte Information zu lesen oder eine in der Speicherzelle gespeicherte Information zu verändern, d. h., eine neue Information einzuschreiben. Die bekannten Methoden zum Betrieb derartiger Speicherzellen erfordern für die Einstellung der notwendigen Steuerspannungen an den Emittern und für die Anfühlung der Ströme an den Emittern aufwendige und korrplexe Lese- und Treiberschaltungen Werden die Speicherzellen und die zugehörigen Betriebsschaltungen in integrierter Technik verwirklicht, ist insbesondere auch der nit dem extremen Flächenbedarf für die Lese- und Treiberschaltungen und Adressiereinrichtungen verbundene Nachteil beträchtlich.

Der Erfindung liegt die Aufgabe zugrunde, eine hinsichtlich der Anzahl der erforderlichen Schaltelemente und damit des bei integriertem Aufbau verbundenen Raumbedarfs außerordentlich unaufwendige Schaltung anzugeben, die die Leseoperation und die Schreiboperation auszuführen in der Lage ist, wobei für beide Operationen die gleiche Adressiereinrichtung verwendbar ist.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß der Ein bzw. Ausgang der Speicherzelle mit einer ersten und der Einging einer, Leseverstärkers mit einer zweiten Elektrode der aktiven Strecke eines steuerbaren Halbleiierelementcs verbunden ist und daß der Stcuereingang des Halbleitcrelementes an eine Steuer- und Adressiereinrichtung angeschlossen ist, die es beim Lesevorgang in den leitenden Zustand und beim Sehreibvorgang als Treiberimpulsquelle schaltet.

Ein besonders einfaches Ausführungsbeispiel besteht darin, daß die erste Elektrode der Emitter und die zweite Elektrode der Kollektor eines Transistors sind.

Eine vorteilhafte Ausgestaltung der Steuer- und Adrcssicrcinrichtung ergibt sich dadurch, daß sie aus einer an die Basis des Transistors angeschlossenen und dessen dem Schreib- und Lesevorgang zugeoidnetc Betriebsweise durch Erzeugung geeigneter Basis-Emittcr-Potentiale steuernden Diodefilogik besteht.

Weiterhin ist diese Ausgestaltung dadurch gekennzeichnet, daß im Emitterkreis des Transistors

ein testwiderstand angeordnet ist. an dem die als Lese- und Sehreibsignale \er\vendeien Spannungen abfallen.

Insbesondere ist es von Vorteil, wenn die entsprechend der Basis-Emitterstrecke des Transistors uepolten Dioden mit der entsprechenden er.iten Elektrode an die Basis des Transistors und über einen Widerstand an den einen Anschluß und mit der .■'.eilen Elektrode über einen weiteren Widerstand :>.n den anderen Anschluß einer Poteniialquelle augevhiossen sind.

Eine Vereinfachung der Steuer- und Adressierein-

;ehu:ng erhält man dadurch, daß die Dioden in l-'orm einer Mehrfachelektroden-Diode mit einer

speichert, so leitet Transistor T 1 und Strom Hießt über Emitter e 2 nach Masse. 1st in der Speicherzelle ein Bit I gespeichert, so leitet Transistor 72 und Strom Hießt über Emitter f 3 nach Masse. Dadurch. daß der Stromfluü über Emitter e 2 oder Emitter e 3 und nicht über einen der Emitter el oder e 4 erfolgt, sind die Bitleitungen 16 und "18 gegen die Speicherzelle und umgekehrt isoliert, so daß in die weiteren an die Bitleitiingen 16 und 18 angeschlossenen Speicherzellen Information eingeschrieben oder aus ihnen ausgelesen werden kann, ohne daß der Speicherzustand der Zelle 10 beeinflußt würde.

Wie dargelegt, befindet sich Transistor 73 im leitenden Zustand, solange die Speicherzelle nicht

ersten und mehreren getrennt Steuer- 15 adressiert ist.

Unter dieser Bedingung ist der die

obere Wortleitung 12 mit dem Anschluß V verbindende "Transistor 7'4 gesperrt . ο daß über den parallel zum Transistor Γ Α liege.iden Widerstand «3 der Betriebsstrom für das Flip-Flop 10 zugeführt

einzuschreibenden Information in Sperr- oder 20 wird. Widerstand R 3 ist dabei so gewählt, daß der "Kirchiaßrichtung beirieben wird und daß über eine kleinste, zur Aufrechterhaltung des Speicherzustan-

des gerade noch erforderliche Strom fließt. Auf diese Weise wird die Verlustleistung der Speicherzelle auf

ii.iren zweiten Elektroden verwirklicht sind.

Dabei besteht eine vorteilhalte Ausgestaltung ■ -m. daß eine erste der Mehrfache' *ktroüen in pe; richtung und eine zweite in Abhängigkeit von

irine eine den Transistor sperrende Spannung aniegbar ist.

1 nie sichere Entkopplung des 1 ese- i;nd Schreib

ein Minimum reduziert, solange die Speicherzelle erreicht man dadurch, daß am Knilektor des 2;; nicht ausgelesen wird oder der Speicherzustand nicht

i ransistors eine beim Schreibvorgam: das Schreib-■ iüP.al vom Eingang des Leseverstärkers ableitende Diode angeschlossen ist.

im Falle der Verwendung beidseitig angesteuerter .peicherzellen besteht eine Ausbildungsform der Erndung darin, daß eine entsprechende symmetrische Anordnung mit zwei Halbleiterelement!.!! und zugehöriger Steuer- und Adressiereinrichtung und ein Difierential-Leseverstärker verwendet ist.

Die E Tndung wird an Hand der nachstehenden Beschreibung des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.

Die Zeichnung zeigt die erfindungsgemäße Lcse- \erstärkei"-ßittreiberkombination in Verbindung mit

geändert wird. Die verminderte Verlustleistung ermöglicht es. den Platzbedarf einer Speicherzelle innerhalb eines monolithischen Aufbaues wesentlich zu reduzieren.

Während eines Lese- oder Schreibvorganges muß die Leistung innerhalb der Speicherzelle erhöht werden. Eine höhere Leistung erhöht die Geschwindigkeit des Lese- oder Schreibvorganges und die beim Lcse\organg gewonnenen Ausg^ngsimpulse sind höher. Zur Erhöhung der Leistung wird der Strom durch die Speicherzelle dadurch erhöht, daß durch Zufuhr eines Tastimpulses an der Basis des Transistors 74 dieser Transistor leitend wird und den Widerstand R 3 überbrückt. Transistor 74 ist ein

einer Multiemitter-Speicherzelle. Die Speicherzelle 40 Doppelemitter-Transistor, über dessen einen Emitter setzt si Ji aus zwei kreuzgekoppe'ten Transistoren 71 Widerstand R 3 kurzgeschlossen und über dessen und 7 2 zusamme», die mit den Widerständen R 1 anderen Emitter der Basisstrom des Transistors 75 und Rl ein Flip-Hop 10 bilden. Über die in den gezogen wird. Bei gleichzeitiger Zufuhr eines Tast-Kollektorkreisen liegenden Widerstände R 1 und R 2 impulses VG am Emitter des Transistors 75 wird ist das Flip-Flop 1(» mit der oberen Wortleitung 12 45 dieser Transistor leitend. Der Spannungsabfall an verbunden. Über die beiden Emitter c 2 und c3 der Widerstand iv 5 sperrt Transistor 73. so daß die Transistoren 71 und 72 ist die Verbindung des Emitter e 2 und c 3 der Transistoren 71 und 72 flip-Flop 10 zu der unteren Wortleitung 14 hcrge- nicht mehr über Transistor 73 an Masse liegen, stellt. Die beiden anderen Emitter el und c4 der Diese Emitter sind nunmehr über Widerstand R 6 Transistoren 71 und 72 verbinden das Flip-Flop 10 50 und den leitenden Transistor 74 mit dem Anmit den zugeordneten Bitleitungen 16 und 18. Das in Schluß ·- V der Betriebsspannungsquelle verbunden, dieser Weise aufgebaute Flip-Flop 10 ist in der Lage, Auf diese Weise wird das Potential der Emitter e 2 ein einzelnes Bit innerhalb eines wortorientierten, und e3 erhöht; der im nichtadressierten Zustand monolithischen Speichers zu speichern. Diese aus über einen dieser Emitter fließende Strom fließt nuneincm Bit bestehende Information kann durch Be- 55 mehr in Abhängigkeit vom Speicherzustand über einflussung der an den Leitungen 12 bis 18 liegenden Emitters 1 oder Emittere4. In diesem Zustand Spannungen verändert oder ermittelt werden. kann Information in die Speicherzelle eingeschrieben

Solange das Flip-Flop 10 lediglich Information oder aus ihr ausgelesen werden.

speichert, d. h also, solange es nicht zum Zwecke Die Erfindung enthält eine Schaltung, über die der

des Auslesens oder Einschreitens einer Information 60 Schaltzustand des Flip-Flop 10 an den Emittern c 1 angesteuert ist, w;rd ein zwischen die untere Wort- und e4 abgefühlt werden kann, wenn die Spcicherleitung 14 und Masse eingeschalteter Transistor 73 zelle ausgelesen werden soll, und über die das Poleitend gehalten. Die Emitter c 2 und e3 liegen so- tential an den Emittern e 1 und e4 verändert werden mit an Masse und ihr Potential ist niedriger als das kann, um den Speicherinhalt zu ändern. Zu diesem der Emitrer el und e4 derselben Transistoren. So- S5 Zweck ist Emitter el mit dem Emitter des Tranlange demnach die Speicherzelle lediglich speichert, sistors7 6 und Emitter e 4 mit dem Emitter des fließt der Strom über Emitter?2 oder Emitters3 Transistors 77 verbunden. Der Leitzustand der nach Masse. Ist in der Speicherzelle ein BitO ge- Transistoren 76 und 77 wird über das Potential an

5 6

den Kathoden bzw. [-Lniiucrn f 5 bis <· 10 der Ui- Transistors / 15. so fließ¹ dieser Strom über den

oilen/J I und /) 2 gesteuert, die ·η der praktischen Transistor / 13 und nicht über den Transistor / 15.

Ausführung aus Basis-limiltci übergängen von zwi- I .iegl dagegen die Basis des Transistors V 15 höhet

sehen Basis und Kollektor kurzgeschlossenen Tn'.n- als die Basis des Transistors T 13. so fließt der Strom

sistoren bestehen. 5 über den Transistor 7Ί5. Nimmt man also den Ik-

Solange ein Umschreiben in oder ein Auslesen trachteten I-all an, daß der Spannungsabfall an

aus der Speicherzelle nicht stattfindet, sind die limit- Widersland R 10 geringer ist als der Spannungsabfall

tert'6 und t'9 über das an Anschluß20 liegende an Widerstand R II, so ist das an Widerstand K 13

Potential negativ vorgespannt. Die Dioden O 1 und abgegriffene und der Basis des Transistors 7" 13 züge -

Dl leiten ausreichend, um die Basen der Transisto- ₁₀ führte Potential höher als das an WiderstandR 14

renrf> und 77 auf einem niedrigeren Potential als abgegriffene nun der Basis des Transistors T15 zu-

die limitier zu halten, so daß die Transistoren TG geführte Potential. Bei einem in der Speicherzelle

und Tl gesperrt bleiben. Bei gesperrten Transisto- gespeicherten Bit 0 und leitendem Transistor 71 leitet

ren 7 6 und Tl können über diese keine Daten zum Transistor T13 und erzeugt am Ausgang 25 ein

Leseverstärker 22 gelangen. Das heißt also, der ,₅ niedriges Ausgangssignal. Ist dagegen in der Spei-

Lescvcrstärker 22 ist in diesem Zustand von der Spei- chcrzcllc ein Bit 1 gespeichert und leitet Tran-

eherzclle 10 isoliert. sistor 72, so ist Transistor 715 leitend und Tran-

Sobald die Speieherzelle 10 ausgelesen werden soll, sistor 7 13 gesperrt, so daß am Ausgang ein hohes

wird das Potential an Anschluß 20 so weit erhöht, Ausgangssignal ansteht.

daß die limitier e6 und e9 in Spcrrichtung betrieben jo Im betrachteten Ausführungsbeispiel ist ein ein-

werden. In entsprechender Weise wird das Potential poliger Ausgang vorgesehen. Es kann jedoch auch

an den Anschlü.scn öl undßO erhöht, so daß auch ein zweipoliger Ausgang vorgesehen werden. In dic-

dic EmittcreS und elO in Spcrrichtung betrieben scm Fülle gibt die Phase des Ausgangssignals an, ob

werden. Ein Tastimpuls Vg bringt den Transistor 7"8 ein Bit 1 oder ein BitO in der Speicherzelle gespci-

in den leitenden Zustand. Hs fließt somit ein Strom a₅ chert ist.

über den Anschluß + V der Bctricbsspannungsquellc Im vorstehenden wurde beschrieben, wie die ausüber de« Transistor 7" 8 und dann parallel über die /niesende Information in den DifTercntial-l.cscver- WidcrständcR 7, Λ 8, die Emittere7 und c8 und stärker übertragen wird, wenn die Transistoren 7"6 über den Widerstand/?9 nach Masse. und Tl durch eine geeignete Basisspannung in den

Die Widerstände R 7, R 8 und R 9 sind so gewählt, 30 leitenden Zustand gebracht werden. Die die Basis-

daß die Basen der Transistoren Tb und Tl in bezug vorspannung bestimmenden Widerstände Λ 7, R 8.

auf ihre Emitter ausreichend positiv sind, um die R9, R 16 und Λ 17 sind in ihrer relativen Grolle

beiden Transistoren in den leitenden Zustand zu zueinander so abgestimmt, daß die Auswirkungen

bringen. Bei leitenden Transistoren 76 und 77 sind von Herstellungstoleranzen und Tempcraturänderun-

dic Ausgänge an den Emittern el und e4 mit dem 35 gen auf den Ausgang des Leseverstärkers ein Mini-

Lcsevcrstärker 22 verbunden. Angenommen, es sei nium werden. Die Wahl entsprechender relativer

ein BitO in der Speicherzelle gespeichert, so daß Größen Verhältnisse an Stelle bestimmter absoluter

Transistor 71 leitet, wenn das Potential an den Werte für die einzelnen Widerstände begünstigt eine

Emittern e 2 und c 3 angehoben wird. Es fließt dann einfachere Herstellung in monolithischer Bauweise

ein Strom aus dem Emitter el über die Bitleitung 16 40 da relative Größenverhältnisse leichter in den crfor

und den im Emitterkreis des Transistors 76 liegen- derlichen Toleranzbereichen gehalten werden kön

den Widerstand R 16. Transistor 72 leitet in diesem ncn. Da außerdem in den Basis-Emitlcrkrcisen dei

Speicherzustand nicht, so daß über Emitter e 4 kein beiden Transistoren 76 und 77 jeweils eine einer

Strom fließt. Es fließt also über Widerstand R 16 ein Teil des zugeordneten Widerstandszweiges bildende

höherer Strom als über Widerstand R17, der im 45 Diode Dl bzw. D 2 liegt, werden Tempciaturcin

Emitterkreis des Transistors 77 liegt. Der Emitter flüsse kompensiert. Die Wahl der Werte der Wider

des Transistors 76 liegt auf einem höheren Potential stände Rl, R 8, R 9, R 16 und R 17 erfolgt in de

als der Emitter des Transistors 77, so daß Tran- Weise, daß das Potential der Emitters7 und eS de

sistor 76 weniger als Transistor 77 leitet oder sogar Dioden D I und D 2 gleich dem Potential der Emit

vollkommen gesperrt ist. Das bedeutet, daß auch ein 50 ter der Transistoren 76 und 77 ist.

geringerer Strom über den mit dem Kollektor des Im folgenden wird der Vorgang des Einschreiben

Transistors 76 verbundenen Transistors 710 fließt in die Speicherzelle beschrieben. Dabei wird da

als über den mit dem Kollektor des Transistors77 Potential des Emittersei oder des Emitterse>

verbundenen Transistor711. Der Spannungsabfall an gleichzeitig mit dem Potential der Emitter e 2 um

dem Widerstand R 10 im Kollektorkreis des Tran- 55 e 3 angehoben. Dies geschieht, indem einer der bei

sistors710 ist damit niedriger als der Spannungs- den Transistoren 76 und 77 mehr in den leitende!

abfall an dem im Kollektorkreis des Transistors 711 Zustand gebracht wird als der andere. Um beispiels

liegenden Widerstand All. Über den Spannungs- weise das Bit 1 in die Speicherzelle 10 einzuschreiber

abfall an Widerstand R 10 wird der einen Emitter- wird Transistor 79 in den leitenden Zustand ge

folger bildende Transistor 712 angesteuert, der 60 bracht, so daß die Emitter e 7 und e8 auf einer

seinerseits den Transistor 713 steuert. In entspre- höheren Potential als die Basen der Transistoren 7

chender Weise wirkt der Spannungsabfall an Wider- und 77 liegen. Damit erhalten die Emitter e 1 und e

stand All auf den einen Emitterfolger bildenden Sperrpotcntial. Gleichzeitig wird das Potential a

Transistor 714, der seinerseits den Transistor 715 Anschluß Bl so hoch gehalten, daß eine Leitun

steuert. Die Transistoren 713 und 715 bilden einen 65 über Emitter c» 5 und damit über Diode Dl gänzlic

Diiferentialschaltcr bezüglich des über den Wider- verhindert wird. Außerdem wird das Potential a

stand R 12 fließenden Stromes. Liegt demnach die Anschluß PO so wc·' erniedrigt, daß die Diode D

Basis des Transistors 713 höher als die Basis des über Emitter e 10 leitend wird. Der Strom über Emi

let c 10 hüll das Potential ;in ImhiIIci f 4 des I"r:msislors7'2 itiiΓ seinem l.esepegel. Daucjicn isl Transis.vit■'/ (i iiul' (ΊιιιικΙ des gesamten iiber Rl lließen-Jen SliuiiH's sliirk leitend imil bringt den Hmillerr! und Transistor I I auf das Potential der Emitter c 2 und c 3. Daiiiil liei'.en heim !''.inschrcihen eines HiIs I die limitiere 1, el und «'3 auf einem hohen und r<mittcrf4 auf einem niedrigeren Potential, so daß über Emitter c 4 Strom fließt. Wenn nach Abschluß des Schreibvorganges die Potentiale an den Emiltern el, el und c7i auf die lediglich den Speicherzustand aufrechterhaltenden Werte reduziert werden, bleibt Transistor Tl weiterhin leitend und die Spci-

cher/elle bleibl damii in dan einem Hit 1 /ugeordneteii Schiili/.ustanil

Ons Hinschreiben eines HiisO in die Speicherzelle erfolgt im Prinzip in der gleichen Weise. Dm die Diode /' 2 zu sperren, wird das Potential an /\tischluß/iü erhöht. An Anschluß/*! wild ein PoIe¹I-lial ungelegt, das die Diode I) 1 über Emitier c5 in den leitenden Zustand bringt, so daß die Emitter c 2, e3 und e 4 auf einem höheren Potential als Emitter c 1 liegen. Während einer Schrciboperation wird das Potential an Anschluß 24 erniedrigt, so daß die Dioden I) 3 und D 4 leiten und damit die Schrcibsignale nicht zum Leseverstärker 22 gelangen lassen.

Hierzu 1 Blatt Zeichnungen

309 652

Claims (9)

Patentansprüche:

1. Leseverstärker-Schreibtreiberschaltung zum wahlweise!! Einschreiben oder Auslesen der Information bei bistabilen Speicherzellen, dadurch gekennzeichnet, daß der Einb/.w Ausgang der Speicherzelle (10) mit einer ersten und der Eingang eines Leseverstärkers (22) mit einer /weilen Elektrode der aktiven Strecke eines steuerbaren Halbleiterelementes (76. 77) verbunden ist und daß der Steu ve ngang des Haloleiterelementes (7"6, 77) an eine Steuer- und Adressiereinrichtung angeschlossen ist, die es beim Lesewirgang in den leitenden Zustand und beim Sehreibvorgang als Treiberimpulsquelle «•■■haltet.

2. Lese verstarke r-Seh reibt rei leerschaltung nach Anspruch 1. dadurch gekennzeichnet, daß die erste Elektrode der Emitter und die zweite Elektrode der Kollektor eines Transistors (76. 77) ist.

3. Lcsescrstäiker-Schreibtrei'ierschaltung nach Anspruch 2. dadurch gekennzeichnet, daß die Steuer- und Adressiereinrichtung aus einer an die Basis des Transistors (76. 77) angeschlossenen und dessen dem Schreib- und Lesevorgang zugeordneie Beiiicbsweise durch Erzeugung geeigneter Bi.'sis-Ernitu.rpoten iale steuernden Diodenlogik (Dl. D 2) besteht.

4. I.eseverstärker-Schreibtreih rschaltung nach Anspruch 3, dadurch gekennzeichnet, daß im Lmitterkreis des Transistors (7'6, 77) ein Lastwiderstand (Λ 16. R 17) angeordnet ist. an dem die als Lese- und Schreibsignale verwendeten Spannungen abfallen.

5. Lcseverstärker-Schreibtrciberschakung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß die entsprechend der Basis-Emitterstrecke des Transistors (76, 77) gepolten Dioden (/M, Dl) mit der entsprechenden ersten Elektrode an die Basis des Transistors (76, 77) und über einen Widerstand (R 7, R 8) an den einen Anschluß einer Poientiak|uelle (V) angeschlossen sind.

6. Lcseverstärker-Schreibtreibcrschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Dioden (Di. D 2) in Eorm einer Mehrfachelektroden-Diode mit einer gemeinsamen ersten und mehreren getrennt steuerbaren zweiten Elektroden (i'5, c6, el bzw. c8, e9, e 10) verwirklicht sind.

7. Leseversti rker-S'.'hreibtreiberschaltiing nach Anspruch fi, dadurch gekennzeichnet, daß eine erste der Mehrfachelektrode!! (c7, t>8) in Sperrrichtung und eine zweite (e 5, e 10) in Abhängigkeit von der einzuschreibenden Information in Sperr- oder Durchlaßrichtung betrieben wird und daß an eine dritte (c6, e9) eine den Transistor (76, 77) sperrende Spannung anlegbar ist.

8. Lesevcrstärker-Schreibtreiberschaltung nach den Ansprüchen 2 bis 5, dadurch gekennzeichnet, daß nm Kollektor des Transistors (76, 77) eine beim Sehreibvorgang das Schreibsignal vom Eingang des Leseverstärkers (22) ableitende Diode (/) 3, D 4) angeschlossen ist.

9. Lcseverstärker-Schreibtreiberschaltung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß bei beidseitig angesteuerter Speicherzelle (10) eine entsprechend symmetrische Anordnung mit zwei Halbleiterelementen (76 und 77) und zugehöriger Steuer- und Adressiereinrichtung und" ein Dilierential-Leseverstärker (22) verwendet ist.