DE1276938C2 - Anordnung zum feststellen einer umdrehung des typenrades eines schnelldruckers - Google Patents
Anordnung zum feststellen einer umdrehung des typenrades eines schnelldruckersInfo
- Publication number
- DE1276938C2 DE1276938C2 DE1966O0012021 DEO0012021A DE1276938C2 DE 1276938 C2 DE1276938 C2 DE 1276938C2 DE 1966O0012021 DE1966O0012021 DE 1966O0012021 DE O0012021 A DEO0012021 A DE O0012021A DE 1276938 C2 DE1276938 C2 DE 1276938C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- character
- register
- address
- type wheel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Controls And Circuits For Display Device (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
35
40
Die Erfindung betrifft eine Anordnung zum Feststellen einer Umdrehung des Typenrades eines Schnelldruckers
mit Hilfe eines elektronischen Digitalrechners mit einem Hauptspeicher, einem die Speicherarbeitsspiele
steuernden Taktgeber, einer Gruppe von Adressenregistern zum Speichern der Adressen der in
den Speicher eingetragenen Daten, einem Kommandowerk, einem Rechenwerk und Mitteln zum Anschließen
einer Vielzahl von peripheren Vorrichtungen für die Dateneingabe und -ausgabe, wobei in dieser Vielzahl
integrierte periphere Ein- und Ausgabevorrichtungen enthalten sind, deren Steuerung wenigstens zum Teil
gemeinsam durch das Rechenwerk und den Hauptspeicher erfolgt, darunter wenigstens einem Schnelldrucker,
der eine Emissionseinrichtung zur Erzeugung einer Folge von der an dem Typenrad vorgesehenen Folge
von Zeichen entsprechenden Zeichencodes aufweist und das Rechenwerk in Zusammenarbeit mit dem
Hauptspeicher die zu druckenden, in dem Hauptspeieher gespeicherten Zeichen mit den Zeichencodes
vergleicht, um die Druckbefehle zu steuern.
Eine derartige Anordnung ist in der US-PS 31 85 082 zwar angesprochen, jedoch ohne Aussage darüber, wie
sie auszugestalten ist, damit die gestellte Aufgabe, die Vollendung der Umdrehung eines Typenrades eines
Schnelldruckers festzustellen, gelöst wird.
Das Buch »Digital Computer Principles« von Irwin, erschienen in Toronto 1960, S. 231, offenbart
als Vorschlag die Verwendung eines Rechners für einen internen Vergleich von Zeichencodes, die vom Drucker
gerade eingenommen werden, mit Zeichencodes, die vom Rechner kommen und gedruckt werden sollen.
Soiern man nach diesem Vorschlag verfährt, ist für den
Rechner ein spezielles Programm vorzusehen. Zur Feststellung der Vollendung einer Umdrehung eines
Typenrades des Druckers ist dabei ein Zähler erforderlich, der nach jeder Umdrehung auf Null
zurückgestellt wird.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art
so auszugestalten, daß ohne eine zusätzliche Programmierung und ohne Zähler feststellbar ist, ob die
Vollendung der Umdrehung des Typenrades eines Schnelldruckers vorliegt oder nicht.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein von der Emissionseinrichtung erzeugter erster
Zeichencode in eine Speicherstelle eingetragen wird und die anschließend von der Emissionseinrichtung
erzeugten Zeichencodes nacheinander mit dem ersten Zeichencode verglichen werden, um durch Koinzidenz
der Zeiciiencodes die Vollendung einer Umdrehung des Typenrades festzustellen.
Die besonderen Vorteile der Erfindung ergeben sich anschaulich aus dem nachfolgend erläuterten vereinfachten
Eeispiel. Es sei angenommen, es gebe nur die Buchitaben A bis Z. Das Zeichen, das dem Buchstaben
»A« entspricht, wird zuerst von dem Drucker aufgenommen und in die beiden ersten Speicherplätze
eingetragen. Danach wird der Inhalt des ersten Speicherplatzes mit dem der Speicherplätze 3 bis 256
verglichen. Das nächste Zeichen, das in diesem Falle dem Buchstaben »B« entspricht, wird vom Drucker
empfangen und in den Speicherplatz 1 eingetragen und mit den Zeichen in allen Plätzen 2 bis 256 verglichen. Es
gibt keine Übereinstimmung zwischen dem ersten und dem zweiten Platz, da »B« im ersten und »A« im zweiten
Speicherplatz enthalten ist. Dieses Verfahren wird fortgesetzt, bis das Typenrad eine volle Umdrehung
ausgeführt hat. Wenn der Ausgangspunkt wieder erreicht ist, nimmt der Drucker wieder »A« auf und
vergleicht »A« mit dem Buchstaben im Speicherplatz 2, der dann natürlich wieder »A« sein muß. Die
festgestellte Übereinstimmung hat das Kriterium für die Unndrehungsvollendung, das den Druckvorgang anhält.
Wie ersichtlich, wird zur Ableitung dieses Kriteriums nur ein einziger Speicherplatz, nämlich der zweite,
benötigt. Dieser Aufwand ist minimal.
Die Erfindung wird im folgenden an Hand eines in den Zeichnungen dargestellten bevorzugten Ausführungsbeispiels
erläutert. In den Zeichnungen ist
Fi g. 1 ein Blockschaltbild des logischen Aufbaus des
Rechners,
Fig.2 eine mit dem integrierten Druckwerk zusammenarbeitende
Zeile des Hauptspeichers und
Fig.3 ein Funktionsdiagramm, das die zugelassenen
Schaltverbindungen zwischen dem Rechner und den peripheren Werken zeigt.
Wie aus F i g. 1 ersichtlich ist, umfaßt der logische
Aufbau des Rechners die folgenden Gruppen zusammenwirkender Vorrichtungen:
a.) eine Gruppe von Adressenregistern Vl, VA, VE, VO, die in der bevorzugten Ausführungsform
jeweils 12 Bits enthalten, sowie ein den Registern zugeordnetes Zählnetzwerk CV;
h) einen Ferritkernhauptspeicher MM, der in der
bevorzugten Ausführungsform eine Kapazität von 64 χ 64 Zeichen von je 8 Bits mit einem zusätzlichen
Bit für die Fehlererkennung nach dem bekannten Disparitätskriterium hat;
c) zwei Operandenregister RO und RA. die jeweils 8
Bits aufnehmen, und ein Rechenweik UA,dem die
Register ÄOund RA zugeordnet sind:
d) ein Funktionsregister FO, eine :ogische Matrix ML
und ein Zustandsregister SO, die in der Weise zusammenarbeiten, daß ein entsprechenden Bedingungen
angepaßtes Reihennetzwerk gebildet wird, das in 4er Lage ist, unter der Steuerung bestimmter
äußerer Bedingungen an seinen Ausgängen UC einen Satz von Befehlssignal folgen zu liefern,
wobei jede Befehlssignalfolge die Betätigung einer entsprechenden Folge von Elementaroperationen
steuert, die die Interpretation und anschließend die Ausführung der entsprechenden Instruktionen
weiterführen;
c) ein Längenregister LO, mit IO Bits, das mit einem
Zählnetzwerk CL zusammenarbeitet, und ein hauptsächlich für die Verbindung mit den peripheren
Werken reserviertes Register RE
Das wesentliche Merkmal der Adressenregistergruppe besteht darin, daß neben dem Befehlsadressenregister VV und dem Speicherwählregister VO die beiden getrennten Operandenregister VE und VA vorgesehen sind. Diese Anordnung ermöglicht die Verwendung von Zweiadressenbefehlen, wenn der Rechner nur mit den im Hauptspeicher registrierten Daten arbeitet, d. h. interne Operationen, wie beispielsweise logische und mathematische Operationen. Wenn der Rechner Übertragungsoperationen zwischen peripheren Vorrichtungen und dem Hauptspeicher, d. h. externe Operationen ausführt, ermöglicht diese Anordnung in den beiden Registern die Koexistenz von zwei verschiedenen Adressen entsprechender Speicherfelder, die an diesen Übertragungsoperationen teilnehmen. Dies kommt dem Vorhandensein von zwei getrennten Kommunikationskanälen zwischen Hauptspeicher und peripheren Werken gleich. Diese Kanäle werden im folgenden als Kanal .4 und Kanal E bezeichnet. Unter der Bezeichnung »Kanal« ist eine besondere programmgesteuerte Verbindungsanordnung zwischen logischen Vorrichtungen zu verstehen, die in bestimmten Zeitab- ^5 schnitten einen koordinierten Informationsaustausch zwischen inneren Vorrichtungen und peripheren oder äußeren Werken ermöglicht.
Das wesentliche Merkmal der Adressenregistergruppe besteht darin, daß neben dem Befehlsadressenregister VV und dem Speicherwählregister VO die beiden getrennten Operandenregister VE und VA vorgesehen sind. Diese Anordnung ermöglicht die Verwendung von Zweiadressenbefehlen, wenn der Rechner nur mit den im Hauptspeicher registrierten Daten arbeitet, d. h. interne Operationen, wie beispielsweise logische und mathematische Operationen. Wenn der Rechner Übertragungsoperationen zwischen peripheren Vorrichtungen und dem Hauptspeicher, d. h. externe Operationen ausführt, ermöglicht diese Anordnung in den beiden Registern die Koexistenz von zwei verschiedenen Adressen entsprechender Speicherfelder, die an diesen Übertragungsoperationen teilnehmen. Dies kommt dem Vorhandensein von zwei getrennten Kommunikationskanälen zwischen Hauptspeicher und peripheren Werken gleich. Diese Kanäle werden im folgenden als Kanal .4 und Kanal E bezeichnet. Unter der Bezeichnung »Kanal« ist eine besondere programmgesteuerte Verbindungsanordnung zwischen logischen Vorrichtungen zu verstehen, die in bestimmten Zeitab- ^5 schnitten einen koordinierten Informationsaustausch zwischen inneren Vorrichtungen und peripheren oder äußeren Werken ermöglicht.
Mit Hilfe dieser beiden Kanäie können die Ein- und Ausgabeoperationen zwischen dem Hauptspeicher und
zwei verschiedenen peripheren Werken durch Verflechtung der den letzteren zugeordneten Elementarzeitabschnitte
(Speicherarbeitsspiele) in der Weise stattfinden, daß die hohe Arbeitsgeschwindigkeit des Hauptspeichers,
die weit über der der peripheren Vorrichtungen liegt, besser ausgenutzt wird und die beiden peripheren
Werke praktisch zur gleichen Zeit arbeiten.
Die logische Struktur des Rechners soll durch die Operation der Zuordnung und Ausführung von zwei
typischen Befehlen erläutert werden, von denen der eine die Ausführung einer logischen oder arithmetischen
Operation mit zwei Operanden und der andere die Ausführung einer Dateneingabe oder -ausgabe in bzw.
aus einer peripheren Vorrichtung betrifft. Die Art der Zuordnung und Ausführung anderer Befehle zeigt
demgegenüber keine grundsätzlichen Unterschiede, so daß sie als bekannt oder als für einen Fachmann leicht
ableitbar anzusehen ist.
Für innere Operationen ist der Befehlsgrundtyp der sogenannte »Zweiadressenbefehl«, der folgende Form
hat:
FClElA.
Darin ist
F ein 8-Bit-Zeichen, das dem Funktionscode, d. h. dem
die auszuführende Operation bestimmenden Code, entspricht;
Γ ist ein 8-Bit-Zeichen. das entweder die gemeinsame
Länge der beiden Operanden angeben oder in zwei 4-Bit-Unterzeichen geteilt werden kann, die die
verschiedene Länge der Operanden angeben, wobei die Deutung von C als »eine gemeinsame Länge«
oder »zwei verschiedene Längen« durch Fbestimmt wird;
IA und /£sind Zweizeichenworte, die den Adressen der ersten Zeichen der Operanden entsprechen.
Da der Hauptspeicher gemäß der bevorzugten Ausführungsform eine Speicherkapazität von 4096 Bits
hat und deshalb mit 12 Bits adressiert werden kann, sind
die vier am meisten geltenden Bit jeder Adresse immer Null.
Unter »erste Zeichen der Operanden« können je nach Belieben entweder die am meisten oder die am
wenigsten geltenden verstanden werden, und dementsprechend sind die Adressen der ersten Zeichen
zahlenmäßig die größten bzw. die kleinsten der jedem Operanden entsprechenden Adressen.
Es sollen nun die Operationen beschrieben werden, die während der Interpretation und Ausführung eines
Befehls des erwähnten Typs stattfinden.
Es wird angenommen, daß mit dem Fachmann bekannten Mitteln ein Programm in ein bestimmtes
Feld des Hauptspeichers eingeschrieben worden ist, d. h, in eine durchgehende Reihe benachbarter
Speicherstellen sind Befehle eingetragen worden.
Bekanntlich unterscheidet man bei den einen Befehl betreffenden Operationen zwei Phasen, und zwar eine
interpretative Phase, in der der Befehl gelesen und seine Ausführung vorbereitet wird, und eine Ausführungsphase,
in der der Befehl ausgeführt wird.
Zu Beginn der interpretativen Operationsphase für einen Befehl vom Typ 1 enthält das Register VI die
Adresse des ersten Zeichens dieses Befehls. Diese Adresse wird in das Speicherwählregister VO eingeschrieben,
das das entsprechende Zeichen aus dem Speicher abliest. Dieses Zeichen ist der Funktionscode
F. Der Funktionscode F wird in das Register SO übertragen und unmittelbar danach, d. h. noch während
desselben Speicherarbeitsspiels, wird er wieder in dieselbe Speicherstelle eingeschrieben, während das
Fehlerkontrollnetzwerk CD das Disparitätskriterium prüft. Während desselben Speicherarbeitsspiels wird
das Zeichen Fin das Register FOübertragen, das somit
mit dem Zeichen belastet wird, weiches die auszuführende Operation genau angibt Dieses Zeichen bleibt in dem
Register FO. bis der Befehl zugeordnet und ausgeführt worden ist.
Die logische Matrix ML wird von einem Netzwerk
aus Verknüpfungselementen gebildet, die als WEDER-NOCH-(NOR )Schaltungen bekannt sind. Die Eingänge
des Netzwerks sind:
die Ausgänge fFdes Registers FO;
die Eingänge CL, durch die dem Netzwerk logische
Bedingungen gestellt werden können;
die Ausgänge des Zustandsregisters SO.
die Ausgänge des Zustandsregisters SO.
Die Eingänge des Zustandsregisters SO werden von einem Teil US der Ausgänge der löslichen Matrix ML
gebildet. Die übrigen Ausgänge UC der logischen Matrix ML tragen die Befehlssignale, die die Ausführung
der verschiedenen Grundoperationen durch die entsprechenden Elementarvorrichtungen des Rechners
steuern.
Die Gestalt der Befehlssignale auf den Ausgangsgrößen US und L/C ist von der Gestalt der Eingangssignale
auf den Eingangsgrößen EF und CL und auf den Ausgangsgrößen ES des Zustandsregisters SO abhän-
von Vl anschließend in VO übertragen und nach Vl
zurückgebracht, wobei dieser Inhalt bei jeder Rückübertragung
von VO nach Vl um einen Einer erhöht wird. Auf diese Weise werden die Zeichen des Befehls
nacheinander gelesen, und zwar:
Zuerst das erste 8-Bit-Zeichen der Adresse IE des ersten Operanden. Die 4 am meisten geltenden Bits
dieser Adresse sind immer gleich Null. Dieses Zeichen wird durch RO in RA übertragen und wieder in den
ίο Speicher eingeschrieben.
Sodann wird das zweite 8-Bit-Zeichen der Adresse IE des ersten Operanden gelesen, das in RO registriert und
wieder in den Speicher eingeschrieben wird. Während desselben Speicherarbeitsspiels werden die 8 in RO
gig.In einem gegebenen Zeitabschnitt befindet sich das 15 enthaltenen Bits in die acht am wenigsten geltenden
Zustandsregister in einem bestimmten Zustand: Seine Bitstellen des Registers VE übertragen und die 4 am
Ausgänge ES bestimmen im Zusammenwirken mit den wenigsten geltenden Bits des Operandenregisters RA,
Eingängen CL und EF auf seinen Eingangsgrößen US die als einzige nicht immer gleich Null sind, werden in
eine vorgegebene Signalgestalt, die im allgemeinen mit die 4 am meisten geltenden Bitstellen von VE
der wirklichen Lage dieses Registers nicht überein- 20 übertragen. Das Operanden-Adressenregister VE entstimmt.
Bei einem bestimmten Taktsignal geht das hält nun die Adresse IE des ersten Zeichens des ersten
Zustandsregister SO in die der Signalgestalt auf US Operanden.
entsprechende Lage, d. h. in einen neuen Zustand über. In ähnlicher Weise wird die Adresse des zweiten
In diesem Zustand bestimmt die neue Signalgestalt auf Operanden in das Register VA übertragen. Die
ES, die mit den Signalen auf EFund CLzusammenarbei- 25 interpretative Phase ist damit beendet; die Adresse des
tet, eine neue Gestalt auf US. Dieser Vorgang letzten Zeichens des Befehls wird nun durch das
wiederholt sich dann.
Daraus ergibt sich, daß das Zustandsregister SO eine Folge verschiedener Zustände durchläuft, wobei diese
Folge durch die Signalgestalten auf den Ausgangsgrö-Ben des Registers FO und auf den Eingangsgrößen CL
bestimmt wird. Dementsprechend erscheint auf den Ausgängen £7Cder logischen Matrix ML eine Folge von
Steuersignalen, die die Aufeinanderfolge der Grundoperationen der einzelnen logischen Vorrichtungen steuert, 35 sein.
durch die die Zuordnung und Ausführung des Befehls Dementsprechend sieht das Zählnetzwerk CV vor,
bewirkt wird.
Während der interpretativen Phase wird der Inhalt des Registers VO infolge geeigneter Steuersignale
wieder in das Register V/-eingeschrieben. Während 40 Adresse in VFenthaltcn war, wird nun aus dem Speicher
dieser Operation erhöht das Zählnetzwerk CV diese abgelesen, in RO übertragen, wieder in den Speicher
Adresse um Einer-Einheiten, so daß das Register Vl eingeschrieben und in RA übertragen,
jetzt die Adresse des zweiten Zeichens des Befehls Nach dem gleichen Verfahren wird das erste Zeichen
enthält. des zweiten Operanden, dessen Adresse in VA enthalten
Ferner wird diese Adresse in das Register VO 45 war, in RO eingeschrieben, während der Inhalt des
übertragen, das das zweite Zeichen, d. h. das Zeichen C, Registers VA durch das Zählnetzwerk CV um einen
des Befehls liest. Dieses Zeichen wird in ROübertragen. Einer vergrößert oder vermindert wird. Die Register VE
aann wieder in dieselbe Speicherstelle eingeschrieben. und VA enthalten nun die Adressen der unmittelbar
auf Disparität geprüft und in das Längenregister LO folgenden Zeichen des ersten und des zweiten
geschrieben. Das Zeichen C kann, wie schon erwähnt, 50 Operanden.
entweder die gemeinsame Länge der beiden Operanden Das Rechenwerk UA führt mit den in RO und RA
oder ihre unterschiedliche Länge darstellen. enthaltenen Zeichen die von dem Funktionscode F
Im ersten Fall subtrahiert das Zählnetzwerk bei jeder verlangte Operation aus. Das Ergebnis erscheint in RO
mit, den Qperandenzeichen ausgeführten Operation und wird danach in die Speicherstelle des eisten
einen Einer von dem inhalt dieses Registers, so daß, 55 Zeichens des ersten Operanden eingeschrieben. Das
wenn dessen Inhalt einen vorherbestimmten Wert, z. B. Vorhandensein eines Übertrags (falls die Operation eine
Null erreicht hat, die Operation mit beiden Operanden Addition ist) und einer anderen auf die Operation Bezug
beendet ist. nehmenden, eventuell logischen Bedingung werden von
Wenn die beiden Operanden dagegen eine unter- den Flip-Flops Rl und DI registriert, deren Ausgänge
schiedliche Länge aufweisen, wird das Zeichen C von 60 die logische Matrix ML zweckmäßig einstellen können,
zwei Teilzeichen gebildet, die diese Länge ausdrücken. In weiteren Speicherarbeitsspielen werden alle
Das Zählnetzwerk zieht von beiden Teilzeichen einen Zeichen der beiden Operanden in dieser Weise
Einer ab, und die Operation wird angehalten, wenn das verarbeitet und das Resultat wird in den Hauptspeicher
Teilzeichen, das die Länge des Operanden ausdrückt, eingetragen, und zwar an der Adresse des eisten
dessen Adresse in VE registriert ist, den vorherbestimm- 65 Operanden oder gewöhnlich in die durch den Befehl
ten, dem Ende der Operation entsprechenden Wert bezeichnete Speicherstelle. Das Ende der Operation
erreicht hat wird, wie dargestellt durch das Register LO und das
In weiteren Speicherarbeitsspielen wird der Inhalt zugeordnete Zählnetzwerk CLgesteuert
Zählnetzwerk CVum einen Einer erhöht Daher enthält das Register Vl dann die Adresse des ersten Zeichens
des folgenden Befehls.
in der Ausführungsphase wird die in VE enthaltene Adresse des ersten Zeichens des ersten Operanden in
VO übertragen. Dieses erste Zeichen kann, wie bereits erwähnt, das mit der zahlenmäßig größeren Adresse
oder auch das mit der zahlenmäßig kleineren Adresse
die Adresse bei jeder Rückübertragung von VO nach
VE um einen Einer zu vergrößern oder zu verringern. Das erste Zeichen dieses ersten Operanden, dessen
Im folgenden soll ein Befehl untersucht werden, der
sich auf eine Ein- und Ausgabeoperation bezieht, d. h. auf eine Operation der Datenübertragung von bzw. an
ein peripheres Werk. Ein solcher Befehl hat die Form
FUiE.
(2)
F ein dem Funktionscode entsprechendes 8-Bit-Zeichen, ίο
U das die an der Operation beteiligte periphere Vorrichtung bezeichnende Zeichen und
IE ein Zweizeichenworl ist, das die Speicheradresse
eines »Ergänzungsbefehls« abgibt, der weitere Informationen über die auszuführende Operation
liefert.
Die 4 am meisten geltenden Bits des ersten Zeichens von /£sind immer Null; deshalb wird die Adresse des
Ergänzungsbefehls von 12 geltenden Bits gebildet.
Der Ergänzungsbefehl hat die Form
ZXLLIl,
(3)
25
Z die auszuführende Funktion und die Ausführungsweise näher bestimmt,
X das an die periphere Vorrichtung zu sendende Steuersignal bestimmt und
LL ein Zweizeichenwort mit 10 geltenden Bits ist, das die maximale Länge der auszuführenden Datenübertragung
angibt und dessen 6 am meisten geltende Bits stets Null sind,
// ein Zweizeichen wort ist das 12 geltende Bits hat
und die Adresse der ersten Stelle des Speicherfeldes angibt, das die Datenübertragungsoperation ausführt.
Die 4 am meisten geltenden Bits sind stets Null.
Die Adresse des ersten Zeichens dieses Befehls wird in Vl registriert. Während der interpretativen Phase
wird das Zeichen F aus dem Speicher abgelesen und in
der schon beschriebenen Weise in FOregistriert.
Das Zeichen U wird in das Register RA eingetragen, und danach wird die Adresse /£des Ergänzungsbefehls
in Kfregistriert.
Das Register /?Ehat als Eingänge die von wenigstens zwei Mehrleitungsklemmen hereinkommenden Verbindungen,
die zum Zusammenschalten von normalen, d. h. nicht integrierten peripheren Vorrichtungen verwendet
werden, und als Ausgänge die an dieselben Mehrleitungsklemmen gehende Verbindung. Außerdem stehen
zwei Ausgangsverbindungen (//Sund UIL zum Senden vcn Befehlen an die integrierten peripheren Vorrichtungen
zur Verfugung.
Die Ausführungsphase wird mit dem Lesen des Komplementbefehls eingeleitet, dessen Adresse in VE
enthalten ist. Während dieser Operation wird das Zeichen Z an Stelle des Zeichens F an FO übertragen.
Das Zeichen X wird dann an Stelle des Zeichens U, das
schon die Auswahl der richtigen peripheren Vorrichtung getroffen hat, an Ä£übertragen.
Durch RO und RA werden zwei Zeichen LL an das
10-Bit-Register LO gesendet, das die Länge der
Ühertragungsoperation steuert.
Ferner werden zwei Zeichen // über RO und RA an das Register VE bzw. das Register VA übertragen, je
nachdem, ob der Komplementbefehl die Benutzung des Kanals A oder des Kanals ßbestimmt.
Dann wird die eigentliche Datenübertragungsoperation eingeleitet. Im Falle einer Eingabeoperation
werden die von der peripheren Vorrichtung kommenden Daten in das Speicherfeld eingetragen, das durch
die erste Speicherstelle mit der Adresse // bestimmt wird, und zwar für eine durch LL festgelegte Länge. Bei
einer Ausgabeoperation erhält die periphere Vorrichtung die Daten, die in einem Speicherfeld enthalten sind,
das durch die erste Speicherstelle mit der Adresse // und durch das Längenwort LL bestimmt wird.
Wenn es sich um normale, d. h. nicht integrierte, periphere Vorrichtungen handelt, werden die von ihnen
eingehenden bzw. an sie abgehenden Daten Zeichen für Zeichen in dem Register RE registriert und über die
Ausgangsverbindungen USX und US2 bzw. die
Eingangsverbindungen ESl und £52 gesendet bzw. empfangen.
Zwei getrennte Befehle vom Typ (J) können somit zwei Register VE und VA mit zwei verschiedenen
Adressen belasten, die zwei verschiedenen Speicherfeldern entsprechen, welche an zwei unterschiedlichen
Übertragungsfunktionen teilnehmen. Diese Ein- und Ausgabeoperationen können in »time sharing« erfolgen,
d. h. indem der einen Operation zugeteilte Speicherarbeitsspiele mit den der anderen Operation zugeteilten
Speicherarbeitsspielen durchschossen werden.
Um diese Abläufe unter Berücksichtigung der Tatsache zu ermöglichen, daß nur ein Längenregister
LO vorhanden ist und demzufolge die unterschiedliche Länge der beiden Übertragungsoperationen nicht
registriert werden kann, wird der Kanal A für die integrierten peripheren Vorrichtungen reserviert. In
diesen Vorrichtungen wird die Länge der Übertragung durch besondere, in diesen Vorrichtungen selbst
erzeugte Signale gesteuert und nicht durch den Befehl.
Die Operation des »time sharing« wird bestimmt durch den Wert eines besonderen Bits des Zeichens Z
des den Kanal A betreffenden Ergänzungsbefehls. Je nach dem Wert dieses Bits wird der Ergänzungsbefehl
als »ausführend« oder »vorbereitend« angesehen. Im ersteren Fall wird er sofort ausgeführt; im letzteren Fall
wird die Adresse // in VA registriert, doch, anstatt zur Ausführungsphase überzugehen, wird der folgende
Befehl abgelesen. Dieser muß vom Ausführungstyp und an den Kanal £ gerichtet sein. Wenn die interpretative
Phase dieses Befehls beendet ist, werden beide Befehle in der hiermit erläuterten Weise nach dem Verfahren
des »time sharing« ausgeführt
Während eines Speicherarbeitsspiels bestimmt eine geeignete logische Schaltung, ob das nächste Arbeitsspiel
dem Kanal A oder dem Kanal £ zuzuteilen ist, und zwar nach dem folgenden Kriterium: das dem gerade
ablaufenden Arbeitsspiel folgende Arbeitsspiel wird mir
dann demselben Kanal wie das ablaufende Arbeitsspiel zugeordnet wenn der andere Kanal keine Operation
fordert Falls eine solche Forderung besteht wird das
folgende Arbeitsspiel dem anderen Kanal zugeteilt Wenn also während eines Speicherarbeitsspiels von
beiden Kanälen Operationen gefordert werden, wird das dem gerade ablaufenden Arbeitsspiel folgende
Arbeitsspiel nicht dem gerade betriebenen, sondern dem jeweils anderen Kanal zugewiesen. Folglich
werden, wenn beide Kanäle ständig Operationsforderungen erheben, die Speicherarbeitsspiele abwechselnd
dem Kanal £und dem Kanal A zugeteilt
Integrierte periphere Vorrichtungen, wie beispielsweise ein Schnelldrucker und ein Lochkartenleser,
609621/410
haben über die Eingangsverbindungen EIS, EIL direkten Zugriff zum Register RO.
Im Falle eines Kartenlesers wird jedes gelesene Zeichen über die Verbindung EIL direkt in das Register
RO geschrieben und von dort in den Hauptspeicher übertragen. Die eine solche Datenübertragung steuernden
Taktsignale werden von dem Kartenleser selbst geliefert.
Beim Drucken mit einem Schnelldrucker haben die von dem Drucker kommenden Signale über die
Eingangsverbindung FAS direkten Zugriff zu dem Register SO, während die Druckbefehle durch den
Ausgang CS an den Drucker gegeben werden, der von dem Rechenwerk gesteuert wird.
Diese Operation soll hier erläutert werden. Es soll
angenommen werden, daß der Schnelldrucker von dem mit einem ständig rotierenden Mehrspaltentypenrad
versehenen Typ ist, dem eine photoelektrische Vorrichtung, die im folgenden als Photoscheibe bezeichnet wird,
zugeordnet ist- Diese Photoscheibe erzeugt so viel verschiedene Signalcodes, wie Druckzeichen in jeder
Kreisspalte des Typenrades vorhanden sind. An Stelle der Photoscheibe können auch andere bekannte
elektrische oder magnetische Vorrichtungen verwendet werden.
Der in einem bestimmten Zeitabschnitt von der Photoscheibe erzeugte Code entspricht dem Typenradzeichen,
das in diesem Zeitabschnitt durch die Druckstellung läuft, in der es unter der Wirkung eines an
den Drucker gegebenen Druckbefehls gedruckt werden kann. Diese Codes werden Zeichencodes genannt.
Die in eine einzige Druckzeile zu druckenden
8-Bit-Zeichen sind in einem Speicherzeile bezeichneten geeigneten Speicherfeld gespeichert. Die Speicherzeile
weist beispielsweise 256 Speicherstellen auf. und ihre Adresse ist in dem Register VA enthalten. Vom diesen
Speicherstellen sind 254 für die in eine Druckzeile zu druckenden Zeichen reserviert, während die beiden
übrigen Speicherstellen dazu verwendet werden, in der hier erläuterten Weise eine Drehung des Typenrades zu
bewirken.
Wenn das Drucken einer Zeile beginnt, wird der Taktgeber des Rechners angehalten, und der erste von
der Photoscheibe kommende »Anfangszeichencode« genannte Zeichencode wird über die Verbindung EIS
und das Register RO in die Speicherstelle 1 der Speicherzeile eingetragen, wie aus F i g. 2 ersichtlich ist.
Die Taktsteuerung dieser Operation erfolgt durch einen von der Photoscheibe gelieferten Taktimpuls, der den
Taktgeber des Rechners wieder anlaufen läßt. Anschließend wird der Anfangszeichencode auch in die
Speicherstelle 2 der Speicherzeile eingetragen. In dieser
Speicherstelle bleibt er während der ganzen Zeit einer vollständigen Umdrehung des Druckrades.
In nachfolgenden Speicherarbeitsspielen, deren Zeitsteuerung durch den Taktgeber des Rechners erfolgt,
wird der Inhalt der Speicherstelle 1 (F i g. 2) nacheinander mit dem Inhalt aller Speicherstellen der Speicherzeile
verglichen. Dies erfolgt in der Weise, daß der Inhalt der Speicherstelle 1 über RO an RA übertragen wird,
worauf von Nuinmer3 an der Inhalt jeder Speicherstelle
nacheinander in das Register RO übertragen und dann die Inhalte der beiden Register mittels des Rechenwerks
UA verglichen werden.
Wenn festgestellt wird, daß diese Inhalte gleich sind.
sendet das Rechenwerk UA über die V irbindung CS
einen Druckbefehl an den Drucker.
Die Anzahl der Speicherstellen, deren Inhalt mit dem Inhalt der Speicherstelle 1 verglichen wird, entspricht
der Anzahl der in einer Druckzeile enthaltenen Zeichen und wird mittels eines zu dem Drucker gehörenden und
bei jeder Vergleichsoperation betätigten Zählwerks durch den Drucker selbst bestimmt. Wenn der Vergleich
beendet ist, sind alle jene in der Speicherzeile
κι enthaltenen Zeichen, welche dem in der Speicherstelle 1
enthaltenen Zeichencode entsprechen, gedruckt worden.
In der folgenden Phase, die unter der Zeitsteuerung des Taktimpulses abläuft, der dem darauffolgenden, von
der Photoscheibe erzeugten Zeichencode zugeordnet ist, wird dieser Zeichencode über das Register RO in die
erste Speicherstelle eingetragen und, wie schon erläutert, mit dem in der zweiten Speicherstelle
enthaltenen Zeichencode verglichen. Dieser Vergleich ergibt ein bestimmtes Disparitätsresultat, da sich dieser
folgende Zeichencode von dem Anfangszeichencode unterscheidet.
Danach wird, wie beschrieben, der in der Speicherstelle
1 enthaltene Zeichencode nacheinander mit allen in der Speicherzeile enthaltenen Zeichen verglichen.
Am Ende dieser Vergleichsfolge werden alle jene in der Speicherzeile enthaltenen Zeichen, die dem in der
Speicherstelle 1 enthaltenen Zeichencode entsprechen, auf die Druckzeile gedruckt. Dieser Vorgang dauert an,
bis das Typenrad eine vollständige Umdrehung ausgeführt hat In diesem Fall ergibt der Vergleich
zwischen dem in die Speicherstelle 1 eingetragenen Zeichencode und dem in der Speicherstelle 2 enthaltenen
ein Gleichheitsergebnis, weil der Zeichencode in der Speicherstelle 1 der in die Speicherstelle 2
eingetragene Anfangszeichencode ist. An dieser Stelle wird der Druckvorgang angehalten, da die Druckzeile
fertiggestellt ist
Die Operationen der Dateneingabe und -ausgabe mit den normalen, d. h. nicht integrierten, peripheren
Vorrichtungen erfolgen in einer dem Fachmann im wesentlichen bekannten Weise über das Register RE
und mittels des Adressenregisters VE F i g. 3 zeigt die möglichen Schaltverbindungen zwischen dem Rechner
C und integrierten oder normalen peripheren Vorrichtungen mittels der Kanäle A und E
Diese verschiedenen Schaltmöglichkeiten sind durch zwei unabhängig voneinander drehbare Kontakte R 1
und R 2 symbolisch dargestellt Wie ersichtlich ist, kann der Rechner Cüber den Kanal A mit einem integrierten
Drucker 5/oder mit einem integrierten Kartenleser LI und über den Kanal Emit dem Kartenleser Ll oder mit
irgendeinem von zwei für die Schaltverbindung mit zwei normalen peripheren Vorrichtungen ENX und EN 2
vorgesehenen Ausgängen verbunden werden. In der bevorzugten Ausführungsform ist der eine dieser
Ausgänge mit Mitteln versehen, um bis zu 64 normale periphere Vorrichtungen in einer dem Fachmann
bekannten Weise mit Hilfe von geeigneten Wählvor-
<>o richtungen, sogenannten Synchronisierungsgeräten, anzuschließen.
Der integrierte Drucker SI ksnn somit nur über den Kanal A angeschlossen werden, während die
Schaltverbindung mit dem integrierten Kartenleser LI sowohl über den Kanal A als auch über den Kanal E
hergestellt werden kann.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Anordnung zum Feststellen einer Umdrehung des Typenrades eines Schnelldruckers mit Hilfe eines S elektronischen Digitalrechners mit einem Hauptspeicher, einem die Speicherarbeitsspiele steuernden Taktgeber, einer Gruppe von Adressenregistern zum Speichern der Adressen der in den Speicher eingetragenen Daten, einem Kommandowerk, einem Rechenwerk und Mitteln zum Anschließen einer Vielzahl von peripheren Vorrichtungen für die Dateneingabe und -ausgabe, wobei in dieser Vielzahl integrierte periphere Ein- und Ausgabevorrichtungen enthalten sind, deren Steuerung wenigstens zum Teil gemeinsam durch das Rechenwerk und den Hauptspeicher erfolgt, darunter wenigstens einem Schnelldrucker, der eine Emissionseinrichtung zur Erzeugung einer Folge von der an dem Typenrad vorgesehenen Folge von Zeichen entsprechenden Zeichencodes aufweist und das Rechenwerk in Zusammenarbeit mit dem Hauptspeicher die zu druckenden, in dem Hauptspeicher gespeicherten Zeichen mit den Zeichencodes vergleicht, um die Dmckbefehle zu steuern, dadurch gekennzeichnet, daß ein von der Emissionseinrichtung erzeugter erster Zeichencode in eine Speicherstelle eingetragen wird und die anschließend von der Emissionseinrichtung erzeugten Zeichencodes nacheinander mit dem ersten Zeichencode verglichen werden, um durch Koinzidenz der Zeichencodes die Vollendung einer Umdrehung des Typenrades festzustellen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT2283565 | 1965-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1276938B DE1276938B (de) | 1968-09-05 |
DE1276938C2 true DE1276938C2 (de) | 1976-05-20 |
Family
ID=11200987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1966O0012021 Expired DE1276938C2 (de) | 1965-10-14 | 1966-10-13 | Anordnung zum feststellen einer umdrehung des typenrades eines schnelldruckers |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE1276938C2 (de) |
FR (1) | FR1504640A (de) |
GB (1) | GB1157127A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028668A (en) * | 1975-12-22 | 1977-06-07 | Honeywell Information Systems, Inc. | Apparatus for selectively addressing sections and locations in a device controller's memory |
-
1966
- 1966-10-11 GB GB4534666A patent/GB1157127A/en not_active Expired
- 1966-10-12 FR FR79666A patent/FR1504640A/fr not_active Expired
- 1966-10-13 DE DE1966O0012021 patent/DE1276938C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1504640A (fr) | 1967-12-08 |
DE1276938B (de) | 1968-09-05 |
GB1157127A (en) | 1969-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2318069C2 (de) | Mikroprogrammierte Rechenanlage mit Erweiterung von Steuerfunktionen mittels festverdrahteter logischer Matrix | |
DE1168127B (de) | Schaltungsanordnung zum Vergleich von Zahlen | |
DE2801611A1 (de) | Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE1201100B (de) | Drucker mit umlaufender Typentrommel | |
DE2363846A1 (de) | Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage | |
DE1190706B (de) | In zwei abwechselnden Zyklen arbeitende programmgesteuerte elektronische digitale Rechenmaschine | |
DE2506671C3 (de) | Binärdaten-Handhabungsnetzwerk | |
DE1806535A1 (de) | Digitale Rechenanlage | |
DE1171650B (de) | Maschine zur serienmaessigen Verarbeitung von Daten in binaerer Zeichenverschluesselung | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE1956460C3 (de) | Datenverarbeitungsanlage mit Assoziativspeichern | |
DE2704560C2 (de) | Datenverarbeitende Anlage mit paralleler Bereitstellung und Ausführung von Maschinenbefehlen | |
DE1276938C2 (de) | Anordnung zum feststellen einer umdrehung des typenrades eines schnelldruckers | |
DE1957600C3 (de) | ||
DE1222289B (de) | Datenverarbeitungseinrichtung | |
DE1280592B (de) | Schaltungsanordnung zur Ansteuerung eines Speichers | |
DE1221037B (de) | Verfahren zur Speicherung hierarchisch geordneter Datenketten und Anordnung zur Durchfuehrung dieses Verfahrens | |
DE1474017C3 (de) | Datenverarbeitungsanlage | |
DE2610428A1 (de) | Anordnung zur steuerung der zwischenspeicherung von zwischen zwei funktionseinheiten zu uebertragenden daten in einem pufferspeicher | |
DE1499186A1 (de) | Eingabe-Ausgabe-System fuer Rechengeraete | |
DE2806452C3 (de) | Anordnung zur Verarbeitung von Mehrbytefeldern mit Daten veränderlicher Länge | |
DE2028931B2 (de) | Digitale rechenmaschine mit mehreren akkumulatorregistern | |
DE1774111C3 (de) | Digitale Datenverarbeitungsanlage mit einem Druckorgan |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |