DE1564136A1 - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen

Info

Publication number
DE1564136A1
DE1564136A1 DE19661564136 DE1564136A DE1564136A1 DE 1564136 A1 DE1564136 A1 DE 1564136A1 DE 19661564136 DE19661564136 DE 19661564136 DE 1564136 A DE1564136 A DE 1564136A DE 1564136 A1 DE1564136 A1 DE 1564136A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
zone
insulating
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661564136
Other languages
English (en)
Other versions
DE1564136B2 (de
DE1564136C3 (de
Inventor
Dill Jun Frederick Hayes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US446780A external-priority patent/US3398335A/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1564136A1 publication Critical patent/DE1564136A1/de
Publication of DE1564136B2 publication Critical patent/DE1564136B2/de
Application granted granted Critical
Publication of DE1564136C3 publication Critical patent/DE1564136C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

H. E. Böhmer, Patentanwalt, 7030"Böblingeri/Württ. ,Sindelfinger Str. TeL)S (Q7031) 661/3040
Anmelderin:
Amtl. Aktenz.:
Aktenz. d. Anm.
International Business Machines Corporation, Armonk 10 504, N. Y.
Neuanmeldung
Docket 10 814,
Böblingen, 22. März 1966 si-sz
Verfahren zum Herstellen von Halbleiterbauelementen
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere von Transistoren sowie auf die mittels dieses VerfahreiB herstellbare verbesserte Transistorstrukturen. Das vorliegende Verfahren ist auch zur Herstellung integrierter bzw. mikrominiaturisierter Halbleiter-Vorrichtungen verwendbar.
Fortschritte der Halbleitertechnik führten zur Entwicklung eines Verfahrens zur Herstellung von Hochfrequenztransistoren, welche charakteristi-
-2
scherweise Abmessungen in der Größenordnung von 2, 5 . 10 mm aufweisen. Bei derartigen Transistorstrukturen bleibt lediglich ein sciir begrenzter Flächenanteil der Basis des Transistors von außen zugänglich, so daß die Kontaktierung dieser Elektrode außerordentlich schwierig zu bewerkstelligen ist.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes Ilerstellungsverfaliren von Halbleiterbauelementen mit sehr kleinen Abmessungen aufzuzeigen, wobei insbesondere den oben genannten Kontaktierungsschwierigkeiten besondere Aufmerksamkeit
90.9839/081 1
zuzuwenden ist.
In der sog. Planar-Technik für die Herstellung von Halbleiterbauelementen, wie Transistoren usw., werden die für die Arbeitsweise wesentlichen Übergänge durch wechselweise Verfahrensschritte, wie Diffusion verschiedener Dotierungsmaterialien durch eine oder mehrere Masken hindurch hergestellt und die so erstellten Übergänge werden an den Stellen, an denen sie an die Oberfläche des Halbleiterkörprs treten, mittels der genannten Masken geschützt. Die genannte Planar-Technik besitzt die unerwünschte Einschränkung, daß der Basiskontakt zwischen verschiedenen Maskenteilen angebracht werden muß, welche oberhalb der jeweiligen Emitter- bzw. Kollektor-Übergänge an der Oberfläche des Halbleiterkörpers gelegen sind. Die vorliegende Erfindung vermeidet den genannten Nachteil dadurch, daß eine Basiskontaktschicht vorgesehen wird, welche völlig oberhalb der ursprünglich exponierten Flächenteile der Basiszone auf der Oberfläche des Ilalbleiterkörpers angeordnet ist. Die Emitter-Elektrode wird erst danach gebildet, so daß sie von der Basiskontaktschicht durch einen isolierenden Film völlig getrennt ist.
Das Verfahren der vorliegenden Erfindung ist gekennzeichnet durch folgende Verfahrensschritte:
1.) Aufbringen einer ersten Schicht aus isolierendem Maskierungsmaterial auf das Ausgangsplättchen aus Halbleitermaterial;
2.) Offenlegung eines Teilgebietes der Oberfläche des Ausgangs plättchens durch Erstellung eines Durchbruchs in dem Maskierungsmaterial;
3) Herstellen einer Zone innerhalb des Ausgangsplättchens mit einem zu dessen Material entgegengesetzten Leitfähigkeitstyp durch Eindiffundieren von Dotierungsmaterial durch die unter 2.) erzeugten Öffnungen;
909839/08TT
- ο <■
4.) Aufbringen einer zur Kontaktierung dienenden metallisch leitenden Schicht auf die gesamte Oberfläche der bisher erstellten Halbleiterstruktur;
5.) Herstellung von mindestens einem Durchbruch innerhalb desjenigen Bereiches der unter 4.) gebildeten Metallschicht, der sich oberhalb der Zone mit im Vergleich zum Material des Ausgangsplättchens entgegengesetzten Leitfähigkeitstyp befindet;
6.) Aufbringen einer zweiten isolierenden Schicht auf die gesamte Oberfläche der unter 4.) erstellten Metallschicht;
7.) Einbringen einer.epitaktischen Schicht von Halbleitermaterial mit dem Leitfähigkeitstyp des Materials des Ausgangsplättchens innerhalb der unter 5.) erstellten Durchbrüche;
8.) Aufbringen einer kontaktierenden Metallschicht auf die unter 7.) erzeugte letzte Halbleiterschicht; sowie
9.) Anbringen von Zuführungen an die Kontaktierungen des Kollektors und des Emitters und durch die zweite isolierende Schicht hindurch an die Basiskontaktierung.
Die wesentlichen Eigenschaften und Vorteile der erfindungsgemäß gefertigtenHalblererbauelemente hängen mit der Tatsache zusammen, daß der Basiskontakt von dem Emitter getrennt ist durch einen Abstand, welcher gegeben ist durch die Dicke der verwendeten isolierenden dünnen Schicht. Sie sind viel weniger als bisher an die Erfordernisse geknüpft, die an dio Präzision der Maske bzw. deren Justierung gestellt werden. Es ergibt sich «mit die Möglichkeit, den Abstand zwischen Emitter- und Basiskontakt um eine Größenordnung zu reduzieren, und zwar von einer Größe von etwa 5/>t (was bisher in den besten Fällen erreicht werden konnte) bis auf 0, 2 ,U. oder weniger. Hieraus resultiert eine sehr starke Reduzierung des sog.
BAD ORIGINAL 9 0.9 8 39/0811
äußeren Basiswiderstandes. Außerdem wird die Größe des Emitterübergangs festgelegt durch die Größe eines Durchbruches, welcher in einen Film unmittelbar nach dessen Erstellung geätzt wird, wobei die Notwendigkeit später durchzuführender Erstellung von Durchbrüchen oder Löchern in der schützenden Abdeckschicht entfällt. Dies bietet die Möglichkeit, die Emitter-Öffnungen in Form einer Reihe von kleinen Punkten oder schmalen Linien zu erstellen und dies wiederum erniedrigt den Basiswiderstand zusätzlich und ermöglicht schmale Emitter-Öffnungen (2,5* 10" mm), so daß Spannungsabfalle infolge einer Konzentration des Emitterstromes an den Ecken des Emitter-Übergangs in unmittelbarer Nähe des Basiskontaktes nicht ins Gewicht fallen. Weitere Einzelheiten des Verfahrens nach der Erfindung gehen aus der folgenden Beschreibung sowie aus den beigefügten Figuren hervor.
In den Figuren bedeuten:
Fig. 1 einen Seitenschnitt einer Transistorstruktur entsprechend
einem bevorzugten Ausfühiiingsbeispiel der vorliegenden Erfindung;
Fig. 2A-2D Seitenschnitte der gleichen Transistorstuktur nach jeweils verschiedenen Verfahrensschritten.
Die in Fig. 1 gezeigte Transistorstruktur kann als ein z. B. von einem großen Germaniumplättchen abgetrenntes Segment bzw. im Fall einer aus einer Mehrzahl von gleichartigen Strukturen zusammengesetzten monolithischen Halbleitervorrichtung als eine elementare Einheit der Gesamtanordhung angesehen werden. Für das Ausgangssubstrat 2 wird stark N-leitendes Material gewählt, was symbolisch durch N angedeutet ist. Unmittelbar hieran anschließend befindet sich die Zone 3, welche aus einer dünnen Schicht besteht. Diese wird durch epitaktisches Niederschlagen auf das Substrat 2 aufgebracht und ist ebenfalls N· leitend, besitzt jedoch eine geringere Dotierungskonzentration. s
9 α.9 8 3 9 / Ό 8 1 1
Teile der bisher beschriebenen Struktur sind den Halbleitertechnikern als Epitaxialtransistor bekannt. Die Zone 3 wurde teilweise zum entgegengesetzten Leitfähigkeitstyp, in diesem Fall zum p-Leitfähigkeitstyp umdotiert. Diese Zone 4 bildet in einem Ausführungsbeispiel die Baäselektrode des Transistors. Die erste isolierende Schicht 5 besteht aus einem geeigneten Isolator, vorzugsweise aus einer aufzubringenden Oxydschicht, z. B. aus Siliziumoxyd, welche gleichzeitig auch als Masken- und Schutzmaterial wirkt. Die .Emitter-Elektrode 6 der Transistorstruktur 1 steht mit der Basiszone 4 in Verbindung undist von der Basiskontaktschicht 7 durch eine zweite isolierende dünne Schicht getrennt, welche nach einem später beschriebenen Verfahren erzeugt wird. Eine metallische Schicht 9 wird auf die Gesamtstruktur aufgebracht und .dient zur Kontaktierung des Emitters 6. Sie erstreckt sich oberhalb der isolierenden Schichten 8 und 5. Ein ohmscher Kontakt 10 ist auf dem Substrat 2 als Kollektorzuführung aufgebracht. Ein Durchbruch 11 durch die Schicht 8 ist als Zuführung zur Basiskontaktschicht 7 vorgesehen. Nach den Fig. 2A bis 2D entspre chen die verschiedenen Fertigungszustände weitgehend der in Figf 1 dargestellten Struktur. In den genannten Figuren wurde die Struktur vereinfacht dargestellt und lediglich ein N-leilendes Substrat ohne eine zusätzliche epitaktische Schicht berücksichtigt.
Die in der Fig. 2A gezeigte Struktur weist eine Oxydschicht 22 auf, welche mittels einer Maske auf dem Halbleiterplättchen 21 aufgebracht wurde, wobei diese Maske mit einem Durchbruch 23 versehen ist. Die Oxydschicht besteht vorzugsweise aus Siliziumoxyd und man kennt in der Halbleitertechnik viele Verfahren zur Fertigung einer solchen Schicht; beispielsweise kann die Beschichtung durch Aufdampfen auf das Halbleiterplättchen oder durch pyrolytische Zersetzung von Äthyl-Silikat-Dampf auf die Oberfläche einer kristallinen Unterlage erzeugt werden. Die Entfernung der Oxydschicht Im Gebiete des Durchbruches· 23 kann mittels eines
909839/0811
Fotoresistverfahrens durchgeführt werden, welches den Halbleiter-Fach-. leuten wohlbekannt ist. Die PrLeitfähigkeit aufweisende Zone 24 wird auf • dem Plättchen 21 beispielsweise durch Diffusion eines Akzeptordot ie rungsmaterials durch die Öffnung 23 hindurch gebildet, wobei eine hinreichende Aufheizung des Plättchens auf eine geeignete Temperatur durchgeführt werden muß. Ein Übergang 25 ist festgelegt durch die Zonen entgegengesetzten Leitfähigkeitstyps 21 und 24. Es sei angemerkt, daß in dem bevorzugten Fall, in dem lediglich der Emitter epitaktisch hergestellt wird, die Dicke des Basisgebietes 24 der endgültigen Dicke dieses Gebietes entspricht.
In Fig. 2B ist die Hinzufügung einer Basiskontaktschicht 26 gezeigt, welche auf die Oxydschicht 22 sowie am äußeren Rand der ursprünglichen Öffnung aufgebracht wird. Diese Kontaktschicht wird typischerweise auf das HaIbleiterplättchen aufgedampft. Sie besteht aus einem Material, welches zwei Erforderniessen genügt:
1. Das Material muß in der Lage sein, mit der Basis eine gute ohmsche Kontaktierung abzugeben; .
2. Das Material muß so beschaffen sein, daß ein durch anodische Oxydation gebildeter Film oder irgendeine andere stabile isolierende dünne Schicht auf der Oberfläche gebildet werden kann. Aluminium ist ein für den genannten Zweck geeignetes Material. Andere geeignete Materialien umschließen Tantal, Nickel und Zinn.
Die Basiskontaktschicht 26 wird dann mittels eines Fotoresistverfahrens geätzt, um
1. die B as is kontaktfläche äußerlich einschließlich des sich auf der
Silizium-Oxydschicht ausdehnenden Zuführungsweges abzugrenzen, und
909839/081 1
2. kleine punktförmige oder streifenförmige Durchbrüche herzustellen,
durch die hindurch das Emittergebiet gebildet wird. In der Fig. 2B sind die so durch Ätzung erzeugten Durchbrüche 27 zur Aufbringung des Emittermaterials gezeigt.
Obwohl eine Mehrzahlvon Emitter-Durchbrüchen 27 gezeigt wurde, ist es doch klar, daß auch ein einziger Durchbruch zur Niederschlagung des Emitters ausreicht.
Nach Herstellung des Emitter-Durchbruches 27 innerhalb der Aluminiumschicht für den Basiskontakt 26 besitzt die Aluminiumschicht eine weitere isolierende dünne Schicht 28 auf ihrer Oberfläche. Diese dünne Schicht 29 ist auf der Aluminiumoberfläche durch eine spezielle Behandlung herstellbar, z. B. durch anodische Oxydationcder durch eine Wärmebehandlung innerhalb einer Wasserstoffgas und Wasserdampf enthaltenden Atmosphäre.
Durch die genannten Maßnahmen wird eine stabile isolierende Aluminiumoxydschicht auf dem Aluminium abgelagert, was in Fig. 2C gezeigt ist.
Nach Herstellung der dünnen isolierenden Schicht 28 wird eine dünne epitaktische, N-leitende Schicht aufgebracht, wobei das Siliziumoxyd sowie das , anodisch oxydierte Aluminium als Maskierungsmaterial verwendet wird. Diese epitaktische dünne Schicht wird vorzugsweise mittels einer der bekannten Dampfzüchtungsmethoden erzeugt, beispielsweise mittels einer Halogen-Aufdampftechnik. Diese epitaktische dünne Schicht ist in Fig. 2D mit 29 bezeichnet. Sie durchsetzt die Durchbrtthe innerhalb der Aluminiumschicht und die Aufdampfung wird, sofern gewünscht, solange fortgesetzt, bis der Raum zwischen den Emitteröffnungen 27 ausgefüllt ist. Dieser Verfahrensschritt erzeugt eine Emitterzone, welche von dem Basiskontakt durch eine dünne isolierende Schicht aus Aluminiumoxyd von einigen 100 AE bis
ο
einigen 1000 AE isoliert ist.
909 8 39/0811·
Bei einer andere gearteten Anordnung wird die Aluminium-Basis kontaktschicht 26 zuerst mit einer zusätzlichen Siliziumoxydschicht bedeckt und zwar bevor der im Vorstehenden geschilderte Verfahrensschritt des Ätzens durchgeführt wird. Die mittels eines Fotoresistverfahrens durchgeführte Ätzung wird dann ausgeführt, wobei die Ätzung durch beide Filme hindurch erfolgt und die zweite Siliziumoxydschicht oberhalb der Aluminiumschicht verbleibt, wodurch eine bessere Isolation, eine bessere Maskierung bezüglich der Aufdampfung, sowie eine niedrigere Kapazität sichergestellt wird. Bei dieser Anordnung benötigen lediglich die exponierten Ecken der Aluminiumschicht 26 einen Überzug mittels einer isolierenden Schicht. Diese kann sehr dünn ausgeführt werden, ohne daß eine extreme Kapazitätserhöhung befürchtet werden müßte. Ein weiteres Verfahren zur Herstellung einer solchen Struktur geht von einem mit Siliziumoxyd bedeckten Bpsiskontakt aus. (In diesem Fall ist das diffundierte Basisgebiet schmäler als die endgültige Basisdicke). Nach Offenlegung der Emitterdurchbrüche im Basiskontakt und nach Aufbringung des Oxyds wird ein epitaktischer Niederschlag erzeugt, wobei die Erstreckung des Basisgebietes durch die Durchbrüche hindurch erfolgt und die nicht isolierten Ecken des Basiskontaktes abgeschlossen werden. Die Emitterzone wird dann wie in dem vorgehenden Ausführungsbeispiel epitaktisch niedergeschlagen. Dieses Herstellungsverfahren erlaubt die Anwendung einer größeren Zahl von Materialien zur Herstellung des Basiskontaktes, als dies in dem bevorzugten Ausführungsbeispiel der Fall ist, da die Notwendigkeit der Erstellung einer isolierenden Schicht oberhalb des Metalles entfällt. Es ist außerdem leichter, eine etwa erfordeii iche Legierung des Basiskontaktes durchzuführen, wodurch dessen elektrische Eigenschaften verbessert werden.
Zur Vereinfachung wurde die im Vorstehenden beschriebene Erfindung, insbesondere in Verbindung mit einer einzelnen Transistorstruktur beschrieben. Es wird aber darauf hingewiesen, daß die Grundgedanken der vorliegenden
909839/08 11
Erfindung leicht auch auf die Herstellung von Integrierten Anordnungen von Transistorvorrichtungen geringen Raumbedarfs angewendet werden
■■ir
können, so daß z. B. auch unter Zugrundelegung des Erfindungsgedankens vollständige logische Transistorschaltungen erstellt werden können. Das einzige zusätzliche Erfordernis besteht in diesem Fall darin, daß geeignete Schaltverbindungen auf der Matrix oder auf dem Substrat zwischen den verschiedenen Kontaktläufen der einzelnen oben beschriebenen Einheiten hergestellt werden müssen.
909839/081.1

Claims (9)

  1. Docket 10 814
    PATENTANSPRÜCHE
    Verfahren zur Herstellung von Halbleiterbauelementen, gekennzeichnet durch folgende sukzessive auszuführenden Verfahrensschritte:
    l.y Aufbringen einer ersten Schicht aus isolierendem Maskierungsmaterial (5) auf das Ausgangsplättchen (2, 3) aus Halbleitermaterial;
  2. 2.) Offenlegung eines Teilgebietes der Oberfläche des Ausgangs plättchens durch Erstellung eines Durchbuches in dem Maskierungsmaterial;
  3. 3.) Herstellen einer Zone (4) innerhalb des Ausgangsplättchens mit einem zu dessen Material entgegengesetzten Leitfähigkeitstyp durch Eindiffundieren von Dotierungsmaterial durch die unter 2.) erzeugten Öffnungen;
  4. 4.) Aufbringen einer zur Kontaktierung dienenden metallisch leitenden Schicht (7) auf die gesamte Oberfläche der bisher erstellten Halbleiterstruktur;
  5. 5.\- Herstellung von mindestens einem Durchbruch innerhalb desjenigen Bereiches der unter 4.) gebildeten Metallschicht, der sich oberhalb der Zone mit im Vergleich zum Material des Ausgangsplättchens entgegengesetzten Leitfähigkeitstyp befindet;
  6. 6.) Aufbringen einer zweiten isolierenden Schicht (8) auf die gesamte Oberfläche der unter 4.) erstellten Metallschicht;
    9098 39 /08 1 1
  7. 7.) Einbringen einer epitaktischen Schicht (6) von Halbleitermaterial mit dem Leitfähigkeitstyp des "Materials des Ausgangsplättchens innerhalb der unter 5.) erstellen Durchbrüche;
  8. 8.) Aufbringen einer kontaktierenden Metallschicht (9) auf die unter 7.) erzeugte letzte Halbleiterschicht; sowie
  9. 9.) Anbringen von Zuführungen an die Kontaktierungen (10, 9) und durch die isolierende Schicht (8) hindurch an die Kontaktie rungs schicht
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das den Kollektor darstellende Ausgangshalbleiterplättchen aus N-leitendem Germanium besteht und die zur Bildung der Basiszone eindiffundierte Halbleitersubstanz Akzeptormaterial ist.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die auf dem Halbleitermaterial aufgebrachte isolierende Schicht aus Siliziumoxyd, die kontaktierenden metallischen Schichten aus Aluminium und die auf diese aufgebrachten isolierenden Schichten aus Aluminiumoxyd bestehen.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß unter Vertauschung der Reihenfolge der Verfahrensschritte 5.) und 6.) das Aufbringen der isolierenden Schicht auf die metallische Basiskontaktierungsschicht unmittelbar nach deren Herstellung vorgenommen wird und daß die Durchbrüche zur späteren Aufnahme der Emitterzone durch Ätzung gleichzeitig in beiden Schichten erzeugt werden.
    9098 39/0811
    Leerseite
DE1564136A 1965-03-31 1966-03-24 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE1564136C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US446780A US3398335A (en) 1965-03-31 1965-03-31 Transistor structure with an emitter region epitaxially grown over the base region
US73418568A 1968-03-18 1968-03-18

Publications (3)

Publication Number Publication Date
DE1564136A1 true DE1564136A1 (de) 1969-09-25
DE1564136B2 DE1564136B2 (de) 1974-04-04
DE1564136C3 DE1564136C3 (de) 1974-10-31

Family

ID=27034741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564136A Expired DE1564136C3 (de) 1965-03-31 1966-03-24 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (6)

Country Link
US (1) US3579814A (de)
CH (1) CH446537A (de)
DE (1) DE1564136C3 (de)
GB (1) GB1061506A (de)
NL (1) NL6602298A (de)
SE (1) SE319836B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742490A (en) * 1970-10-12 1973-06-26 H Henderson Display system having flexible gear
JPS53132275A (en) * 1977-04-25 1978-11-17 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its production
US5059544A (en) * 1988-07-14 1991-10-22 International Business Machines Corp. Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy
US5688474A (en) * 1993-06-01 1997-11-18 Eduardo E. Wolf Device for treating gases using microfabricated matrix of catalyst
CN108155098B (zh) * 2017-12-21 2020-08-18 安徽安芯电子科技股份有限公司 双极晶体管的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
NL302804A (de) * 1962-08-23 1900-01-01
US3237271A (en) * 1963-08-07 1966-03-01 Bell Telephone Labor Inc Method of fabricating semiconductor devices

Also Published As

Publication number Publication date
SE319836B (de) 1970-01-26
US3579814A (en) 1971-05-25
CH446537A (de) 1967-11-15
GB1061506A (en) 1967-03-15
DE1564136B2 (de) 1974-04-04
DE1564136C3 (de) 1974-10-31
NL6602298A (de) 1966-10-03

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE3011982C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE3043289C2 (de)
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2422120C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3015101C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee