DE2422120C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2422120C3
DE2422120C3 DE2422120A DE2422120A DE2422120C3 DE 2422120 C3 DE2422120 C3 DE 2422120C3 DE 2422120 A DE2422120 A DE 2422120A DE 2422120 A DE2422120 A DE 2422120A DE 2422120 C3 DE2422120 C3 DE 2422120C3
Authority
DE
Germany
Prior art keywords
metal layer
silicon
ions
aluminum
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2422120A
Other languages
English (en)
Other versions
DE2422120A1 (de
DE2422120B2 (de
Inventor
Peter Paul Wappingers Falls N.Y. Peressini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2422120A1 publication Critical patent/DE2422120A1/de
Publication of DE2422120B2 publication Critical patent/DE2422120B2/de
Application granted granted Critical
Publication of DE2422120C3 publication Critical patent/DE2422120C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf ein Halbleiterplättchen eine öffnungen aufweisende Isolationsschicht aufgebracht ist und sich auf dieser Isolationsschicht eine Metallschicht befindet, die im Bereich der öffnungen das Halbleitermaterial kontaktierende Elektroden bildet, und bei dem durch Ionenimplantation Ionen in die Metallschicht implantiert werden, wobei die Ionenenergie so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen in der Metallschicht'zu liegen kommt.
Aus der US-PS 36 82 729 ist bereits ein entsprechendes Verfahren bekannt, bei dem durch Implantation von Edelgasionen die Fließspannung in der Metallschicht herabgesetzt wird. Bei einem anderen, aus der DE-OS 56 124 bekannten Verfahren werden Edelgasionen in eine Metallschicht implantiert um durch Energieübertragung Atome eines Elementes der Metallschicht in die darunterliegende Halbleiteroberfläche einzutreiben, mil dem Ziel, die elektrischen Eigenschaften der Halbleiteroberfläche zu ändern.
Das der Erfindung zugrundeliegende und bei der Herstellung von Halbleiteranordnungen häufig auftretende Problem besteht darin, daß das Halbleitermaterial des Halbleiterplättchens in eine darauf aufgebrachte
ίο Metallschicht bzw. daß das Metall der Metallschicht in das Halbleiterplättchen diffundiert wenn die Halbleiteranordnung im weiteren Herstellungsverfahren einer Wärmebehandlung auszusetzen ist Dieses Problem tritt also beispielsweise bei der Herstellung der ohmschen Kontakte mit dem Halbleiterplättchen auf. Ist beispielsweise ein in dem Halbleiterplättchen erzeugter flacher Emitter-Basis-Obergang zu kontaktieren, so kann durch die genannten Diffusionsvorgänge dieser Halbleiterübergang kurzgeschlossen werden. Derartige Probleme wurden beispielsweise bei HaibJeiteranordnungen festgestellt bei denen das Halbleiterplättchen aus Silizium und die Metallschicht aus Aluminium besteht.
Es ist bereits aus dem US-Patent 33 82 568 ein Verfahren bekannt, das der Lösung dieses Problems dient Dabei wird Silizium auf eine Aluminium enthaltende Metallschicht aufgedampft. Das Aufdampfen muß vor der Ätzung der Metallschicht zur Bildung der Elektroden erfolgen, da das Silizium nur auf die
jo Oberfläche der Metallschicht aufgedampft werden kann, um zu verhindern, daß es auf die Siliziumdioxidschicht aufgebracht wird, auf der sich die Metallschicht befindet Da es also erforderlich ist, daß das Silizium auf die Metallschicht aufgebracht wird, bevor die Metall-
J5 schicht geätzt wird, muß zur Bildung der metallischen Leitungen bzw. Elektroden eine aus dem Silizium und der Aluminium enthaltenden Metallschicht bestehende Verbindung geätzt werden. Es hat sich gezeigt, daß die Kontrolle der Ätzung einer Verbindung aus Silizium und Aluminium oder aus Silizium und Aluminium-Kupfer schwierig ist. In manchen Fällen ist es hierbei sogar erforderlich, ein zweistufiges Ätzverfahren anzuwenden.
Außerdem ist festzustellen, daß beim Aufdampfen von Silizium auf eine Metallschicht, die Aluminium oder Aluminium-Kupfer enthält, das Silizium im Vergleich zu Aluminium einen sehr niedrigen Dampfdruck aufweist. Um also eine brauchbare Aufdampfrate für Silizium zu erhalten, ist es erforderlich, die Aufdampfquelle auf eine viel höhere Temperatur zu erhitzen als dies zum Aufdampfen von Aluminium erforderlich ist. Als Folge dieser höheren Temperaturen ergibt sich eine Entgasung, so daß Natriumionen in die Metallschicht und in die Siliziumdioxidschicht eindringen können. Bewegliehe Ionen, wie beispielsweise Natriumionen, stellen zwar bei bipolaren Transistorstrukturen kein wesentliches Problem dar, sie erzeugen jedoch bei Feldeffekt-Transistoren Instabilitäten der Schwellspannung und parasitäre Leckströme zwischen einzelnen Elementen auf einem Halbleiterplättchen. Das Aufdampfen von Silizium bringt aber auch die Nachteile mit sich, die aus Tiegelbrüchen, einer Reaktion des Siliziums mit Sauerstoff und beispielsweise aus Heizdrahtbrüchen entstehen können. Diese Schwierigkeiten bringen in jedem Falle eine Erhöhung der Kosten des Herstellungsverfahrens.
Bei dem letztgenannten Verfahren liegt der prozentuale Gewichtsanteil des Siliziums im Aluminium in der
Größenordnung von 2 bis 3%. Die Sättigungslöslichkeit des Siliziums im Aluminium ist jedoch 0,3% bei 4000C, 0,6% bei 4500C und 0,8% bei 500° C. Da die maximale, realistische Prozeßtemperatur bei Halbh:iteranordnungen nach dem Aufbringen des Siliziums auf die Metallschicht bei 400°C liegt, ist lediglich ein prozentualer Gewichtsanteil von 03% Silizium im Aluminium erforderlich. Bei Anwendung der bekannten Aufdampftechnik bei dünnen Aluminiumschichten in der Größenordnung von 1 μπι wären nur Siliziumschichten in einer Dicke von etwa 3 nm erforderlich, um den erforderlichen prozentualen Gewichtsanteil von 0,3% zu erhalten. Derartig dünne Siliziumschichten lassen sich jedoch nicht kontrolliert aufdampfen.
Nachteilig beim Aufdampfen von Silizium auf Aluminium oder Aluminium-Kupfer ist, daß das Kornwachstum der Schicht beeinflußt werden kann. Schließlich sei auf einen weiteren Nachteil hingewiesen, den das bekannte Verfahren aufwekl, wenn die Herstellung der Leiterzüge und Elektroden unter Anwendung eines Elektronenstrahls in der sogenannten Abhebtechnik erfolgt Dabti wird nach Belichtung und Entwicklung des Fotolacks auf den Fotolack und die entwickelten Bereiche Aluminium aufgedampft. Aufgrund der flächenmäßigen Ausbildung der entwickelten Gebiete des Fotolacks wird beim Aufdampfen der Metallschicht das Metall im Bereich der entwickelten Gebiete vom Metallbereich des unentwickelten Fotolacks getrennt. Bei der Entfernung des Fotolacks wird damit das nicht benötibte Metall entfernt. Dabei entstehen Leiterzüge mit sehr scharfen Abgrenzungen. Wird nun dabei das bekannte Verfahren durch Aufdampfen von Silizium auf die Aluminiumschicht im Bereich der entwickelten Gebiete angewandt, so kann infolge der beim Aufdampfen erforderlichen hohen Temperatur der Fotolack schmelzen, was bereits bei einer Temperatur von etwa 100° C eintritt. Das würde aber bedeuten, daß keine scharfen Abgrenzungen der erzeugten Leitei'züge erreicht werden könnten.
Es ist die der Erfindung zugrundeliegende Aufgabe, ein Verfahren anzugeben, das ein Eindringen eines Metalls aus der Metallschicht in das Halbleiterplättchen verhindert und dabei die beschriebenen Nachteile des bekannten Verfahrens nicht aufweist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß in die Metallschicht Ionen des Halbleitermaterials in einer solchen Dosierung implantiert werden, daß der prozeniuale Gewichtsanteil der implantierten Ionen bei der maximalen Temperatur, der die Halbleiteranordnung während weiterer Verfahrensschritte auszusetzen ist, größer ist als der Gewichtsanteil, der der Sättigungslöslichkeit der implantierten Ionen im Material der Metallschicht entspricht.
Ein besonders vorteilhaftes Ausführungsbeispiel des Verfahrens besteht darin, daß das Konzentrationsmaximum der implantierten Ionen an der Grenzfläche zwischen Metallschicht und Isolationsschicht und/oder an der Grenzfläche zwischen Metallschicht und Halbleitermaterial erzeugt wird.
Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen niedergelegt.
Das erfindungsgemäße Verfahren weist gegenüber dem in der Beschreibungseinleitung angegebenen bekannten Verfahren mehrere beträchtliche Vorteile auf. Da eine selektiv maskierte Ionenimplantatation durchgeführt werden kann, kann die Metallschicht bereits vor der Durchführung der Implantation geätzt werden. Es werden also die mit dem Ätzen einer Verbindung aus beispielsweise Silizium und Aluminium auftretenden Probleme vermieden. Durch Ionenimplantation läßt sich eine genaue bestimmbare Menge von -, Silizium aufbringen, so daß das Verfahren auch 'n Verbindung mit extrem dünnen Schichten durchführbar ist. Mit Hilfe des erfindungsgemäßen Verfahrens läßt sich der Konzentrationsverlauf der implantierten Ionen so festlegen, daß das Konzentrationsmaximum im für
ίο die Effektivität maßgeblichen Gebiet entsteht Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispiels im folgenden näher erläutert Es zeigt
F i g. 1 eine schematische Darstellung des Verlaufs
|-, der Siliziumkonzentration in einer Halbleiteranordnung,
F i g. 2 bis 4 einzelne Verfahrensschritte zur Herstellung eines Feldeffekt-Transistors.
Die Halbleiteranordnung 11 in F i g. 1 besteht aus
jo einem Substrat 10 aus Silizium. Das Substrat 10 gehört einem ersten Leitungstyp an, so daß es beispielsweise als Basis eines Traneistors dienen kann. In dieses Substrat ist eine als Emitter dienende Zone 12 des zweiten Leitungstyps eingebracht. Das Einbringen der Emitter-
r> zone 12 erfolgt beispielsweise durch Diffusion von Störstellen durch eine Öffnung in einer maskierenden Isolationsschicht 14, die vorzugsweise aus Siliziumdioxid besteht. Die Oberfläche dieser Anordnung ist mit einer Metallschicht 15 i.us Aluminium oder Aluminium-
jn Kupfer bedeckt.
Die schematisch eingezeichnete Kurve 16 zeigt den Konzentrationsverlauf über der Tiefe, der in diese Anordnung mittels Ionenimplantation eingebrachten Siliziumionen, wobei der durch die Kurve 16 definierte Konzentrationsverlauf durch die Energie bestimmt ist, mit der die Siliziumionen implantiert werden. Die höchste Konzentration liegt vorzugsweise am Obergang zwischen der Metallschicht 15 und der Siliziumdioxidschicht 14. in dem Teil der Halbleiteranordnung 11, in dem die Metallschicht 15 die Emitterzone 12 kontaktiert, liegt die maximale Konzentration in der Grenzfläche zwischen der Metallschicht 15 und der Emitterzone 12. Auf diese Weise kann verhindert werden, daß Aluminium aus der Schicht 15 in das
4) Siliziumsubstrat 10 eindringt, denn aufgrund der in die Metallschicht 15 implantierten Siliziumionen zieht das Aluminium der Metallschicht 15 oberhalb der Siliziumdioxidschicht 14 keine Siliziumatome aus dem Substrat 10.
κι Die Konzentration der implantierten Siliziumionen in der Metallschicht 15 ist durch die Dosierung bestimmt. Das heißt, wird bei einer gegebenen Schichtdicke die Dosierung erhöht, so erhöht sich der prozentuale Gewichtsanteil von Silizium in der Metallschicht 15.
Deshalb ist es lediglich erforderlich, die Dosierung so zu wählen, daß unter Berücksichtigung der Dicke der Metallschicht 15 der angestrebte prozentuale Gewichtsanteil von Silizium in der Metallschicht 15 erzeugt wird. Die Dosierung muß also mit größer werdender Dicke der Metallschicht 15 angehoDen werden um den gleichen Gewichtsanteil sicherzustellen. Der Gewichtsprozentanteil des Siliziums im Aluminium der Schicht 15 wird so festgelegt, daß er größer ist als der Gewichtsprozentanteil, der der Sättigungslöslichkeit des Siliziums in Aluminium entspricht bei der maximalen Temperatur, der die Halbleiteranordnung während des Herstellungsprozesses ausgesetzt wird.
Die Anwendung des erfindungsgemäßen Verfahrens
bei der Herstellung eines Feldeffekttransistors 17 ist aus den Fi g. 2 bis 4 zu ersehen. Der Feldeffekttransistor 17 weist ein Substrat 18 aus Silizium auf, in das als Source und Drain zwei gegenüber dem Substrat entgegengesetzt dotierte Gebiete 19 eingebracht sind. Wie F i g. 2 zeigt, befindet sich auf dem Substrat 18 eine Siliziumdioxidschicht 21. auf der wiederum eine Metallschicht 20 aus Aluminium oder Aluminium-Kupfer aufgebracht ist.
Nach dem Aufbringen der Metallschicht 20 auf die Siliziumdioxidschicht 21 wird in einem Ätzprozeß die Metallschicht 20 an bestimmten Stellen entfernt, so daß lediglich die Elektroden 22, wie in Fig. 3 dargestellt, erhalten bleiben. Anschließend werden, was durch die Pfeile 23 in Fig.4 angedeutet ist, durch Implantation Siliziumionen in die Metallelektroden 22 eingebracht. Dabei ist es erforderlich, eine entsprechende Maske vorzusehen, mit deren Hilfe die Gebiete ausgewählt werden können, in denen Ionen implantiert werden sollen.
Die folgenden, im einzelnen beschriebenen Herstellüngsbeispiele dienen der Feststellung der Brauchbarkeit des erfindungsgemäßen Verfahrens.
In einem Halbleiterplättchen werden durch Diffusion von Arsen mit einer Oberflächenkonzentration von 1 χ 1020 Atome/cm3 einzelne Emitter-Basis-Übergänge mit einer Tiefe von etwa 0,5 μίτι hergestellt. Anschließend wird auf die Oberfläche des Halbleiterplättchens eine Siliziumdioxidschicht mit einer Dicke von etwa 500 nm thermisch aufgewachsen. In den Bereichen der darunterliegenden Emitterzonen werden in dieser Siliziumdioxidschicht öffnungen freigelegt Eine die Siliziumdioxidschicht und die darin befindlichen Löcher überdeckende Aluminiumschicht mit einer Dicke von 500 nm stellt im Bereich der Löcher den leitenden Kontakt zu den einzelnen Emitterzonen her. Zur Bildung entsprechender Elektroden wird die Aluminiumschicht geätzt. Schließlich erfolgt die Implantation von Siliziumionen. Bei dem beispielsweise betrachteten Versuch sind auf dem Halbleiterplättchen vier verschiedene Typen von Metallschichten vorgesehen. Jeder der vier unterschiedlichen Typen ist eine bestimmte Elementnummer zugeordnet, wobei jede Elementnummer 25 Elemente umfaßt.
Die Implantation der Siliziumionen in die Aluminiumschicht erfolgt mit einer Dosierung von 1,5 χ 1016 Atomen/cm2 bei einer Energie von 180 keV. Dabei erreicht man einen prozentualen Gewichtsanteil des Siliziums von 0,5%.
Da die Sättigungslöslichkeit von Silizium in Aluminium 03 Gewichtsprozent bei 4000C, 0,6 Gewichtsprozent bei 4500C und 0,8% bei 500° C beträgt, ist zu erwarten, daß keines der Elemente Kurzschlüsse aufweist wenn sie Temperaturen von nur 4000C ausgesetzt werden. Bei Temperaturen von 4500C sind einige Kurzschlüsse zu erwarten, während bei 5000C zu erwarten ist daß sämtliche Elemente unbrauchbar werden.
Wie nachstehend gezeigt wird, ergeben die Prüfungen diese Ergebnisse. Dabei wird das Halbleiterplättchen nach Durchführung der Implantation in einzelne Teile zerschnitten und während unterschiedlichen Zeiten unterschiedlichen Temperaturen ausgesetzt Die Ergebnisse sind in der Tabelle I zusammengefaßt AHe Elemente, die einer Temperatur von 4000C bei einer Einwirkzeit von 1 Stunde und bei einer Einwirkzeit von 3 Stunden ausgesetzt waren, erwiesen sich als funktionstüchtig. Von den Elementen, die 1 Stunde lang und 3 Stunden lang einer Temperatur von 450°C ausgesetzt waren, waren zwar die meisten, aber nicht alle gut. Alle Elemente, die während einer Dauer von 1 Stunde einer Temperatur von 5000C ausgesetzt wurden, waren nicht mehr funktionsfähig.
Die Tatsache, daß bei einzelnen Elementnummern die Gesamtzahl der Elemente weniger als 25 ist, ist darauf zurückzuführen, daß die Elemente schon vor der Wärmebehandlung geprüft wurden und daß dabei einige bereits Kurzschlüsse zeigten. Es wurden also nur die vor der Wärmebehandlung funktionstüchtigen Elemente nach Durchführung der Ionenimplantation geprüft.
Die Vorteile des erfindungsgemäßen Verfahrens ergeben sich aus einem Vergleich mit den Ergebnissen, die erzielt werden, wenn ein identisch aufgebautes und vorbehandeltes Halbleiterplättchen in derselben Weise geprüft wird, ohne daß jedoch der beschriebene Verfahrensschritt der Ionenimplantation vorgenommen wird. Geprüft wurden zwei Halbleiterplättchen, wobei beim einen der Emitter-Basis-Übergang eine Tiefe von 0,5 μπι und beim anderen eine Tiefe von 1,2 μπι aufwies. Eine Ionenimplantation wurde bei diesen beiden Halbleiterplättchen also nicht vorgenommen. Wie sich aus der Tabelle II ergibt, zeigten bereits sämtliche Elemente Kurzschlüsse, wenn sie während der Dauer von 1 Stunde einer Temperatur von 400° C ausgesetzt wurden. Durch Vergrößerung der Übergangstiefe auf 1,2 μπι konnte erreicht werden, daß bei einer Temperatur von 4000C während einer Dauer von 1 Stunde nicht immer Kurzschlüsse auftraten. Das Element Nr. 1 war sogar in allen Fällen funktionsfähig. Auch bei einer Temperatur von 4000C und einer Einwirkzeit von 3 Stunden waren einige gute Elemente festzustellen.
Auch bei den Vergleichs-Halbleiterplättchen zeigten einige bereits Kurzschlüsse vor der Wärmebehandlung.
Tabelle I Tiefe Temp. implantierten Silizium-Ionen Anzahl Ge %
4(1 des C Zeit Gut samt Gut
Halbleiterplättchen mit Über (Std.) anzahl
Ele ganges
ment 0.5 400 23 23 100
45 No. 0,5 400 1 25 25 100
0,5 400 1 24 24 100
50 1 0,5 400 1 24 24 100
2 0,5 400 1 23 23 100
3 0.5 400 j 25 25 100
4 0,5 400 3 24 24 100
1 0,5 400 3 24 24 100
55 2 0,5 450 3 23 25 92
3 0,5 450 1 21 24 88
4 0,5 450 1 23 24 96
1 0,5 450 1 21 25 84
2 0,5 450 1 23 25 92
60 3 0,5 450 3 21 24 88
4 0,5 450 3 23 24 96
1 0,5 450 3 21 25 84
2 0,5 500 3 0 24 0
3 0,5 500 1 0 25 0
65 4 0,5 500 1 0 25 0
1 0,5 500 1 0 25 0
2 1
3
4
Tabelle II Tide Temp. '.eil ohne impl antierte SiIi-
des ( I SId.)
Über Λ η /ah I Gc- %
Vergleichs-Halbleiterplättchen ganges Gut samt- Gu
/ium-Ionen 0,5 400 anzahl
Kie 0,5 400
me nt 0,5 400 0 20 0
No. 0,5 400 0 21 0
1,2 400 0 22 0
I 1,2 400 0 23 0
2 1,2 400 23 23 100
3 1,2 400 22 23 96
4 1,2 400 ? 7 23 30
1 1,2 400 ! 8 25 32
2 1,2 400 ? 17 23 74
3 1,2 400 ? 8 23 35
4 0 23 0
1 0 25 0
2
3
4
Als Ergebnis 'St festzuhalten, daß durch die Implantation von Siliziumionen in die Metallschicht auch bei sehr flachen Halbieiterübergängen Halbleiteranordnungen mit höchster Ausbeute erzielbar sind. "i Außerdem zeigt sich, daß die Anwendung des erfindungsgemäßen Verfahrens bei Halbleiteranordnungen mil relativ tiefen Halbieiterübergängen zwar nicht in jedem Falle erforderlich wäre, aber doch sicherstellt, daß eine lOO°/oige Funktionssicherheit der
in entsprechend behandelten Halbleiteranordnungen gewährleistet ist.
Bei den beschriebenen Verfahren wurden Siliziumionen in eine Aluminiumschicht implantiert. Es sei jedoch darauf hingewiesen, daß man entsprechende
π Ergebnisse erhält, wenn die Implantation in eine Aluminium-Kupferschicht erfolgt, solange der prozentuale Gewichtsanteil des Siliziums in Aluminium entsprechend festgelegt wird. Entsprechende Ergebnisse lassen sich auch erzielen, wenn anstelle des Siliziums
2» ein anderes Halbleitermaterial für das Halbleiterplättchen verwendet wird und dieses Halbleitermaterial die Sättigungslöslichkeit mit der Metallschicht erreicht.
Hierzu 1 Blatt Zeichnuimen

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf ein Halbleiterplättchen eine öffnungen aufweisende Isolationsschicht aufgebracht ist und sich auf dieser Isolationsschicht eine Metallschicht befindet, die im Bereich der öffnungen das Halbleitermaterial kontaktierende Elektroden bildet, und bei dem durch Ionenimplantation Ionen in die Metallschicht implantiert werden, wobei die Ionenenergie so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen in der Metallschicht zu liegen kommt, dadurch gekennzeichnet, daß in die Metallschicht (15; 22) Ionen des Halbleitermaterials in einer solchen Dosierung implantiert werden, daß der prozentuale Grwichtsanteil der implantiei ten Ionen bei der maximalen Temperatur, der die Halbleiteranordnung (11; 17) während weiterer Verfahrensschritte auszusetzen ist, größer ist als der Gewichtsanteil, der der Sättigungslöslichkeit der implantierten Ionen im Material der Metallschicht (15; 22) entspricht
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Durchführung der Ionenimplantation zur Bildung der Elektroden (22) Teilbereiche der Metallschicht (20) entfernt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Konzentrationsmaximum der implantierten Ionen an der Grenzfläche zwischen Metallschicht (15) und Isolationsschicht (14) und/ oder an der Grenzfläche zwischen Metallschicht (15) und Halbleitermaterial (12) erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleitermaterial (10; 18) Silizium ist und daß die Metallschicht (15; 20) als das für die Wahl der Gewichtsanteile maßgebende Metall Aluminium enthält.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschicht (15; 20) aus Kupfer-Aluminium besteht.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschicht (15; 20) aus Aluminium besteht.
DE2422120A 1973-06-29 1974-05-08 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2422120C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US375278A US3871067A (en) 1973-06-29 1973-06-29 Method of manufacturing a semiconductor device

Publications (3)

Publication Number Publication Date
DE2422120A1 DE2422120A1 (de) 1975-01-23
DE2422120B2 DE2422120B2 (de) 1981-07-02
DE2422120C3 true DE2422120C3 (de) 1982-03-25

Family

ID=23480240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2422120A Expired DE2422120C3 (de) 1973-06-29 1974-05-08 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (7)

Country Link
US (1) US3871067A (de)
JP (1) JPS5324300B2 (de)
CA (1) CA1007763A (de)
DE (1) DE2422120C3 (de)
FR (1) FR2235483B1 (de)
GB (1) GB1424959A (de)
IT (1) IT1012364B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51123562A (en) * 1975-04-21 1976-10-28 Sony Corp Production method of semiconductor device
US4062720A (en) * 1976-08-23 1977-12-13 International Business Machines Corporation Process for forming a ledge-free aluminum-copper-silicon conductor structure
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4263605A (en) * 1979-01-04 1981-04-21 The United States Of America As Represented By The Secretary Of The Navy Ion-implanted, improved ohmic contacts for GaAs semiconductor devices
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
JPS5723221A (en) * 1980-07-16 1982-02-06 Mitsubishi Electric Corp Manufacture of semiconductor device
US4373966A (en) * 1981-04-30 1983-02-15 International Business Machines Corporation Forming Schottky barrier diodes by depositing aluminum silicon and copper or binary alloys thereof and alloy-sintering
GB2107744B (en) * 1981-10-06 1985-07-24 Itt Ind Ltd Making al/si films by ion implantation; integrated circuits
JPS58186967A (ja) * 1982-04-26 1983-11-01 Toshiba Corp 薄膜半導体装置の製造方法
JPH0750696B2 (ja) * 1987-12-14 1995-05-31 三菱電機株式会社 半導体装置の製造方法
JPH0750697B2 (ja) * 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
KR0161116B1 (ko) * 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
JP2010512662A (ja) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
US11738813B2 (en) 2016-11-01 2023-08-29 Loc Performance Products, Llc Urethane hybrid agricultural vehicle track
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US3600797A (en) * 1967-12-26 1971-08-24 Hughes Aircraft Co Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
BE759058A (de) * 1969-11-19 1971-05-17 Philips Nv
US3620851A (en) * 1969-12-04 1971-11-16 William J King Method for making a buried layer semiconductor device
US3682729A (en) * 1969-12-30 1972-08-08 Ibm Method of changing the physical properties of a metallic film by ion beam formation and devices produced thereby

Also Published As

Publication number Publication date
JPS5024080A (de) 1975-03-14
FR2235483A1 (de) 1975-01-24
US3871067A (en) 1975-03-18
DE2422120A1 (de) 1975-01-23
JPS5324300B2 (de) 1978-07-20
CA1007763A (en) 1977-03-29
IT1012364B (it) 1977-03-10
DE2422120B2 (de) 1981-07-02
GB1424959A (en) 1976-02-11
FR2235483B1 (de) 1978-11-17

Similar Documents

Publication Publication Date Title
DE2422120C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2160427C3 (de)
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
EP0239652A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee