DE1449806C3 - Matrixspeicher - Google Patents
MatrixspeicherInfo
- Publication number
- DE1449806C3 DE1449806C3 DE1449806A DE1449806A DE1449806C3 DE 1449806 C3 DE1449806 C3 DE 1449806C3 DE 1449806 A DE1449806 A DE 1449806A DE 1449806 A DE1449806 A DE 1449806A DE 1449806 C3 DE1449806 C3 DE 1449806C3
- Authority
- DE
- Germany
- Prior art keywords
- row
- column
- line
- bit
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
- G11C11/06021—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit with destructive read-out
- G11C11/06028—Matrixes
- G11C11/06042—"word"-organised, e.g. 2D organisation or linear selection, i.e. full current selection through all the bit-cores of a word during reading
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
- G11C11/06021—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit with destructive read-out
- G11C11/06028—Matrixes
- G11C11/06035—Bit core selection for writing or reading, by at least two coincident partial currents, e.g. "bit"- organised, 2L/2D, or 3D
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft einen Matrixspeicher mit einem bistabilen magnetischen Speicherelement pro
Bit, in dem mit jedem bistabilen Speicherelement eine Spaltenleitung und eine Reihenleitung verknüpft
sind und dem zum bitweisen Auslesen einer gespeicherten Information Halbauswahl-Impulse nach dem
Koinzidenzprinzip zeitlich gegeneinander versetzt zugeführt werden.
Es sind magnetische Matrixspeicher für bitweises Abfragen bzw. Lesen bekannt, bei welchen durch jeden
Kern drei Leitungen führen, zwei für die Koordinaten-Halbauswahlströme und eine dritte, die als Leseleitung
benutzt wird. Da die Kosten eines Matrixspeichers im wesentlichen von dem Aufwand für die
Treiber, die Auswahlschaltungen und der Anzahl der Drähte, die durch die Kerne hindurchgeführt werden,
abhängig sind, wird seit langem versucht, diese Nachteile der Ferritkernmatrizen zu beseitigen.
Zum anderen ist man bestrebt, die Masse der einzelnen magnetisierbaren Kerne zu verkleinern, um
bei Matrixspeichern mit sehr hoher Kapazität die Treiberströme so klein wie möglich halten zu können
und außerdem die Lese- und Schreibgeschwindigkeiten erhöhen zu können, da bei kleinerer Masse
der magnetisierbaren Kerne die Umschaltzeiten ebenfalls kleiner werden.
Die kleinen Kerne haben jedoch den großen Nachteil, daß durch sie nur höchstens zwei Drähte hindurchgeführt
werden können, so daß man gezwungen war, Lösungen zu finden, die trotz fehlender Inhibit-
und Leseleitung ein gutes Nutz/Störverhältnis beim Lesezyklus gewährleisten.
Außerdem liefern die kleinen Kerne sehr kleine Lesesignale, und die dazugehörigen Leseverstärker
müssen deshalb eine sehr hohe Eingangsempfindlichkeit aufweisen.
Ein Matrixspeicher mit Ferritkernen, bei dem nur zwei Leitungen pro Kern benötigt werden und der
jedoch trotzdem bitweise gelesen werden kann, ist in der französischen Patentschrift 1 345 177 beschrieben.
Dabei werden beim Lesen von Informationen sowohl auf die Zeilenleitungen als auch auf die Spaltenleitungen
Halbauswahl-Impulse nach dem bekannten Koordinatenprinzip gegeben. Die Halbauswahl-Impulse
auf den Spalten- und auf den Zeilenleitungen sind dabei gegeneinander zeitlich versetzt.
Alle Spaltenleitungen sind über Entkoppeldioden auf eine gemeinsame Sammelleitung geführt, die mit Leseverstärkern
in Verbindung steht. Dieser Matrixspeicher hat jedoch den Nachteil, daß relativ viel
Widerstände vorhanden sind und das Nutz/Störverhältnis schlecht ist.
Außerdem hat diese Schaltungsanordnung den Nachteil, daß das dem Ansteuersignal überlagerte
Lesesignal, d. h. der relativ kurze Leseimpuls, kapazitiv durch einen Kondensator vom längeren und
langsameren Ansteuersignal getrennt wird, wodurch eine äußerst genaue Auslegung des Kondensators
und die Einhaltung von in der Praxis nicht zu vertretenden Toleranzen erforderlich ist.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Matrixspeicher mit einem bistabilen
magnetischen Speicherelement pro Bit, in dem mit jedem bistabilen Speicherelement eine Spaltenleitung
und eine Zeilenleitung verknüpft sind und der nach dem Koinzidenzprinzip ausgelesen bzw. eingeschrieben
wird, zu schaffen, der ein besseres Nutz/Störverhältnis bei Verringerung der Schaltungselemente, insbesondere
der Widerstände, ermöglicht.
Die erfindungsgemäße Lösung dieser Aufgabe besteht· darin, daß jeweils zwei Zeilen- bzw. Spaltenleitungen
zu Zeilen- bzw. Spalten-Leitungspaaren geschaltet sind, daß nur jeweils in einem der beiden
Kreuzungspunkte von einem Zeilen- bzw. Spalten-Leitungspaar und einer Spalten- bzw. Zeilenleitung
ein magnetisierbares Element angeordnet ist und daß zu Trennung des dem Ansteuersignal überlagerten
Lesesignals die beiden Zeilen- bzw. Spaltenleitungen der Zeilen- bzw. Spalten-Leitungspaare mit
den Eingängen einer Kompensationsschaltung verbunden sind, in der sich die Halbauswahl-Impulse
von zwei gleichzeitig aufgerufenen Zeilen- bzw. Spal-
tenleitungen kompensieren.
Der große Vorteil eines derartig aufgebauten Speichers, insbesondere der Trennung des Ansteuersignals
und des überlagerten Lesesignals besteht darin,
daß am Ausgang des Differentialtransformators,
d.h. in der Sekundärwicklung, ein verstärkter Leseimpuls übrigbleibt, wodurch das Nutz/Störverhältnis
ohne komplizierte Schaltungstechnik wesentlich verbessert wird.
Die Schaltung ist durch Auftrennen der Leitungen 6 und 7 auch wortweise zu betreiben.
Die Erfindung wird nun an Hand von in den Zeichnungen dargestellten Ausführungsbeispielen näher
beschrieben.
Es zeigt
Fig. 1 einen Ferritkern mit durchgeführter Wortiind
Bit-Leitung,
F i g. 2 einen Teil einer Speichermatrix mit Ferritkernen, den zugehörigen Bit-Treibern und -Torschaltungen
sowie Wort-Treiber und -Torschaltungen und mit einer als Differentialtransformator ausgeführten
Kompensationsschaltung und
F i g. 3 ein Impulsdiagramm der in F i g. 2 erforderlichen
Bit-, Wort- und Taktstromimpulse sowie der beim Lesen auf den Leitungen 1 und 2 sowie am
Ausgang des Differentialtransformators auftretenden Stromimpulse.
Bevor eine detaillierte Darstellung der Wirkungsweise der Schaltung nach F i g. 2 gegeben wird, soll
zunächst die prinzipielle Wirkungsweise der Matrix an Hand der F i g. 2 und 3 beschrieben werden.
Zum Lesen wird von einem Treiber, hier z. B. vom Bit-Treiber 4, durch die eine Primärwicklung des
Differentialtransformators ein Auswahlstromimpuls auf die Zeile geschickt, in der ein Kern (hier z. B. 11)
auszulesen ist. Durch die entgegengesetzt gewickelte Primärwicklung des Differentialtransformators wird
ebenfalls ein Auswahlstromimpuls der gleichen Größe gesendet, der jedoch die zugeordnete Zeile
speist, in der mit Sicherheit kein Kern vollständig umgeschaltet wird. In der Sekundärwicklung 17 des
Differentialtransformators wird daher kein Impuls durch die Wirkungen der Auswahlstromimpulse in
den beiden Primärwicklungen erzeugt, d. h., beide Auswahlstromimpulse kompensieren sich. Wird jedoch
infolge des Auswahlstromimpulses von der Wortleitung 10 der Kern 11 in der auszulesenden
Zeile umgeschaltet, so wird (nach der Lenz'schen Regel) der Strom während des Umschaltens durch
die erste Primärwicklung 15 niedriger sein als vor bzw. nach dem Umschaltvorgang, weil der durch den
Umschaltvorgang im Kern 11 induzierte Strom eine solche Richtung besitzen muß, daß er dieser Umschaltung
entgegenwirkt. Wenn nun der Innenwiderstand des Bit-Treibers 4 hoch ist, steigt die Spannung
an diesem an, und dieser Spannungsanstieg wird über den Kondensator 21 auf die Leitung mit der Primärwicklung
16 übertragen. Dort steigt also ebenfalls die Spannung an, was einen höheren Stromfluß zur
Folge hat, da sich in diesem Zweig die Widerstandsverhältnisse nicht ändern. Somit werden also nur die
Primärwicklungen im Ausmaß des Leseimpulses verschieden stark durchflossen. Da die Primärwicklungen
15 und 16 gegensinnig gewickelt sind, wird deshalb ein verstärkter Impuls auf der Sekundärwicklung
17 abgegeben.
In F i g. 1 ist ein typischer Magnetkern mit zwei stabilen Zuständen dargestellt, durch welchen eine
Bitleitung in der X- und eine Wortleitung in der Y-Koordinatenrichtung geführt ist.
In F i g. 2 sind mehrere dieser Kerne in einer Matrix angeordnet. Obwohl jede beliebige Zahl von Zeilen
und Spalten in einer Matrix vorgesehen sein können, sind der Einfachheit halber zwei Paare von Zeilen
und vierzehn Spalten gezeigt. Für jedes Paar von Zeilenleitungen ist ein Bit-Lesetor, wie z. B. 3, und
ein Bit-Lesetreiber 4 vorgesehen, der alle Zeilen mit Halbauswahlströmen versorgt. Durch jede Zeile von
Kernen läuft eine Leitung. Alle mit einer ungeraden Zahl bezeichneten Zeilenleitungen sind mit einem gemeinsamen
Draht 6, alle geradzahligen Zeilenleitungen mit einem Draht 7 verbunden. Der Draht 6 führt
zu einer Eingangswicklung 15, der Draht 7 zu einer Eingangswicklung 16 eines Transformators 14, der
einen Teil des Lesevorverstärkers 5 bildet. Das je^-
weils andere Ende dieser Wicklungen 14, 15 ist mit dem Bit-Lesetreiber 4 verbunden. Die Wicklungen 15
und 16 sind mit verschiedenem Wicklungssinn versehen, so daß sich die Halbauswahlströme hinsichtlich
der Wirkung auf den Eingang des Leseverstärkers kompensieren. Die Ausgänge des Treibers 4 sind
durch einen Kondensator 21 verbunden. In jede der Leitungen 1 und 2 sind zwei Dioden 12, 19 und 18,
20 eingeschaltet, die in bezug auf die Halbauswahlimpulse in Vorwärtsrichtung geschaltet sind und somit
die Stromrichtung in der Schleife festlegen.
Für jede Spalte ist ein Draht, wie z. B. der Draht 10, vorgesehen, der sich von einem Wort-Lesetreiber,
z.B. 8, zu einem entsprechenden Wort-Lesetor, z.B. 9, erstreckt. Die Spaltenleitung 10 läuft durch Kerne
in den Zeilen mit ungerader Zahl, während die nächste noch eingezeichnete Spaltenleitung 11 durch
Kerne in den Zeilen mit gerader Zahl hindurchläuft. Auf diese Weise kann ein Halbauswahlimpuls
in einer Spaltenleitung nur gleichzeitig mit einem Halbauswahlimpuls entweder in einer ungeradzahlig
oder einer geradzahlig gekennzeichneten Zeilenleitung auftreten, aber niemals gleichzeitig in beiden
Zeilen eines Paares.
In F i g. 3 zeigt die oberste Kurve den Bit-Auswahlstromimpuls, der einem Paar von Zeilenleitungen,
z. B. 1 und 2, zugeführt wird. Die dritte Kurve zeigt einen Wortauswahlstromimpuls, der irgendeiner
Spaltenleitung zugeführt wird. Der Bit-Auswahlstromimpuls tritt hier etwas früher auf, als der Wortauswahlstromimpuls,
aber die zwei Impulse überlappen sich für eine bestimmte Dauer. Während dieser Überlappungszeit wird dem Kern an dem Schnittpunkt
einer Zeilenleitung des aufgetasteten Paares von Zeilenleitungen und der aufgetasteten Spaltenleitung
ein voller Stromimpuls zugeführt. Dieser Kern wird vom Eins-Zustand in den Nullzustand umgeschaltet,
falls er sich vorher in dem Eins-Zustand befand. Es sei angenommen, daß der Kern 11 umgeschaltet
wird. In diesem Fall sind die Dioden 12, 19, 18 und 20 bezüglich der Halbauswahlstromimpulse
(in der zweiten Kurve in Fig.3 gestrichelt dargestellt) auf den Leitungen 1 und 2 in Durchlaßrichtung
gepolt. Die entgegengesetzte Polarität dieser Impulse berücksichtigt, welche Wirkung jeder Impuls am
Ausgang des Transformators 14 ergibt. Die mittlere Kurve der zweiten Zeile der F i g. 3 zeigt das Ergebnis
der Überlagerung in der Ausgangswicklung 17. Der resultierende Strom ist Null, wenn die durch die
Ströme in den Primärwicklungen 15 und 16 erzeugten Felder gleich und entgegengerichtet sind. Das
Umschalten des Kernes 11 erzeugt einen Stromimpuls von zum Auswahlimpuls entgegengesetzter Polarität
in den folgenden Leitungen: von links nach rechts in der Leitung 1 durch die Primärwicklung 15,
durch den Kondensator 21, in Abwärtsrichtung durch die Primärwicklung 16, von rechts nach links
durch die Leitung 2 (die Dioden 18 und 20 sind im geöffneten Zustand) zurück zur Verbindung mit der
Leitung 1. Die kleinen Impulse auf den Leitungen 1 und 2 sind bezogen auf die Ausgangswicklung 17
zueinander in Phase, und die Feldänderungen, die die Primärwicklungen 15 und 16 erzeugen, addieren
sich, so daß in der Sekundärwicklung 17 ein Stromimpuls erzeugt wird, der proportional zur Summe
der Stromimpulse der Primärwicklungen 15 und 16 ist. Im Lesevorverstärker 5 erscheint wegen des verschiedenen
Wicklungssinns dieser Wicklungen die algebraische Differenz der Impulse auf den Drähten 1
und 2. Die vierte Zeile der F i g. 3 zeigt einen Tasi- oder Taktimpuls, der dem Leseverstärker 13 zu einer
Zeit zugeführt wird, wenn im Lesevorverstärker 5 ein Impuls auftreten kann, der auf die Differenz der
Ströme in einem der Paare von Zeilenleitern, z.B. 1 und 2, zurückzuführen ist.
Es wurde erwähnt, daß der Leseauswahlstromimpuls etwas früher auftritt als der Wortauswahlstromimpuls.
Dies hat den Zweck, daß die Einschwingvorgänge auf den Zeilenleitungen und Wicklungen
15 und 16 abgeklungen sind, ehe der Wortauswahlstromimpuls zugeführt wird, durch welchen dem
Kern der volle Auswahlstrom zugeführt wird. Auf diese Weise werden die Störungen zur Tastzeit auf
ein Minimum verringert.
Wenn das Bit-Lesetor 3 adressiert ist, sind die übrigen Bit-Lesetore, z. B. 22, die an den gleichen Leseverstärker
13 angeschaltet sind, nicht adressiert. Infolgedessen sind die Kerne auf den Zeilenleitungen
1 und 2 nur halb ausgewählt und die auf den Leitungen 23 und 24 nicht. Die Adressierung des Wort-Lesetores
9 wählt nicht nur den Kern 11 halb aus, sondern auch den Kern 25 auf der Zeilenleitung 10.
Während die Kerne auf der Spaltenleitung 10 halb ausgewählt werden, ist nur einer von ihnen, nämlich
der Kern 11, auch durch den Bitauswahlstromimpuls halb ausgewählt. Deshalb wählt der Bitauswahlstromimpuls
ein Paar von Zeilenleitungen und der Wortauswahlstromimpuls mehrere Kerne der Matrix, in
jedem Zeilenleitungspaar einen, halb aus, wodurch nur ein Kern umgeschaltet wird.
Es wurde ein einfaches Ausführungsbeispiel gezeigt; die Erfindung ist aber auch für einen großen
Matrixspeicher, z.B. eine dreidimensionale Matrix anwendbar. Als Speicherelemente wurden in dem gezeigten
Ausführungsbeispiel Magnetkerne verwendet. An Stelle der Magnetkerne können jedoch auch andere
bistabile Speicherelemente, die Hystereseverhalten aufweisen, z. B. ferroelektrische Medien, verwendet
werden.
Hierzu 1 Blatt Zeichnungen
Claims (4)
- Patentansprüche:L Matrixspeicher mit einem bistabilen magnetischen Speicherelement pro Bit, in dem mit jedem bistabilen Speicherelement eine Spaltenleitung und eine Zeilenleitung verknüpft sind und dem zum bitweisen Auslesen einer gespeicherten Information Halbauswahl-Impulse nach dem Koinzidenzprinzip, zeitlich gegeneinander versetzt, zugeführt werden, dadurch gekennzeichnet, daß jeweils zwei Zeilen- bzw. Spaltenleitungen (1 und 2) zu Zeilen- bzw. Spaltenleitungspaaren geschaltet sind, daß nur jeweils in einem der beiden Kreuzungspunkte von einem Zeilen- bzw. Spalten-Leitungspaar und einer Spalten- bzw. Zeilenleitung (10) ein magnetisierbares Element (11) angeordnet ist und daß zur Trennung des dem Ansteuersignal überlagerten Lesesignals die beiden Zeilen- bzw. Spaltenleitungen der Zeilen- bzw. Spalten-Leitungspaare mit den Eingängen einer Kompensationsschaltung (14) verbunden sind, in der sich die Halbauswahl-Impulse von zwei gleichzeitig aufgerufenen Zeilen- bzw. Spaltenleitungen kompensieren.
- 2. Matrixspeicher nach Anspruch 1, dadurch gekennzeichnet, daß allen Zeilenleitungspaaren (1,2 und 23, 24) eine gemeinsame Kompensationsschaltung (14) nachgeschaltet ist.
- 3. Matrixspeicher nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß als Kompensationsschaltung (14) ein Differentialtransformator angeordnet ist, dessen Primärwicklungen (15 und 16) jeweils mit einem von zwei Ausgängen eines Bit-Treibers (4) und den beiden beim Lesen gleichzeitig aufgerufenen Zeilenleitungen (z. B. 1 und 2) verbunden sind und daß an die Sekundärwicklung (17) ein Leseverstärker (5 bzw. 13) angeschlossen ist.
- 4. Matrixspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß dem Leseverstärker (13) ein Tastimpuls zugeführt wird, der den Leseverstärker (13) im Bereich des Lesesianals auftastet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US334713A US3293626A (en) | 1963-12-31 | 1963-12-31 | Coincident current readout digital storage matrix |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1449806A1 DE1449806A1 (de) | 1972-08-10 |
DE1449806B2 DE1449806B2 (de) | 1973-08-23 |
DE1449806C3 true DE1449806C3 (de) | 1974-04-04 |
Family
ID=23308482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1449806A Expired DE1449806C3 (de) | 1963-12-31 | 1964-12-29 | Matrixspeicher |
Country Status (4)
Country | Link |
---|---|
US (1) | US3293626A (de) |
DE (1) | DE1449806C3 (de) |
FR (1) | FR1419200A (de) |
GB (1) | GB1027420A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3402401A (en) * | 1964-05-13 | 1968-09-17 | Ibm | Balanced memory drive sense system |
US3461440A (en) * | 1964-11-24 | 1969-08-12 | Bell Telephone Labor Inc | Content addressable magnetic memory |
US3449730A (en) * | 1964-12-14 | 1969-06-10 | Sperry Rand Corp | Magnetic memory employing reference bit element |
US3435434A (en) * | 1965-03-31 | 1969-03-25 | Ncr Co | Two-magnetic element memory per bit |
US3418647A (en) * | 1965-06-21 | 1968-12-24 | Ibm | Memory sense gating system |
US3487384A (en) * | 1966-04-15 | 1969-12-30 | Ferroxcube Corp | Segmented sensing system for a magnetic memory |
US3568152A (en) * | 1967-11-08 | 1971-03-02 | Control Data Corp | Method and apparatus for preconditioning a memory system |
US3513454A (en) * | 1968-03-22 | 1970-05-19 | North American Rockwell | Method of operating magnetic core memories to compensate for temperature variations |
JPS5027334B1 (de) * | 1969-10-25 | 1975-09-06 | ||
JPS49127532A (de) * | 1973-04-06 | 1974-12-06 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3003139A (en) * | 1955-04-29 | 1961-10-03 | Gen Electronic Lab Inc | Electrical information storage system |
US2911631A (en) * | 1958-06-27 | 1959-11-03 | Rca Corp | Magnetic memory systems |
US2988732A (en) * | 1958-10-30 | 1961-06-13 | Ibm | Binary memory system |
US3142049A (en) * | 1961-08-25 | 1964-07-21 | Ibm | Memory array sensing |
US3144641A (en) * | 1961-11-30 | 1964-08-11 | Massachusetts Inst Technology | Balanced sense line memory |
US3181131A (en) * | 1962-06-29 | 1965-04-27 | Rca Corp | Memory |
US3181132A (en) * | 1962-06-29 | 1965-04-27 | Rca Corp | Memory |
US3209337A (en) * | 1962-08-27 | 1965-09-28 | Ibm | Magnetic matrix memory system |
-
1963
- 1963-12-31 US US334713A patent/US3293626A/en not_active Expired - Lifetime
-
1964
- 1964-11-26 GB GB48024/64A patent/GB1027420A/en not_active Expired
- 1964-12-29 DE DE1449806A patent/DE1449806C3/de not_active Expired
- 1964-12-29 FR FR153A patent/FR1419200A/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR1419200A (fr) | 1965-11-26 |
DE1449806A1 (de) | 1972-08-10 |
GB1027420A (en) | 1966-04-27 |
US3293626A (en) | 1966-12-20 |
DE1449806B2 (de) | 1973-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1449806C3 (de) | Matrixspeicher | |
DE1259387B (de) | Speichermatrix | |
DE1058284B (de) | Magnetkernmatrix-Speicheranordnung mit mindestens einer Schaltkernmatrix | |
DE1034689B (de) | Magnetische Speicherschaltung mit einer Platte aus magnetischem Material | |
DE1044467B (de) | Verfahren und Vorrichtung zur Erzeugung eines nahezu konstanten Strom- bzw. Spannungsverlaufes auf der gesamten Laenge einer Leitung, insbesondere der Waehlleitung einerSpeichermatrix | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE1039567B (de) | Aus bistabilen Magnetkernen bestehende Schaltmatrix | |
DE1186509B (de) | Magnetspeicher mit einem mit zueinander senkrechten Bohrungen versehenen Magnetkern | |
DE1295656B (de) | Assoziativer Speicher | |
DE1524889A1 (de) | Assoziativer Duennschichtspeicher | |
DE1181276B (de) | Datengeber aus matrixfoermig angeordneten Ferrit-Ringkernen | |
DE69022184T2 (de) | Halbleiterspeicheranordnung mit Bitleitungspaaren, jedes Paar in Bitleitungssektionen unterteilt mit Abfühlverstärkerschaltungen. | |
DE2257842C3 (de) | Matrixspeicher mit Störungsausgleich | |
DE1285000B (de) | Schaltungsanordnung zum Abfuehlen von magnetischen Speicherelementen | |
AT233871B (de) | Verfahren zum Ablesen von in Matrixform angeordneten magnetisierbaren Elementen und Speichermatrix zur Durchführung dieses Verfahrens | |
DE1204269B (de) | Verfahren zum Ablesen einer Magnetelement-matrix und Speichermatrix zur Durchfuehrung des Verfahrens | |
DE1499792C3 (de) | Schreib- und Leseschaltung für einen magnetischen Kernspeicher | |
DE1178896B (de) | Matrix-Waehlanordnung | |
DE1524914C3 (de) | Magnetkernspeichermatrix | |
DE1499680C3 (de) | Treib- und Leseverstärkeranordnung für magnetische Matrixspeicher | |
DE1499720B1 (de) | Elektronisches Speicherelement | |
AT203765B (de) | Magnetische Speicheranordnung | |
DE1499720C (de) | Elektronisches Speicherelement | |
DE1186107B (de) | Magnetspeicher mit mindestens einer Platte aus einem magnetisierbaren Material | |
DE1574759C (de) | Magnetkernspeicher mit gemeinsamer Schreib und Leseleitung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |