DE2021414A1 - Binaerspeicherschaltung - Google Patents
BinaerspeicherschaltungInfo
- Publication number
- DE2021414A1 DE2021414A1 DE19702021414 DE2021414A DE2021414A1 DE 2021414 A1 DE2021414 A1 DE 2021414A1 DE 19702021414 DE19702021414 DE 19702021414 DE 2021414 A DE2021414 A DE 2021414A DE 2021414 A1 DE2021414 A1 DE 2021414A1
- Authority
- DE
- Germany
- Prior art keywords
- flip
- transistor
- transistors
- conductor
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/415—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
Dr. n^rt Schol, - Bflft. *K>68
Anmelder: H.V. ΡΗΐίψ/ Cl-o'.laßipsnfabneksn
4kfe No. PHlI- -4068 ;;
4kfe No. PHlI- -4068 ;;
Anmeldung vom: ^0 Mal
"Binärspeicherschältung".
Die Erfindung be trifffc eine Binärspeicherschaltung mit einer Gruppe von Flip-flop-Schaltungen, die
je einen ersten und einen zweiten Transistor enthalten,
deren Basiselektroden mit. den-Kollektoren der anderen Transistoren
verbunden sind, so dass die Flip-flop-Schaltungen
in zwei verschiedenen informätionszusfcänden stehen können,'
wobei einer der Transistoren leitend und der andere gesperrt ist oder umgekehrt.
Besonders wenn eine solche Speicherschaltung als integrierte Schaltung ausgebildet ist, soll die Wärmedissipation
möglichst niedrig sein.
009849/167 7
" 20214U'
-2- PHN.^068
Eine Speicherschaltung dieser Art ist bereits
bekannt) sie enthält Kittel fiir eine derartige Änderung
der Speis0epannungen deir Traneifttoren, dass die Flip-JKLop-Schaltungen
einen Ruhezustand mit niedriger Dissipation oder einen Arbeitszustand mit hoher Dissipation einnehmen
können. In diesem Falle werden die Speisespannungen der
Kollektoren aller Flip-flop-Schaltungen gleichzeitig geändert
i so dass diese Schaltungen gleichzeitig den Zustand
der niedrigen bzw. der hohen Dissipation einnehmen. In der bekannten Schaltung sind die Flip-flops mit individuellen
Schreib- und Leseleitern versehen, was insbesondere bei integrierten Schaltungen unerwünscht ist.
Die Erfindung schafft eine zweckvolle Lösung,
wobei eine der Flip-flop-Sehaltungen einer Gruppe selektiert
und in einen Zustand höherer Dissipation geführt wird und infolge der dabei auftretenden Spannungsänderungen die
Schaltung sich selber mit der Gruppe gemeinsamen Steuerleitern und gegebenenfalls einem oder zwei gemeinsamen Leseleitern
koppelt. Eine nicht selektierte Flip-flop-Schaltung
wird nicht belastet, so dass die Toleranzen günstig sind und der Speisestrom und die Speisespannung und somit auch
die Dissipation sehr niedrig sein können, während die Stabilität aufrechterhalten wird. Trotzdem ist die Schaltgeschwindigkeit
hoch.
Die Erfindung ist dadurch gekennzeichnet, dass die Kollektoren des ersten und des zweiten Transistors jeder
009849/1677
^ 202UH
-3- PHN*4o68
Flip-flop-Schaltung mit dem Kollektor eines dritten bzw.
vierten Transistors verbunden und die Basiselektroden des,
dritten und vierten Transistors mit einem der Gruppe von Flip-flops gemeinsamen ersten bzw. zweiten Schreibleiter
gekoppelt sind und dass die Emitter der erwähnten vier
Transistoren jeder Flip-flop-Schaltung miteinander und mit
einem der betreffenden Flip-flop-Schaltung zugehörenden
Adressenpunkt verbunden sind, dessen Potential normalerweise einen solchen Ruhewert aufweist, dass die Flip-flop-Schaltung
in einem Ruhezustand niedriger Dissipation ist, in dem der erste oder der zweite Transistor schwach leitend
ist und die anderen Transistoren gesperrt sind, wobei Mittel
vorhanden sind, um das Potential des Adressenpunktes einer
: '■...■■■"■■■·: ^
der Flip-flop-Schaltungen der Gruppe derart zu ändern, dass
die Schaltung in einem Zustand höherer Dissipation ist und durch einen Schreibimpuls über den ersten oder zweiten
Schreibleiter der dritte oder vierte Transistor der Flip-flop«
Schaltung leitend wird, um die Flip-flop-Schaltung in einen bestimmten, erwünschten Informationszustand zu führen.
Die Erfindung wird an Hand einer in der Zeichnung
schematisch dargestellten Ausführungsform näher erläutert.
Die Figure zeigt eine Flip-flop-Schaltung einer
Gruppe identisch eingerichteter Flip-flop-Schaltungen sowie
eine Anzahl gemeinsamer Einzelteile. Die Figur zeigt weiterhin gestrichelt einige Abarten» "
Im engeren Sinne betrachtet besteht die Flipflop-Schaltung
aus d&ii Transistoren T, und T„i Die iCollek«
009849/1677
202Hl 4
-Λ- ΡΗΝ.4θ68
toren derselben sind über Widerstände R1 und R2 mit einem
Speisepunkt +V verbunden, dessen Spannung gleich z.B. +1 V
gegen Erde ist. Die Kollektoren sind weiterhin kreuzweise mit der Basiselektrode des anderen Transistors verbunden.
In der dargestellten Ausführungsform sind die
Transistoren mit je zwei Emittern ^11J e-\o ^zw· e21 ' e22
versehen. Die Emitter e..2 und e„2 sind geerdet. Die Emitter
e.... und β., „ sind mit einem individuellen Adressenpunkt P
der Flip-flop-Schaltung und ferner mit den Emittern der
Transistoren T„ und Tj, verbunden, die als Gatter wirksam
sind, was weiter unten näher erläutert wird. Die Kollektoren der Transistoren T« und Tjl sind mit den Kollektoren
der Transistoren T1 und T2 und die Basiselektroden von T„
und Tj, sind mit den der ganzen Gruppe von Flip-flops gemeinsamen
Schreibleitern S1 und S2 verbunden.
Die Kollektoren der Transistoren sind an den Punkten A und B mit einem Emitter der Mehrfachemittertransistoren
T,_ und T^ verbunden, die als Lesegatter dienen
und, wie dies weiter unten ersichtlich ist, eine Oder-Funktion erfüllen. Die anderen Emitter der Transistoren
T- und T^ sind in entsprechender Weise mit den Punkten A
und B anderer Flip-flops der Gruppe verbunden. Die Basiselektroden
sind geerdet und die Kollektoren sind mit Leseleitern L1 und L verbunden, die der ganzen Gruppe gemeinsam
1 2
Die unterschiedlichen Flip-flops der Gruppe werden
0.09849/167 7
. 202U14
-5- PHN.4O68
durch eine Selektionsschaltung.mit den Transistoren,T , T. ,
* a D
T: ,usw. gesteuert, die in bekannter leise in Reihen und
Kolonnen einer Matrix angeordnet sind. Die Basiselektroden
der Transistoren einer einzigen Reihe sind mit demselben
Steuerleiter X1 bzw. X2 verbunden, während die Emitter
der Transistoren in einer einzigen Kolonne gleichfalls mit
demselben Steuerleiter Y1 bzw. Yl verbunden sind. Die
Kollektoren der Transistoren sind mit den individuellen Adressenpunkten der unterschiedlichen Flip-flops der Gruppe
verbunden« -
Im Ruhezustand der Schaltung ist stets einer
der Transistoren T1 oder T jedes Flip-flops schwach leitend,
während alle übrigen Transistoren gesperrt sind. Wenn z.B. der Transistor T1 der dargestellten Flip-flop-Schältung
leitend ist, fliesst ein verhältnismässig schwacher Strom von z.B. 1 mA von dem Speisepunkt +V über den Widerstand
R1 und den Emitter e..2 des Transistors T1 zu Erde. Die
Dissipation in der Flip—flop-Schaltung ist dabei von der
Grössenordnung von 1 mW, also- sehr gering. Der Emitter ©-i-j
des Transistors T1 ist dann stromlos,, da auch der Transistor
T gesperrt ist. Insbesondere ist dann die Spannung am Punkt
a
B gleich +V .und die Spannung am Punkt A "gleich +V, , wobei
V.■ und Vj_ die."Übergangs"—Spannung zwischen'Basis und
Emitter bzw. die Spannung' zwischen Kollektor und Emitter
eines übererregten Transistors bezeichnen. Bei Silicium- -fcranaistoren sind diese"Spannungen V. und V, "z.B. gleich
J K
009849/167 7
202UH
-6- PHN.4O68
etwa 0,7 V oder liegen zwischen 0 und 0,k V. Die Spannung
am Punkt B ist somit höher als am Punkt A, während letztere
Spannung niedriger ist als die Übergangsspannung V., so
dass der Transistor T„ gesperrt ist. Da die Spannungen an
den Punkten A und B höher als Erdpotential sind, sind die Transistoren T- und T^ gesperrt. Auch die Transistoren T„
und Tr sind gesperrt, da durch den Transistor T kein Strom
fliesst.
•Soll Information aus der Flip-flop-Schaltung gelesen
oder neue Information eingegeben werden, so wird die Flip-flop-Schaltung individuell durch die Selektions—
schaltung adressiert. Zu diesem Zweck wird über nicht dargestellte, an sich bekannte Mittel dem Steuerleiter X1 ein
positiver Impuls zugeführt und wird ausserdem der Leiter Y1
mit einer geeigneten Speisequelle insbesondere einer Stromquelle verbunden, wodurch der Transistor T leitend wird und
ein höherer Strom durch den Widerstand R1, den Kollektor
und dem Emitter e.... des Transistors T1, den Adressenpunkt P
und den Transistor T fliessen wird» Folglich sinkt die
Spannung am Punkt P unterhalb Erdpotential, so dass der !
Emitter e1o stromlos wird. Infolge des grossen Spannuhgs-
I A. "
abfalles über den Widerstand R1 sinkt die Spannung am Punkt A
dermassen unterhalb Erdpotential herab, dass der Transistor T- über seinen mit dem Punkt A verbundenen Emitter leitend
wird und ein den Tnformatxonszustand der selektierten
Flip-flop-SchaLtung kennzeichnendes Lesesignal über dem mit
0 0 ii ö ■'♦ 9 / I 8 7 7
-7- PHN.4O68
dem Kollektor verbundenen Leseleiter L- erscheint. Es sei
hier bemerkt, dass wenn nicht der Transistor T- sondern der
Transistor T2 leitend gewesen wäre ein Lesesignal in entsprechender Weise dem Leseleiter L2 zugeführt werden würde.
Wenn Transistor T- leitend ist, wie- dies vorstehend
vorausgesetzt wurde, ist die Spannung am Punkt A
gleich -V. (d.h. der Übergangsspannung zwischen Emitter
und Basis) und wird somit auf einem festen Wert gehalten. Die Spannung am Punkt P ist dann gleich -V. - VV (d.h. t
der Spannung -V. am Punkt A abzüglich der Spannung V,
zwischen Kollektor und Emitter des Transistors T-). Die
Spannung am Punkt B ist dann gleich -V, d.h. gleich der
Spannung -V. - V, am Punkt P zuzüglich der Übergangsspannung V.. Die Spannung am Punkt B ist dann zwar niedriger·
J . . ■ ·. ■ . ■ ■
als Erdpotential, aber der Transistor Tg bleibt noch im
gesperrten Zustand, da die Spannung V/ niedriger ist als die Übergangsspannung V..
Auch der Transistor T- bleibt im gesperrten
Zustand, da der Spannungsunterschied zwischen Basis und Emitter e_^=fjleich dem Spannungsunterschied zwischen den
Punkt en Ä ünd"^luld^^olnit^gJLe;
als die Übergangsspannung V..
Die Transistoren T^ und T1^ sind gesperrt, da
die Spannung der Schreibleiter S- und S2 normalerweise
niedrig ist, a.B. gleich -2V.,
009849/1677
202UU
-8- PHN.^068
Wenn in der selektierten Flip-flop-Schaltung
neue Information eingeschrieben werden soll, wird je nachdem der Transietor T-j oder der Transistor Tg leitend sein
soll, die Spannung des Schreibleiters S1 bzw» des Schreibleiters
S2 z.B. auf Erdpotential erhöht. Es sei vorausgesetzt,
dass ein positiver Impuls dem Leiter S„ zugeführt
wird; der Transistor T^ wird dann leitend, wodurch die
Spannung am Punkt B herabsinkt und der Transistor T* gesperrt
wird. Dabei steigt die Spannung am Punkt A über die am Punkt B an, so dass nachdem der Transistor T^ am Ende des Impulses
wieder gesperrt ist endgültig der Transistor T2 statt Transistor
Τ., leitend geworden ist.
Venn hingegen ein positiver Schreibimpuls dem Schreibleiter S^ zugeführt werden würde, so wäre der Transistor
T„ leitend geworden aber schliesslich wäre der Transistor
T1 dennoch im leitenden Zustand geblieben· Neue Information
lässt sich somit ohne weiteres über die vorhergehende hinschreiben.
Es sei bemerkt, dass ein positiver Schreibimpuls über den Schreibleitern Sj oder S2 die nicht selektierten
Flip-flops nicht beeinflusst, da dann kein Strom durch die Adressenpunkte P fliessen kann, wodurch die Transistoren
To und l· im gesperrten Zustand bleiben.
In einer Abart der Schaltung fehlen die Emitter
β.J2 und ©22 der Transistoren T1 bzw. T2 und ist der Adressenpunkt
P über den gestrichelt angedeuteten Widerstand R„
009849/16
202H1i
-9- PHN.4o68
geerdet. Der einzige Unterschied in der. Wirkungsweise von
der zunächst beschriebenen Schaltung besteht darin, dass im Ruhezustand der Strom über den leitenden Transistor, den
Emitter e..., oder .β-., und den Widerstand R„ zu Erde fliesst,
statt dessen, dass er über den Emitter e12 oder e22 ab-*
fliesst. Schreibimpulse über dem Leiter S1 oder Sp können
in diesem Falle ebensowenig die nicht selektierten Flipflops beeinflussen, da dann die Spannungen der Basiselekr
troden der Transistoren T^ und Tr die der Emitter nicht ^
überschreiten können. Die Verwendung von Widerständen bei integrierten Schaltungen bringt bestimmte Nachteile mit
sich, so dass die zunächst beschriebene Schaltung mit zwei
Emittern pro Transistor zu bevorzugen ist.
t Im Prinzip ist es nicht notwendig, zwei Leseleiter
anzuwenden, ein einziger kann genügen. Die Erscheinung oder
Nichterscheinung eines Ausgangssignals über einem Leseleiter ist an sich bereits einen Hinweis auf den Informations·,
zustand einer selektierten FXip-f1op-Schaltung. Es können
z.B. der Transistor T^ und der Leseleiter L0 entbehrt
werden. Um auch in diesem Falle die Spannung am Punkt B
einer selektierten Fllp-flop-Schaltung, wenn der Transistor
T„ leitönd is,t, auf einem bestimmten Wert zu halten, ist es
erwünscht, die Punkte B über je eine Diqde zu erden. Diese
Diode hat dann die gleiche Funktion wie. der Emitter-Basis Übergang des. Transistors Tg._ · .■„;;■:: ·.^; * r
0098 4 9/T677
202HH
-10- PHN.4o68
Es ist ferner möglich, die Lese- und Schreibleiter paarweise zu kombinieren, z.B. die Leiter L-, und S-
und die Leiter L2 und S_.
In einer ersten Abart: kann dies z.B. dadurch
erfolgen, dass der Leiter S2 weggelassen und der Leiter Lo
mit der Basis des Transistors TY über eine Diode D gekoppelt
wird, wie dies gestrichelt angegeben ist. Beim Lesen übt diese Diode keinen Einfluss aus, da sie im gesperrten
Zustand bleibt. Wird jedoch zum Einschreiben von Information
die Spannung über dem Leiter L„ erhöht, so wird beim überschreiten
der Zenerspannung die Diode leitend und die Spannung der Basis des Transistors T. erhöht, wodurch der
Transistor leitend wird.
Es ist zweckdienlich, die Diode in Form eines
zweiten Emitters der Transistoren T„ und T^ auszubilden,
was beim Transistor T« gestrichelt angegeben ist, der mit
einem zweiten Emitter eov versehen ist. Der Leiter S1 ist
2h I
dann entbehrlich. Bei einem positiven Impuls über dem Leiter
L^ steigt beim überschreiten der Zenerspannung die Spannung
der Basis des Transistors T~ an. ? · :
Die Verwendung von nur zwei Leitern, die sowohl
beim Lesen als auch beim Schreiben wirksam sein können, ist
besonders wichtig bei integrierten Schaltungen.
009849/1677
Claims (1)
- 202UU-11- PHN.4O68Patentansprüche?1. Binärspeicherschaltung mit einer Gruppe von Flip-flop-Schaltungen, die je einen ersten und einen zweiten Transistor enthalten, deren Basiselektroden mit den Kollektoren der anderen Transistoren derart verbunden sind, dass die Flip-flops in zwei verschiedene» Informationszuständeh stehen können, wobei einer der Transistoren leitend und der andere gesperrt ist öder umgekehrt, wobei Mittel vorhanden sind, ' xun die Speisespannungen der Transistoren derart zu ändern, dass die Flip-flops in einem Ruhezustand niit niedriger Dissipation oder in einem wirksamen Zustand mit hoher Dissipation stehen können, dadurch gekennzeichnet, dass die Kollektoren des ersten und des zweiten Transistors jeder Flip-flop-Schaltung mit den Kollektoren eines dritten bzw« eines vierten Transistors und die Basiselektroden des dritten und dea vierten Transistor« «if öineM tier Gruppe von Flipflops gemeinsamen ersten Schreibleiter bzw, zweiten Schreib-.-■'. leiter verbunden sind, während die Emitter der erwähnten vier Transistoren jeder Flip-flop-gchaltung miteinander und mit einem der betreffenden Flip4flop-Schaltung zugehörenden Adressenpunkt verbunden sind, dessen Potential normalerweise einen solchen Ruhewert aufweist, dass die Flip-flop-Schaltung in einem Ruhezustand mit niedriger Dissipation steht, wobei der erste oder der zweite Transistor schwach leitend ist und die anderen Transistoren gesperrt sind, und wobei Mittel009849/167720214U-12- PHN.4068vorhanden sind, um das Potential des Adressenpunktes einer der Flip-flop-Schaltungen der Gruppe derart zu ändern, dass die Flip-flop-Schaltung einen Zustand hoher Dissipation einnimmt und durch einen Schreibimpuls über dem ersten oder dem zweiten Schreibleiter der dritte oder vierte Transistor der Flip-flop-Schaltung leitend wird, um die Flip-flop-Schaltung in einen bestimmten, erwünschten Informationszustand zu führen»ψ 2. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der erste und der zweite Transistor mit je einem zweiten Emitter versehen sind, die mit einem Punkt festen Potentials verbunden sind.3. Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Kollektor wenigstens des ersten Transistors der Flip-flop-Schaltung mit einem Lesegatter verbunden ist, das als Oder-Gatter mit einer Anzahl von Steuereingängen ausgebildet ist, die je für sich mit den. Kollektoren des ersten und dritten Transistors unterschiedlichen Flip-flops verbunden sind und der Ausgang des Gatters mit einem der Gruppe von Flip-flops gemeinsamen Leseleiter derart verbunden ist, dass wenn der erste Transistor stark leitend ist, der Schwellenwert des betreffenden Gattereingangs überschritten und ein Lesesignal dem Leseleiter zugeführt wird*0 0 9 8 4 9/1677202H1-A-13- PHN.4068k. Speicherschaltung nach Anspruch 3» dadurch gekennzeichnet, dass das Oder-Gatter in Form eines Mehrfachemittertransistors ausgebildet ist, von dem die unterschiedlichen Emitter die Steuereingänge bilden, während der Kollektor mit dem Leseleiter und die Basis mit einem Punkt konstanten Potentials verbunden ist.5· Speicherschaltung nach Anspruch 4, dadurch gekennzeichnet, dass auch die Kollektoren des zweiten und des vierten Transistors einer Anzahl von Flip-flops mit unterschiedlichen Emittern eines Mehrfachemittertränsistors verbunden sind, dessen Kollektor mit einem zweiten gemeinsamen Leseleiter und dessen Basis mit dem Punkt konstanten Potentials verbunden ist.6. Speicherschaltung nach Anspruch k, dadurch gekennzeichnet, dass die Kollektoren des zweiten und des vierten Transistors des Flip-flops über eine Diode mit dem Punkt konstanten Potentials verbunden sind.7· Speicherschaltung nach Anspruch 3»dadurch gekennzeichnet, dass die Lese- und Schreibleiter paarweise kombiniert sind und die Basiselektroden des dritten bzw. vierten Transistors über mindestens eine Diode mit dem betreffenden Lese-Schreibleiter verbunden sind· 8. Speicherschaltung, nach Anspruch 7» dadurch ge- . kennzeichnet, dass die Dioden als zweite Emitter des dritten und des vierten Transistors ausgebildet sind.009849/167720214H-14- PHN.4O689. Speicherschaltung nach einem der.vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Anzahl in den Reihen und Kolonnen einer Matrix angeordneter Schaltungstransistoren vorhanden sind, wobei die Bases der Transistoren der gleichen Reihe mit demselben Reihensteuerleiter und die Emitter der Transistoren der gleichen Kolonne mit demselben Kolonnensteuerleiter verbunden sind, während die Kollektoren der Transistoren mit den individuellen Adressenpunkten der unterschiedlichen Flip-flops verbunden sind, wobei Mittel vorhanden sind, um einen Strom- oder Spannungsimpuls einem KolonnensteuBrleiter und einem Reihensteuerleiter derart zuzuführen, dass der betreffende Schaltungstransistor leitend wird und die mit dessen Kollektor verbundene Flip-flop-Schaltung in den Zustand hoher Dissipation gelangt.009849/1677
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL6908154A NL6908154A (de) | 1969-05-29 | 1969-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2021414A1 true DE2021414A1 (de) | 1970-12-03 |
Family
ID=19807035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702021414 Pending DE2021414A1 (de) | 1969-05-29 | 1970-04-30 | Binaerspeicherschaltung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3671946A (de) |
| DE (1) | DE2021414A1 (de) |
| FR (1) | FR2056213A5 (de) |
| GB (1) | GB1257009A (de) |
| NL (1) | NL6908154A (de) |
| SE (1) | SE365331B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2311331A1 (de) * | 1972-03-25 | 1973-10-04 | Philips Nv | Elektronische schaltungsanordnung |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798472A (en) * | 1971-12-04 | 1974-03-19 | Itt | Monolithic integrable flip flop circuit |
| US3968480A (en) * | 1974-04-25 | 1976-07-06 | Honeywell Inc. | Memory cell |
| US4152627A (en) * | 1977-06-10 | 1979-05-01 | Monolithic Memories Inc. | Low power write-once, read-only memory array |
| US4280197A (en) * | 1979-12-07 | 1981-07-21 | Ibm Corporation | Multiple access store |
| US5016214A (en) * | 1987-01-14 | 1991-05-14 | Fairchild Semiconductor Corporation | Memory cell with separate read and write paths and clamping transistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3292008A (en) * | 1963-12-03 | 1966-12-13 | Rca Corp | Switching circuit having low standby power dissipation |
| US3309534A (en) * | 1964-07-22 | 1967-03-14 | Edwin K C Yu | Bistable flip-flop employing insulated gate field effect transistors |
-
1969
- 1969-05-29 NL NL6908154A patent/NL6908154A/xx unknown
-
1970
- 1970-04-30 DE DE19702021414 patent/DE2021414A1/de active Pending
- 1970-05-04 US US34165A patent/US3671946A/en not_active Expired - Lifetime
- 1970-05-26 SE SE07219/70A patent/SE365331B/xx unknown
- 1970-05-26 GB GB1257009D patent/GB1257009A/en not_active Expired
- 1970-05-29 FR FR7019728A patent/FR2056213A5/fr not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2311331A1 (de) * | 1972-03-25 | 1973-10-04 | Philips Nv | Elektronische schaltungsanordnung |
Also Published As
| Publication number | Publication date |
|---|---|
| US3671946A (en) | 1972-06-20 |
| NL6908154A (de) | 1970-12-01 |
| SE365331B (de) | 1974-03-18 |
| GB1257009A (de) | 1971-12-15 |
| FR2056213A5 (de) | 1971-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2556831C2 (de) | Matrixspeicher und Verfahren zu seinem Betrieb | |
| DE3032620A1 (de) | Bipolare speicherschaltung | |
| DE3802363A1 (de) | Halbleiterspeicher | |
| DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
| DE1474457B2 (de) | Speicher mit mindestens einem binaerspeicherelement in form einer bistabilen schaltung | |
| DE1774708B2 (de) | ||
| DE2457921C2 (de) | Verfahren und schaltungsanordnung zur erhoehung der schreibgeschwindigkeit in integrierten datenspeichern | |
| DE1910777A1 (de) | Impulsgespeister monolithischer Datenspeicher | |
| DE2514582C2 (de) | Schaltung zur erzeugung von leseimpulsen | |
| DE3038641C2 (de) | Halbleiter-Speicherschaltung | |
| DE2302137B2 (de) | Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen | |
| DE2442132C3 (de) | Dynamisches Schieberegister und Verfahren zu seinem Betrieb | |
| DE2135625B1 (de) | Schaltungsanordnung zur automatischen Schreib-Unterdrückung | |
| DE2021414A1 (de) | Binaerspeicherschaltung | |
| DE2141224A1 (de) | Bipolarer Antrieb für eine dynamische MOS-Speicher anordnungsgruppe | |
| DE2031038B2 (de) | ||
| DE2008065A1 (de) | Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren | |
| DE2022256A1 (de) | Permanentspeicher | |
| DE3713687C2 (de) | ||
| DE2131939A1 (de) | Logisch gesteuerte Inverterstufe | |
| DE2055487A1 (de) | Statisches mehrstufiges Schiebe register | |
| DE3202028A1 (de) | Integrieter dynamischer schreib-lese-speicher | |
| DE2163721C3 (de) | Ansteuerschaltung für ein Koppelvielfach mit matrixförmig in Zeilen und Spalten angeordneten MOS-Transistoren als Halbleiter-Koppelpunkte | |
| DE1943421A1 (de) | Elektrographischer Schreiber | |
| DE1271178B (de) | Schaltungsanordnung für eine asymmetrische bistabile Kippstufe |