DE1275315B - Anpassungsfaehige elektrische Schaltung - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

G06f

Deutsche Kl.: 42 m3 -15/18

Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:

P 12 75 315.0-53 (J 27186)

22. Dezember 1964

14. August 1968

Die Erfindung betrifft eine anpassungsfähige elektrische Schaltung, die eine Vielzahl von kontradiktorischen dualen Eingängen als Eingabeinformation in mehrere Speichergruppen mit je einem anpassungsfähigen Speicherelement für jeden der Eingänge einspeist und die betreffenden Speicherelemente in einer Lernphase stufenweise nach Maßgabe der Eingangsinformation umschaltet, sofern diese über der betreffenden Speichergruppe zugeordnete Vorbereitungstreiber vorzeichengerecht vorbereitet sind und die je einen aus der Stellung der mit Eingabeinformationen beaufschlagten Speicherelemente einer Speichergruppe durch Summierung resultierenden dualen Wert in einer der betreffenden Speichergruppe zugeordneten Symmetrieentscheidungseinheit zur Anzeige bringt und bei der die Vorbereitungstreiber in der Lernphase durch eine Lerntastatur und durch das neutrale und das vorzeichenungleiche Ausgangssignal der zugeordneten Symmetrieentscheidungseinheit einschaltbar sind. Bei anpassungfähigen elektrischen Schaltungen dieser Art ist einem bestimmten Muster kontradiktorischer Eingänge eine bestimmte Bedeutung zugeordnet. Diese Bedeutung soll binär durch die Ausgänge der Symmetrieentscheidungseinheiten angezeigt werden. Während des Lernbetriebes wird das für ein bestimmtes anliegendes Eingangsmuster angestrebte Ausgangsmuster in einer Lerntastatur eingetastet, und dies wird für verschiedene Eingangsmuster so lange wiederholt, bis die Schaltung sofort mit dem jeweils richtigen Ausgangsmuster antwortet, also gelernt hat. Ist dies geschehen, dann wird auf Kannbetrieb umgeschaltet. Aus einem unter dem Titel »Die Lernmatrix« in der Zeitschrift »Kybernetik«, 1/61, S. 36 bis 45, vorveröffentlichten Aufsatz von St ein buch ist es in diesem Zusammenhang bekannt, Magnetkerne als Speicherelemente, in Stufen kleiner als der Sättigung entspricht, stufenweise vorzumagnetisieren. Das geschieht in der Lernphase. In der Kannphase nehmen diese Speicherelemente dann denjenigen von zwei stabilen Magnetisierungszuständen ein, der der so stufenweise erzielten Vormagnetisierung am nächsten liegt.

Aufgabe der Erfindung ist es, eine anpassungsfähige Schaltung der eingangs genannten Art so auszugestalten, daß die Anpassung möglichst schnell erfolgt.

Die Erfindung ist dadurch gekennzeichnet, daß die Speicher solche mit mehr als einer stabilen und abfragbaren Schaltstufe an beiden Seiten eines stabilen und abfragbaren Neutralzustandes sind und daß ein für sich ein- und ausschaltbarer Simulator vorgesehen ist, der eingeschaltet für die Vorbereitungstreiber

Anpassungsfähige elektrische Schaltung

Anmelder:

International Business Machines Corporation,
Armonk,N.Y. (V.St.A.)

Vertreter:

Dr. H. K. Hach, Patentanwalt,

6950 Mosbach, Hirschstr. 4

Als Erfinder benannt:

Genung Leland Clapper, Vestal, N. Y. (V. St. A.)

Beanspruchte Priorität:
V. St. ν. Amerika vom 23. Dezember 1963
(332 528)

as neutrale Ausgänge der jeweils zugehörigen Symmetrieentscheidungseinheit simuliert und die realen Ausgänge unterdrückt.

Wenn man bei Schaltungen, von denen die Erfindung ausgeht, im Lernbetrieb die Anpassung an ein bestimmtes Eingangsmuster erzielt hat und die Anpassung an das nächste Eingangsmuster vornimmt usf. für alle möglichen Eingangsmuster, dann wird die bereits erzielte Anpassung für einige Eingangsmuster wieder zerstört. Man wiederholt dann den Lernbetrieb so lange, bis alle Eingangsmuster angepaßt sind. Je mehr Wiederholungen man dazu braucht, um so länger dauert der Lernvorgang. Die Anpassung der Schaltung an ein einziges bestimmtes Eingangsmuster ist auf viele verschiedene Weisen möglich. Je weiter man aber eine einmal erzielte Anpassung ausprägt, um so größer ist die Wahrscheinlichkeit, daß diese eine Anpassung über die nachfolgenden Anpassungsvorgänge erhalten bleibt, wenn auch vielleicht nicht in der ursprünglichen Ausprägung. Unter stark ausgeprägt soll dabei ein Anpassungszustand verstanden werden, der durch entgegengerichtete Umstellungen nicht so leicht verlorengeht wie ein weniger stark ausgeprägter. Die Erfindung schafft die Möglichkeit, Anpassungszustände stärker auszuprägen, um sie dadurch während der nachfolgenden Lernzyklen möglichst aufrechtzuerhalten, so daß der ganze Lernvorgang

809 590/199

3 4

abgekürzt werden kann. Diese stärkere Ausprägung einheiten in einer Speichergruppe ist genauso groß wird durch die in gekennzeichneter Weise mehrfach wie die Anzahl der Ausgangsleitungen des Kodestabilen Schaltelemente in Verbindung mit dem Simu- Umsetzers zur Speichergruppe. Beispielsweise enthält lator möglich. Ein bestimmtes Ausgangssignal einer die erste Speichergruppe AMl bis AM35 die Spei-Symmetrieentscheidungseinheit ist um so ausgepräg- 5 chereinheiten AMl durchgehend bis AM 35. Zwiter, je mehr Schaltstufen der zugehörigen Speicher- sehen den beiden gezeichneten Speichergruppen lieelemente ihn bestimmen. Die dazu maximal heran- gen zwei Speichergruppen für die zweite und dritte ziehbare Anzahl von Schaltstufen wird bei gleich- Stelle des binären Ausgangswertes, die nicht gezeichbleibender Anzahl vorgesehener Speicherelemente net sind. Die letzte Speichergruppe AM 106 bis durch die Verwendung vielfach stabiler Speicher- io AM 140, die in Fig. 1 eingetragen ist, ist für binäre elemente entsprechend vervielfacht. Mit zunehmender Ausgaben der vierten Stelle bestimmt und weist die Anpassung, also fortschreitender Lernphase verringert anpassungsfähigen Speichereinheiten AM106 durchsich die Zahl der möglichen Anpassungen für ein gehend bis AM 140 auf. Die Ausbildung der Speicherbestimmtes Eingangsmuster. Dies hat zur Folge, daß einheiten innerhalb der Speichergruppe wird weiter man vor allem bei Beginn der Lernphase zwischen 15 unten näher beschrieben.

mehr oder weniger stark ausgeprägten Anpassungen Die Ausgangssignale jeder adaptiven Speicherwählen kann. Einer zunehmenden Ausprägung der einheiten werden einem Satz von gemeinsamen AusAnpassung wirkt aber die Rückkopplung vom Aus- gangsleitungen zugeführt, die der betreffenden gang der Symmetrieentscheidungseinheiten auf den Speichergruppe zugeordnet sind, z. B. den der ersten zugehörigen Vorbereitungstreiber entgegen. Diesem ao Speichergruppe zugeordneten Ausgangsleitungen 1 Wl Umstand trägt der nach der Erfindung vorgesehene und IM) und den der letzten Speichergruppe zuSimulator Rechnung, der diese bei Beginn der Lern* geordneten Ausgangsleitungen 8 Wl und 8WO. Die phase nachteilige, am Ende der Lemphase jedoch Spannungen auf diesen Ausgangsleitungen sind je nötige Wirkung zu unterdrücken gestattet, so daß nach dem Schaltzustand der durch Eingangsimpulse man, um die Ausprägung im Beginn der Lemphase 35 erregten Speichereinheiten in den Speichergruppen, im Interesse einer Abkürzung des gesamten Lern- an die sie angeschlossen sind, entweder gleich oder betriebes zu vergrößern, die Wirkung der Ausgänge unterschiedlich. Der Zustand der adaptiven Speicherder Symmetrieentscheidungseinheiten auf die Vor- einheiten äußert sich also in den Spannungen auf bereitungstreiber durch den Simulator in dem Sinne den Ausgangsleitungen, wenn ein Eingangsmuster ersetzen kann, daß die Vorbereitungstreiber von 30 zugeführt wird. Änderungen in den Schaltungsparaeventuell bereits vorzeichengleich konditionierten meiern und den Umgebungsbedingungen, bei Netz-Ausgängen der Symmetrieentscheidungseinheiten im Schwankungen usw. ändern die Ausgangssignale Beginn der Lemphase nicht gesperrt werden können. natürlich gemeinsam, so daß ihr gegenseitiges Ver« Die Erfindung wird an Hand der Zeichnung näher hältnis doch aufrechterhalten bleibt, wodurch viele erläutert. In der Zeichnung zeigt 35 der in den bekannten Systemen mit nur einem

Fig. 1 in vereinfachter Darstellung im Block- Schwellwert vorhandenen schädlichen Einflüsse beschaltbild eine Prinzipschaltung eines Ausführungs- seitigt werden. Die Ausgangssignale auf den gemeinbeispiels und samen Ausgangsleitungen werden je einer Symmetrie-

Fig. 2a, 2b und 2c, die in der Reihenfolge der entscheidungseinheit für jede Speichergruppe, z. B, Buchstaben nebeneinandergelegt werden müssen, die 40 den Einheiten BDUl und BDUS, zugeleitet. Bei Schaltung dieses Ausführungsbeispiels mit weiteren diesen Symmetrieentscheidungseinheiten handelt es Einzelheiten. sich um empfindliche Spannungsvergleichsvorrichtun-

Nach Fig. 1 werden Eingangssignale aus einer gen, die den Zustand der Spannung auf den zu ihnen Eingangsmatrix/M abgeleitet, Die Eingangsmatrix/M führenden gemeinsamen Ausgangsleitungen überkann beispielsweise fünfzehn Elemente aufweisen, die 45 wachen und Ausgangssignale erzeugen, die die Symbeispielsweise in drei Spalten zu je fünf Elementen metrie oder die Unsymmetrie der Spannungen auf angeordnet sind. Von den fünfzehn Elementen gehen diesen Leitungen mit einem Vorzeichen darstellen, fünfzehn Ausgangsleitungen /Ml, IM2 bis IMlS aus, Wenn z. B, auf der Ausgangsleitung 1 WO eine etwas die mit entsprechenden Signalen beaufschlagt sind, höhere Spannung liegt als auf der Ausgangsleitung wenn das zugehörige Element der Matrix aktiviert 50 IiFl, sendet die Symmetrieentscheidungseinheit ein ist. Diese Ausgangsleitungen sind Eingangsleitungen Ausgangssignal zu der mit der Anzeigenlampe 1X0 eines Kodeumsetzers ME₁ der im einzelnen weiter verbundenen Ausgangsklemme, welches anzeigt, daß unten beschrieben wird. In diesem Kodeumsetzer MjB für das Ausgangssignal der ersten Speichergruppe der werden aus den verschiedenen Kombinationen von NULL-Zustand besteht. Wenn dagegen auf Aus-Eingangssignalen Ausgangssignale abgeleitet. Die 55 gangsleitung 1 Wl eine höhere Spannung liegt als auf Ausgangsleitungen des Kodeumsetzers sind mit Num- der Ausgangsleitung 1 WO, leuchtet die Anzeigelampe mern bezeichnet, von denen drei, nämlich MXOl, IKl auf. Falls diese Spannungen innerhalb der ToIe- MX 02 und MX47, in Fig. 1 eingetragen sind. Die ranzgrenzen der Symmetrieentscheidungseinheit gleich Ausgangssignale gelangen parallel als duale kontra- oder fast gleich sind, liegen Ausgangssignale an beidiktorische Eingänge an eine Vielzahl von Speicher- 60 den Ausgängen der Symmetrieentscheidungseinheit, gruppen mit anpassungsfähigen Speichereinheiten, und daher leuchten dann beide Anzeigelampen IK0 Von diesen Speichergruppen sind in Fig. 1 zwei, und 1X1 auf. Die Ausgangsleitungen IWl und ITFO nämlich die Speichergruppen ^4Μ1 bis AM 35 sowie können zu zusätzlichen Einheiten (nicht gezeigt) füh- AM106 bis AM140, eingetragen. Die restlichen ren, z.B.zuDekodier-undAuswertevörrichtungen, die Speichergruppen sind in gleicher Weise wie die ge» 65 die aus dem adaptiven Speichersystem übertragenen zeichneten geschaltet, Für jede anzuzeigende duale Informationen auswerten. Da die Verwendung der Ausgabebedingung ist eine solche Speichergruppe vor- von dem System gespeicherten Informationen ohne gesehen. Die Anzahl der anpassungsfähigen Speicher- Zusammenhang mit dem Aufbau und der Wirkungs-

weise des Systems selbst ist, sind diese zusätzlichen Einzelheiten gezeigt worden.

Mit Ti? ist eine Belehrungsschaltung bezeichnet, von der zur Vorbereitung der Einstellung der Speichereinheiten Signale normal und invers über UND-Schaltungen und Vorbereitungstreiber CD an die Speichereinheiten gelangen. Diese UND-Schaltungen sind in der Zeichnung mit »&« bezeichnet.

Zusätzlich dazu werden die UND-Schaltungen mit Eingangssignalen von der zugehörigen Symmetrieentscheidungseinheit BDU und von einer Vorbereitungskippstufe CKT beaufschlagt. Die Vorbereitungskippstufe CKT dient dazu, die Vorbereitungstreiber CD zu aktivieren, wenn dies erforderlich ist. Bei Betrieb werden die Lerntastatureingaben entsprechend dem auf Grund eines vorliegenden Eingangssignals gewünschten Ausgangssignalen eingestellt. Falls das Ausgangssignal der Symmetrieentscheidungseinheit nicht den gewünschten Wert hat, wird die Ausgangsleitung der Symmetrieentscheidungseinheit mit den Eingängen der Belehrungsschaltung und der Vorbereitungskippstufe CKT kombiniert. Über die Vorbereitungstreiber, die alle Speichereinheiten der zugeordneten Speichergruppe antreiben, werden dann die Speichereinheiten, die mit Eingangssignalen beaufschlagt sind, in ihren Gewichten, soweit nötig, angehoben oder abgesenkt, d. h. also in ihrem Zustand stufenweise nach links oder rechts verschoben.

Mit FCSW ist ein Simulatorschalter bezeichnet, der es gestattet, die Ausgänge aller Symmetrieentscheidungseinheiten, die normalerweise über je eine Diode zur Entkopplung und einen gemeinsamen Widerstand an einem 12-Volt-Potential liegen, an Massenpotential zu legen. Schließt man den Simulatorschalter FCSW, der mit den Dioden zusammen den Simulator bildet, dann wird für die Anzeigen der Symmetrieentscheidungseinheiten der Neutralzustand vorgetäuscht bzw. simuliert. In diesem Neutralzustand brennen die Lampen IiCO und IKl und die jeweils angeschlossenen Eingänge der UND-Kreise (z. B. des UND-Kreises 73 für die Ausgangsleitung an der Lampe IKl) sind geöffnet, so daß die Funktion der Vorbereitungstreiber (hier also z.B. CD73) durch Schließen des Simulatorschalters FCSW vom jeweiligen Schaltzustand der zugehörigen Symmetrieentscheidungseinheit BDU unabhängig wird, um, wie eingangs dargelegt, die Lernphase im Beginn der Lernphase abzukürzen. Die Funktion des Simulators wird weiter unten an Hand der F i g. 2 noch etwas eingehender erläutert.

F i g. 2 a, 2 b und 2 c bilden zusammen eine genauere Darstellung. Es wird davon ausgegangen, daß die Eingangssignale für das System von mehreren Eingangselementen 11, /2.../15 geliefert werden, die eine Eingangsmatrix IM bilden. Dargestellt ist beispielsweise eine 3 · 5-Matrix, d. h., es sind fünf Zeilen zu je drei Elementen vorhanden. Es können jedoch beliebig viele Zeilen und Spalten verwendet werden. Diese Eingangselemente können z. B. in einer Matrix angeordnete Fotozellen sein, die ein darauf projiziertes Muster feststellen. Die Ausgangssignale der Eingangselemente/l bis /15 werden als Eingangssignale zu Verriegelungs- oder Kippstufenspeicherschaltungen Ll bis L15 übertragen, von denen nur sieben Einheiten dargestellt sind. Diese Verriegelungsschaltungen sind von bekannter Bauart und so angeordnet, daß ein von dem zugeordneten Eingangselement in der Eingangsmatrix zugeführtes Eingangssignal die Verriegelungsschaltung in den »EINS«-Zustand bringt. Im »EINS«-Zustand bleibt die Verriegelungsschaltung, bis die Rückstelltaste ILRST gedrückt wird, wodurch sie in den AUS-Zustand rückgestellt werden. Die Eingangsverriegelungsschaltungen Ll bis L15 dienen daher als Eingangsspeicher, die Eingangsinformationen an die nachgeschaltete Schaltung weiterleiten.
Zu jeder Verriegelungsschaltung L1 bis L15 gehört ein Doppelinverter S, 7, 9, 11, 13. Es sind nur sechs von den insgesamt fünfzehn in der Anordnung vorhandenen Doppelinvertern dargestellt. Jeder von ihnen besitzt zwei Ausgangsleitungen für ein normales und ein invertiertes Ausgangssignal. Die Ausgangsleitungen des Doppelinverters 5 sind mit den Bezugsziffern (1) und (I) bezeichnet, d. h., eine von ihnen hat den Wert 1 und die andere den Wert T. Wenn dem Doppelinverter kein Signal aus der zugeordneten Verriegelungsschaltung zugeführt wird, wird die negative Ausgangsleitung erregt, und bei Zuführung eines Signals aus der Verriegelungsschaltung wird die positive Ausgangsleitung erregt. Die übrigen Inverter (7 ... 13) arbeiten entsprechend. Nach dem binären Codiersystem gehören zu den

³S ersten drei Invertern 5, 7 und 9 die Ausgangsleitungen 1, 2 und 4 und die zugehörigen negativen Ausgangsleitungen. Dies entspricht der binären Bewertung für die erste Zeile der Eingangsmatrix IM; die übrigen Ausgangsleitungen der Doppelinverter sind gemäß der folgenden Tabelle entsprechend angeordnet:

Tabelle I

Eingangsmatrix IM	Binäre Bewertung
Element	Ausgang von Dl
1	01 -OT
2	02-02
3	04-Ö?
4	H-TT
5	12-T2
6	14-T?
7	21-2T
8	22-22
9	24-2?
10	31-3T
11	32-32
12	34-3?
13	41-41
14	42-?2
15	44-??

Die Doppelinverter liefern Ausgangssignale, die in mehreren UND-Schaltungen verknüpft werden, so daß im vorliegenden Falle sieben Eingangssignale für jede aus drei Elementen bestehende Matrixzeile entstehen. Da jede Zeile der Matrix in gleicher Weise erweitert ist, wird hier nur die genaue Anordnung für die Erweiterung der ersten Zeile berücksichtigt.

So Es sind sieben UND-Schaltungen 20 bis 26 vorgesehen, die jede drei Eingänge sowie einen einzigen Ausgang haben, der nur dann erregt wird, wenn jedem der drei Eingänge der betreffenden UND-Schaltung ein Signal zugeführt wird. Diese UND-Schaltungen sind so geschaltet, daß sie alle möglichen Kombinationen von Ausgangssignalen der Doppelinverter 5, 7 und 9 mit Ausnahme der NULL-Kombinationen erzeugen, d. h. mit Ausnahme der Korn-

bination, die vorliegt, wenn alle negativen Ausgangsleitungen der drei Inverter erregt sind. Dies ist ein Zustand, bei dem keiner der Eingänge/1 bis /3 in der Eingangsmatrix IM erregt worden ist. So erzeugt z. B. eine UND-Schaltung 20 ein Ausgangssignal, wenn eine Eingangskombination vorgelegen hat, die einen Zustand »1 und 2 und 4"« für die erste Zeile (Vorziffer »0«) darstellt. Das bedeutet das Vorliegen eines Eingangssignals am ersten Element der ersten

Für jede Kombination der Einstellung der aktiven Elemente in jeder Zeile der Eingangsmatrix IM wird ein einziger transformierter Ausgangsimpuls erzeugt. Es sind also für Eingangszeichen, die Elemente in 5 fünf Zeilen der Eingangsmatrix aufweisen, jeweils fünf von fünfunddreißig Ausgangsleitungen erregt.

Die fünfunddreißig Ausgangsleitungen des Kodeumsetzers MjB sind parallel an jede Gruppe der adaptiven Speichereinheiten angeschlossen. Jede dieser

Beziehung zwischen den übrigen UND-Schaltungen in der Erweiterung für die erste Zeile der Eingangsmatrix ist nachstehend in Tabellenform angegeben:

Tabelle II

Eingänge von den	Ausgangssignale der
Doppelinvertern DI	Emitterfolgestufen EF
01-Ü2-Ü4"	MXOl
0T-02-Ü4"	MX 02
01-02-M	MX 03
0T-Ü2-04	MX04
01-02-04	MXOS
UI-02-04	MX 06
01-02-04	MX07

Zeile und das Fehlen von Eingangssignalen am zwei- 10 Gruppen umfaßt fünfunddreißig Einheiten entspreten und am dritten Element der ersten Zeile. Die chend den fünfunddreißig Matrixerweiterungsleitungen. Die Zahl der Gruppen wird bestimmt durch die Stellenzahl der binären Ausgangssignale. Im vorliegenden Fall wird angenommen, daß vier Gruppen 15 von je fünfunddreißig Speichereinheiten benutzt werden, um binäre Ausgangssignale zu erzeugen, die in binärer Schreibweise, nämlich 8, 4, 2, 1 einen Gesamtausgang liefern können, der dezimal zwischen null und fünfzehn liegt. Es sind also insgesamt 20 hundertvierzig adaptive Speichereinheiten vorhanden, von denen nur eine im einzelnen beschrieben wird, da die anderen genauso aufgebaut sind.

Die Speichereinheit ^4Ml enthält zwei PNP-TransistorenZl und Z 2, mehrere Dioden Dl bis DlO sowie Widerstände und Kondensatoren. Die Speichereinheit hat einen neutralen Zustand und zwei einstellbare Zustände zu beiden Seiten des neutralen Zustandes, also insgesamt fünf stabile Zustände, die auch abfragbar sind und bei Abfrage erhalten bleiben

Die Ausgangssignale der UND-Schaltungen 20 bis _{30 können}_ _{In jede} Speichereinheit mündet eine Erreger-26 werden über geeignete Emitterfolgestufen EF bis eingangsleitung (z. B. MZOl für AMl), die von dem 36 geleitet, denen em geeignetes Torsignal zugeführt Kodeumsetzer ME gespeist wird. Alle anderen Auswird, das allen Emitterfolgestufen gemeinsam und m _gang_sleitungen des Kodeumsetzers sind an die adapder dargestellten Weise geerdet ist In dem System _tiven Speichereinheiten einer jeden Speichergruppe smd fünfunddreißig dieser Emitterfolgestufen EF vor- _{35 angeschlosseri}. Der Kodeumsetzer liefert vorbereitende Impulse an die adaptiven Speichereinheiten, um sie aus dem einen Zustand in einen anderen zu bringen, und steuert außerdem die Weiterleitung der bewerteten Ausgangssignale zu den Ausgangsleitunzeichnung folgt, die erstens die Zeile und zweitens _{40 gen}_ _Der Hauptteil der Schaltung ist eine Kippstufe die binäre Zahlenbezeichnung für die betreffende _{mit fünf stabilen} Zuständen, bei der es sich im Leitung darstellt, wie es die vorstehende Tabelle _wesentlichen um eine Eccles-Jordan-Schaltung hanzeigt. Es smd nur drei Beispiele fur diese Ausgange _{deltj die durch die} Verwendung der Diodenpaare gezeigt, nämlich MZOl, MZ02 und MX47, bei _{D1> D2;} £>5, D6; Dl, D% drei weitere stabile Zudenen es sich um den binären EINS-Ausgang aus _{45 stande er}häit

der NULL- oder obersten Zeile der Matrix, den bi- _{Wem der}" Schaltung Strom zugeführt wird oder

nach einer Rückstellung, die durch die Betätigung der Rückstelltaste AMRST ausgelöst wird, bewirken , . _ _Λ die Dioden D1 und D 2, die in den Emitterschaltun-

Zeilen sind laufend von oben nach unten mit 0, 1, _{5o der TransistorenZ1 und Z2} über Kreuz ge-2, 3, 4 numeriert. Die Beziehung zwischen den Aus- _{schaltet sindj dne stabi]e neutrale Lage der Kipp}.

stufe. Zu diesem Zeitpunkt fließt in den Transistoren Zl und Z 2 der gleiche Kollektorstrom, und es stellt sich an den Kollektoren dasselbe vorherbestimmte

gesehen, und zwar jeweils für jeden der möglichen Matrixerweiterungsausgänge des Kodeumsetzers ME. Die Ausgänge der Emitterfolgestufen sind bezeichnet mit dem Bezugszeichen MX, auf das eine Kodekenn-

nären ZWEI-Ausgang aus der NULL-Zeile der Matrix bzw. den binären SIEBEN-Ausgang aus der vierten oder untersten Zeile der Matrix handelt. Die

2, 3, 4 nmer g

gangssignalen aller der verschiedenen Elemente einer Zeile der Matrix und allen Ausgangsleitungen der Emitterfolgeschaltungen des Kodeumsetzers für die

^u * ■ · Ί Ί Ύ Τ ^T^ 1 44 UJL^^XJL CXX JL ^X%^XJL *X Sk V^ JL JL *^ Αϊ* ^ V^JL νΙΛ VJr tU LJ \SX. ImS \s T \*J J* XXV^X \^\^υ VJL XXXXX JL vV

betreffende Zeile ist in der nachstehenden Tabelle _{55 Potentialj z B} __4Volt, ein. Auch die Emitter der

dargestellt.

Tabelle	ΠΙ	Ausgänge MX
Element der Eingangsmatrix IM		MXOl
Il		MX 02
12		MX 04
/3		MX 03
11, 12		MXOS
/I3 13		MX06
12, 13		MXOl
11, 12, 13

Transistoren Zl und Z 2 liegen auf gleichem Potential, und die Abgriffe an den Emitterwiderständen weisen ein höheres Potential auf. Aus diesem Grunde sind die an den Verbindungspunkten der Widerstände angeschlossenen Dioden D 2 bzw. D1 in Sperrichtung vorgespannt. Die Emitterimpedanzen sind deshalb nicht parallel geschaltet, und da die Emitterimpedanz größer ist als die Kollektorimpedanz, ist die effektive Verstärkung jeder Stufe, d. h. jeder Seite der Kippstufe, kleiner als Eins. Die Schaltung ist also an diesem Punkt stabil, und die den symmetrischen Ausgangsleitungen der Einheit beigegebene Bewertung wird als Neutralzustand angesehen, da in den

9 10

Widerständen R 5 und R 6, die an die gemeinsamen schoben, während der Transistor Xl sich seinem Ausgangsleitungen IPFO und IPFl für alle Speicher- Sättigungszustand nähert. Das Speicherelement^4Ml einheiten der ersten Speichergruppe angeschlossen wird dadurch in einem Schaltzustand stabilisiert, bei sind, der gleiche Strom fließt. dem die Kollektorspannung am Transistor Xl un-Ein vorbereitender Impuls auf der gemeinsamen 5 gefähr — 1 und die Kollektorspannung am Transistor Vorbereitungsleitung ICO für die erste Gruppe, der Z2 ungefähr —10 beträgt. Dieser Betriebszustand zusammen mit einem Eingangssignal auf Leitung wird mit +2 bezeichnet. Die Speichereinheit ^tMl MZOl zugeführt wird, bewirkt, daß der Basis des kann also insgesamt fünf stabile Zustände annehmen Transistors Xl über den Kondensator β 1 und die und stufenweise durch konditionierende Impulse auf Diode D3 ein positiver Einschaltimpuls zugeführt io der entsprechenden Leitung ICO bzw. ICl, wähwird. Dadurch wird der Kollektorstrom von Xl ver- rend gleichzeitig ein Eingangssignal auf der Leitung ringert und bewirkt, daß die Kollektorspannung be- MZOl vorhanden ist, geändert werden. Diese konginnt, auf einen negativen Wert, z. B. —12 Volt, ab- ditionierenden Impulse werden einheitlich auf alle zufallen. Gleichzeitig beginnt der Emitter des Tran- Speichereinheiten der betreffenden Gruppe gegeben, sistorsZl auf +6VoIt anzusteigen, und die Diode 15 und zwar mittels Schaltungen, die weiter unten be- Dl wird leitend. Wegen des größeren Stroms im schrieben werden. Dabei sprechen dann immer nur Transistor Z2 steigt die Kollektorspannung an, bis diejenigen Speichereinheiten, die von Eingangsimpulsie gleich der Spannung am Spannungsteilerabgriff sen aus dem Kodeumsetzer aktiviert sind, auf die in der Impedanz vom Kollektor des Transistors Zl Konditionierungsimpulse an. Es sei ausdrücklich darzur Basis von Z 2 ist, und zu diesem Zeitpunkt sind 20 auf hingewiesen, daß diejenigen Speichereinheiten, die Dioden D 7 und D 8 gleich stark leitend. Wenn bei denen kein Eingangssignal aus dem Kodeumsetzer nun beide Dioden D 7 und D 8 leitend sind, entsteht vorliegt, ihren jeweiligen Betriebszustand durch einen ein umgekehrter Rückkopplungspfad niedriger Im- währenddessen aufgeprägten Konditionierungsimpuls pedanz vom Kollektor zur Basis des Transistors Z 2, nicht ändern können. Auch können sich in einem wodurch die Kippstufe einen ersten stabilen Zustand as solchen Fall die Spannungen auf den Ausgangsleitunauf der einen — negativ benannten — Seite des neu- gen der betreffenden Speichergruppe nicht ändern, tralen Zustandes einnimmt, bei dem die Spannung Die Speichereinheiten, die sich in ihrem neutralen z. B. —6 Volt am Kollektor des Transistors Zl und Betriebszustand befinden, können, auch während ein

— 3 Volt am Kollektor des Transistors Z 2 betragen Eingangssignal aus dem Kodeumsetzer ME vorliegt, kann, so daß zwischen ihnen also eine Differenz von 30 keine Bewertung auf den Ausgangsleitungen IWO,

— 3 Volt besteht. Dies kann als Zustand mit der Be- IWl... erfahren, weil die Stromanteile in beiden Wertung von — 1 bezeichnet werden. Dieser Zustand Ausgangsleitungen, die von einem solchen Speicherwird auf den Ausgangsleitungen angezeigt, weil dei element herrühren, gleiche Größe haben und demzur Ausgangsleitung IWO fließende Strom nun grö- entsprechend die Differenz zwischen der Spannung ßer ist als der zur Ausgangsleitung 1 Wl fließende 35 auf diesen Ausgangsleitungen nicht beeinflussen Strom, da der Kollektor des Transistors Z 2 positiver können.

ist als der Kollektor des Transistors Zl. Wenn der Die Spannungsdifferenz zwischen den Ausgangs-Leitung ICO in Gegenwart eines Eingangsimpulses leitungen der Speichergruppen, also z.B. zwischen ein weiterer Impuls zugeführt würde, würde der den Ausgangsleitungen IPFl und IWO, wird in Strom in Zl weiter reduziert werden. Der Kollektor 40 Symmetrieentscheidungseinheiten BDU (im Beispiel des Transistors Zl würde auf seinen niedrigsten BDUl) ermittelt, von denen je eine für jede Speicher-Pegel, z. B. —10 Volt, abfallen, während der Tran- gruppe vorgesehen ist. Im vorliegenden Beispiel sind, sistorZl sich dem Abschaltwert und Z 2 sich dem da vier Speichergruppen entsprechend den binären Sättigungswert nähern, so daß dessen Kollektorspan- Stellen l.,2.,4. und 8. Ordnung vorgesehen sind, auch nung z.B. auf — 1 Volt ansteigt. Die Kippstufe ist 45 vier Symmetrieentscheidungseinheiten vorgesehen, jetzt in einem zweiten stabilen Zustand auf der nega- von denen in der Zeichnung jedoch nur zwei, die tiven Seite des neutralen Zustandes. Dieser Zustand Symmetrieentscheidungseinheit BDUl und BDU8, erhält die Bewertung —2, und der der LeitungIWO dargestellt sind. Diese Symmetrieentscheidungseinzugeführte Strom hat einen Maximalwert von —2 heiten sind unter sich gleichartig ausgebildet, und es Einheiten. 50 wird daher im folgenden nur der Aufbau der Symme-Während auf der Leitung MX01 ein Signal vor- trieentscheidungseinheit BDUl im einzelnen beliegt, kann der Zustand des Speicherelementes AMl schrieben.

durch Impulse auf der Eingangsleitung ICl in posi- Zu Beginn einer Lernphase befinden sich alle tiver Richtung geändert werden, und zwar durch Speichereinheiten im Neutralzustand, und die Eineinen ersten Impuls vom Zustand —2 in den Zu- 55 gänge der Symmetrieentscheidungseinheiten BD U, also stand — 1 und durch einen weiteren Impuls auf der die Ausgangsleitungen IPFO, IPFl usw., sind alle Leitung ICl in den Neutralzustand. Durch einen gleich, und überall liegt eine Antwort des Inhalts dritten Impuls wird das Diodenpaar D 5 und D 6 »unbekannt« vor, ein Zustand, der als neutraler Zuaktiviert, und das Speicherelement wird umgeschaltet, stand für die Symmetrieentscheidungseinheiten angewobei der Kollektor des Transistors Zl eine Span- 60 sehen werden kann. In diesem neutralen Zustand nung von etwa —3 Volt und der Kollektor des Tran- sind sämtliche Ausgangsleitungen sämtlicher SymmesistorsZ2 eine Spannung von etwa -6VoIt an- trieentscheidungseinheiten BDU hochgetastet; die nimmt. Die Differenz dieser beiden Spannungen an Lampen IjKO, IKl usw. also eingeschaltet und die den Kollektoren der Transistoren Zl und Z 2 beträgt an diese Ausgangsleitungen angeschlossenen Eindann +3 Volt. Dieser Betriebszustand ist der erste 65 gänge der UND-Kreise (z.B.73) aufgetastet. Dieser auf der positiven Seite des Neutralzustandes und wird neutrale Zustand der Symmetrieentscheidungseinheials +1 bezeichnet. Durch einen vierten Impuls wird ten gestattet also auch bei geöffnetem Simulatorder Transistor Z2 gegen seinen Sperrzustand ver- schalter F5CPF eine Umschaltung der Speicherelemente

11 12

in beiden Richtungen. In der Kannphase summieren punkt innerhalb des unempfindlichen Bereiches zu sich die Speichergewichte, ausgedrückt durch die zentrieren. In einer Speichergruppe mit fünfund-Spannungen auf den Ausgangsleitungen IWO, dreißig Speichereinheiten soll die minimale Differenz 1 Wl. . ., auf, und es erfolgt eine erfahrene oder er- für eine Gewichtseinheit einen verhältnismäßig gerinlernte Antwort für ein spezielles Eingangsmuster. 5 gen Spannungsbetrag, z. B. 0,1 Volt, ausmachen. Der Einer solchen erlernten Antwort liegt kein fester Unempfindlichkeitsbereich kann dann 0,05 Volt nach Schwellwert zugrunde, es wird vielmehr ein Span- beiden Seiten des Nullpunktes umfassen, nungsvergleich angestellt auf den Ausgangsleitungen Durch eine Vorbereitungstaste CK wird eine IW 0, IWl..., so daß die Schaltung von äußeren Vorbereitungskippschaltung CKT in der Lernphase Spannungsschwankungen weitgehend unabhängig io eingeschaltet, deren Ausgangsimpulse bei geöffnetem funktioniert. Die Ausgangsleitungen (ζ. B. 1 WO oder Schalter FCSW mit dem Ausgangssignal aus der ITFl) mit der höchsten oder am meisten positiven zugehörigen Symmetrieentscheidungseinheit und Spannung von den zwei Ausgangsleitungen, die in Übungsimpulsen aus der Lerntastatur TR vereinigt, eine Symmetrieentscheidungseinheit BDU führen, be- als Eingang an entsprechende logische UND-Kreise stimmt das Ausgangssignal der zugehörigen Symme- 15 gelangt, von denen wiederum ein Signal an den jetrieentscheidungseinheit. Zu diesem Zweck weist jede weils nachgeschalteten Vorbereitungstreiber CD ab-Symmetrieentscheidungseinheit BDU eine empfind- gegeben wird, der seinerseits bedingende Impulse an liehe Spannungsdiskriminatorschaltung mit dem jede der Speichereinheiten der zugehörigen Speicheremittergekoppelten Transistorenpaar X 3 und X 4 auf. gruppe liefert. Da alle diese Kreise gleichartig aus-Zu diesem Transistorenpaar X 3 und X4 gehört ein 20 gebildet sind, wird nur einer beschrieben. Die VorTransistor X 5, der als konstante Stromquelle dient und bereitungstaste CK ist federbelastet und schaltet in dadurch die Empfindlichkeit der Anordnung erhöht. ihrem Normalzustand eine Tastenschaltung CKT mit Es sei zunächst angenommen, daß in der Matrix den beiden Transistoren X 8 und X 9 in einen von keine Eingabecharakteristik vorliegt, so daß die zwei möglichen stabilen Zuständen. Wenn die Vorsummierten Ausgangsspannungen überall die glei- 25 bereitungstaste CK betätigt wird, wird die Tastenchen sind. Die Transistoren Z6 und Xl, die an die schaltung CKT in ihren anderen Betriebszustand um-Kollektorkreise der Transistoren X 3 und X 4 ange- geschaltet, und es entsteht ein Ausgangsimpuls, der schlossen sind, leiten dabei auf Grund der gleichen erst abfällt, wenn die Taste CK entlastet wird. Die Stromverhältnisse an den Transistoren X3 und X4. Vorbereitungskippstufe CKT ist in bekannter Weise Der Transistor X 5 limitiert den Gesamtstrom dabei 30 aufgebaut und besteht aus einem Paar von NPN-Tranz. B. auf einen Wert von 3 Milliampere. Dieser Ge- sistorenX8 und X 9, die emittergekoppelt geschaltet samtstrom verteilt sich gleichmäßig auf die Transi- sind. Die Vorspannungen der Transistoren X 8 und stören X3 und X4, so daß jeder im Beispiel 1,5MiIIi- X9 werden durch Betätigung der Vorbereitungstaste ampere leitet. Durch entsprechende Schaltmittel ist CK ausgetauscht. Die Schaltung ist kreuzweise aussichergestellt, daß dabei ein kleinerer Strom in den 35 geführt, so daß die eine Hälfte der Schaltung abge-Basiskreisen der Transistoren X6 und Xl fließt, der schaltet ist, während die andere eingeschaltet ist, und diese in ihren Sättigungszustand bringt. Demzufolge umgekehrt. Der Ausgang der Vorbereitungskippstufe werden bei dem hier betrachteten Fall durch die gelangt über eine gemeinsame Ausgangsleitung CTO Gleichheit der Eingänge an der Symmetrieentschei- an eine Vielzahl von UND-Kreisen, die in der Zeichdungseinheit beide Ausgänge erregt. Die Ausgänge 40 nung mit einem »&«-Zeichen bezeichnet sind und der Symmetrieentscheidungseinheit können an ent- einzeln den einzelnen Speichergruppen zugeordnet sprechende Ausgangsanschlüsse, ζ. B. die Ausgangs- sind. Eine dieser UND-Schaltungen ist in F i g. 2 c klemme 60 und 61, gelegt werden. Außerdem können mit 73 bezeichnet und im einzelnen dargestellt. Diese die Ausgänge durch entsprechende Anzeigelampen, UND-Schaltung weist, wie ersichtlich, eine Vielzahl wie z.B. die Lampe 1KO und IKl, angezeigt wer- 45 von Dioden auf, die über einen Ladewiderstand in den. In dem betrachteten Fall leuchten die beiden üblicherweise an ein Spannungspotential angeschlos-Lampen, da die Transistoren X 6 und X1 beide Strom sen sind. Es müssen also an allen drei Dioden Einführen, gänge vorliegen, damit die Schaltung einen Ausgang Wenn zwischen den LeitungenIWl und IWO erzeugt. Der Ausgang der Schaltung73 gelangt an eine kleine Spannungsdifferenz, wie z.B. 0,05VoIt, 50 den Vorbereitungstreiber CD. Der dem UND-Kreis 73 besteht, dann wird dadurch eine ungleiche Verteilung zugehörige Vorbereitungstreiber CD ist in Fig. 2 b des Stromes zwischen den Transistoren X 3 und X 4 mit 75 bezeichnet und dort im einzelnen dargestellt, verursacht. Falls unter diesen Umständen die Span- Der Vorbereitungstreiber 75 weist ein Transistorennung auf der Leitung IWO größer oder stärker po- paarXlO, XIl auf und ist so geschaltet, daß ein sitiv ist als die auf der Leitung 1 Wl, dann leitet der 55 Eingangsimpuls aus dem UND-Kreis 73 einen AusTransistor X 3 fast den gesamten Strom, wodurch der gangsimpuls des Vorbereitungstreibers CD bzw. 75 Transistor X 6 eingeschaltet wird, während der Tran- auf der zugehörigen Leitung 100 verursacht. Der sistorX7 abgeschaltet wird, da die Basisspannung Vorbereitungstreiber erzeugt dabei hinreichende an diesem Transistor gegen +6 Volt ansteigt. Wenn Schaltenergie, so daß alle Speichereinheiten der zuumgekehrt die Spannung auf der Ausgangsleitung 60 gehörigen Speichergruppe, im Beispiel also fünfund-IWl positiver ist als die auf der Ausgangsleitung dreißig Speichereinheiten, angetrieben werden kön- IWO, dann leiten die TransistorenX4 und Xl, so nen. Die Dauer des Ausgangsimpulses wird durch ein daß dort ein Ausgang »1« entsteht, während der Aus- i?C-Glied zwischen dem Kollektor des Transistors gang»0« abgeschaltet wird. Durch den verstellbaren XIl und der Basis des Transistors XlO gesteuert, Spannungsteiler 63 im Emitterkreis des Transistors 65 derart, daß die Ausgangsimpulse immer gleich lang X 5 wird die Empfindlichkeit der Symmetrieentschei- sind, und zwar unabhängig von der Dauer bzw. dungseinheit reguliert. Außerdem ist ein verstellbarer Länge der Impulse, die von dem UND-Kreis 73 in Widerstand 63 vorgesehen, der dazu dient, den Null- die Vorbereitungstreiber eingespeist werden.

13 14

Der Lernvorgang dieser Schaltung wird durch eine deres Eingabemuster unter Umständen langwierige Vielzahl von Eingabetasten der Lerntastatur TR ge- Korrekturen in der Lernphase erfordert. Für den steuert. Für jede Speichergruppe ist eine solche Ein- Beginn der Lernphase ist jedoch eine tiefe Ausprägabetaste vorgesehen. Diese Eingabetasten sind in gung sinnvoll, weil das einmal erlernte dann besser der üblichen binären Schreibweise mit den Bezeich- 5 haften bleibt. Zu diesem Zweck ist der bereits mehrnungen IT, IT, 4Γ und 8T bezeichnet. Wenn diese fach erwähnte Simulator mit dem Simulatorschalter Eingabetasten geschlossen sind, besteht ein Strom- FCSW nach der Erfindung vorgesehen. Wird dieser kreis von einem —12-Volt-Potential durch Anzeige- Simulatorschalter FCSW geschlossen, dann wird das lampen 1 TK, 2TK, 4TK und 8TK an das Massen- —12-Volt-Potential des Simulators ersetzt durch das potential. Ist eine Eingabetaste offen, dann liegt die io Massenpotential, an dem der SimulatorschalterFCSW entsprechende Leitung, z. B. die Leitung 1TS, über liegt, und sämtliche Ausgangsleitungen sämtlicher die zugehörige Anzeigelampe an dem negativen Po- Symmetrieentscheidungseinheiten werden hochgetatential. Wenn die Eingabetaste geschlossen ist, !euch- stet, und zwar zwangsweise, unabhängig davon, weitet die Lampe auf, und auf der Leitung liegt Massen- chen Schaltzustand die zugehörigen Symmetriepotential. Diese Potentialdifferenz gelangt unmittelbar 15 entscheidungseinheiten imZuge der Lernphase bereits an einen der UND-Kreise, z. B. den UND-Kreis 85, eingenommen haben. Die Folge ist, daß sämtliche und über einen Inverter, wie z.B. den Inverter 87, Lampen IKQ bis 8X1 brennen und sämtliche Einan den anderen UND-Kreis, wie z. B. 73. Der In- gänge der UND-Kreise, z. B. 73, die an die Ausgangsverter 87, der in F i g. 2 c im einzelnen dargestellt ist, leitungen der Symmetrieentscheidungseinheiten angeweist einen PNP-Transistor auf, der so geschaltet ist, 20 schlossen sind, aufgetastet sind. Die Vorbereitungsdaß das Ausgangssignal gegenüber dem Eingaags- treiber werden also unabhängig vom Ausgangssignal signal invers ist. Der verbleibende Eingang an den der zugehörigen Symmetrieentscheidungseinheit ge-UND-Kreisen, also z. B. den UND-Kreisen 73 und 85 tastet ausschließlich über die Impulse der Vorbereifür die erste Speichergruppe, stammt aus den Aus- tungskippschaltung CKT und die der Lerntastatur gangen der Symmetrieentscheidungseinheit, die zu 35 TR. Bei Beginn der Lernphase werden zunächst dieser Speichergruppe gehört. Zum Beispiel gelangen sämtliche Speicherelemente über die Rückstelltaste die Ausgangssignale an der Ausgangsklemme 60 an AMRST in ihren Neutralzustand geschaltet. Außereinen der Eingänge des UND-Kreises 85 und die der dem wird der Schalter FCSW geschlossen, der Simu-Ausgangsklemme 61 an den einen der Eingänge des lator also eingeschaltet. Nun wird ein bestimmtes UND-Kreises 73. Es ist dabei zu beachten, daß der 30 Eingabemuster durch entsprechende Erregung der jeweilige Ausgang der Symmetrieentscheidungsein- betreffenden Elemente der Eingangsmatrix IM in das heit, der den Zustand »1« anzeigt (z. B. Klemme 61), System eingespeist, und an der Lerntastatur wird der so an die Speichereinheiten zurückgeleitet wird, daß für dieses Eingangsmuster gewünschte binäre Auser die Verstellung in Richtung auf »NULL« beein- gang eingetastet. Nun wird die Vorbereitungstaste CK flüssen kann, während der Ausgang (z.B.Klemme60), 35 betätigt. Die Folge ist, daß diejenigen Speichereinder den Zustand »0« anzeigt, über die UND-Schal- heiten, die einen anderen Ausgang als den an der tung 85 und den Vorbereitungstreiber CD bzw. 89 Lerntastatur eingestellten bedingen, entsprechend zurückgekoppelt wird und die Verstellung der Spei- stufenweise umgeschaltet werden, bis die Symmetriechereinheit in positivem Sinne, d. h. in Richtung auf entscheidungseinheiten einen Schaltzustand einnehden»l«-Zustand, beeinflussen kann. Der »!«-Zustand 40 men, der dem angestrebten binären Ausgangssignal wird angezeigt durch die angeschaltete Lampe 1 ΧΙ, entspricht. Diesen Schaltzustand zeigen sie aber also die hochgetastete Klemme 61, und die abge- nicht an, weil der Schalter FCSW noch geschlosschaltete Lampe IiCO, also die niedergetastete sen ist und sämtliche Ausgangsleitungen der Sym-Klemme 60. Hochgetastet sind beide Klemmen bei metrieentscheidungseinheiten sich auf dem Neutralneutralem Ausgangssignal, und in hochgetastetem 45 zustand befinden, die Lampen also sämtlichst ein-Zustand der Klemmen sind die angeschlossenen Ein- geschaltet sind. Nun wird ein zweites Eingabegänge der UND-Schaltung aufgetastet. Im Zustand muster in die Eingangsmatrix IM eingespeist, und »0« sperrt mithin die Klemme 61, die niedergetastet die betreffende binäre Aussage in der Lerntastatur ist, den ihr zugeordneten UND-Kreis 73, und die wird eingetastet und der Vorgang wiederholt. Für Speichergruppe AMl bis AM47 kann jetzt nicht 50 den ganzen Lernvorgang sind einige Durchläufe mehr weiter in Richtung auf das Symmetrieentschei- solcher Übungsvorgänge für sämtliche Eingangsdungseinheit-Ausgangssignal NULL umgeschaltet muster erforderlich. Nachdem ein Teil des Lernoder weitergeschaltet werden; dies jeweils bezogen Vorganges abgelaufen ist, wird der Schalter FCSW auf diejenigen Speichereinheiten, die bei dem be- geöffnet. Der weitere Lernvorgang erfolgt ohne trachteten Vorgang beteiligt sind, und das sind die- 55 Mitwirkung des Simulators, wobei die Stellungen jenigen, die dabei durch Eingangsimpulse auf den der Symmetrieentscheidungseinheiten BDU, die zu-Leitungen MX angesprochen werden. Ist also einmal gehörigen Ausgangsleitungen gegebenenfalls niederder richtige »1 «-Zustand am Ausgang der Symmetrie- tasten und damit die angeschlossenen UND-Kreise, entscheidungseinheit mit Bezug auf ein bestimmtes z. B. 73, sperren mit der bereits beschriebenen Eingangsmuster erzielt, dann kann er nicht weiter 60 Wirkung.

ausgeprägt werden, d. h., es können keine Speicher- Der Lernvorgang wird fortgesetzt bei geöffnetem elemente zusätzlich in Richtung auf diesen »1«-Zu- Simulatorschalter FCSW, bis die Schaltung gelernt stand der Symmetrieentscheidungseinheit weiter- hat und auf ein bestimmtes Eingangsmuster mit dem geschaltet oder umgeschaltet werden, um diesen angestrebten binären Ausgang antwortet. Ist dies erlernten Zustand der betreffenden Speichergruppen 65 geschehen, dann kann die Schaltung im Kannbetrieb tiefer auszuprägen. Dies ist für das Ende der Lern- betrieben werden und auf ein bestimmtes Eingangsphase auch sinnvoll, weil ein tiefausgeprägter Zu- muster mit dem vorbestimmten Ausgangsmuster stand für ein bestimmtes Eingabemuster für ein an- antworten.

Claims (2)

Patentansprüche:

1. Anpassungsfähige elektrische Schaltung, die eine Vielzahl von kontradiktorischen dualen Eingangen als Eingabeinformation in mehrere Speichergruppen mit je einem anpassungsfähigen Speicherelement für jeden der Eingänge einspeist und die betreffenden Speicherelemente in einer Lernphase stufenweise nach Maßgabe der Eingangsinformationen umschaltet, sofern diese über der betreffenden Speichergruppe zugeordnete Vorbereitungstreiber vorzeichengerecht vorbereitet sind und die je einen aus der Stellung der mit Eingabeinformationen beaufschlagten Speicherelemente einer Speichergruppe durch Summierung resultierenden dualen Wert in einer der betreffenden Speichergruppe zugeordneten Symmetrieentscheidungseinheit zur Anzeige bringt und bei der die Vorbereitungstreiber in der Lernphase durch eine Lerntastatur und durch das neutrale und das vorzeichenungleiche Ausgangssignal der zugeordneten Symmetrieentscheidungseinheit einschaltbar sind, dadurch gekennzeichnet, daß die Speicherelemente (AMl) solche mit mehr als einer stabilen und abfragbaren Schaltstufe an beiden Seiten eines stabilen und abfragbaren Neutralzustandes sind und daß ein für sich ein- und ausschaltbarer Simulator (FCSW) vorgesehen ist, der eingeschaltet für die Vorbereitungstreiber (CD) neutrale Ausgänge der jeweils zugehörigen Symmetrieentscheidungseinheit (BDU) simuliert und die realen Ausgänge unterdrückt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß Spannungen der auf einer Seite gelegenen einschaltbaren Schaltstufen der jeweils mit Eingangsinformationen beaufschlagten Speicherelemente (/4Ml) einer Speichergruppe (AMl bis AM 35) einerseits und der auf der anderen Seite gelegenen andererseits jeweils auf einer Leitung (IWO und IWl) additiv gesammelt und in der zugehörigen Symmetrieentscheidungseinheit (BDU) wertmäßig verglichen werden und daß jede Symmetrieentscheidungseinheit (BDU) zwei Ausgangsleitungen aufweist, die bei neutralem Vergleichsergebnis beide einen ersten dualen Schaltzustand einnehmen und von denen bei nicht neutralem Vergleichsergebnis nach Maßgabe des Vorzeichens eine oder die andere den zweiten dualen Schaltzustand einnimmt und daß die im zweiten dualen Schaltzustand befindlichen Aus-•gangsleitungen aller Symmetrieentscheidungseinheiten bei eingeschaltetem Simulator (FCSW) unter Zwischenschaltung von Entkopplungsgliedern (D 14, D15 ...) auf den ersten dualen Schaltzustand gezwungen werden.

In Betracht gezogene Druckschriften:
Steinbuch, Kybernetik, 1/1961, S. 36 bis 45;
NTZ, 7/1958, S. 360ff.;
SEL-Nachrichten, 4/1958, S. 199 bis 208;
electronics, 22. 3. 63, S. 49 bis 53.

Hierzu 2 Blatt Zeichnungen

809 590/199 8.68 © Bundesdruckerei Berlin