DE1271436B - Anpassungsfaehige logische Schaltung - Google Patents
Anpassungsfaehige logische SchaltungInfo
- Publication number
- DE1271436B DE1271436B DEP1271A DE1271436A DE1271436B DE 1271436 B DE1271436 B DE 1271436B DE P1271 A DEP1271 A DE P1271A DE 1271436 A DE1271436 A DE 1271436A DE 1271436 B DE1271436 B DE 1271436B
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- signals
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Neurology (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Character Discrimination (AREA)
- Character Input (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
- Air Conditioning Control Device (AREA)
- Selective Calling Equipment (AREA)
- Complex Calculations (AREA)
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
G06f
Deutsche Kl.: 42 m3 -15/18
Nummer: 1271436
Aktenzeichen: P 12 71 436.2-53
Anmeldetag: 28. Juni 1965
Auslegetag: 27. Juni 1968
Die Erfindung betrifft eine anpassungsfähige logische Schaltung, durch die eine Eingangsinformation
nach einem einstellbaren, von der logischen Schaltung selbsttätig erlernbaren Übertragungsgesetz in eine gewünschte
Ausgangsinformation übertragbar ist durch Speicherung der Eingangsinformation in mehreren
Gruppen multistabiler Speichereinheiten, deren Ausgangsspannungen in aufeinanderfolgenden Tastperioden
geprüft und stufenweise an vorgegebene Werte herangeführt werden.
Anpassungsfähige logische Übertragungsschaltungen sind bekannt. In der Zeitschrift »Proceedings of the
IRE«, Januar 1961, ist in Fig. 12 eine Schaltung dargestellt, bei der für verschiedene Eingangskombinationen
über Codewandler Bauelemente angesteuert werden, die eine Wägung vornehmen. Danach wird
über eine Summierschaltung ein der Eingangskombination zugeordneter Ausgang angesprochen.
In der Zeitschrift »Electronics« vom 22. März 1963, S. 49 bis 53, sind Schaltungsanordnungen mit Magnetkernen
dargestellt, die in ihrem Betrieb proportionsweise umgestellt bzw. eingestellt werden.
Die Schaltung, von der die Erfindung ausgeht, besitzt eine Anzahl von multistabilen Speiebereinheiten,
die zu einer Gruppe zusammengefaßt sind. Die gleiche Eingangsinformation wird hierbei jeweils einem Paar
dieser Speichergruppen zugeführt. Jede multistabile Speichereinheit liefert in Abhängigkeit ihres jeweiligen
Speicherzustandes eine Ausgangsspannung mit einem Spannungswert, der in einer bestimmten Abstufung
entweder in positiver oder in negativer Abweichung von einem Nullwert gelegen ist. Die Ausgangsspannungen
aller Speichereinheiten werden summiert und in einer Vergleichseinrichtung verglichen. Während
einer Tastperiode wird den Speichereinheiten ein sogenanntes Lernsignal zugeführt, durch das die Ausgangsspannungen
der Speichereinheiten korrigiert werden. Diese Korrektur erfolgt entweder in positiver
oder in negativer Richtung in Abhängigkeit davon, ob die Vergleichseinrichtung während des vorhergehenden
Vergleichs der Ausgangsspannungen aller Speichereinheiten einen Positiv-, einen Negativ- oder einen
Nullwert angezeigt hat. Die Korrektur wird durch eine Anzahl von Tastperioden so lange durchgeführt, bis
die Vergleichseinrichtung einen Nullwert anzeigt.
Bei Einrichtungen der vorgeschlagenen Art besteht der Nachteil, daß die Genauigkeit der logischen Übertragungsschaltung,
d. h. die Anzahl der verschiedenen Übertragungsmöglichkeiten, an welche die Schaltung
angepaßt werden kann, abhängig ist von der Anzahl der verwendeten multistabilen Speichereinheiten. Soll
daher die Schaltung an eine große Anzahl verschiedener Anpassungsfähige logische Schaltung
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. R. Busch, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Genung Leland Clapper, Vestal. N.Y. (V. St. A.)
Beanspruchte Priorität:
V. St. ν. Amerika vom 29. Juni 1964 (378 807)
Übertragungsmöglichkeiten angepaßt werden, so ist eine sehr große Anzahl von multistabilen Speicherelementen
notwendig, was für den Bau und die An-Wendung solcher Schaltungen einen großen Aufwand
bedeutet.
Einrichtungen der vorgeschlagenen Art werden gemäß der Erfindung dadurch verbessert, daß die multistabilen
Schaltzustände der Speichereinheiten nichtlineare Abstufungen aufweisen und daß die Tastperioden
an den Speichergruppen in unregelmäßiger Folge auftreten.
Diese Maßnahme hat den Vorteil, daß in einer Speichergruppe weniger Speichereinheiten mit einer
geringeren Anzahl von Schaltzuständen erforderlich sind, um eine große Anzahl von Übertragungsmöglichkeiten
des Systems zu erreichen.
Ein Ausführungsbeispiel der Erfindung wird an Hand der Beschreibung und der Figuren näher erläutert.
Wie aus der in F i g. 1 gezeigten allgemeinen Übersicht hervorgeht, werden die Eingangssignale für das
System von einer Eingangsmatrix IM abgeleitet, die z. B. aus fünfzehn Elementen bestehen kann, welche in
Reihen zu je drei und in Spalten zu je fünf Elementen angeordnet sind und von denen fünfzehn Ausgangsleitungen,
wie z. B. die Leitung IMl, IMl bis IMlZ, ausgehen, auf denen Signale vorliegen, wenn das
jeweils zugeordnete Element in der Eingangsmatrix betätigt ist. Diese Eingangsleitungen sind an die weiter
unten beschriebenen Matrixerweiterungsschaltungen angeschlossen, in denen Ausgangssignale für die verschiedenen
ihnen zugeführten Kombinationen von Eingangssignalen erzeugt werden. Diese erweiterten
oder umgeformten Ausgangssignale sind durch codierte Nummern bezeichnet, von denen drei MXOl, MX02
und ΜΧ4Π lauten. Diese Ausgangssignale werden
809 567/262
3 4
parallel mehreren Gruppen von adaptiven Speicher- an, daß für die Ausgangssignale der ersten Speichereinheiten
zugeführt, von denen F i g. 1 nur zwei zeigt, gruppe der Null-Zustand vorliegt. Wenn dagegen die
während die restlichen ähnlich angeordnet sind. In dem Leitung IWl eine höhe Spannung hat als IWO,
hier gezeigten und beschriebenen System sind je zwei leuchtet die Anzeigelampe IKl auf. Falls die Leitungen
solche Gruppen von adaptiven Speichereinheiten für 5 ausgeglichen oder innerhalb der Toleranz der Ausjeden
darzustellenden Ausgangszustand vorgesehen, gleichsentscheidungseinheit nahezu ausgeglichen sind,
und jede der Gruppen enthält ebenso viele adaptive liegen Ausgangssignale auf beiden Ausgangsleitungen
Speichereinheiten, wie ihr Eingangssignale aus den der Ausgleichsentscheidungseinheit vor, und daher
Matrixerweiterungsschaltungen zugeführt werden. Zum leuchten beide Ausgangsanzeigelampen IKO und IKl
Beispiel enthält die erste Gruppe von adaptiven io auf. Außerdem sind weitere Klemmen darstellungs-Speichereinheiten
die adaptiven Speichereinheiten gemäß vorgesehen, die zu weiteren hier nicht gezeigten
AMlA bis AM35A und die zweite Gruppe der Ein- Einheiten führen können, wozu auch Decodier- und
heiten AMlB bis AM35B. Diese beiden Gruppen sind Auswertevorrichtungen zum Auswerten der aus dem
dem ersten Ausgangszustand zugeordnet, bei dem es adaptiven Speichersystem angelieferten Informationen
sich um eine beliebige gegebene Funktion handeln 15 gehören können. Da die endgültige Verwendung der
kann, der aber in der hier gegebenen Darstellung als von dem System gesteuerten Informationen keinen
die Einerstelle einer binären Zahl angesehen wird. Die Teil des Auf baus und der Wirkungsweise des Systems
restlichen Gruppen sind nicht dargestellt, da sie ebenso selbst darstellt, sind diese weiteren Einzelheiten nicht
angeordnet wären. dargestellt worden.
Wie aus den Zeichnungen hervorgeht, werden jeder 20 Zum Zweck der Vorbereitung der adaptiven
dieser beiden Gruppen von Speichereinheiten die Ein- Speichereinheiten werden Lernsignale sowohl in
gangssignale parallel zugeführt. Die Beschaffenheit normaler als auch in umgekehrter Form den adaptiven
jeder Speichereinheit in der Gruppe wird weiter unten Speicherreihen über zugeordnete Treiber- und UND-im
einzelnen beschrieben; hier genügt es, zu sagen, daß Schaltungen zugeführt. Außer den Lernsignalen empdie
Speichereinheit, wenn ihr geeignete Eingangs- und 25 fangen die UND-Schaltungen ein Eingangssignal aus
Vorbereitungsimpulse zugeführt werden, ein Aus- der entgegenwirkenden Ausgangsleitung der Ausgangssignal
auf der einen oder der anderen von einem gleichsentscheidungseinheit sowie ein Eingangssignal
Satz von abgeglichenen Ausgangsleitungen oder auf aus einer Vorbereitungsschaltung, durch die die Vorbeiden
liefert, was davon abhängig ist, ob die Vor- bereitungssignale nur dann wirksam gemacht werden,
bereitungssignale solcher Art sind, daß durch sie die 30 wenn das gewünscht wird, und zwar in willkürlicher
Speichereinheit von der einen Seite eines neutralen Folge. Im Betriebszustand werden die Lerneingänge
Zustandes auf die andere verschoben wird. für das gewünschte Ausgangssignal mit einem ge-
Die Ausgangssignale jeder der adaptiven Speicher- gebenen Eingangssignal eingestellt, und falls die Auseinheiten
werden einem Satz von gemeinsamen Aus- gleichsentscheidungseinheit kein Signal von geeignetem
gangsleitungen, die dem Speicher einer Gruppe züge- 35 Wert ausgibt, wirkt das Lernsignal mit dem Ausordnet
sind, wie z. B. den Leitungen 1 Wl und 1 WO, gangssignal der Ausgleichsentscheidungseinheit und
zugeführt. dem Signal der Vorbereitungsschaltung zusammen.
Die Spannungen auf diesen Ausgangsleitungen sind Durch die Treiberschaltung, die zur Ansteuerung aller
ausgeglichen oder gleich oder auch unausgeglichen Speichereinheiten ausgelegt ist, empfangen die adapentsprechend
dem Zustand der durch Eingangssignale 40 tiven Speichereinheiten Lernsignale, wodurch nach
aktivierten Speichereinheiten in den Speichergruppen, Bedarf ihre Bewertung erhöht oder verringert wird,
an die sie angeschlossen sind. Der Zustand der Nachdem die adaptiven Speichereinheiten entspreadaptiven
Speichereinheiten wird also durch den aus- chend gesteuert worden sind, ist es dann möglich,
geglichenen oder unausgeglichenen Zustand der Aus- ihnen verschiedene Eingangssignalkombinationen zugangssignalleitungen
angezeigt, wenn ein Schema von 45 zuführen und sie zu veranlassen, entsprechende Aus-Eingangssignalen
zugeführt wird. Bei Änderungen in gangssignale zu den Ausgangsschaltungen zu senden,
den Schaltungsparametern und den Umweltbedingun- wodurch das gewünschte Ausgangssignal erzeugt wird,
gen, Netzschwankungen usw. verändern sich die Aus- Die Speichergruppen werden in willkürlicher Folge
gangssignale gemeinsam und behalten daher immer vorbereitet dank einer Vorbereitungsschaltung, welche
noch dieselbe Relation zueinander bei, wodurch viele 50 aus einer Vorbereitungstaste CK, einer Vorbereirungsin
den bekannten Systemen mit nur einem Schwell- kippstufe CKT, einem Generator RSG für Signale, die
wert vorhandenen schädlichen Einflüsse ausgeschaltet in zufälliger Folge auftreten, und zwei UND-Schalwerden.
tungen besteht, die gemeinsam durch die Vorbe-
Die gemeinsamen Ausgangsleitungen sind parallel reitungskippstufe und den Signalgenerator gesteuert
an den Eingang einer Ausgleichsentscheidungseinheit 55 werden. Bei dem mit zufälliger Signalfolge arbeitenden
angeschlossen, wovon je eine für jeden Satz von Signalgenerator kann es sich um eine beliebige Ein-Speichergruppen
vorgesehen ist, wie z. B. die Einheit richtung handeln, die Ausgangssignale liefert, welche
BDUl. Diese Ausgleichsentscheidungseinheiten sind bezüglich jeder der Speichergruppen und der Betätiempfindliche
Spannungsvergleichsvorrichtungen, die gung der Vorbereitungskippstufe in willkürlicher Folge
den Zustand der Spannung auf den zu ihnen führenden 60 auftreten. Wenn nur zwei Gruppen von adaptiven
gemeinsamen Ausgangsleitungen überwachen und Speichereinheiten pro Ausgangszustand vorgesehen
Ausgangssignale erzeugen, die den Ausgleich oder die sind, kann ein frei schwingender Multivibrator mit ab-Unausgeglichenheit
der Spannungen auf diesen Leitun- wechselnden Ausgangssignalen verwendet werden,
gen anzeigen. Wenn z. B. die Spannung auf der Aus- Für mehr als zwei Positionen kann man einen beliegleichsausgangsleitung
1 WO etwas höher ist als die auf 65 bigen in willkürlicher Folge arbeitenden Signalgeneder
Leitung 1 Wl, sendet die Ausgleichsentscheidungs- rator mit einer passenden Zahl von in willkürlicher
einheit ein Ausgangssignal zu der der Anzeigelampe Folge auftretenden Ausgangssignalen verwenden, wie
IKO zugeordneten Ausgangsklemme und zeigt damit z. B. eine ständig umlaufende Ringschaltung.
In jedem Falle macht die Vorbereitungsschaltung jeweils eine der adaptiven Speichergruppen eines Paars
für die Vorbereitung empfindlich, und da diese Auswahl willkürlich erfolgt, bewirkt sie auch eine willkürliche
Vorbereitung. Bei mehr als zwei Gruppen kann es zweckmäßig sein, beliebig viele davon in willkürlicher
Folge vorzubereiten.
Falls die adaptiven Speichereinheiten Ausgangssignale aufweisen, die sich in jeder Richtung von ihrem
neutralen Zustand aus linear verhalten, würde deren Verwendung in einem solchen System nur die insgesamt
am Eingang der Ausgleichsentscheidungseinheit verfügbaren Teilerhöhungen verdoppeln. Bei Verwendung
einer sogenannten Quinärkippstufe würde z. B. diese Einheit von sich aus fünf stabile Zustände erzeugen
einschließlich des Null- oder neutralen Zustandes, und diese Zustände können gemäß den Bewertungen
+2, +1, 0, —1, —2 gekennzeichnet werden. Bei ihrer Verwendung in willkürlicher Auswahl können
die kombinierten Teilschritte die Gesamtwerte +4,+3, +2, +1, 0, —1, —2, —3, -4 haben.
Nun sei angenommen, daß dieBewertungen derAusgangssignale (die z. B. Ausgangsströme sein können)
nichtlinear angeordnet sind, z. B. +5, +2, 0, —2, —5. Dann wird die Zahl der gesamten Teilschritte in einem
System mit willkürlicher Auswahl auf die folgenden Bewertungen für zwei Gruppen pro Ausgang erhöht:
+10, +7, +5, +4, +3, +2, 0, -2, -3, -4, -5, -7, -10.
Für drei Gruppen pro Ausgangszustand erhält man: +15, +12, +10, +9, +8, +7, +6, +5, +4, +3, +2,
+1, 0, -1, -2, -3, -4, -5, -6, -7, -8, -9, -10, -12 und -15.
Bei vier Gruppen pro Ausgangsposition erhält man 35 Abstufungen oder Bewertungsschritte, nämlich
±20, ±17, ±15, ±14, ±13, ±12, ±11, ±10, ±9, ±8, ±7, ±6, ±5, ±4, ±3, ±1 und 0.
Durch die Verwendung der willkürlich verteilten Vorbereitungssignale und von nichtlinearen Abstufungen
der Ausgangsspannungen wird also eine beträchtliehe Vermehrung der insgesamt verfügbaren Teilschritte
erreicht, aber in jeder einzelnen adaptiven Speichereinheit sind nur wenig stabile Zustände nötig.
Gleichzeitig behält man die Vorteile der Redundanz bei, da es mehrere Möglichkeiten zur Erlangung aller
Abstufungen mit Ausnahme der extremen Werte gibt.
Aus den detaillierten Zeichnungen, nämlich F i g. 2 a, 2 b und 2 c, die in der genannten Reihenfolge zusammengenommen
werden, geht hervor, daß die Eingangssignale für das System von mehreren Eingangsvorrichtungen
abgeleitet werden können, die matrixartig angeordnet sind, was durch das Bezugszeichen
IM, das Eingangsmatrix bedeutet, angedeutet wird. Die dargestellte Matrix umfaßt drei Elemente pro
Reihe und fünf Reihen. Statt dessen könnten aber auch beliebig viele Reihen und Spalten verwendet
werden. Jedes der Eingangselemente ist mit einer eigenen Bezeichnung versehen, z. B. II, 12,13,14 usw.
Bei diesen Elementen kann es sich z. B. um Photozellen handeln, die in einer Matrix angeordnet sind, so
daß sie ein darauf projiziertes Muster feststellen können. Die Ausgangssignale jedes Eingangselements
in der Matrix IM, nämlich der Elemente /1 bis /15, werden als Eingangssignale Verriegelungs- oder Kippstufen-Speicherschaltungen
zugeführt, die durch mit dem Buchstaben L gekennzeichnete Rechtecke mit den
Bezugszeichen Ll bis £15 dargestellt sind, von denen nur sieben gezeigt werden. Diese Verriegelungsschaltungen
sind herkömmlich aufgebaut und so angeordnet, daß die Verriegelungsschaltung durch ein Eingangssignal
aus dem zugeordneten Eingangselement der Eingangsmatrix in den Ein-Zustand gebracht wird
und darin bleibt, bis die Rückstelltaste für die Eingangsverriegelungsschaltungen
IL gedrückt wird, zu welchem Zeitpunkt den Rückstellschaltungen aller Verriegelungsschaltungen Energie zugeführt wird, um
sie in ihren Normal- oder Aus-Zustand rückzustellen. Dementsprechend dienen die Eingangsverriegelungsschaltungen
Ll bis L15 als Eingangsspeichermittel,
das der nachgeschalteten Schaltungsanordnung Eingangsinformationen zuführt. Falls das Eingangssignal
aus der Matrix ein Dauersignal ist, können die Verriegelungsschaltungen wegfallen.
Jeder der Eingangsverriegelungsschaltungen Ll bis L15 ist ein Doppelinverter zugeordnet. Diese Doppelinverter
sind durch die mit DI bezeichneten Rechtecke mit den Bezugsziffern 5, 7, 9,11,13 und 15 dargestellt,
bei denen es sich um sechs von insgesamt fünfzehn handelt, die in der hier gezeigten Anordnung vorhanden
sind. Jeder dieser Doppelinverter ist in herkömmlicher Weise so angeordnet, daß er auf seinen beiden
Ausgangsleitungen ein normales und ein umgekehrtes Ausgangssignal erzeugt. Zum Beispiel sind die dem
Doppelinverter 5 zugeordneten Ausgangsleitungen mit den Bezugszeichen (1) und (T) gekennzeichnet, die eine
Ausgangsleitung mit dem Wert T bzw. eine Ausgangsleitung mit dem Wert 1 darstellen. Wenn dem Doppelinverter
kein Signal aus der zugeordneten Verriegelungsschaltung zugeführt wird, wird die negative Ausgangsschaltung
erregt, und bei Zuführung eines Signals aus der Verriegelungsschaltung wird die positive
Ausgangsleitung erregt. Ebensolche Ausgangssignale erzeugt jeder der fünfzehn Inverter. Nach dem
binären System weisen die ersten drei Inverter 5,7 und 9 die Ausgangsleitungen 1, 2 und 4 und deren Negative
auf. Dies entspricht der binären Bewertung für die erste Reihe der Eingangsmatrix; die übrigen Ausgangsleitungen
der Doppelinverter sind dann ähnlich angeordnet, wie es durch die nachstehende Tabelle
dargestellt wird:
Eingangsmatrix | Binäre Entsprechung |
Element | (Ausgang von Dl) |
1 | 01—Öl |
2 | 02 —Ö2 |
3 | 04—Ö4 |
4 | 11—U |
5 | 12 — 12 |
6 | 14 —Ϊ4 |
7 | 21 —2Ϊ |
8 | 22 — 22 |
9 | 24 — 24 |
10 | 31 — 3Ϊ |
11 | 32 — 32 |
12 | 34 — 34 |
13 | 41 —4Ϊ |
14 | 42 — 42 |
15 | 44 — 44 |
rungsschaltung für die betreffende Reihe wird in der nachstehenden Tabelle dargestellt:
Die Ausgangssignale der Doppelinverter werden in
mehreren UND-Schaltungen verknüpft, wodurch im
vorliegenden Falle sieben erweiterte oder umgeformte
Eingangssignale für jede aus drei Elementen bestehende
Matrixreihe erzeugt werden. Da jede Reihe der Matrix 5
ebenso erweitert ist, wird hier nur die Anordnung zur
Erweiterung der ersten Reihe näher erläutert. Es sind
sieben UND-Schaltungen 20 bis 26 vorgesehen, von
denen jede drei Eingänge und einen einzigen Ausgang
aufweist, der nur dann erregt wird, wenn jedem der io
drei Eingänge der betreffenden UND-Schaltung ein
Signal zugeführt wird. Diese UND-Schaltungen sind
so verbunden, daß sie alle der möglichen Kombinationen von Ausgangssignalen aus den Doppelinvertern 5, 7 und 9 mit Ausnahme der Null-Kombi- 15
nation darstellen, d.h. mit Ausnahme der Kombi- Für die Erweiterung aktiver Elemente in jeder Reihe
mehreren UND-Schaltungen verknüpft, wodurch im
vorliegenden Falle sieben erweiterte oder umgeformte
Eingangssignale für jede aus drei Elementen bestehende
Matrixreihe erzeugt werden. Da jede Reihe der Matrix 5
ebenso erweitert ist, wird hier nur die Anordnung zur
Erweiterung der ersten Reihe näher erläutert. Es sind
sieben UND-Schaltungen 20 bis 26 vorgesehen, von
denen jede drei Eingänge und einen einzigen Ausgang
aufweist, der nur dann erregt wird, wenn jedem der io
drei Eingänge der betreffenden UND-Schaltung ein
Signal zugeführt wird. Diese UND-Schaltungen sind
so verbunden, daß sie alle der möglichen Kombinationen von Ausgangssignalen aus den Doppelinvertern 5, 7 und 9 mit Ausnahme der Null-Kombi- 15
nation darstellen, d.h. mit Ausnahme der Kombi- Für die Erweiterung aktiver Elemente in jeder Reihe
nation, die vorliegt, wenn alle negativen Ausgangs- der Matrix wird ein einziges umgeformtes Ausgangsleitungen
der drei Inverter erregt sind, was einem Zu- signal erzeugt. Es sind also für Eingangsmuster, die
stand entspricht, in dem keiner der Eingänge in der Elemente in fünf Reihen der Eingangsmatrix auf-Eingangsmatrix
erregt worden ist. Zum Beispiel erzeugt 20 weiSen, fünf der 35 Ausgangsleitungen aktiv,
die UND-Schaltung 20 ein Ausgangssignal bei Vor- Dje 35 Ausgangsleitungen aus den Matrixerweite-
liegen einer Eingangssignalkombination 1 und 2 und 4 rungsschaltungen sind in Vielfachschaltung an jede
für die erste Reihe, so daß dann eine vorangestellte 0 Von mehreren Paaren von Reihen von adaptiven
verwendet wird. Dies zeigt an, daß ein Eingangssignal Speichereinheiten angeschlossen, wobei jede Reihe
dem ersten Element der ersten Reihe, aber kein Ein- 25 35 Einheiten umfaßt, die den 35 Leitungen der Matrixgangssignal
dem zweiten und dem dritten Element der erweiterung entsprechen. Die Zahl der Paare oder
Aktive Matrixelemente | Umgeformter Ausgang |
/1 | MZOl |
72 | MZ02 |
73 | MX04 |
71,72 | MX03 |
71,73 | MX05 |
72,73 | MZ06 |
71, 72, 73 | MX07 |
ersten Reihe zugeführt worden ist. Die gegenseitige Beziehung der übrigen UND-Schaltungen in der ersten
Erweiterung für die erste Reihe der Eingangsmatrix ist nachstehend in Tabellenform angegeben:
Eingangssignale aus den | Ausgangssignal aus |
Doppelinvertem | UND-Schaltung |
01— Ö2- | MZOl |
01 — 02- | MZ02 |
01 — 02 - | MX03 |
Öl —02- | MZ04 |
01 —02- | MZ05 |
ΟΪ—02- | MZ06 |
Ql — 02 - | MZ07 |
-04 | |
-Ö4 | |
-Ö4 | |
-04 | |
-04 | |
-04 | |
-04 |
Gruppen von Reihen wird bestimmt durch die Zahl der binären Ausgangssignale, durch die die Ausgangszustände
für einen gegebenen Satz von Eingangszu-30 ständen, die der Eingangsmatrix zugeführt werden,
dargestellt werden sollen.
Gemäß Fig. 2b besteht die adaptive Speichereinheit AMlA aus der dort in dem mit AMlA bezeichneten
gestrichelten Rechteck gezeigten Anordnung 35 (s. auch Docket 6514).
Jede der Speichereinheiten umfaßt zwei PNP-Transistoren, wie z. B. Xl und Xl, zusammen mit mehreren
Dioden, wie z. B. den Dioden Dl bis 7)10, und Widerstands- und Kapazitätselementen, die kombiniert eine
40 metastabile Speichervorrichtung bilden, welche einen
neutralen oder Rückstellzustand und mehrere einstellbare Zustände in jeder Richtung von dem neutralen
Zustand aufweist. Im vorliegenden Falle liegen auf jeder Seite des neutralen Zustandes zwei stabile Zu-45
stände, so daß in der vorliegenden Anordnung eine Die Ausgangssignale der UND-Schaltungen 20 bis 26 adaptive Speichereinheit effektiv fünf stabile Zustände
werden über geeignete Emitterfolgestufen übertragen. hat. Jede der Speichereinheiten, wie z. B. AMl, be-Diese
sind durch Rechtecke mit dem Bezugszeichen EF sitzt einen Aktivierungseingang, der von der Matrixdargestellt,
und sie empfangen ein geeignetes Torein- erweiterungsschaltung, wie z. B. der Leitung MZOl,
gangssignal, das allen Emitterfolgestufen gemeinsam 50 gespeist wird. Alle anderen Ausgangsleitungen der
ist, und sind darstellungsgemäß geerdet. In dem System Matrixerweiterungsschaltung sind an die anderen
sind 35 Emitterfolgestufen EF vorgesehen für jeden adaptiven Speichereinheiten in der betreffenden
der möglichen Ausgänge der Matrixerweiterungs- Speicherreihe angeschlossen. Das Eingangssignal aus
schaltung. Die Ausgänge der Emitterfolgestufen sind der Matrixerweiterungsschaltung steuert die Zuführung
mit dem Bezugszeichen MX bezeichnet, auf das eine 55 von Vorbereitungsimpulsen zu der Kippstufe mit fünf
Codebezeichnung folgt, die erstens die Reihe und möglichen Zuständen, um diese aus einem Zustand in
zweitens die binäre Zahl auf der betreffenden Leitung einen anderen zu bringen, und steuert außerdem die
darstellt, wie es die obenstehende Tabelle zeigt. Von Zuführung der bewerteten Ausgangssignale zu den
diesen Ausgängen sind nur drei als Beispiele darge- Ausgangsleitungen. Die Dioden 7)3 und 7)4 sind den
stellt, und zwar MZOl, MZ02 und MZ47, bei denen 60 beiden Torschaltungen zugeordnet, die die Vorbees
sich um den binären Eins-Ausgang aus der Null- reitung in der gezeigten Anordnung steuern, und die
oder obersten Reihe der Matrix und den binären Dioden 7)9 und 7)10 sind den Torschaltungen zuge-Sieben-Ausgang
aus der vierten oder untersten Reihe ordnet, die die Summierung der Bewertungen auf den
der Matrix handelt, deren Reihen von oben nach unten Ausgangsleitungen steuern. Der zentrale Teil der
fortlaufend mit 0, 1, 2, 3, 4 numeriert sind. Die Be- 65 Schaltung ist eine Kippstufe mit fünf möglichen Zu
ziehung zwischen den Ausgängen aller verschiedenen Elemente einer Reihe der Matrix und allen Ausgangsleitungen
der Emitterfolgestufen der Matrixerweite-
ständen, bei der es sich im Grunde um ein Eccles-Jordan-Flip-Flop
handelt, das durch die Verwendung der Diodenpaare 7)1,7)2; D5, 7)6 und 7)7,7)8 dahin-
9 10
gehend modifiziert ist, daß es drei zusätzliche stabile niedrigsten Spannungspegel ab, z. B. auf —9 Volt,
Zustände hat. während sich der Transistor Xl der Abschaltung und
Wenn der Schaltung Strom zugeführt wird oder der Transistor Xl der Sättigung nähert und dadurch
nach einem Rückstellvorgang, der durch die Betätigung seine Kollektorspannung ζ. B. auf den Wert —1 Volt
der Rückstelltaste AM herbeigeführt wird, bewirken 5 anhebt. Die Kippschaltung ist nun stabil in einem
die Dioden Dl und Dl, die in den Emitterkreisen der zweiten Zustand auf einer Seite des neutralen Punktes,
Transistoren Xl und Xl über Kreuz geschaltet sind, der als Bewertung —5 bezeichnet werden kann, und
eine stabile Schwingungsart an einem Mittelpunkt oder daher hat der der Leitung 1 WO zugeführte Strom nun
einem neutralen Zustand für die Kippstufe. Zu diesem einen Maximalwert von —5 Einheiten. Die Bestim-Zeitpunkt
fließt der gleiche Kollektorstrom in Xl und io mung dieser Bewertungswerte wird mindestens teil-
Xl, und der Spannungspegel an den Kollektoren hat weise durch die Auswahl geeigneter Werte für die
den gleichen vorherbestimmten Wert, wie z. B. Widerstände Rl und R8 beherrscht.
—4 Volt. Die Emitter von Xl und Xl haben ebenfalls Der Zustand der Kippschaltung kann nun dadurch den gleichen Spannungspegel, und die Emitterimpe- verändert werden, daß die Bewertung der Summiedanzabgriffe haben einen höheren Spannungspegel, 15 rungsausgangsleitung 1 Wl erhöht wird, indem der d. h. die Zwischenabgriffe zwischen den Widerständen, Zustand-1-Eingangsleitung 1 Cl zu dem Zeitpunkt wie z. B. Rl, Rl und R3, R4. Dl und Dl sind also Impulse zugeführt werden, wenn ein Signal an dem gebeide in Sperrichtung vorgespannt. Die Emitterimpe- meinsamen Eingang zu den beiden Seiten der Kippdanzen sind daher nicht parallel geschaltet, und da die schaltung auf Leitung AOTOl vorliegt. Diese Ein-Emitterimpedanz größer ist als die Kollektorimpedanz, 20 gangssignale werden über die Kapazität Ql und die ist der effektive Verstärkungsfaktor jeder Stufe, d. h. Diode DA der Basis des Transistors Cl zugeführt, und jeder Seite der Kippschaltung, kleiner als Eins. Die der erste Impuls bringt die Kippschaltung aus dem ZuSchaltung ist also in diesem Punkt stabil, und die den stand mit der Bewertung —5 in den Zustand mit der ausgeglichenen Ausgangsleitungen der Einheit züge- Bewertung —2, in dem die Dioden Dl und D8 die ordnete Nettobewertung wird mit Null angenommen, 25 Schaltung wieder stabilisieren. Durch einen zweiten da der gleiche Strom in den Widerständen RS und R6 Impuls auf Leitung 1 Cl gelangt die Kippschaltung in fließt, die an die gemeinsamen Summierungsausgangs- ihren neutralen Zustand, wie es zuerst beschrieben leitungen für alle Speichereinheiten in beiden Reihen worden ist. Durch einen dritten Impuls wird das des ersten Paars angeschlossen und mit den Bezugs- Diodenpaar D 5 und Z) 6 zur Wirkung gebracht, und zeichen 1 WO und 1 Wl bezeichnet sind. 30 infolgedessen wird die Kippschaltung in einen Zustand
—4 Volt. Die Emitter von Xl und Xl haben ebenfalls Der Zustand der Kippschaltung kann nun dadurch den gleichen Spannungspegel, und die Emitterimpe- verändert werden, daß die Bewertung der Summiedanzabgriffe haben einen höheren Spannungspegel, 15 rungsausgangsleitung 1 Wl erhöht wird, indem der d. h. die Zwischenabgriffe zwischen den Widerständen, Zustand-1-Eingangsleitung 1 Cl zu dem Zeitpunkt wie z. B. Rl, Rl und R3, R4. Dl und Dl sind also Impulse zugeführt werden, wenn ein Signal an dem gebeide in Sperrichtung vorgespannt. Die Emitterimpe- meinsamen Eingang zu den beiden Seiten der Kippdanzen sind daher nicht parallel geschaltet, und da die schaltung auf Leitung AOTOl vorliegt. Diese Ein-Emitterimpedanz größer ist als die Kollektorimpedanz, 20 gangssignale werden über die Kapazität Ql und die ist der effektive Verstärkungsfaktor jeder Stufe, d. h. Diode DA der Basis des Transistors Cl zugeführt, und jeder Seite der Kippschaltung, kleiner als Eins. Die der erste Impuls bringt die Kippschaltung aus dem ZuSchaltung ist also in diesem Punkt stabil, und die den stand mit der Bewertung —5 in den Zustand mit der ausgeglichenen Ausgangsleitungen der Einheit züge- Bewertung —2, in dem die Dioden Dl und D8 die ordnete Nettobewertung wird mit Null angenommen, 25 Schaltung wieder stabilisieren. Durch einen zweiten da der gleiche Strom in den Widerständen RS und R6 Impuls auf Leitung 1 Cl gelangt die Kippschaltung in fließt, die an die gemeinsamen Summierungsausgangs- ihren neutralen Zustand, wie es zuerst beschrieben leitungen für alle Speichereinheiten in beiden Reihen worden ist. Durch einen dritten Impuls wird das des ersten Paars angeschlossen und mit den Bezugs- Diodenpaar D 5 und Z) 6 zur Wirkung gebracht, und zeichen 1 WO und 1 Wl bezeichnet sind. 30 infolgedessen wird die Kippschaltung in einen Zustand
Ein Vorbereitungsimpuls auf der gemeinsamen Vor- gebracht, in dem die Kollektorspannung für Xl
bereitungsleitung für die Nullvorbereitung für die etwa —3 Volt und die Kollektorspannung für Xl etwa
erste Reihe, nämlich 1CO, der zusammen mit einem —6 Volt beträgt. Die Differenz zwischen den Span-Eingangssignal
auf der Leitung MXOl zugeführt wird, nungen des Kollektors von Xl und des Kollektors
bewirkt das Anlegen eines positiven Einschwing- 35 von Xl ist -|-3 Volt, und dies kann man als Zustand
impulses an die Basis des Transistors Xl über die mit der Bewertung +2 bezeichnen. Durch einen vierten
Kapazität Ql und die Diode D3. Hierdurch wird der Impuls wird bewirkt, daß sich der Transistor Xl der
Kollektorstrom von Xl reduziert und bewirkt, daß die Abschaltung und der Transistor Xl der Sättigung
Kollektorspannung beginnt, auf irgendeinen negativen nähert, und dadurch wird die Kippschaltung in einem
Wert, wie z. B. —12 Volt, abzufallen, auf den die 40 Zustand stabilisiert, in dem die Kollektorspannung
Kollektoren zurückgeführt werden. Gleichzeitig be- von Xl etwa —1 Volt und die für den Kollektor des
ginnt der Emitter des Transistors Xl, auf +6 Volt an- Transistors Cl etwa —9 Volt beträgt, also eine Diffezusteigen,
und die Diode Dl wird leitend. Infolge des renz von +8 Volt besteht, die man als Bewertung +5
stärkeren im Transistor Xl fließenden Stroms steigt für die Kippschaltung ansehen kann. Die adaptive
die Kollektorspannung an, bis sie gleich der Spannung 45 Speichereinheit AMlA kann also ihre ganzen fünf
am Teilerabgriff in der Impedanz vom Kollektor des möglichen stabilen Zustände durchlaufen und so oft
Transistors Xl zur Basis von Xl ist, zu welchem Zeit- wie nötig umgeschaltet werden, indem Vorbereitungspunkt die Dioden Dl und D8 gleich stark leiten. Wenn impulse an die entsprechende Leitung zur Zeit des
nun diese Dioden Dl und Z>8 beide leitend sind, wird Vorliegens eines Eingangssignals angelegt werden,
ein negativer Rückkopplungspfad mit niedriger Impe- 50 Vorbereitungsimpulse werden gemeinsam allen adapdanz
vom Kollektor des Transistors Xl zu dessen tiven Speichereinheiten in einer Reihe jedes Paares zuBasis
errichtet, der die Kippschaltung in einem ersten geführt, wenn eine Adaption erforderlich ist, und zwar
stabilen Zustand auf der einen Seite des neutralen über eine nachstehend erläuterte, mit willkürlicher
Punktes stabilisiert, wo die Spannung z. B. —6 Volt Verteilung arbeitende Auswählschaltungsanordnung.
am Kollektor des Transistors Xl und —3 Volt am 55 Nur diejenigen adaptiven Speichereinheiten, die durch
Kollektor des Transistors Xl mit einer dazwischen- Eingangssignale aus den Matrixerweiterungsschaltunliegenden
Differenz von —3 Volt betragen kann. Dies gen aktiviert werden, sprechen auf eine solche willkürkann
als Zustand mit der Bewertung —2 angesehen lieh verteilte Vorbereitung an. Die Einheiten, die kein
werden. Dieser Zustand wird auf den Summierungs- Eingangssignal aus der Matrixerweiterungsschaltung
leitungen angezeigt, weil der zu der Summierungs- 60 empfangen, können weder ihren Zustand ändern, wenn
leitung 1 WO fließende Strom nun größer ist als der zu die Vorbereitungsimpulse zugeführt werden, noch beder
Leitung 1 Wl fließende, da der Kollektor des Tran- wirken sie die Summierung von Bewertungen auf den
sistors Xl positiver ist als der Kollektor des Transi- Summierungsausgangsleitungen für ihre Reihe, da der
stors Xl. Wenn — immer noch bei Vorliegen eines untere Pegel der Eingangsspannung unter dem unter-Eingangstorimpulses
— ein weiterer Impuls auf die 65 sten Pegel liegt, die die Kollektoren der Transistoren
Null-Zustandleitung für die erste Speicherreihe, näm- in der adaptiven Speichereinheit erreichen können,
lieh 1CO, gelangt, wird der Strom in Xl weiter redu- Weiter können die Einheiten mit der Bewertung Null,
ziert. Der Kollektor des Transistors Xl fällt auf seinen d. h. Einheiten, die im neutralen Zustand sind, die
11 12
Nettobewertung auf den Summierungsausgangsleitun- zeigt werden, die diesmal beide aufleuchten wurden, da
gen beim Anlegen eines Eingangssignals nicht erhöhen, die Transistoren X6 und Xl beide leitend sind,
weil der Strom zu gleichen Teilen in die Summie- Eine relativ kleine Differenz in der Spannung zwi-
rungsausgangsleitungen fließt und daher die Diffe- sehen den beiden SummierungsausgangsleitungenIWl
renz zwischen den Leitungen nicht verändert 5 und 1 WO, wie z. B. 0,05 Volt, bewirkt eine ungleiche
wird. Verteilung des Stroms zwischen den Transistoren X3
Um den Ausgleich zwischen den zusammenge- und XA. Wenn unter diesen Umständen die Eingangsschlossenen
Summierungsausgangsleitungen aus jedem spannung auf 1 WO größer oder positiver als die auf
Paar von Reihen von Speichereinheiten, wie z. B. den 1 Wl ist, leitet der Transistor X3 fast den ganzen
Ausgleich zwischen den Leitungen 1 Wl und 1 WO, zu io Strom, wodurch wiederum der Transistor X6 im
bestimmen, sind mehrere Ausgleichsentscheidungsein- leitenden Zustand gehalten wird, aber der Transistor Xl
heiten vorgesehen, und zwar je eine für jedes Paar wird beim Anstieg der Spannung an seiner Basis auf
einer Gruppe von Speichereinheiten. Im vorliegenden +6 Volt nichtleitend gemacht. Wenn umgekehrt die
Falle, in dem nur zwei Gruppen von Speicherein- Spannung auf der Summierungsausgangsleitung 1 Wl
heiten gezeigt sind, die beide einem einzigen binären 15 positiver ist als die auf 1 WO, leiten die Transistoren XA
Stellenausgang zugeordnet sind, ist nur eine Aus- und Xl, so daß ein »1 «-Ausgangssignal erzeugt und das
gleichsentscheidungseinheitvorgesehen, nämlichBD Ul. »O«-Ausgangssignal abgeschaltet wird. Der verstellbare
Natürlich sind alle diese in einem System verwendeten Widerstand 63 im Emitterkreis des Transistors X5 erEinheiten
einander gleich, und eine detaillierte Be- möglicht eine Regulierung der Empfindlichkeit, mit der
Schreibung der Ausgleichsentscheidungseinheit BDUl ao die Ausgleichsentscheidungseinheit anspricht. Außerreicht
aus für alle Einheiten in dem System. Die Aus- dem ist ein verstellbarer Spannungsteiler 65 vorgegleichsentscheidungseinheiten
untersuchen die Sum- sehen, um den Nullpunkt innerhalb der unempfindmierungsausgangsleitungen
der Speichereinheiten auf liehen Zone zu zentrieren. In einem aus zwei Reihen
Ausgleich oder Nichtausgleich hin. Wenn der Speicher von 35 Einheiten bestehenden Speicher kann die
nicht vorbereitet ist und daher alle adaptiven Speicher- 25 Mindestdifferenz für zwei Bewertungseinheiten auf
einheiten im neutralen Zustand sind, sind die Ein- eine relativ niedrige Spannung, wie z. B. 0,1 Volt, eingangssignale
für die Entscheidungseinheit gleich, und gestellt werden, und die unempfindliche Zone kann
alle Muster ergeben die Zwischen- oder »Weiß-nicht«- 0,05 Volt zu beiden Seiten des Nullpunktes betragen.
Antwort, die man als den neutralen Zustand der Ent- Die Vorbereitung der adaptiven Speichereinheiten
Scheidungseinheit ansehen könnte. Der neutrale Zu- 30 erfolgt durch die Betätigung einer Vorbereitungstaste,
stand gestattet die Vorbereitung in jeder Richtung. die ihrerseits eine Vorbereitungskippstufe steuert. Das
Nach der Vorbereitung werden die Speicherbewertun- Ausgangssignal der Vorbereitungskippstufe wird mit
gen summiert und ergeben eine erlernte Antwort für den abwechselnden Ausgangssignalen eines Multibestimmte
Eingangsmuster, und beim Treffen einer vibrators geschaltet und zusammen mit Informationen
Entscheidung wird kein fester Schwellwert verwendet, 35 aus den Ausgleichsentscheidungseinheiten und einem
sondern es erfolgt ein Vergleich zwischen der Null- und Übungsschaltereingangssignal zu entsprechenden logider
Eins-Summierungsausgangsleitung, wobei die Lei- sehen Schaltungen übertragen, aus denen ein Signal
tung mit der höchsten oder positivsten Spannung das einer Treiberschaltung zugeführt wird, die ihrerseits
Ausgangssignal bestimmt. Diese Bestimmung wird Vorbereitungsimpulse zu jeder der adaptiven Speicherdurch
die Ausgleichsentscheidungseinheit vorgenom- 40 einheiten in der betreffenden Speicherreihe sendet. Da
men, die eine empfindliche Spannungsdiskriminator- alle diese Schaltungen einander gleichen, wird nur ein
vorrichtung ist, welche aus zwei emittergekoppelten Satz von Vorbereitungsschaltungen beschrieben, und es
Transistoren X3 und XA und einem als Urstromquelle versteht sich, daß die übrigen ebenso angeordnet sind,
dienenden Transistor XS besteht, wodurch die Emp- Die Vorbereitungstaste CK ist eine federbelastete
findlichkeit der Anordnung erhöht wird. 45 Taste, die in ihrem normalen Zustand bewirkt, daß
Zunächst sei der Fall betrachtet, daß kein Eingangs- eine aus zwei Transistoren X8 und X9 bestehende
muster in der Matrix vorliegt, so daß die Summie- Vorbereitungskippstufe einen ihrer beiden stabilen
rungsausgangsspannungen gleich sind. Zu diesem Zustände annimmt. Bei Betätigung der Vorbereitungs-Zeitpunkt
sind die Transistoren X6 und Xl, die in die taste wird die Kippstufe in ihren anderen Zustand ge-Kollektorkreise
von X3 und XA eingeschaltet sind, 50 schaltet .und liefert einen Ausgangsimpuls. Beim Losleitend infolge der gleichen Stromverteilung zwischen lassen der Taste kehrt sie in ihren ursprünglichen Zuden
Transistoren X3 und XA. Der Transistor X5, der stand zurück. Die Vorbereitungstastenkippstufe hat
als Urstromquelle wirksam ist, begrenzt den Strom auf einen herkömmlichen Aufbau, und zwar besteht sie aus
einen bestimmten Wert, z. B. auf 3 mA. Dieser Strom zwei NPN-Transistoren X8 und X9, die emittergewird
zu gleichen Teilen zwischen den Transistoren X3 55 koppelt sind und deren Vorspannungen entsprechend
und XA aufgeteilt, so daß jeder von ihnen die Hälfte der Betätigung der Vorbereitungstaste CK verändert
des Gesamtstroms leitet, d. h. 1,5 mA. Bei ent- werden. Es sind geeignete Kreuzkopplungsschaltungen
sprechenden Schaltungsparametern fließt dann ein vorgesehen, um sicherzustellen, daß die eine Hälfte der
kleinerer Strom in den Basiskreisen der Transistoren Kippstufe abgeschaltet ist, solange die andere einge-
X6 und Xl, so daß diese zur Sättigung gelangen. Im 60 schaltet ist, und umgekehrt. Das Ausgangssignal der
vorliegenden Falle werden also bei Gleichheit der Ein- Vorbereitungskippstufe wird zwei UND-Schaltungen
gangssignale zur Entscheidungseinheit beide Aus- zugeführt, deren andere Eingangssignale die abgänge
erregt. Die Ausgangssignale der Ausgleichsent- wechselnden Ausgangssignale des frei schwingenden
Scheidungseinheit können einer geeigneten Ausgangs- Multivibrators RSG sind, der im vorliegenden Falle
klemme, wie z. B. 60 und 61, zugeführt werden, und 65 als Signalgenerator mit willkürlicher Verteilung veraußerdem
können die Ausgangssignale durch geeignete wendet wird. Die abwechselnd erregten Vorbereitungs-Ausgangsanzeigelampen,
wie z. B. die in den Zeich- leitungen COA und COB sind an mehrere logische
nungen dargestellten Lampen IKO und 111, ange- UND-Schaltungen angeschlossen, die jeder Speicher-
13 14
gruppe zugeordnet sind. Eine solche logische Schaltung von Eingangssignalen dadurch in den Speicher eingeist
bei 73 dargestellt; sie besteht aus mehreren Dioden, geben, daß ausgewählte Elemente der Eingangsmatrix
die an einen Lastwiderstand sowie eine geeignete erregt werden, und diese Eingangssignale werden über
Energiequelle in herkömmlicher Weise angeschlossen Matrixerweiterungsschaltungen in den adaptiven Speisind,
so daß an jeder der drei Torsteuerdioden Ein- 5 eher eingeführt, wobei die gewünschte Ausgangssignalgangssignale
vorliegen müssen, damit ein Ausgangs- kombination auf den Lernschaltern eingestellt wird,
signal erzeugt wird. Das Ausgangssignal der UND- Dann wird die Vorbereitungstaste betätigt, und die-Schaltung
73 wird einem Vorbereitungstreiber 75 zu- jenigen Speichereinheiten, die einen anderen als den
geführt, der durch das gestrichelte Rechteck dargestellt gewünschten Ausgang anzeigen, werden automatisch
wird und aus zwei Transistoren ZlO und XIl besteht, io und in willkürlicher Folge vorbereitet durch die
die so verbunden sind, daß ein von der UND-Schal- Signale, die aus der Ausgleichsentscheidungseinheit,
rung 73 aus zugeführter Eingangsimpuls den Vorbe- den Lernschaltern und dem in willkürlicher Folge
reitungstreiber veranlaßt, einen Ausgangsimpuls auf arbeitenden Signalgenerator über die UND-Schaltundie
Vorbereitungsleitung, z. B. 1CO, zu geben, die gen und Vorbereitungstreiber zugeführt werden, um
daran angeschlossen ist. Dieser Treiber liefert ge- 15 die betreffende(n) durch Eingangssignale aktiviert
nügend Energie, um alle adaptiven Speichereinheiten adaptive^Speichereinheitien^nderrichtigenRichtung
in der Reihe, in diesem Falle 35, zu steuern. Ein RC- zu verschieben. Dann wird der Eingangsmatrix ein
Zeitglied zwischen dem Kollektor des Transistors CIl zweiter Satz von Eingangssignalen zugeführt, und der
und der Basis des Transistors XlO steuert die Dauer Vorgang wird wiederholt, wobei die Lernschalter so
des Ausgangsimpulses so, daß unabhängig von der 20 eingestellt werden, daß die gewünschten Ausgangs-Dauer
des Eingangsimpulses aus der UND-Schal- signale für den zweiten Satz von Eingangssignalen ertung
73 ein Impuls von konstanter Breite erzeugt wird. zeugt werden. Nach einem ersten Durchgang dieser
Die Lernsteuerung dieses Systems erfolgt unter der Lernvorgänge stellt es sich natürlich als notwendig
Steuerung mehrerer Lernschalter, von denen je einer heraus, die adaptiven Speicher rückzustellen und erneut
für jede Reihe vorgesehen ist und die nach dem binären 25 vorzubereiten, da sie während des Speicherprozesses
Code gekennzeichnet sind. Gezeigt ist nur ein solcher sich hin- und herverschieben, und es sind mehrere
Schalter, IT, aber alle sind ebenso angeschlossen. Durchgänge durch den Lernprozeß nötig, bevor sich
Wenn dieser Schalter geschlossen ist, errichtet er einen das System einem bestimmten Satz von Eingangs-Stromkreis
von —12VoIt zur Erde über eine züge- Signalen mit einem bestimmten Satz von Ausgangsordnete
Anzeigelampe, wie z.B. die Lampe IRK. 30 Signalen anpaßt.
Wenn der Schalter offen ist, wird den an den Schalter IT F i g. 3 zeigt einen in willkürlicher Folge arbeitenden
angeschlossenen Ubungssignalleitungen, wie z. B. ITS, Signalgenerator, der verwendet werden kann, wenn die
eine negative Spannung über die Lampe zugeführt. Speicherreihen in mehr als zwei Gruppen unterteilt
Wenn der Schalter geschlossen wird, leuchtet die Lampe sind. Diese Anordnung verwendet eine in Kaskade geauf,
und die Spannung auf der Leitung erreicht den 35 schaltete Ringschaltung mit η Stufen entsprechend der
Erdwert. Diese Spannungsdifferenz wird direkt z. B. Zahl der Gruppen in jeder der Speicherreihen. Ein
den UND-Schaltungen 85 und über einen Inverter 87 Betätigungseingangssignal für die Ringschaltung wird
den UND-Schaltungen 73 zugeleitet. Der Inverter be- aus einer Rauschsignalquelle NS über einen geeigneten
steht aus einem PNP-Transistor, der so geschaltet ist, Signalformer PS zugeführt, so daß in willkürlicher
daß die Eingangs- und Ausgangssignale umgekehrt 40 Folge auftretende Rausch signale die Ringschaltung
werden. Ihr restliches Eingangssignal empfangen die NSR veranlassen, ihre Ausgänge der Reihe nach, aber
UND-Schaltungen im Vorbereitungsteil des Systems, in willkürlichen Zeitabständen zu erregen. Bei Betätiwie
z. B. die UND-Schaltungen 73 und 85 für die erste gung der Vorbereitungstaste CK sendet die Vorbe-Reihe,
von den Ausgängen der dem betreffenden reitungskippstufe CKT ein Ausgangssignal zu einer
Reihenpaar zugeordneten Ausgleichsentscheidungs- 45 Leitung, die an den einen Eingang jeder von mehreren
einheit. Zum Beispiel wird das Ausgangssignal an der UND-Schaltungen angeschlossen ist, während der
Klemme 60 aus BDUl dem einen Eingang der UND- andere Eingang dieser UND-Schaltungen jeweils an
Schaltung 85 zugeführt, und das Ausgangssignal an der einen Ausgang einer zugeordneten Stufe in der Ring-Klemme
61 aus BDUl wird dem einen Eingang der schaltung NSR angeschlossen ist. Die Ausgangssignale
UND-Schaltung 73 zugeleitet. Diese Ausgangssignale 50 dieser UND-Schaltungen, wie z. B. »COA, COB,
steuern außerdem entsprechende UND-Schaltungen COC ... COm, werden den Vorbereitungsschaltern in
zum Vorbereiten der Reihe B. Das den »1 «-Zustand jeder Speichergruppe zugeführt. Einzelheiten der
darstellende Ausgangssignal der Ausgleichsentschei- Rauschsignalquelle, des Signalformers und der Ringdungseinheit
wird zu der adaptiven Speichereinheit schaltung sind hier nicht dargestellt, da sie zum berückgekoppelt,
um die Bewertung des Nullzustandes 55 kannten Stand der Technik gehören. Diese Schaltung
zu beeinflussen, und das Ausgangssignal für den liefert natürlich willkürlich verteilte Ausgangssignale,
»0«~Zustand der Ausgleichsentscheidungseinheit 1 wird die die mehreren adaptiven Speichereinheiten zugeüber
die UND-Schaltung 85 und einen Vorbereitungs- ordneten Vorbereitungsleitungen erregen, so daß die
treiber 89 zu der Vorbereitungsleitung ICl rückge- Auswähloperation in rein willkürlicher Verteilung
koppelt, die die adaptive Speichereinheit AM IA in 60 stattfindet.
positiver Richtung bewertet. Für die anderen Gruppen Die in Fig. 4 gezeigte Anordnung gleicht der in
in dem System sind jeweils die gleichen Vorbereitungs- F i g. 3 im wesentlichen mit der Ausnahme, daß sie
schaltungen mit entsprechenden Eingangssignalen aus eine von selbst laufende Ringschaltung SRR verwenden
zugeordneten Ausgleichsentscheidungseinheiten det, bei der der Ausgang mit dem Eingang verbunden
und aus den Ubungsschaltern vorgesehen. 65 ist, so daß ein geschlossener, ununterbrochen arbeiten-
Bei der Adaptierung eines Systems für die Unter- der Ring gebildet wird. Dieser Ring liefert fortlaufend
scheidung zwischen verschiedenen Kombinationen von aufeinanderfolgende Ausgangssignale aus in Kaskade
Eingangssignalen wird eine bestimmte Kombination geschalteten Stufen 1, 2, 3 ... κ. Diese Ausgangs-
signale werden mit dem Ausgangssignal der Vorbereitungstastenkippstufe
kombiniert, um entsprechende UND-Schaltungen zu erregen und dadurch die willkürlich
verteilten Vorbereitungssignale für die adaptiven Speichergruppen zu erzeugen.
Claims (1)
- Patentanspruch:Anpassungsfähige logische Schaltung, durch die eine Eingangsinformation nach einem einstellbaren, von der logischen Schaltung selbsttätig erlernbaren Übertragungsgesetz in eine gewünschteAusgangsinformation übertragbar ist durch Speicherung der Eingangsinformation in mehreren Gruppen multistabiler Speichereinheiten, deren Ausgangsspannungen in aufeinanderfolgenden Tastperioden geprüft und stufenweise an vorgegebene Werte herangeführt werden, dadurch gekennzeichnet, daß die multistabilen Schaltzustände der Speichereinheiten nichtlineare Abstufungen aufweisen und daß die Tastperioden an den Speichergruppen in unregelmäßiger Folge auftreten.Hierzu 2 Blatt Zeichnungen809 567/262 6.63 © Bundesdruckerei Berlin
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US331832A US3284780A (en) | 1963-12-19 | 1963-12-19 | Adaptive logic system |
US332528A US3317900A (en) | 1963-12-19 | 1963-12-23 | Adaptive logic system |
US334240A US3311895A (en) | 1963-12-19 | 1963-12-30 | Adaptive logic system with artificial weighting of output signals for enhanced learning |
US342745A US3317901A (en) | 1963-12-19 | 1964-02-05 | Adaptive logic system with inputs applied randomly only during conditioning cycles |
US378807A US3333249A (en) | 1963-12-19 | 1964-06-29 | Adaptive logic system with random selection, for conditioning, of two or more memory banks per output condition, and utilizing non-linear weighting of memory unit outputs |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1271436B true DE1271436B (de) | 1968-06-27 |
Family
ID=27541105
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ27186A Pending DE1275315B (de) | 1963-12-19 | 1964-12-22 | Anpassungsfaehige elektrische Schaltung |
DEJ27446A Withdrawn DE1280594B (de) | 1963-12-19 | 1965-02-04 | Lernschaltung fuer das Erkennen von Bitkombinationen |
DEP1271A Pending DE1271436B (de) | 1963-12-19 | 1965-06-28 | Anpassungsfaehige logische Schaltung |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEJ27186A Pending DE1275315B (de) | 1963-12-19 | 1964-12-22 | Anpassungsfaehige elektrische Schaltung |
DEJ27446A Withdrawn DE1280594B (de) | 1963-12-19 | 1965-02-04 | Lernschaltung fuer das Erkennen von Bitkombinationen |
Country Status (4)
Country | Link |
---|---|
US (5) | US3284780A (de) |
DE (3) | DE1275315B (de) |
FR (1) | FR88723E (de) |
GB (5) | GB1099287A (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1069159A (en) * | 1964-08-21 | 1967-05-17 | Standard Telephones Cables Ltd | Improvements in or relating to self-adaptive storage devices |
GB1099574A (en) * | 1964-08-21 | 1968-01-17 | Standard Telephones Cables Ltd | Adaptive element |
US3358271A (en) * | 1964-12-24 | 1967-12-12 | Ibm | Adaptive logic system for arbitrary functions |
US3374466A (en) * | 1965-05-10 | 1968-03-19 | Ibm | Data processing system |
US3457552A (en) * | 1966-10-24 | 1969-07-22 | Hughes Aircraft Co | Adaptive self-organizing pattern recognizing system |
US3533072A (en) * | 1967-07-17 | 1970-10-06 | Ibm | Adaptive logic system utilizing modification of output feedback in conditioning control loop |
US3599157A (en) * | 1968-05-27 | 1971-08-10 | Texas Instruments Inc | Feedback minimized optimum filters and predictors |
US3613084A (en) * | 1968-09-24 | 1971-10-12 | Bell Telephone Labor Inc | Trainable digital apparatus |
FR2051725B1 (de) * | 1969-07-14 | 1973-04-27 | Matsushita Electric Ind Co Ltd | |
US3618044A (en) * | 1969-11-14 | 1971-11-02 | Gen Dynamics Corp | Information-handling system especially for magnetic recording and reproducing of digital data |
US3618043A (en) * | 1969-11-14 | 1971-11-02 | Gen Dynamics Corp | Information-handling system especially for magnetic recording and reproducing of digital data |
US3810162A (en) * | 1970-06-01 | 1974-05-07 | Texas Instruments Inc | Nonlinear classification recognition system |
US3716840A (en) * | 1970-06-01 | 1973-02-13 | Texas Instruments Inc | Multimodal search |
US3702986A (en) * | 1970-07-06 | 1972-11-14 | Texas Instruments Inc | Trainable entropy system |
US3935524A (en) * | 1970-12-15 | 1976-01-27 | Karl Vockenhuber | Circuit arrangement for detecting voltage differences |
JPS5114409B1 (de) * | 1971-06-02 | 1976-05-10 | ||
US4518866A (en) * | 1982-09-28 | 1985-05-21 | Psychologics, Inc. | Method of and circuit for simulating neurons |
EP0192929A1 (de) * | 1985-02-07 | 1986-09-03 | Siemens Aktiengesellschaft | Anordnung zum selbsttätigen Ermitteln von Reaktionen in Abhängigkeit von Situationen |
US4967340A (en) * | 1985-06-12 | 1990-10-30 | E-Systems, Inc. | Adaptive processing system having an array of individually configurable processing components |
US4979124A (en) * | 1988-10-05 | 1990-12-18 | Cornell Research Foundation | Adaptive, neural-based signal processor |
EP0362840B1 (de) * | 1988-10-06 | 1995-05-10 | Kabushiki Kaisha Toshiba | Neuronales Netzwerksystem |
US5361328A (en) * | 1989-09-28 | 1994-11-01 | Ezel, Inc. | Data processing system using a neural network |
JP2724374B2 (ja) * | 1989-10-11 | 1998-03-09 | 株式会社鷹山 | データ処理装置 |
US5276771A (en) * | 1991-12-27 | 1994-01-04 | R & D Associates | Rapidly converging projective neural network |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL244109A (de) * | 1958-10-07 | |||
US3022005A (en) * | 1959-01-12 | 1962-02-20 | Ibm | System for comparing information items to determine similarity therebetween |
US3021440A (en) * | 1959-12-31 | 1962-02-13 | Ibm | Cryogenic circuit with output threshold varied by input current |
NL269966A (de) * | 1960-02-08 | |||
NL286466A (de) * | 1960-09-23 | 1900-01-01 | ||
US3103648A (en) * | 1961-08-22 | 1963-09-10 | Gen Electric | Adaptive neuron having improved output |
US3097349A (en) * | 1961-08-28 | 1963-07-09 | Rca Corp | Information processing apparatus |
US3144635A (en) * | 1961-12-14 | 1964-08-11 | Ibm | Error correcting system for binary erasure channel transmission |
US3158840A (en) * | 1962-01-15 | 1964-11-24 | Ibm | Specimen identification apparatus and method |
US3200374A (en) * | 1962-03-27 | 1965-08-10 | Melpar Inc | Multi-dimension parity check system |
US3295103A (en) * | 1962-08-16 | 1966-12-27 | Scope Inc | System for classifying minimally constrained stimuli |
US3191150A (en) * | 1962-10-30 | 1965-06-22 | Ibm | Specimen identification system with adaptive and non-adaptive storage comparators |
US3209328A (en) * | 1963-02-28 | 1965-09-28 | Ibm | Adaptive recognition system for recognizing similar patterns |
-
0
- GB GB1050629D patent/GB1050629A/en not_active Expired
- FR FR88723D patent/FR88723E/fr not_active Expired
- GB GB1050630D patent/GB1050630A/en not_active Expired
- GB GB1050627D patent/GB1050627A/en not_active Expired
- GB GB1050628D patent/GB1050628A/en not_active Expired
-
1963
- 1963-12-19 US US331832A patent/US3284780A/en not_active Expired - Lifetime
- 1963-12-23 US US332528A patent/US3317900A/en not_active Expired - Lifetime
- 1963-12-30 US US334240A patent/US3311895A/en not_active Expired - Lifetime
-
1964
- 1964-02-05 US US342745A patent/US3317901A/en not_active Expired - Lifetime
- 1964-06-29 US US378807A patent/US3333249A/en not_active Expired - Lifetime
- 1964-12-22 DE DEJ27186A patent/DE1275315B/de active Pending
-
1965
- 1965-02-04 DE DEJ27446A patent/DE1280594B/de not_active Withdrawn
- 1965-06-11 GB GB24716/65A patent/GB1099287A/en not_active Expired
- 1965-06-28 DE DEP1271A patent/DE1271436B/de active Pending
Also Published As
Publication number | Publication date |
---|---|
DE1275315B (de) | 1968-08-14 |
GB1050629A (de) | 1900-01-01 |
FR88723E (de) | 1967-06-02 |
DE1280594B (de) | 1968-10-17 |
US3317900A (en) | 1967-05-02 |
GB1099287A (en) | 1968-01-17 |
GB1050627A (de) | 1900-01-01 |
US3317901A (en) | 1967-05-02 |
US3311895A (en) | 1967-03-28 |
US3333249A (en) | 1967-07-25 |
US3284780A (en) | 1966-11-08 |
GB1050628A (de) | 1900-01-01 |
GB1050630A (de) | 1900-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1271436B (de) | Anpassungsfaehige logische Schaltung | |
DE1011181B (de) | Matrix-Schaltung | |
DE1103387B (de) | Bistabile Diodenschaltung | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE2448604C2 (de) | Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß | |
DE102014101844B4 (de) | Spannungsgenerator, Schalter- und Datenwandlerschaltungen | |
DE1100692B (de) | Bistabile Schaltung | |
DE2832673A1 (de) | Tastenfeldcodiersystem | |
DE2455498C3 (de) | Schwellwertverknüpfungsgatter | |
DE2203456B2 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ | |
DE2359997C3 (de) | Binäruntersetzerstufe | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE1268669B (de) | Multistabile Schaltung | |
DE2509732B2 (de) | Schaltungsanordnung zur Korrelation zweier Gruppen paralleler Binärsignale | |
DE1220476B (de) | Vorwaerts-Rueckwaerts-Zaehler fuer binaer verschluesselte Dezimalzahlen | |
DE1164482B (de) | Impulszaehler aus bistabilen Kippschaltungen | |
DE3875878T2 (de) | Mit hoher schnelligkeit betreibbares und zur implementierung als integrierter schaltkreis geeigneter flipflop. | |
DE1094296B (de) | Direkt galvanisch gekoppelte Transistorschaltung zur Durchfuehrung logischer Funktionen | |
DE1169996B (de) | Schaltungsanordnung zum taktsynchronisierten Ansteuern einer bistabilen Kippschaltung | |
DE1084763B (de) | Anordnung zur Ableitung von Impulsgruppen aus einer Hauptimpulsfolge | |
DE1153418B (de) | Elektronischer Zaehler | |
DE1178896B (de) | Matrix-Waehlanordnung | |
DE1233009B (de) | Reversierbare Zaehlschaltung | |
DE2720770C2 (de) | Schaltungsanordnung zur Kennzeichnung der Gruppenzugehörigkeit ein- oder mehrstelliger Kennzahlen unter Verwendung von Verknüpfungsgliedern, insbesondere für die Anwendung als Umwerter für die Leitweglenkung oder als Verzoner in Fernsprechvermittlungsanlagen | |
DE1512416C (de) | Verknüpfungsglied |