DE1094296B - Direkt galvanisch gekoppelte Transistorschaltung zur Durchfuehrung logischer Funktionen - Google Patents

Description

DEUTSCHES

Die Erfindung betrifft direkt galvanisch gekoppelte Transistorschaltungen zur Durchführung von logischen Funktionen, insbesondere der Funktion der ODER- und der ODER-ABER-Schaltung sowie von daraus hergeleiteten bistabilen Kippschaltern, Ringzählern und Schieberegistern.

Es ist bereits bekannt, Transistoren zur Bildung logischer Schaltungen für elektronische Rechenmaschinen zu verwenden. Diese Schaltungen bestehen stets aus Transistoren mit den zugehörigen Schaltelementen wie Widerständen, Kondensatoren und Induktivitäten. Zur Sicherstellung der Arbeitsweise werden meist in bestimmten Teilen der Schaltung künstliche Verzögerungen eingeführt. Diese gewünschten Verzögerungen wie auch die durch die äußeren Schaltteile bedingten Verzögerungen bewirken stets eine nachteilige Herabsetzung der Gesamtarbeitsgeschwindigkeit derartiger Schaltungen.

Die Anordnung nach der Erfindung gestattet demgegenüber eine wesentliche Erhöhung der Arbeitsgeschwindigkeit, indem drei Transistorenpaare mit je paarweise verbundenen Emittern in der Weise miteinander verbunden sind, daß die Emitter des zweiten und dritten Transistorpaares je mit einem der Kollektoren des ersten Transistorpaares verbunden sind. Da die Schaltung nur aus direkt gekoppelten Transistoren besteht, ist die Arbeitsgeschwindigkeit nur durch die Parameter der Transistoren selbst begrenzt. Die Vorspannungen der einzelnen Transistoren sind dabei so gewählt, daß jeweils nur ein Transistor eines Paares den leitenden Zustand einnehmen kann.

Einen einfachen ODER-Kreis erhält man mit dieser Grundschaltung, indem man je einer Basiselektrode eines Transistors jedes Paares eine Eingangsklemme zuordnet und die Eingangsklemme des zweiten und dritten Paares miteinander galvanisch verbindet. Dann kann an den Kollektorelektroden der Transistoren des zweiten und des dritten Paares je eine der vier ODER-Bedingungen A-B, A- B, A- B, A- B abgenommen werden.

Eine ODER-ABER-Schaltung, die auch zugleich einen komplementären Ausgang aufweist, erhält man, indem je eine Kollektorelektrode des zweiten Paares der Transistoren der ODER-Schaltung mit je einer Kollektorelektrode eines Transistors des dritten Paares galvanisch verbunden wird.

Durch Hinzufügung weiterer komplementärer Transistorpaare kann man aus dieser Schaltung eine bistabile binäre Schaltung erzeugen, die je nach Bedarf auch zu Schieberegistern oder Ringzählern verbunden werden kann.

Die Erfindung wird an Hand der Darstellung und Beschreibung einiger Ausführungsbeispiele näher erläutert.

Direkt galvanisch gekoppelte

Transistorschaltung zur Durchführung

logischer Funktionen

Anmelder:

IBM Deutschland
Internationale Büro-Maschinen

Gesellschaft m.b.H.,
Sindelfingen (Württ.), Tübinger Allee 49

Beanspruchte Priorität:
V. St. v. Amerika vom 30. Juli 1958

Edwin John Slobodzinski, Hopewell Junction, N. Y.

(V. St. Α.),
ist als Erfinder genannt worden

Fig. 1 stellt ein Schaltschema für eine erfindungsgemäße ODER-ABER-Schaltung mit komplementierten Ausgängen dar;

Fig. 2 zeigt ein Schaltschema für eine binäre Flip-Flop-Schaltung;

Fig. 3 stellt ein Zeitdiagramm für die Schaltung nach Fig. 2 dar;

Fig. 4 zeigt ein Schaltschema für zwei Stufen eines iV-stufigen Schieberegisters.

Die in der Fig. 1 gezeigte ODER-ABER-Schaltung mit komplementierten Ausgängen besteht aus den sechs Transistoren T₁ bis T₆ sowie aus einem Widerstand. Die Emitter der Transistoren T₁ und T₄ sowie die der Transistoren T₂ und T₃ und die des Transistorpaares T₅ und T₆ sind direkt miteinander verbunden. Die Verbindungsleitung der Emitter derTransitoren T₁ und T₄ ist vom Punkt 14 ab über einen Widerstand und eine Batterie geerdet. Der Kollektor des Transistors T₁ ist direkt mit der Verbindungsleitung der Emitter der Transistoren T₂ und T₃ im Punkt 15 verbunden. Ebenso ist der Kollektor des Transistors T₄ direkt mit der Verbindunsleitung der Emitter der Transistoren T₅ und T₆ im Punkt 16 verbunden. Die Basiselektrode des Transistors T₁ ist geerdet, während die Basiselektrode des Transistors T₄

009 677/330

zu der Eingangsklemme A herausgeführt ist. Die Eingangselektroden der Transistoren T₂ und T₆ liegen jeweils auf einem Potential von — 6 Volt. Die Basiselektroden der Transistoren T₃ und T₅ sind miteinander verbunden und zu der Eingangsklemme B herausgeführt. Die Kollektoren der Transistoren T₂ und T₅ sowie der Transistoren T₃ und T₆ sind je einander parallel geschaltet und an die Ausgangsklemmen 18 bzw. 19 geführt.

Von dem Transistorpaar T₁, T₄ ist der Transistor T₁ dauernd leitend vorgespannt. Bei Anlegung eines positiven Impulses an die Klemmet wird jedoch der PNP-Transistor T₄ gesperrt. Das Potential des Punktes 14 wird daher noch positiver, so daß der Transistor^ leitend bleibt. Der den Kollektor des Transistors T₁ verlassende Strom kann weiter durch einen der Transistoren T₂ oder T₃ fließen. Wenn gleichzeitig mit dem positiven Impuls an die Klemme A auch an die Eingangsklemme B ein positiver Impuls angelegt wird, wird der Transistor T₃ nichtleitend, daher wird die gemeinsame Verbindung 15 positiver, und infolgedessen wird der Transistor T₂ leitend. Es wird also durch das Vorhandensein von positiven Eingangsimpulsen an den Klemmen A und B ein Ausgangssignal an der Klemme 10 erzeugt, das den Ausdruck A · B darstellt. Wenn auch für die weitere Beschreibung angenommen wird, daß positive Impulse »Eins« und negative Impulse »Null« darstellen, arbeitet die Schaltung nach den bekannten Regeln der Booleschen Algebra.

Wenn gleichzeitig zu einem positiven Impuls an der Klemme A an die Eingangsklemme B ein negativer Impuls angelegt wird, wird der Transistor T₃ leitend und der Transistor T₂ nichtleitend. Daher stellt der Ausgang an Ausgangsklemme 11 den Ausdruck A · B dar.

Ein an die Eingangsklemme A angelegter negativer Impuls steuert hingegen den Transistor T₄ in den leitenden Zustand und sperrt den Transistor T₁. Wenn gleichzeitig mit der Anlegung eines negativen Impulses an die Klemmet ein negativer Impuls an die Klemme B angelegt wird, wird der Transistor T₅ leitend und der Transistor T₆ nichtleitend. Daher stellt das resultierende Ausgangssignal an Klemme 12 den Ausdruck A · B dar. Wenn jedoch gleichzeitig mit der Anlegung eines negativen Impulses an die Klemme A ein positiver Impuls an die Klemme B angelegt wird, wird der Transistor T₅ nichtleitend und der Transistor T₆ leitend, und der Ausgang an Klemme 14 stellt dann A · B dar.

An den Ausgängen 10 bis 14 sind also alle Kombinationen von A und B je getrennt verfügbar. Wenn man die Ausgangsklemmen 10 und 12 miteinander verbindet und wenn auch die Ausgangsklemmen 11 und 14 zusammengeschlossen werden, so ergeben sich zwei neue Ausgangskreise an den Klemmen 18 und 19. An der Klemme 19 sind die der ODER-ABER-Schaltung entsprechenden Werte der Kombination der Eingangswerte A und B verfügbar, während der Ausgang an Klemme 18 das Komplement dieser ODER-ABER-Schaltung darstellt.

Diese ODER-ABER-Schaltung mit komplementierten Ausgängen ist direkt galvanisch gekoppelt und besteht lediglich aus Transistoren. Dadurch wird eine Arbeitsgeschwindigkeit erreicht, die nur durch die den Transistoren selbst eigenen Parameter begrenzt wird. In der Schaltung nach Fig. 1 fehlen also alle Verzögerungen, die durch Kopplungskondensatoren oder Induktivitäten entstehen. Zusätzlich wird durch die wahlweise, durch die Eingangssignale gesteuerte Stromverteilung eines konstanten Stromes auf einen von je zwei mit den Emittern verbundenen Transistoren eine weitere Erhöhung der Arbeitsgeschwindigkeit und der Betriebssicherheit bewirkt, wobei die ganze Schaltung mit einer geringen Zahl von Schaltungsteilen betrieben wird.

Das System von Fig. 1 läßt sich leicht durch die entsprechende Hinzufügung von weiteren Transistorenpaaren, z. B. je eines Paares für die Ausgangskreise

ίο der Transistoren T₂ bis T₆, erweitern. Die Ausgangskreise jedes Transistors des hinzugefügten Paares können ihrerseits an die gemeinsamen Eingangs- oder Emitterkreise nachfolgender Transistorpaare angeschlossen werden, so daß sich in einfacher Weise auch umfangreichere logische Schaltungen verschiedener Art realisieren lassen.

Das in der Anordnung nach Fig. 1 benutzte Schaltprinzip läßt sich auch zur Bildung eines Schieberegisters oder eines Ringzählers benutzen wie es in

ao Fig. 4 gezeigt ist. Auch lassen sich unter Benutzung dieses Prinzips binäre Kippschaltungen z. B. nach Fig. 2 aufbauen. Die dem PNP-Typ angehörenden Transistoren T₁ bis T₆ entsprechen den Transistoren T₁ bis T₆ nach Fig. 1. Dieser Anordnung sind zwei

a5 Paare parallel geschalteter NPN-Transistoren T₈, T₉ und T₁₁, T₁₂ nachgeschaltet. Außerdem sind noch zwei ebenfalls dem NPN-Typ angehörende Ausgangstransistoren T₇ und T₁₀ hinzugefügt. Diese Schaltung besitzt die Ausgangsklemmen 21, 22 und 23. Außerdem ist eine Eingangsklemme 25 vorhanden.

An die Eingangsklemmen 25 werden positive und negative Eingangsimpulse einer bestimmten Frequenz angelegt. Der erste Impuls C₁ nach Fig. 3 ist ein positiver Impuls, der den PNP-Transistor T₄ sperrt und den Transistor T₁ leitend macht.

Der Transistor T₂ war im vorhergehenden Schritt zum Leitendwerden durch den Ausgang des Transistors T₈ vorbereitet worden. Die Einschaltung des Transistors T₁ läßt daher auch den Transistor T₂ leitend werden, der wiederum die Transistoren T₉ und T₁₁ durch den an ihre Basen angelegten positiven Impuls leitend macht. Der Strom fließt nun von der Masse durch den Transistor T₉ und über eine Leitung 26 und einen Widerstand 27 zu der von diesem Widerstand und der Batterie 28 gebildeten Quelle konstanten Stromes. Infolgedessen wird der Emitter des Transistors T₇ positiver, so daß der Transistor T₇ nichtleitend wird und an der Ausgangsklemme 21 einen positiven Impuls abgibt. Dieser positive Impuls bleibt bis zur nächsten Umschaltung bestehen und ist in Fig. 3 bei 31 dargestellt.

Da auch T₁₁ leitend wurde, fließt der Strom von Masse durch diesen Transistor und einen Widerstand 29 zur Batterie 30. Der Transistor T₁₀ bleibt ausgeschaltet, daher erscheint am Ausgang von T₁₀ ein positiver Ausgangsimpuls (32 in Fig. 3). Der Anfang dieses Ausgangsimpulses stimmt zeitlich mit dem Anfang des positiven Eingangsimpulses C₁ überein.
Wenn der an die Eingangsklemmen 25 angelegte Takt- oder Zeitgeberimpuls von einem positiven auf einen negativen Impuls umschaltet (C₂ in Fig. 3), wird der Transistor T₁ nichtleitend und der Transistor T₄ leitend. Da der Stromfluß durch den Transistor T₁₁ von der Erde über einen Widerstand 34 a verlaufen ist, ist der Transistor T₅ zum Leitendwerden vorbereitet worden, d. h., die Basis ist negativer gemacht worden, wodurch sichergestellt wird, daß der Transistor T₅ beim Leitendwerden des Transistors T₄ leitend wird. Ein Ausgangsimpuls erscheint an den Aus-

gangsklemmen 23, wenn der Transistor T₅ leitend

wird. Dieser Ausgangsimpuls ist bei 35 in Fig. 3 dargestellt. Durch die Anlegung des Ausgangsimpulses des Transistors T₅ an den Transistor T₁₂ wird auch dieser Transistor leitend. Der Transistor T₁₀ wird nun durch den Transistor T₁₂ in der oben beschriebenen Weise nichtleitend gehalten.

Der Transistor T₁, der durch den Eingangsimpuls C₂ nichtleitend wurde, schaltet die Transistoren T₂, T₉ und T₁₁ ab. Wenn der Transistor T₉ nichtleitend wird (und zu der Zeit ist auch der Transistor T₈ nichtleitend), wird der Transistor T₇ leitend, da die seiner Basis zugeleitete negative Vorspannung durch die erhöhte negative Vorspannung am Emitter überwunden wird, so daß die Basis positiver als der Emitter wird. Die resultierende Vorspannung in Durchlaßrichtung führt zu einem Stromfluß durch den Transistor T₇, wodurch am Ausgang 21 ein negativer Ausgangsimpuls (31 a, Fig. 3) erzeugt wird.

Nach dem negativen Impuls C₂ wird der Eingangsklemme 25 ein positiver Impuls C₃ zugeführt. Wie zu- vor macht der positive Impuls den Transistor T₄ nichtleitend, wodurch wiederum der Transistor T₅ nichtleitend wird und den Transistor T₁₂ abschaltet. Da die Transistoren T₁₁ und T₁₂ beide nichtleitend sind, hört der positive Ausgangsimpuls 32 (Fig. 3) auf, d. h., der Ausgang des Transistors T₁₀ ist nun negativ. Wie zuvor schaltet der positive Impuls C₃ den Transistor T₁ ein, aber da vor der Anlegung des Impulses C₃ weder Transistor T₈ noch T₈ leitend war, ist der Transistor T₂ nicht zum Leitendwerden vorbereitet worden. Beim Leitendwerden des Transistors T₁ wird daher der Transistor T₃ anstatt des Transistors T₂ leitend. Das beruht darauf, daß die Basis des Transistors T₃ zur Masse anstatt zu der Spannungsteilenden Vorspannungsschaltung zurückgeschaltet ist, die die Widerstände 36 und 37 und die an Klemme +6 dargestellte positive Stromquelle umfaßt. Es besteht natürlich ein Ausgangsimpuls 38 für den Transistor T₃, wie Fig. 3 zeigt. Durch die letztgenannte Operation wird keiner der Transistoren des Systems zum Leitendwerden vorbereitet, und daher wird insbesondere der Transistor T₅ nicht zum Leitendwerden vorbereitet, wenn der Transistor T₄ als nächster leitend wird. Wenn also der nächste negative Zeitgeberimpuls C₄ an die Eingangsklemme 25 angelegt wird, wird der Transistor T₄ leitend. Dadurch wird der Transistor T₆ eingeschaltet. Der Transistor T₃ könnte auch durch eine Diode ersetzt werden.

Wenn der Transistor T₆ leitend wird, wird der Ausgangsimpuls 40 (Fig. 3) über die Leitung 41 an die Basis des NPN-Transistors T₈ angelegt, der dadurch eingeschaltet wird. Wenn der Transistor T₈ eingeschaltet wird, macht er den Transistor T₇ nichtleitend und bildet am Ausgang 21 einen positiven Impuls (31 b in Fig. 3). Der Stromfluß in λ^erbindung mit den Spannungsteilern 36, 37 bereitet den Transistor T₂ zum Leitendwerden für die als nächstes zu beschreibende Operation vor.

Im vorstehenden sind bestimmte Operationen beschrieben worden, von denen stillschweigend angenommen wurde, daß sie zu Beginn der Beschreibnug stattgefunden haben. Der Vollständigkeit halber sei nun angenommen, daß an die Eingangsklemmen 25 ein weiterer positiver Impuls C₁₀ angelegt worden ist, der dieselben Operationen wie der beschriebene Impuls C₁ hervorruft. Der positive Impuls C_{1 a} schaltet den Transistor T₄ aus, die Transistoren T₁, T₂ und T₉ ein, und diese letztgenannten Transistoren schalten den Transistor T₈ aus und halten gleichzeitig den Transistor T₇ nichtleitend. Ebenso wird der Transistor T₁₁ eingeschaltet, um den Transistor T₅ für das Leitendwerden bei Anlegung des nächsten negativen Impulses vorzubereiten.

Der Vorspannungskreis für die Basen der Transistoren T₉ und T₁₁ und für den Kollektor des Transistors T₂, der die Klemmen — 12 und —6 und die Widerstände 43 und 44 enthält, umfaßt eine Induktivität zur Impulsanhebung 45, deren Spannungserhöhung für die Operation des Systems nützlich, aber nicht unbedingt nötig ist. Eine ähnliche Vorspannungsschaltung für die Basis des Transistors T₁₂ und den Kollektor des Transistors T₅ umfaßt Widerstände 46 und 47 und eine ähnliche Spule 48. Eine weitere ähnliche Vorspannungsschaltung für die Basis des Transistors T₈ und den Kollektor des Transistors T₆ umfaßt Widerstände 50 und 51 und eine Spule 49.

Die Schaltung nach Fig. 1 und deren Weiterentwicklung nach Fig. 2 eignet sich auch zum Aufbau eines Schieberegisters nach Fig. 4. Die einzelnen Stufen entsprechen bis auf kleine Abwandlungen der bistabilen Stufe nach Fig. 2 und tragen für die übereinstimmenden Teile gleiche Bezugszeichen.

Die Basis des Transistors T₂ und die Basis des Transistors T₅ sind an je eine aus den Widerständen 67 und 68 gebildete Spannungsteilerschaltung geführt. Die Ausgangskreise der Transistoren T₂ und T₅ verlaufen zu den Leitungen 61 bzw. 62. Die Leitung 61 verbindet die Basen der Transistoren T₉ und T₁₁ miteinander, während die Leitung 62 die Basen der Transistoren T₁₂ und T₂₀ verbindet. Die Transistoren T₈ und T₉ sind ebenso wie die Transistoren T₁₁ und T₁₂ parallel geschaltet. Von den Emittern der Transistoren T₈ und T₉ wird ein Ausgangskreis über einen Ausgangstransistor T₇ zu den Ausgangsklemmen 63 geführt. Ähnliche Ausgangsklemmen 64, 65 und 66 sind für die weiteren Stufen vorgesehen. Der übrige Teil der ersten Stufe des Schieberegisters besteht aus den parallel geschalteten Transistoren T₁₁ und T₁₂ und dem Ausgangstransistor T₁₀.

Die zweite Stufe des Schieberegisters ist mit der ersten Stufe identisch.

Die Widerstände 67 und 68 sind an Vorspannungspotentiale gelegt, die den Transistor T₂ nichtleitend vorspannen. Dieser Transistor wird leitend, wenn er zunächst durch einen der Transistoren T₈ oder T₉ zum Leitendwerden vorbereitet worden ist und dann der Ausgang des leitenden Transistors T₁ an ihn angelegt wird. Entsprechende Verbindungen sind für die Transistoren T₅, T₁₄ und T₁₇ vorhanden.

Es sei ein positiver Eingangsimpuls S als Darstellung einer »1« an die Eingangsklemme 70 des Transistors T₈ angelegt worden, gleichzeitig sei der erste negative Impuls C₁ einer Folge von Taktimpulsen an die Eingangsklemme 25 angelegt worden. Der negative Impuls C₁ bringt, wie beschrieben, die Transistoren T₄ und T₁₆ in den leitenden Zustand. Der an die Basis des NPN-Transistors T₈ angelegte positive Impuls 5¹ macht auch diesen Transistor leitend und bereitet damit den Transistor T₂ auf das Leitendwerden vor. Da jedoch der Transistor T₁ nichtleitend ist, wird der Transistor T₂ erst dann leitend, wenn an die Eingangsklemmen 25 der positive Impuls C₂ angelegt wird. Wenn der Transistor T₈ leitend ist, bleibt der NPN-Transistor T₇ bei einem positiven Ausgang an den Ausgangsklemmen 63 nichtleitend.

Bei der Anlegung des positiven Impulses C₂ an die Eingangsklemmen 25 werden die Transistoren T₄ und T₁₆ nichtleitend und die Transistoren T₁ und T₁₃ leitend. Wie schon erwähnt, wird der Transistor T₂ bevorzugt leitend. Der Transistor T₃ bleibt nichtleitend.

Beim Leitendwerden des Transistors T₉ wird dessen Ausgang an den NPN-Transistor T₉ angelegt, der dadurch leitend wird, wodurch die Vorspannung am Transistor T₈ verändert und dieser abgeschaltet wird. Der positive Ausgang wird jedoch weiterhin an den Ausgangsklemmen 63 erzeugt, da der Transistor T₇ ausgeschaltet bleibt. Transistor T₉ hält Transistor T₂ eingeschaltet, und der Ausgang dieses Transistors macht den Transistor T₁₁ leitend und erzeugt so einen positiven Ausgang an den Klemmen 64, da der Transistor T₁₁ den Transistor T₁₀ ausschaltet. Der Transistor T₁₁ bereitet den Transistor T₅ zum Leitendwerden vor.

Wenn nun der negative Impuls C₁₀ an die Eingangsklemmen angelegt wird, werden die Transistoren T₁ und T₁₃ ausgeschaltet und die Transistoren T₄ und T₁₆ leitend. Da der Transistor T₁ ausgeschaltet wird, werden auch die Transistoren T₂ und T₉ ausgeschaltet. Da die Transistoren T₈ und T₉ jetzt beide nichtleitend sind, wird der Transistor T₇ eingeschaltet und bildet an der Ausgangsklemme 63 einen negativen Ausgang, der als Darstellung für die »0« in der Terminologie der Booleschen Algebra dienen kann. Da die Transistoren T₈ und T₉ ausgeschaltet sind, ist der Transistor T₂ nicht mehr für das Leitendwerden vorbereitet.

Der Transistor T₄ schaltet den Transistor T₅ ein, der für das Leitendwerden vorbereitet war, und dieser schaltet die Transistoren T₁₂ und T₂₀ ein. Der Transistor T₁₂ hält den Transistor T₁₀ ausgeschaltet. Daher wird der positive Ausgang weiterhin an der Ausgangsklemme 64 erzeugt. Jetzt hat eine Periode des Taktgebers stattgefunden, und am Ende dieser Periode hat der negative Impuls C₁₀ das anfängliche Eingangssignal S, das ein Bit darstellt, über die Leitung 62 zu der zweiten Stufe des Schieberegisters übertragen. Beim Leitendwerden des Transistors T₂₀ wird also der Transistor T₁₉ nichtleitend, um an der Ausgangsklemme 65 das positive Ausgangssignal zu bilden.

Bei Verwendung des Systems von Fig. 4 als Schieberegister wird an die Eingangsklemme 70 ein weiterer positiver Impuls angelegt, wenn in das Register ein weiteres »1 «-Bit eingeführt werden soll. Wenn das nächste Bit eine »0« ist, wird durch das Fehlen des positiven Impulses das »O«-Bit in das Register eingegeben.

Die Anlegung des »1«-Bits über die Leitung 62 an den Transistor T₂₀ der zweiten Stufe und dessen weitere Verschiebung geschieht analog zu der ersten Stufe.

Die Ausgangsklemmen 72 können an weitere Stufen des Schieberegisters oder an andere Komponenten des Rechensystems angeschlossen sein. Der Ausgang von Klemme 72 kann auch wieder der Eingangsklemme 70 zugeführt werden, so daß eine Zählschaltung entsteht.

Es sei nun angenommen, daß bei Eingabe des eine »1« darstellenden Bits in die zweite Stufe des Registers ein »O«-Bit an die Eingangsklemme 70 angelegt wird. Dies ist der Fall, wenn der Taktgeber den negativen Impuls C_la an die Eingangsklemmen 25 anlegt. Bei Anlegung des positiven Impulses C₂₀ wird der Transistor T₁ wieder leitend. Bekanntlich war jedoch der Transistor T₂ nicht zum Leitendwerden vorbereitet, da die Transistoren T₈ und T₉ beide abgeschaltet waren. Daher wird der Transistor T₃ durch den Transistor T₁ leitend gemacht. Beim Leitendwerden des Transistors T₁ wurde der Transistor T₄ nichtleitend, wodurch die Transistoren T₅ und T₁₂ beide abgeschaltet wurden. Da jetzt beide Transistoren T₁₁ und T₁₂ abgeschaltet sind, wird der Transistor T₁₀ eingeschaltet, um das negative Ausgangssignal an Klemme 64 zu erzeugen. Da die Transistoren T₁₁ und T₁₂ jetzt beide nichtleitend sind, ist Transistor T₅ nicht mehr zum Leitendwerden vorbereitet, und daher wird bei der Anlegung des nächsten negativen Impulses der Transistor T₄ leitend, so daß der Transistor T₆ an Stelle des Transistors T₅ leitend gemacht wird. Natürlich bleiben die Transistoren T₈, T₉, T₁₁ und T₁₂ nichtleitend, und an die Leitung 62 wird ein Eingangssignal (oder dessen Fehlen) als Darstellung für das »O«-Bit angelegt, das jetzt an die zweite Stufe des Registers gelangt ist. Gleichzeitig ist das »1«-Bit an den Ausgangsklemmen 72 erschienen.

Die dargestellten Schaltungen stellen nur Beispiele dar, die keine Beschränkung der Erfindung auf diese Beispiele bewirken sollen. So können unter entsprechender Änderung der Polarität der Stromquellen statt der PNP-Transistoren auch NPN-Transistoren eingesetzt werden, und umgekehrt. Auch kann z. B. statt der geerdeten Basisschaltung der Transistoren eine andere der Grundschaltungen verwendet werden.

Claims (5)

Patentansprüche:

1. Direkt galvanisch gekoppelte Transistorschaltung zur Durchführung logischer Funktionen, dadurch gekennzeichnet, daß drei Transistorpaare mit je paarweise verbundenen Emittern in der Weise miteinander verbunden sind, daß die Emitter des zweiten (T₂, T₃) und des dritten (T₅, T₆) Transistorpaares je mit einem der Kollektoren des ersten (T₁, T₄) Transistorpaares verbunden sind, so daß jeweils nur ein Transistor eines Paares den leitenden Zustand einnehmen kann.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß je einer Basiselektrode eines Transistors jedes Paares eine Eingangsklemme zugeordnet ist, wobei die Eingangsklemmen des zweiten und dritten Paares miteinander galvanisch verbunden sind, so daß an den Kollektorelektroden der Transistoren des zweiten und des dritten Paares je eine der vier ODER-Bedingungen (A · B, A · B, A-B, A · B) aus zwei Eingängen (A, B) dargestellt wird.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß je eine Kollektorelektrode des zweiten Paares mit je einer Kollektorelektrode eines Transistors des dritten Paares galvanisch verbunden ist, so daß an den so gebildeten zwei Ausgängen (18, 19) die Bedingungen der ODER-ABER-Schaltung (A · B + A · B) sowie deren Komplement (A · B + A · B) für zwei Eingänge (A, B) abnehmbar sind.

4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß dem zweiten und dritten Transistorpaar je ein Paar komplementärer Transistoren mit je parallel geschalteten Emittern und Kollektoren so zugeschaltet ist, daß je einer Basis-Kollektor-Strecke eines der Transistoren des zweiten und dritten Paares die Basis-Kollektor-Strecke eines der Transistoren (T₉, T₁₂) des fünften und sechsten Paares parallel geschaltet ist und daß die Basiselektroden eines der Transistoren (T₉) des fünften Paares auch mit der Basiselektrode eines Transistors (T₁₁) des sechsten Paares verbunden ist, während die Basiselektrode des anderen Transistors (T₈) des fünften Paares mit der Kollektorelektrode des zweiten Transistors (T₆) des dritten

Paares verbunden ist, so daß ein bistabiler binärer Schaltkreis entsteht.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß mehrere bistabile Schaltkreise zu einem Schieberegister zusammengeschaltet sind,

indem jeweils die Basiselektrode des zu dem Transistor (T₅) des dritten Paares parallel geschalteten Transistors des sechsten Paares (T₁₁, T₁₂) mit der Basiselektrode des zweiten Transistors (T₂₀) des fünften Paares der folgenden Stufe verbunden ist.

Hierzu 1 Blatt Zeichnungen

© 009 677/330 11.60