DE112017002961B4 - Leistungs-halbleitereinheit - Google Patents
Leistungs-halbleitereinheit Download PDFInfo
- Publication number
- DE112017002961B4 DE112017002961B4 DE112017002961.9T DE112017002961T DE112017002961B4 DE 112017002961 B4 DE112017002961 B4 DE 112017002961B4 DE 112017002961 T DE112017002961 T DE 112017002961T DE 112017002961 B4 DE112017002961 B4 DE 112017002961B4
- Authority
- DE
- Germany
- Prior art keywords
- wire
- solder layer
- power semiconductor
- layer
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 229910000679 solder Inorganic materials 0.000 claims abstract description 120
- 239000000463 material Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 25
- 239000000956 alloy Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 40
- 229910017482 Cu 6 Sn 5 Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 description 29
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000005476 soldering Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 238000005275 alloying Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910020888 Sn-Cu Inorganic materials 0.000 description 2
- 229910019204 Sn—Cu Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017755 Cu-Sn Inorganic materials 0.000 description 1
- 229910018082 Cu3Sn Inorganic materials 0.000 description 1
- 229910018471 Cu6Sn5 Inorganic materials 0.000 description 1
- 229910017927 Cu—Sn Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8314—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Abstract
Leistungs-Halbleitereinheit (100), die Folgendes aufweist:- ein isolierendes Substrat (3) mit einer Metallschicht (3a) zumindest auf einer vorderen Oberfläche des isolierenden Substrats (3);- einen Draht-Höcker (9), der auf der Metallschicht (3a) angeordnet ist;- ein Halbleiterelement (4) das über eine Lotschicht (7) mit der Metallschicht (3a) verbunden ist; und wobei der Draht-Höcker (9) in der Lotschicht (7) angeordnet ist und mit der Metallschicht (3a) verbunden ist,wobei eine Legierung, die aus einem Material des Draht-Höckers (9) und einem Material der Lotschicht (7) besteht, an einer Grenzfläche zwischen dem Draht-Höcker (9) und der Lotschicht (7) angeordnet ist,wobei der Draht-Höcker (9) nur einen einzigen Wedge-Bond-Verbindungsbereich (9a, 9b) aufweist.
Description
- TECHNISCHES GEBIET
- Die vorliegende Erfindung bezieht sich auf eine Leistungs-Halbleitereinheit und bezieht sich insbesondere auf eine Leistungs-Halbleitereinheit, bei der ein Draht-Höcker, der aus einem Material hergestellt ist, das eine Legierung mit einem Material einer Lotschicht bilden kann, an einer vorgegebenen Position angeordnet ist.
- STAND DER TECHNIK
- Bei einer herkömmlichen Leistungs-Halbleitereinheit wird zum Beispiel, wenn eine Basisplatte und ein isolierendes Substrat mit einem Lot gebondet werden, zur Bildung eines Draht-Höckers ein hauptsächlich aus Al oder Cu bestehender Draht durch Wedge-Bonden an einer Kupfer-Platte angebracht, um die Dicke einer Lotschicht gleichmäßig zu gestalten (siehe zum Beispiel die Patentdokumente 1 und 2).
- Aus dem Patentdokument 3 ist ferner eine Halbleitervorrichtung bekannt, die Folgendes aufweist: einen Halbleiterchip, ein Elektroden-Pad, das aus einem Aluminium enthaltenden Metallmaterial besteht und auf einer oberen Oberfläche des Halbleiterchips ausgebildet ist, eine Elektrodenleitung, die an einer Außenkontur des Halbleiterchips angeordnet ist, einen Bonddraht mit einem linearen Hauptkörperbereich und mit einem Pad-Bond-Bereich und einem Leitungs-Bond-Bereich, die an den jeweiligen Enden des Hauptkörperbereichs ausgebildet und mit dem Elektroden-Pad bzw. der Elektrodenleitung verbunden sind, und ein Harzgehäuse, das den Halbleiterchip, die Elektrodenleitung und den Bonddraht dicht einschließt, wobei der Bonddraht aus Kupfer besteht und das gesamte Elektroden-Pad und der gesamte Pad-Bond-Bereich einstückig mit einer wasserundurchlässigen Schicht bedeckt sind.
- Das Patentdokument 4 beschreibt ein Leistungsmodul, mit einem Substrat, einem Leistungschip, einem Bondingmaterial und mindestens einem Abstandshalter. Das Substrat enthält eine strukturierte Leiterschicht. Der Leistungschip ist durch das Bondingmaterial mit dieser strukturierten Leiterschicht verbunden. Der Abstandshalter befindet sich zwischen der strukturierten Leiterschicht und dem Leistungschip, um den Leistungschip in einem Abstand von der strukturierten Leiterschicht zu halten.
- Das Patentdokument 5 zeigt eine Halbleitervorrichtung mit einer Legierungsschicht, die zwischen einer ersten Ag-Schicht, die auf einer Trägerplatte oder Leiterplatte ausgebildet ist, und einer zweiten Ag-Schicht, die auf einem Halbleiterelement ausgebildet ist, angeordnet ist, wobei die Legierungsschicht eine intermetallische Verbindung von Ag3Sn enthält, die durch Ag-Komponenten der ersten Ag-Schicht und der zweiten Ag-Schicht und Sn gebildet ist, und wobei eine Vielzahl von Drähten, die Ag enthalten, so angeordnet sind, dass sie sich von einer nach außen weisenden Peripherie der Legierungsschicht aus erstrecken.
- DOKUMENTE ZUM STAND DER TECHNIK
- Patentdokumente
-
- Patentdokument 1:
JP H11-186 331 A - Patentdokument 2: Japanisches Patent
JP 5 542 567 B2 - Patentdokument 3:
US 2015 / 0 200 181 A1 - Patentdokument 4:
US 2016 / 0 113 107 A1 - Patentdokument 5:
US 2016 / 0 035 691 A1 - KURZBESCHREIBUNG DER ERFINDUNG Durch die Erfindung zu lösende Probleme
- In den letzten Jahren besitzen Leistungs-Halbleitereinheiten in Reaktion auf die Forderung nach einer Verkleinerung und einer hohen Ausgangsleistung eine zunehmend höhere interne Stromdichte und müssen bei einer hohen Temperatur funktionieren. Somit ist es notwendig, in einem Halbleiterelement erzeugte Wärme effizienter zu einer Basisplatte zu transferieren, um die Wärme abzuführen. Es ist außerdem notwendig, die Fortentwicklung von Rissen zu unterbinden, wenn sich Risse in einer Lotschicht bilden, die ein Halbleiterelement und ein isolierendes Substrat oder ein isolierendes Substrat und eine Basisplatte verbindet.
- Die Aufgabe der vorliegenden Erfindung besteht daher darin, eine Leistungs-Halbleitereinheit anzugeben, die auch bei einem Betrieb mit hoher Temperatur eine hohe Zuverlässigkeit und eine hohe thermische Leitfähigkeit aufweist.
- Mittel zum Lösen der Probleme
- Gemäß der Erfindung wird die Aufgabe gelöst mit einer Leistungs-Halbleitereinheit gemäß Anspruch 1 sowie einer Leistungs-Halbleitereinheit gemäß Anspruch 8. Vorteilhafte Weiterbildungen der erfindungsgemäßen Leistungs-Halbleitereinheit sind in den Ansprüchen 2 bis 7 sowie 9 bis 16 angegeben.
- Effekte der Erfindung
- Bei der Leistungs-Halbleitereinheit gemäß der vorliegenden Erfindung kann die Schichtdicke der Lotschicht, wie vorstehend beschrieben, durch die Draht-Höcker gleichmäßig gestaltet werden, und außerdem kann das Auftreten von Hohlräumen in der Lotschicht verhindert werden. Ferner kann die Fortentwicklung von Rissen in der Lotschicht aufgehalten oder verlangsamt werden, so dass eine Leistungs-Halbleitereinheit mit einer hohen Zuverlässigkeit und einer hohen thermischen Leitfähigkeit angegeben werden kann.
- Figurenliste
- In den Figuren zeigen:
-
1 eine Schnittansicht einer Leistungs-Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung; -
2 eine vergrößerte Schnittansicht eines Bereichs A der Leistungs-Halbleitereinheit gemäß1 ; -
3A eine vergrößerte Schnittansicht eines Bereichs der Leistungs-Halbleitereinheit gemäß2 ; -
3B eine vergrößerte Schnittansicht eines Bereichs der Leistungs-Halbleitereinheit gemäß2 ; -
4A eine Draufsicht, die eine Anordnung von Draht-Höckern der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt; -
4B eine Draufsicht, die eine weitere Anordnung von Draht-Höckern der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt; -
4C eine Draufsicht, die noch eine weitere Anordnung von Draht-Höckern der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt; -
5 eine Schnittteilansicht einer Leistungs-Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; -
6A eine Draufsicht, die eine Anordnung von Draht-Höckern der Leistungs-Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt; -
6B eine Schnittansicht entlang einer Richtung A-A in6A . - AUSFÜHRUNGSFORMEN DER ERFINDUNG
- Erste Ausführungsform
-
1 ist eine Schnittansicht einer Leistungs-Halbleitereinheit, die als Ganzes mit 100 bezeichnet ist, gemäß einer ersten Ausführungsform der vorliegenden Erfindung.2 ist eine vergrößerte Schnittansicht des Bereichs A, der in1 von einer durchbrochenen Linie eingefasst ist. - Die Leistungs-Halbleitereinheit 100 weist eine Basisplatte 1 auf. Die Basisplatte 1 ist zum Beispiel aus Cu hergestellt. An der oberen Oberfläche der Basisplatte 1 ist mittels einer Lotschicht 7 ein isolierendes Substrat 3 befestigt. Die Lotschicht 7 besteht zum Beispiel aus Sn.
- Wie in
2 gezeigt, weist das isolierende Substrat 3 ein isolierendes Element 3b und Leiterschichten 3a, 3c auf, die auf der vorderen Oberfläche beziehungsweise der rückwärtigen Oberfläche des isolierenden Elements 3b angeordnet sind. Das isolierende Element 3b ist zum Bespiel aus Aluminiumnitrid hergestellt, und die Leiterschichten 3a und 3c bestehen aus einem Metall, wie zum Beispiel Kupfer. - An der Leiterschicht 3a des isolierenden Substrats 3 ist mittels der Lotschicht 7 ein Halbleiterelement 4 befestigt. Bei dem Halbleiterelement 4 handelt es sich um ein Leistungs-Halbleiterelement (eine Leistungseinheit), wie beispielsweise einen MOSFET oder einen IGBT. Wie in
1 gezeigt, ist das Halbleiterelement 4, das zum Beispiel aus einer Schottky-Barrier-Diode besteht, an der anderen Leiterschicht 3a befestigt. - Der Umfang der Basisplatte 1 ist von einem Gehäuse 2 umgeben, das zum Beispiel aus einem Polyphenylsulfid-Harz (PPS) oder einem Polybutylenterephthalat-Harz (PBT) hergestellt ist. Am äußeren Rand des Gehäuses 2 ist ein Leitungsanschluss 8 angeordnet. Der Anschluss 8 besteht zum Beispiel aus Kupfer oder Aluminium.
- Eine (nicht gezeigte) Elektrode des Halbleiterelements 4 und der Anschluss 8 sind mittels eines Bonding-Drahts 6 elektrisch verbunden. Der Bonding-Draht 6 besteht zum Beispiel aus Kupfer oder Aluminium. Ferner ist das Innere des Gehäuses 2 mit einem Abdichtungsmaterial 5 gefüllt, so dass das Halbleiterelement 4 und der Bonding-Draht 6 eingebettet sind. Das Abdichtungsmaterial 5 besteht zum Beispiel aus einem Silikon-Gel.
- Wie in
2 gezeigt, ist ein Draht-Höcker 9 als Abstandshalter in der Lotschicht 7 angeordnet, welche die Leiterschicht 3a und das Halbleiterelement 4 verbindet. Der Draht-Höcker 9 ist aus einem Material hergestellt, das in der Lage ist, unter der Bonding-Bedingung der Lotschicht 7 eine Legierung mit dem Material der Lotschicht 7 zu bilden. - Der Draht-Höcker 9 muss nur in der Lotschicht 7 angeordnet sein, welche die Leiterschicht 3a mit dem Halbleiterelement 4 verbindet; ein Bonding von Verbindungsbereichen 9a, 9b an beiden Enden einer Drahtschleife 9d mit der Leiterschicht 3a durch Wedge-Bonding ist jedoch bevorzugt, wie zum Beispiel in
3A gezeigt, da keine positionelle Abweichung auftritt. - Wie vorstehend beschrieben, wird der Draht-Höcker 9 mittels eines Bonding-Drahts gebildet, der durch Wedge-Bonding fest an die Leiterschicht 3a des isolierenden Substrats 3 gebondet wird.
3B ist eine Schnittansicht des Draht-Höckers 9 in einer Richtung von dem Verbindungsbereich 9a zu dem Verbindungsbereich 9b (auf die im Folgenden als eine „Längsrichtung“ Bezug genommen wird). Wie aus3b ersichtlich, ist der Draht-Höcker 9 bevorzugt aus einem Bonding-Draht hergestellt, bei dem die Verbindungsbereiche 9a, 9b an beiden Enden an die Leiterschicht 3a gebondet sind, und ferner befindet sich, um die Höhe des Draht-Höckers 9 gleichmäßig zu gestalten, bevorzugt ein sandwichartig zwischen den Verbindungsbereichen 9a, 9b angeordneter Drahtschleifenbereich 9c in Kontakt mit der Leiterschicht 3a. - Es ist wünschenswert, dass der Abstand zwischen den zwei Wedge-Bond-Verbindungsbereichen 9a, 9b gleich 2,0 mm oder geringer ist. Dies liegt daran, dass dann, wenn der Abstand größer als 2,0 mm ist, es aufgrund einer Zugspannung des Bonding-Drahts schwierig ist, den Drahtschleifenbereich 9c so anzuordnen, dass er sich in Kontakt mit der Leiterschicht 3a befindet, wenn das eine Ende des Bonding-Drahts durch Wedge-Bonden an der Halbleiterschicht 3a angebracht wird und dann das andere Ende durch Wedge-Bonden angebracht wird.
- Wenn beide Enden des einen Draht-Höckers 9 durch Wedge-Bonden angebracht werden und ferner eine Mehrzahl von Stitch-Bond-Verbindungsbereichen dazwischen vorhanden ist, wird eine Drahtschleife mittels der Zugspannung des Drahts gebildet, und es wird schwierig, die Höhe des Höckers zu steuern, und daher sind der Abstand zwischen dem Wedge-Bond-Verbindungsbereich und dem Stitch-Bond-Verbindungsbereich sowie der Abstand zwischen benachbarten Stitch-Bond-Verbindungsbereichen jeweils bevorzugt gleich 2,0 mm.
- Es ist anzumerken, dass es möglich ist, dass der Draht-Höcker 9 lediglich mit einem Verbindungsbereich 9a (oder 9b) an die Leiterschicht 3a gebondet ist.
- Der obere Bereich des Draht-Höckers 9 befindet sich in Kontakt mit der rückwärtigen Oberfläche des Halbleiterelements 4, und der Draht-Höcker 9 trägt das Halbleiterelement 4.
- Die
4A bis4C zeigen die Anordnung der Draht-Höcker 9 auf der Leiterschicht 3a. Die4A bis4C sind Draufsichten in einem Zustand, in dem die Draht-Höcker 9 an die Leiterschicht 3a gebondet sind, und lassen einen Bereich oberhalb der Lotschicht 7 weg. Ferner zeigen gestrichelte Linien 10 einen Halbleiterelement-Montagebereich an, der durch vertikales Projizieren des Halbleiterelements 4 auf die Leiterschicht 3a erhalten wird, und das Halbleiterelement 4 wird auf diesem Bereich platziert. - Wie in
4A gezeigt, sind die Draht-Höcker 9 an den vier Ecken des Halbleiterelement-Montagebereichs 10 so angeordnet, dass die Längsrichtung der Draht-Höcker 9 gleich einer diagonalen Richtung des Halbleiterelement-Montagebereichs 10 ist. Die Draht-Höcker 9 können auf einer diagonalen Linie des Halbleiterelement-Montagebereichs 10 angeordnet sein oder können so angeordnet sein, dass sie sich nicht auf einer diagonalen Linie befinden, sondern dass sie sich parallel zu der diagonalen Linie befinden. - Auf diese Weise kann die Schichtdicke der Lotschicht 7 durch Anordnen der Draht-Höcker 9 an den vier Ecken oder in der Nähe der vier Ecken des Halbleiterelement-Montagebereichs 10 für ein Tragen des Halbleiterelements gleichmäßiger gestaltet werden.
- Da der Draht-Höcker herkömmlicherweise aus einem Al-Draht oder dergleichen gebildet wird, der mit dem Lot 7a keine Legierung bildet, erfolgte darüber hinaus keine Benetzung mit dem Lotmaterial und keine Verteilung desselben um den Draht-Höcker herum, und in der Lotschicht 7 wurden Hohlräume erzeugt. Dagegen wird der Draht-Höcker 9 bei der Leistungs-Halbleitereinheit 100 gemäß der ersten Ausführungsform der vorliegenden Erfindung, wie vorstehend beschrieben, aus einem Material gebildet, das in der Lage ist, mit dem Lotmaterial der Lotschicht 7 unter der Bildungsbedingung für die Lotschicht 7 eine Legierung zu bilden. Somit erfolgt auch eine Benetzung mit dem Lotmaterial und eine Verteilung desselben um den Draht-Höcker 9 herum, so dass die Entstehung von Hohlräumen verhindert werden kann. Ferner kann an der Grenzfläche zwischen dem Draht-Höcker 9 und der Lotschicht 7 eine Legierung gebildet werden.
- Der Durchmesser des für den Draht-Höcker 9 verwendeten Drahts ist bevorzugt gleich etwa 100 µm, um die Dicke der Lotschicht 7 zwischen dem isolierenden Substrat 3 und dem Halbleiterelement 4 jedoch zur Verbesserung der Lebensdauer des Verbindungsbereichs zu vergrößern, kann ein Draht mit einem Durchmesser von zum Beispiel 150 µm verwendet werden.
- Um dagegen die in dem Halbleiterelement 4 erzeugte Wärme effizient von der Basisplatte 1 nach außen abzuführen, ist die Lotschicht 7 bevorzugt so dünn wie möglich, und um die Schichtdicke der Lotschicht 7 zum Beispiel auf etwa 50 µm festzulegen, kann der Durchmesser des für den Draht-Höcker 9 verwendeten Drahts zum Beispiel gleich etwa 50 µm sein.
- Daher kann die Neigung des Halbleiterelements 4 bei der ersten Ausführungsform der vorliegenden Erfindung, wie in
4A gezeigt, durch Anordnen der Draht-Höcker 9 an den vier Ecken oder in der Nähe der vier Ecken des Halbleiterelement-Montagebereichs 10 verhindert werden, und die Schichtdicke der Lotschicht 7, welche die Leiterschicht 3a des isolierenden Substrats 3 mit dem Halbleiterelement 4 verbindet, kann gleichmäßiger gestaltet werden. - Ferner können, wie in
4B gezeigt, zusätzlich zu der Anordnung von4A vier Draht-Höcker 19 auf diagonalen Linien des Halbleiterelement-Montagebereichs 10 angeordnet sein. Die vier Draht-Höcker 19 sind bevorzugt äquidistant zu dem Schnittpunkt der diagonalen Linien angeordnet. In4B handelt es sich bei der Längsrichtung des Draht-Höckers 19 um eine Richtung parallel zu einer Seite des Halbleiterelement-Montagebereichs 10, es kann jedoch auch eine andere Richtung verwendet werden. Die Anzahl der Draht-Höcker 19 ist nicht auf vier beschränkt, es ist jedoch bevorzugt, die Draht-Höcker 19 in gleichen Abständen auf den diagonalen Linien anzuordnen. - Wenn das Halbleiterelement 4 zum Beispiel mit einer Substrat-Bond-Verbindung an der Leiterschicht 3a angebracht wird, kann sich das Halbleiterelement 4 aufgrund der applizierten Wärme verwerfen oder verziehen, das Verwerfen oder Verziehen des Halbleiterelements 4 kann jedoch unterbunden werden, indem der Draht-Höcker 19 so angeordnet wird, dass die Schichtdicke der Lotschicht 7 gleichmäßig gestaltet werden kann.
- Es ist anzumerken, dass die Draht-Höcker 19 nur relativ gleichmäßig in dem Halbleiterelement-Montagebereich 10 angeordnet werden müssen und es keine spezielle Beschränkung in Bezug auf die Position, die Anzahl und die Anordnungsrichtung derselben gibt.
- Ferner können die Draht-Höcker 9 von
4B , wie in4C gezeigt, derart angeordnet sein, dass die Längsrichtung derselben senkrecht zu der diagonalen Linie des Halbleiterelement-Montagebereichs 10 verläuft. - Im Allgemeinen konzentrieren sich während eines Betriebs des Halbleiterelements 4 aufgrund des Unterschieds der linearen Ausdehnungskoeffizienten zwischen dem Halbleiterelement 4 und dem isolierenden Substrat 4 in der Lotschicht 7 erzeugte Spannungen in der Nähe der vier Ecken der Lotschicht 7 des Halbleiterelement-Montagebereichs 10, und dort beginnt eine Rissbildung in der Lotschicht 7.
- Bei der ersten Ausführungsform der vorliegenden Erfindung ist der Draht-Höcker 9 aus einem Material hergestellt, das in der Lage ist, mit dem Lotmaterial der Lotschicht 7 eine Legierung zu bilden. In einem üblichen Lot-Bonding-Prozess wird dann an der Grenzfläche zwischen der Lotschicht 7 und dem Draht-Höcker 9 eine Legierung gebildet, wie beispielsweise Cu6Sn5 oder Cu3Sn. Derartige Legierungen weisen eine höhere mechanische Festigkeit und einen höheren Ermüdungswiderstand als jene der Lotschicht 7 auf. Es ist anzumerken, dass in der Mitte des Draht-Höckers 9, der derartige an seiner Grenzfläche ausgebildete Legierungen aufweist, Cu verbleiben kann.
- Daher kann die Fortentwicklung von Rissen, die an den vier Ecken der Lotschicht 7 hervorgerufen werden, mittels der Draht-Höcker 9 aufgehalten werden, indem solche Draht-Höcker 9 angeordnet werden, die eine Legierung mit einer derartigen hohen mechanischen Festigkeit aufweisen, die an der Oberfläche der vier Ecken des Halbleiterelement-Montagebereichs 10 gebildet wird. Insbesondere kann der Effekt des Aufhaltens der Risse erhöht werden, indem die Draht-Höcker 9 derart angeordnet werden, dass die Längsrichtung derselben senkrecht zu der diagonalen Linie des Halbleiterelement-Montagebereichs 10 verläuft.
- In Bezug auf die Anordnung der Draht-Höcker 9 kann in einer geeigneten Weise zwischen der Anordnung, bei der die Längsrichtung der Draht-Höcker 9 parallel zu der diagonalen Linie des Halbleiterelement-Montagebereichs 10 verläuft (siehe
4A ), und der Anordnung gewählt werden, bei der die Längsrichtung der Draht-Höcker 9 senkrecht zu dieser verläuft (siehe4C ). - Wenngleich die Risse, die den Draht-Höcker 9 erreicht haben und dort aufgehalten werden, entlang des Draht-Höckers 9 weiter verlaufen können, entstehen die in der Lotschicht 7 erzeugten Spannungen von den vier Ecken in Richtung zu der Mitte, und daher kann der Pfad, auf dem sich die Risse fortentwickeln, durch Anordnen des Draht-Höckers 9, wie in
4C gezeigt, verlängert werden, wobei dieser einen Winkel in Bezug auf die diagonale Linie aufweist. Dadurch kann eine Zerstörung der Lotschicht 7 verlangsamt werden, und kann demzufolge eine Zerstörung des Halbleiterelements 4 verlangsamt werden. - Wenn das Halbleiterelement 4 quadratisch ist, dann ist es hierbei am effizientesten, die Längsrichtung des Draht-Höckers 9, wie vorstehend beschrieben, senkrecht zu der diagonalen Linie des Halbleiterelement-Montagebereichs 10 festzulegen. Wenn das Halbleiterelement 4 nicht quadratisch ist, kann der Draht-Höcker 9 dagegen derart angeordnet werden, dass die Längsrichtung des Draht-Höckers 9 einen bestimmten Winkel, das heißt, einen Winkel von mehr als 0° und von nicht mehr als 90° in Bezug auf die diagonale Linie des Halbleiterelement-Montagebereichs 10 aufweist.
- Darüber hinaus kann eine Mehrzahl von Draht-Höckern 9 auf dem gesamten Halbleiterelement-Montagebereich 10 derart angeordnet sein, dass die Längsrichtung des Draht-Höckers 9 einen bestimmten Winkel in Bezug auf die diagonale Linie des Halbleiterelement-Montagebereichs 10 aufweist. In diesem Fall ist der Abstand zwischen den Mitten benachbarter Draht-Höcker 9 bevorzugt etwa gleich dem Doppelten des Durchmessers der Draht-Höcker 9. Dadurch wird die Tatsache berücksichtigt, dass die Breite des Verbindungsbereichs des Draht-Höckers 9 durch Ultraschall-Bonding bis zu etwa dem Doppelten des Durchmessers des Draht-Höckers 9 vergrößert wird.
- Als Nächstes werden die Materialien der Lotschicht 7, die in der Lage ist, eine Legierung zu bilden, sowie des Draht-Höckers 9 beschrieben. Wenn der Draht-Höcker 9, wie vorstehend beschrieben, aus einem Material gebildet wird, das in der Lage ist, eine Legierung mit dem Lotmaterial der Lotschicht 7 zu bilden, kann die Entstehung von Hohlräumen in der Lotschicht 7 verhindert werden, und die in dem Halbleiterelement 4 erzeugte Wärme kann effizient von der Basisplatte 1 über die Lotschicht 7 abgeführt werden. Wenn die Lotschicht 7 gelötet wird, wird der Draht-Höcker 9 in einer reduzierenden Atmosphäre reduziert, zum Beispiel einer Wasserstoff-Atmosphäre oder einer Ameisensäure-Atmosphäre, und dann wird die Lotschicht 7 geschmolzen.
- Für die Lotschicht 7 werden ein Lot auf der Basis von Sn, wie beispielsweise ein Lot aus reinem Sn, ein Lot auf der Basis von Sn-Ag-Cu, ein Lot auf der Basis von Sn-Cu, und ferner ein Lot verwendet, das Sn als eine Hauptkomponente enthält und zu dem Ni oder Sb hinzugefügt sind.
- In diesem Fall wird als Material des Draht-Höckers 9 Cu oder eine Cu-Legierung als Material verwendet, das in der Lage ist, unter üblichen Lotbedingungen eine Legierung mit dem Lotmaterial vom Sn-Typ zu bilden. Die an der Grenzfläche zwischen der Lotschicht 7 und dem Draht-Höcker 9 gebildete Legierung besteht zum Beispiel aus Cu6Sn5 oder Cu3Sn.
- Tabelle 1 zeigt den Schmelzpunkt, der Young-Modul, die Zugfestigkeit, den linearen Ausdehnungskoeffizienten sowie die thermische Leitfähigkeit von Sn, Cu, Sn-0,7Cu, Cu6Sn5 sowie Cu3Sn. Tabelle 1
Sn Cu Sn-0.7Cu Cu6Sn5 Cu3Sn Schmelzpunkt [°C] 232 1083 227 415 676 Young-Modul [GPa] 53,0 110 34,0 110 140 Zugfestigkeit [MPa] 28,0 195 32,2 310 507 Vickers-Härte [Hv] - 55 bis 120 12,9 378 343 linearer Ausdehnungskoeffizient [× 10-6/K] 22,3 16,5 22,6 16,3 19,0 thermische Leitfähigkeit [W/m•K] 66,8 401 62,9 34,1 70 - Wie aus Tabelle 1 ersichtlich, sind die Schmelzpunkte von Cu6Sn5 höher als der Schmelzpunkt 232 °C von Sn als dem Basismaterial der Lotschicht 7 und sind gleich 415 °C beziehungsweise 676 °C. In Bezug auf die mechanische Festigkeit ist der Young-Modul für Sn, Cu6Sn5 beziehungsweise Cu3Sn gleich 53,0 GPa, 110 GPa bzw. 140 GPa, und die Zugfestigkeit für Sn, Cu6Sn5 beziehungsweise Cu3Sn ist gleich 28,0 MPa, 310 MPa bzw. 507 MPa.
- Daher sind die an der Grenzfläche zwischen der Lotschicht 7 und dem Draht-Höcker 9 ausgebildeten Legierungen Cu6Sn5 und Cu3Sn temperaturbeständig und sind in hohem Maße zuverlässige Legierungen mit Schmelzpunkten, die höher als jene des Sn-Lots und des Sn-0,7Cu-Lots als den Basismaterialien der Lotschicht 7 sind, und weisen außerdem eine hohe mechanische Festigkeit auf.
- Als Kombination der Materialien der Lotschicht 7 und des Draht-Höckers 9 können ein Lotmaterial auf der Basis von Zn als ein Material der Lotschicht 7 und Al oder eine Al-Legierung als ein Material des Draht-Höckers 9 kombiniert werden.
- Für das isolierende Element 3b des isolierenden Substrats 3 können nicht nur Keramiken, wie beispielsweise Al2O3, A1N und Si3N4, sondern auch ein organisches isolierendes Material verwendet werden, in dem ein Füllmaterial, wie beispielsweise Siliciumdioxid, Aluminiumoxid, BN oder dergleichen, mit einem Bindemittel vermischt oder durchgeknetet wird, wie beispielsweise einem Epoxid oder einem Flüssigkristallpolymer.
- Bei dem Material der Leiterschichten 3a, 3c des isolierenden Substrats 3 handelt es sich bevorzugt um Cu, es kann jedoch auch ein Material verwendet werden, das durch Plattieren von Cu mit Ni erhalten wird. Alternativ kann ein Material verwendet werden, das durch Plattieren von Al mit Ni erhalten wird.
- Für die Basisplatte 1 wird zum Beispiel eine Cu-Platte oder eine AlSiC-Platte verwendet, wenn jedoch die Leistungs-Halbleitereinheit 100 eine ausreichende Festigkeit für die Verwendung aufweist, kann auch eine Struktur ohne die Basisplatte 1 eingesetzt werden, das heißt, eine Struktur, bei der die Leiterschicht 3c auf der rückwärtigen Seite des isolierenden Substrats 3 freiliegt.
- Für das Halbleiterelement 4 wird ein SiC-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder eine SiC-SBD (Schottky-Barrier-Diode) unter Verwendung von SiC als einem Basismaterial, das zu einem Betrieb mit hoher Temperatur in der Lage ist, ein Si-IGBT (Bipolartransistor mit isoliertem Gate) unter Verwendung von Si als einem Basismaterial oder eine Si-FWD (Freilaufdiode) verwendet.
- Bei dem Bonding-Draht 6 handelt es sich zum Beispiel um einen Al-Draht, und er wird durch Wedge-Bonding an die vordere Oberfläche des Halbleiterelements 4 gebondet. Bei dem Bonding-Draht 6 kann es sich zum Beispiel um einen Cu-Draht handeln. Anstelle des Bonding-Drahts 6 kann ein plattenartiger Leiter verwendet werden. Wenn anstelle des Wedge-Bondings ein plattenartiger Leiter zum Bonden an das Halbleiterelement 4 verwendet wird, so wird die obere Oberfläche des Halbleiterelements 4 zum Beispiel mit Ni/Au plattiert, und ein plattenartiger Leiter wird mittels eines Lots oder eines gesinterten Ag-Materials an dieses gebondet.
- Bei dem Abdichtungsmaterial 5 handelt es sich zum Beispiel um ein Silikon-Gel, es kann sich jedoch auch um ein Epoxidmaterial handeln, das mit einem Füllmaterial vermischt oder durchgeknetet wird, solange das Abdichtungsmaterial 5 ausreichende isolierende Eigenschaften zur Verwendung aufweist.
- Zweite Ausführungsform
-
5 ist eine vergrößerte Schnittansicht eines Teilbereichs einer Leistungs-Halbleitereinheit 200 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, und die gleichen Bezugszeichen wie jene in1 kennzeichnen die gleichen oder entsprechende Bereiche. Bei der Leistungs-Halbleitereinheit 200 ist ein Draht-Höcker 29, der in der Lage ist, eine Legierung mit dem Material der Lotschicht 7 zu bilden, zwischen der Basisplatte 1 und der Leiterschicht 3c des isolierenden Substrats angeordnet. - Die Draht-Höcker 29 sind im Wesentlichen in der gleichen Weise wie bei der ersten Ausführungsform angeordnet, und die Draht-Höcker 29 sind zum Beispiel direkt unterhalb der Leiterschicht 3c des isolierenden Substrats 3 angeordnet, das heißt, zum Beispiel an den vier Ecken eines rechteckigen Leiterschicht-Montagebereichs (der dem Halbleiterelement-Montagebereich bei der ersten Ausführungsform entspricht), der durch vertikales Projizieren der Leiterschicht 3c auf die Basisplatte 1 parallel zu einer diagonalen Linie des Leiterschicht-Montagebereichs erhalten wird. Werden die Draht-Höcker 29 auf diese Weise gebildet, kann die Schichtdicke der Lotschicht 7 gleichmäßig gestaltet werden. Es kann eine Mehrzahl von Draht-Höckern 29 angeordnet sein, wie zum Beispiel in
4B gezeigt. - Ferner können die Draht-Höcker 29, wie zum Beispiel in
4C der ersten Ausführungsform gezeigt, an den vier Ecken oder in der Nähe der vier Ecken des Leiterschicht-Montagebereichs unter einem Winkel von größer als 0° und gleich oder kleiner als 90° in Bezug auf die diagonale Linie des Leiterschicht-Montagebereichs und insbesondere unter 90° angeordnet sein. Dementsprechend kann die Fortentwicklung von Rissen aufgrund eines Unterschieds der linearen Ausdehnungskoeffizienten der Basisplatte 1 und des isolierenden Substrats 3 durch den Draht-Höcker 29 aufgehalten werden, auch wenn sich ein Riss von der Umgebung der vier Ecken zu der Lotschicht 7 fortentwickelt. - Durch Bilden des Draht-Höckers 29 aus einem Material, das in der Lage ist, eine Legierung mit der Lotschicht 7 zu bilden, kann darüber hinaus das Entstehen von Hohlräumen in der Lotschicht 7 verhindert werden, und die in dem Halbleiterelement 4 erzeugte Wärme kann effizient von der Basisplatte 1 über die Lotschicht 7 abgeführt werden.
- Die Kombination des Materials des Draht-Höckers 29 und des Materials der Lotschicht 7 ist die gleiche wie die Kombination bei der ersten Ausführungsform.
- Hierbei ist der Durchmesser des Draht-Höckers 9 bevorzugt gleich etwa 200 µm , wenn jedoch die Lotschicht 7 zwischen dem isolierenden Substrat 3 und der Basisplatte 1 eine Schichtdicke von 300 µm oder mehr aufweist, um die Struktur des Verbindungsbereichs in Bezug auf die Lebensdauer zu verbessern, kann der Durchmesser des Draht-Höckers 9 gleich etwa 300 µm sein. Um die Wärme von dem Halbleiterelement 4 effizient von der Basisplatte 1 abzuführen, kann der Durchmesser des Draht-Höckers 9 etwa gleich 100 µm sein, solange die Dicke der Lotschicht 7 auf etwa 100 µm verringert ist.
-
6A ist eine Draufsicht auf die Basisplatte 1 vor einem Löten des isolierenden Substrats 3.6B ist eine Schnittansicht entlang einer Richtung A-A in6A . - Wie in den
6A und6B gezeigt, ist eine Mehrzahl von Draht-Höckern 39 in einem die Lotschicht bildenden Bereich 20 auf der Basisplatte 1 angeordnet. Die Draht-Höcker 39 sind unter einem vorgegebenen Winkel in Bezug auf eine diagonale Linie des die Lotschicht bildenden Bereichs 20 angeordnet. Die Draht-Höcker 39, die auf einer diagonalen Linie angeordnet werden, sind bevorzugt parallel zueinander und sind mit gleichen Abständen angeordnet. In den6A und6B ist der die Lotschicht bildende Bereich 20 von einem Photoresist 11 umgeben, um zu verhindern, dass zum Zeitpunkt des Lötens außerhalb des die Lotschicht bildenden Bereichs 20 ein Benetzungsvorgang durch Lot erfolgt und sich dieses verteilt. - Während die Draht-Höcker so angeordnet sind, dass sie die vier Seiten umgeben, um den Bereich in den
6A und6B durch vier Drähte aufzuteilen, kann ein Draht so angeordnet sein, dass die vier Ecken unter Verwendung des Stitch-Bonds umgeben sind, es erfolgt jedoch ein Benetzungsvorgang durch das Lot in einem Bereich, in dem der Draht nicht angeordnet ist, und das Lot verteilt sich in diesem Bereich, so dass jeweilige Drähte in dem Endbereich nicht miteinander in Kontakt kommen. - Wenn die Draht-Höcker 39 auf diese Weise angeordnet werden, wird die Schichtdicke der Lotschicht 7 gleichmäßig gestaltet, und außerdem kann die Entstehung von Hohlräumen in der Lotschicht 7 verhindert werden, indem der Draht-Höcker 39 aus einem Material gebildet wird, das in der Lage ist, eine Legierung mit dem Material der Lotschicht 7 zu bilden.
- Insbesondere kann durch Anordnen der Draht-Höcker 39, wie in
6A gezeigt, die Fortentwicklung von Rissen durch die Draht-Höcker 39 aufgehalten werden, auch wenn sich aufgrund eines Unterschieds der linearen Ausdehnungskoeffizienten der Basisplatte 1 und des isolierenden Substrats 3 Risse an den vier Ecken der Lotschicht 7 bilden. Insbesondere wird der Pfad, auf dem sich Risse fortentwickeln, durch Anordnen der Mehrzahl von Draht-Höckern 39 länger, und die Lebensdauer der Lotschicht 7 wird verbessert. - Wenn hierbei zum Beispiel das Sn-0,7Cu-Lot als Material der Lotschicht 7 verwendet wird und Cu als Material des Draht-Höckers 39 verwendet wird, bilden bei Raumtemperatur nur 0,7 Gew.% Cu einen Mischkristall mit Sn, wie aus dem Zustandsdiagramm von Cu-Sn ersichtlich. Aus diesem Grund fällt Cu, das keinen Mischkristall zur Bildung einer Legierung bilden kann, um den aus Cu bestehenden Draht-Höcker 39 herum aus, wenn Sn-0,7Cu zum Zeitpunkt des Lötens geschmolzen und auf Raumtemperatur abgekühlt wird. Nach dem Löten existiert der Cu-Draht-Höcker 39, wie er ist, als ein Cu-Material.
- Die thermische Leitfähigkeit von Cu ist gleich 401 W/m·K und ist damit größer als jene von Sn und einer Sn-Cu-Legierung mit einer thermischen Leitfähigkeit von 66,8 W/m·K. Somit nimmt die scheinbare thermische Leitfähigkeit eines Verbindungsbereichs zu, der aus der Lotschicht 7 und dem Draht-Höcker 39 besteht, so dass die Eigenschaft in Bezug auf eine Wärmeabführung im Vergleich zu einem Fall nur mit der Lotschicht 7 ohne den Draht-Höcker 39 verbessert werden kann.
- Ein Schrumpfen des Volumens entsteht dann, wenn sich das Lot aus einer flüssigen Phase in eine feste Phase verfestigt. Aus diesem Grund können bei dem Abkühlungsprozess nach dem Löten in der Lotschicht 7 in Abhängigkeit von der Temperaturverteilung der Basisplatte 1 sogenannte Schrumpfungshohlräume oder Lunker entstehen. Durch Anordnen der Draht-Höcker 39, wie in den
6A und6B gezeigt, ist der Bereich, in dem sich das Lot zusammenzieht, dagegen durch den Draht-Höcker 39 unterteilt, und das Entstehen von Schrumpfungshohlräumen oder Lunkern wird unterbunden, so dass Lötdefekte verringert werden können. - Ferner kann der in
6A gezeigte Draht-Höcker 39 durch Bonding der Draht-Höcker 39, die aus Cu-Drähten mit einem Durchmesser von zum Beispiel 200 µm bestehen, in Abständen von 400 µm gebildet werden. Dies liegt daran, dass dann, wenn der Abstand zwischen den Draht-Höckern 39 verringert wird, die Wedge-Vorrichtung zum Zeitpunkt des Bondings in Kontakt mit dem benachbarten Draht-Höcker 39 kommt, und ein gewünschtes Bonding kann nicht erzielt werden. Daher ist der Abstand zwischen den benachbarten Draht-Höckern 39 bevorzugt gleich dem 1,5 fachen des Durchmessers des Draht-Höckers 39 oder größer. - Wenn darüber hinaus beide Enden des einen Draht-Höckers 39 durch Wedge-Bonden an der Basisplatte 1 angebracht werden und es ferner dazwischen eine Mehrzahl von Stitch-Bond-Verbindungsbereichen gibt, wird durch die Zugspannung des Drahts eine Drahtschleife gebildet, so dass eine Steuerung der Höhe des Höckers erschwert wird. Daher ist es wünschenswert, dass der Abstand zwischen dem Wedge-Bond-Verbindungsbereich und dem Stitch-Bond-Verbindungsbereich und der Abstand zwischen benachbarten Stitch-Bond-Verbindungsbereichen jeweils kleiner als 2,0 mm ist, um die Bildung einer Drahtschleife zu verhindern.
- Während bei der ersten Ausführungsform die Leistungs-Halbleitereinheit 100 beschrieben ist, bei welcher der Draht-Höcker in der Lotschicht 7 zwischen dem isolierenden Substrat 3 und dem Halbleiterelement 4 angeordnet ist, und bei der zweiten Ausführungsform die Leistungs-Halbleitereinheit 200 beschrieben ist, bei welcher der Draht-Höcker in der Lotschicht 7 zwischen der Basisplatte 1 und dem isolierenden Substrat 3 angeordnet ist, kann eine Leistungs-Halbleitereinheit beide Typen von Draht-Höckern aufweisen.
- Es ist anzumerken, dass der Effekt einer Unterbindung von Schrumpfungshohlräumen oder Lunkern größer ist, wenn der Draht-Höcker 9 in der Lotschicht 7 zwischen der Basisplatte 1, die zum Zeitpunkt des Lötens eine große Lötfläche und ein hohes Ausmaß an Volumenschrumpfung aufweist, und dem isolierenden Substrat 3 angeordnet wird.
- Darüber hinaus können die bei der ersten Ausführungsform beschriebene Lotschicht 7 zwischen der Basisplatte 1 und dem isolierenden Substrat 3 und die bei der zweiten Ausführungsform beschriebene Lotschicht 7 zwischen dem isolierenden Substrat 3 und dem Halbleiterelement 4 aus dem gleichen Material oder aus unterschiedlichen Materialien gebildet sein.
- Bezugszeichenliste
-
- 1
- Basisplatte
- 2
- Gehäuse
- 3
- isolierendes Substrat
- 4
- Halbleiterelement
- 5
- Abdichtungsmaterial
- 6
- Bonding-Draht
- 7
- Lotschicht
- 8
- Anschluss
- 9
- Draht-Höcker
- 10
- Halbleiterelement-Montagebereich
- 11
- Photoresist
- 20
- eine Lotschicht bildender Bereich
- 100
- Leistungs-Halbleitereinheit
- 200
- Leistungs-Halbleitereinheit
Claims (16)
- Leistungs-Halbleitereinheit (100), die Folgendes aufweist: - ein isolierendes Substrat (3) mit einer Metallschicht (3a) zumindest auf einer vorderen Oberfläche des isolierenden Substrats (3); - einen Draht-Höcker (9), der auf der Metallschicht (3a) angeordnet ist; - ein Halbleiterelement (4) das über eine Lotschicht (7) mit der Metallschicht (3a) verbunden ist; und wobei der Draht-Höcker (9) in der Lotschicht (7) angeordnet ist und mit der Metallschicht (3a) verbunden ist, wobei eine Legierung, die aus einem Material des Draht-Höckers (9) und einem Material der Lotschicht (7) besteht, an einer Grenzfläche zwischen dem Draht-Höcker (9) und der Lotschicht (7) angeordnet ist, wobei der Draht-Höcker (9) nur einen einzigen Wedge-Bond-Verbindungsbereich (9a, 9b) aufweist.
- Leistungs-Halbleitereinheit nach
Anspruch 1 , wobei die Metallschicht (3a) eine Leiterschicht ist. - Leistungs-Halbleitereinheit (100) nach
Anspruch 1 oder2 , wobei die thermische Leitfähigkeit des Draht-Höckers (9) größer als die thermische Leitfähigkeit der Lotschicht (7) ist. - Leistungs-Halbleitereinheit (100) nach
Anspruch 1 , wobei der Draht-Höcker (9) an jeder der vier Ecken eines Halbleiterelement-Montagebereichs (10) in einer rechteckigen Form angeordnet ist, der durch vertikales Projizieren des Halbleiterelements (4) auf die Metallschicht (3a) erhalten wird. - Leistungs-Halbleitereinheit (100) nach
Anspruch 4 , wobei eine Längsrichtung des Draht-Höckers (9) orthogonal zu einer diagonalen Linie des Halbleiterelement-Montagebereichs (10) ist. - Leistungs-Halbleitereinheit (100) nach
Anspruch 4 , wobei sich die Längsrichtung des Draht-Höckers (9) unter einem Winkel von mehr als 0° und gleich oder kleiner als 90° mit einer diagonalen Linie des Halbleiterelement-Montagebereichs (10) kreuzt. - Leistungs-Halbleitereinheit (100) nach einem der
Ansprüche 4 bis6 , wobei der Draht-Höcker (9) ferner in dem Halbleiterelement-Montagebereich (10) angeordnet ist. - Leistungs-Halbleitereinheit (200), die Folgendes aufweist: - eine Basisplatte (1); - eine Mehrzahl von Draht-Höckern (29), die auf der Basisplatte (1) angeordnet sind; - ein isolierendes Substrat (3), das auf den Draht-Höckern (29) platziert ist und eine Leiterschicht (3c) zumindest auf einer rückwärtigen Oberfläche des isolierenden Substrats aufweist und - eine Lotschicht (7), um die Leiterschicht (3c) des isolierenden Substrats (3) auf die Basisplatte (1) zu bonden, wobei eine Legierung, die aus einem Material der Draht-Höcker (29) und einem Material der Lotschicht (7) besteht, an einer Grenzfläche zwischen jedem von den Draht-Höckern (29) und der Lotschicht (7) ausgebildet ist.
- Leistungs-Halbleitereinheit (200) nach
Anspruch 8 , wobei die thermische Leitfähigkeit des Draht-Höckers (29) größer als die thermische Leitfähigkeit der Lotschicht (7) ist. - Leistungs-Halbleitereinheit (200) nach
Anspruch 8 , wobei jeder von den Draht-Höckern (29) Wedge-Bond-Verbindungsbereiche, die an beiden Enden des Draht-Höckers (29) durch Wedge-Bonden an der (Leiterschicht 3c) angebracht werden, sowie eine Mehrzahl von Stitch-Bond-Verbindungsbereichen aufweist, in denen ein Bonding-Draht durch Stitch-Bonden zwischen den Wedge-Bond-Verbindungsbereichen an der Leiterschicht (3c) angebracht wird, und der Abstand zwischen jedem von den Wedge-Bond-Verbindungsbereichen und jedem von den Stitch-Bond-Verbindungsbereichen und der Abstand zwischen den Stitch-Bond-Verbindungsbereichen, die benachbart zueinander sind, jeweils gleich 2,0 mm oder geringer ist. - Leistungs-Halbleitereinheit (200) nach
Anspruch 8 , wobei die Draht-Höcker (29) jeweils an den vier Ecken eines Leiterschicht-Montagebereichs in einer rechteckigen Form angeordnet sind, der durch vertikales Projizieren der Leiterschicht (3c) auf die Basisplatte (1) erhalten wird. - Leistungs-Halbleitereinheit (200) nach
Anspruch 11 , wobei sich die Längsrichtung von jedem der Draht-Höcker (29) unter einem Winkel von mehr als 0° und gleich oder kleiner als 90° mit einer diagonalen Linie des Leiterschicht-Montagebereichs kreuzt. - Leistungs-Halbleitereinheit (200) nach
Anspruch 8 , die ferner einen eine Lotschicht bildenden Bereich (20) an der Basisplatte (1) aufweist, in dem die Lotschicht (7) angeordnet ist, wobei die Draht-Höcker (29) an den vier Ecken des eine Lotschicht bildenden Bereichs (20) und innerhalb des eine Lotschicht bildenden Bereichs (20) angeordnet sind. - Leistungs-Halbleitereinheit (100, 200) nach einem der
Ansprüche 1 bis13 , wobei jeder der Draht-Höcker (9, 29) aus Cu besteht und die Lotschicht (7) aus einem Lotmaterial auf der Basis von Sn besteht. - Leistungs-Halbleitereinheit (100, 200) nach
Anspruch 14 , wobei die Legierung, die aus einem Material des Draht-Höckers (9, 29) und einem Material der Lotschicht (7) besteht, Cu6Sn5 oder Cu3Sn ist. - Leistungs-Halbleitereinheit (100, 200) nach einem der
Ansprüche 1 bis15 , wobei die Lotschicht (7) zwischen der Basisplatte (1) und dem isolierenden Substrat (3) und die Lotschicht (7) zwischen dem isolierenden Substrat (3) und dem Halbleiterelement (4) aus unterschiedlichen Materialien bestehen
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016-118177 | 2016-06-14 | ||
JP2016118177 | 2016-06-14 | ||
PCT/JP2017/021649 WO2017217369A1 (ja) | 2016-06-14 | 2017-06-12 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112017002961T5 DE112017002961T5 (de) | 2019-02-28 |
DE112017002961B4 true DE112017002961B4 (de) | 2022-06-09 |
Family
ID=60663186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112017002961.9T Active DE112017002961B4 (de) | 2016-06-14 | 2017-06-12 | Leistungs-halbleitereinheit |
Country Status (4)
Country | Link |
---|---|
JP (2) | JP6487122B2 (de) |
CN (2) | CN109314063B (de) |
DE (1) | DE112017002961B4 (de) |
WO (1) | WO2017217369A1 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109314063B (zh) * | 2016-06-14 | 2022-08-16 | 三菱电机株式会社 | 电力用半导体装置 |
JP2022031611A (ja) * | 2018-11-09 | 2022-02-22 | 住友電気工業株式会社 | 半導体装置 |
EP3893272A4 (de) * | 2018-12-04 | 2022-08-31 | Kuraray Co., Ltd. | Hochspannungsschalttafel und hochspannungsvorrichtung mit verwendung davon |
EP3675190B1 (de) | 2018-12-25 | 2023-05-03 | Nichia Corporation | Verfahren zur herstellung einer lichtquellenvorrichtung und lichtquellenvorrichtung |
CN113711349A (zh) * | 2019-04-25 | 2021-11-26 | 京瓷株式会社 | 发光元件搭载用基板以及发光装置 |
JP7282048B2 (ja) * | 2020-02-12 | 2023-05-26 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
KR20210129483A (ko) * | 2020-04-20 | 2021-10-28 | 현대자동차주식회사 | 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법 |
JP7489879B2 (ja) | 2020-09-25 | 2024-05-24 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
JPWO2022209609A1 (de) * | 2021-03-31 | 2022-10-06 | ||
WO2023195164A1 (ja) * | 2022-04-08 | 2023-10-12 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186331A (ja) | 1997-12-19 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5542567B2 (ja) | 2010-07-27 | 2014-07-09 | 三菱電機株式会社 | 半導体装置 |
US20150200181A1 (en) | 2009-06-18 | 2015-07-16 | Rohm Co., Ltd. | Semiconductor device |
US20160035691A1 (en) | 2013-07-10 | 2016-02-04 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
US20160113107A1 (en) | 2014-10-15 | 2016-04-21 | Delta Electronics, Inc. | Power module |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000013029A (ja) * | 1998-04-22 | 2000-01-14 | Hitachi Cable Ltd | 高密度配線基板、その製造方法、及びそれを用いた電子装置 |
JP3287328B2 (ja) * | 1999-03-09 | 2002-06-04 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
US6525423B2 (en) * | 2001-06-19 | 2003-02-25 | Cree Microwave, Inc. | Semiconductor device package and method of die attach |
JP3836010B2 (ja) * | 2001-10-19 | 2006-10-18 | 三菱電機株式会社 | 半導体装置 |
JP3705779B2 (ja) * | 2002-03-26 | 2005-10-12 | 株式会社東芝 | パワーデバイスとその製造方法ならびに錫基はんだ材料 |
JP2005236019A (ja) * | 2004-02-19 | 2005-09-02 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
JP2007142271A (ja) * | 2005-11-21 | 2007-06-07 | Tanaka Electronics Ind Co Ltd | バンプ材料および接合構造 |
JP5187832B2 (ja) * | 2008-03-11 | 2013-04-24 | 田中電子工業株式会社 | 半導体装置 |
JP2011071301A (ja) * | 2009-09-25 | 2011-04-07 | Honda Motor Co Ltd | 金属ナノ粒子を用いた接合方法及び接合体 |
JP2012028433A (ja) * | 2010-07-21 | 2012-02-09 | Nec Network Products Ltd | 電子部品の実装方法 |
JP2012069733A (ja) * | 2010-09-24 | 2012-04-05 | Hitachi High-Tech Instruments Co Ltd | ダイボンダの治工具管理方法、および、ダイボンダ |
US8587116B2 (en) * | 2010-09-30 | 2013-11-19 | Infineon Technologies Ag | Semiconductor module comprising an insert |
TWI466253B (zh) * | 2012-10-08 | 2014-12-21 | Ind Tech Res Inst | 雙相介金屬接點結構及其製作方法 |
JP2016026884A (ja) * | 2014-07-02 | 2016-02-18 | 住友金属鉱山株式会社 | 中低温用のBi−Sn−Al系はんだ合金及びはんだペースト |
CN109314063B (zh) * | 2016-06-14 | 2022-08-16 | 三菱电机株式会社 | 电力用半导体装置 |
-
2017
- 2017-06-12 CN CN201780035418.8A patent/CN109314063B/zh active Active
- 2017-06-12 CN CN202210947454.4A patent/CN115274465A/zh active Pending
- 2017-06-12 WO PCT/JP2017/021649 patent/WO2017217369A1/ja active Application Filing
- 2017-06-12 DE DE112017002961.9T patent/DE112017002961B4/de active Active
- 2017-06-12 JP JP2018523895A patent/JP6487122B2/ja active Active
-
2019
- 2019-02-20 JP JP2019028427A patent/JP6983187B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186331A (ja) | 1997-12-19 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US20150200181A1 (en) | 2009-06-18 | 2015-07-16 | Rohm Co., Ltd. | Semiconductor device |
JP5542567B2 (ja) | 2010-07-27 | 2014-07-09 | 三菱電機株式会社 | 半導体装置 |
US20160035691A1 (en) | 2013-07-10 | 2016-02-04 | Mitsubishi Electric Corporation | Semiconductor device and method of fabricating same |
US20160113107A1 (en) | 2014-10-15 | 2016-04-21 | Delta Electronics, Inc. | Power module |
Also Published As
Publication number | Publication date |
---|---|
DE112017002961T5 (de) | 2019-02-28 |
JP6487122B2 (ja) | 2019-03-20 |
JP2019110317A (ja) | 2019-07-04 |
CN109314063A (zh) | 2019-02-05 |
JPWO2017217369A1 (ja) | 2018-09-27 |
CN115274465A (zh) | 2022-11-01 |
JP6983187B2 (ja) | 2021-12-17 |
CN109314063B (zh) | 2022-08-16 |
WO2017217369A1 (ja) | 2017-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112017002961B4 (de) | Leistungs-halbleitereinheit | |
DE102012214901B4 (de) | Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE112016001142B4 (de) | Leistungs-Halbleitervorrichtung | |
DE112004000727B4 (de) | Bandverbindung und Verfahren zu dessen Herstellung | |
DE102014212376B4 (de) | Halbleitervorrichtung | |
DE10066441B4 (de) | Halbleitervorrichtung mit Abstrahlungsbauteilen | |
DE102012200329B4 (de) | Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102012224355B4 (de) | Leistungsmodul | |
DE112013007047B4 (de) | Halbleitermodul | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE102017203024B4 (de) | Leistungshalbleitermodul | |
DE102009056787A1 (de) | Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser | |
DE102007046021A1 (de) | Halbleiteranordnung, Halbleitermodul und Verfahren zum Verbinden eines Halbleiterchips mit einem Keramiksubstrat | |
DE102015122259B4 (de) | Halbleitervorrichtungen mit einer porösen Isolationsschicht | |
AT504250A2 (de) | Halbleiterchip-packung und verfahren zur herstellung derselben | |
DE102017200256A1 (de) | Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE112007001992T5 (de) | Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten | |
DE112018002152T5 (de) | Halbleiterbauelement | |
DE102009026480A1 (de) | Modul mit einer gesinterten Fügestelle | |
DE69923374T2 (de) | Halbleitervorrichtung | |
DE102012200863A1 (de) | Halbleitervorrichtung mit Grundplatte | |
DE112018008167T5 (de) | Halbleiterbaugruppe und Herstellungsverfahren dafür und Halbleitervorrichtung | |
DE112020003763T5 (de) | Halbleiterbauteil | |
DE112019000184T5 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 112017008386 Country of ref document: DE |
|
R020 | Patent grant now final |