JP2022031611A - 半導体装置 - Google Patents

Abstract

【課題】基板の配置された領域からのはんだのはみ出しを抑制することができる半導体装置を提供する。【解決手段】半導体装置１１は、放熱板１２と、放熱板１２上に接触して配置されるはんだ１９と、はんだ１９上に接触して配置され、はんだ１９により放熱板１２に対して固定される基板１３と、基板１３上に配置される回路パターン１４と、回路パターン１４上に配置される半導体チップ１５ａ～１５ｃと、を備える。基板１３の放熱板１２に対向する面２１ａには、凹部２６が形成される。【選択図】図２

Description

本発明は、半導体装置に関するものである。

絶縁板を有する基板、回路パターンおよび半導体チップを放熱板上に搭載した半導体装置が知られている（例えば、特許文献１および特許文献２参照）。外部との電気的な接続を確保する端子と回路パターンまたは半導体チップとは、ワイヤによって接続される。

特開２０１５－９５５４０号公報 特開２０１６－１７１２６９号公報

半導体装置の製造方法の一例について簡単に説明する。まず放熱板上の所定の箇所にフィルム状のはんだを載置し、その上に基板を載置する。次に、リフロー（ｒｅｆｌｏｗ）（リフローはんだ付け）によりはんだを溶融させ、基板と放熱板とをはんだによって接合する。その後、放熱板上に基板を取り囲むケースを固定する。次に、基板、回路パターンおよび半導体チップを樹脂製の封止材によって封止する。このようにして、半導体装置を製造する。

放熱板の板厚方向に見て、はんだによる接合時に溶融したはんだのうちの余剰の分が放熱板上を流れ、基板の配置された領域からはみ出す場合がある。はんだが基板の配置された領域からはみ出すと、例えば、はんだと封止材との接触する領域が大きくなり、この接触する領域を起点とした封止材の剥離等が生ずるおそれがある。したがって、基板の配置された領域からのはんだのはみ出しを抑制することが望まれる。

放熱板に着脱可能であり、はんだおよび基板を載置する箇所に開口を有する治具を用いて、溶融したはんだのはみ出しを抑制することも考えられる。しかし、治具と放熱板との間に隙間が生じる場合がある。そうすると、基板の配置された領域からはみ出したはんだがこの隙間に流れ込んでしまう。よって、治具を用いても基板の配置された領域からのはんだのはみ出しを抑制することは困難である。

そこで、基板の配置された領域からのはんだのはみ出しを抑制することができる半導体装置を提供することを目的の１つとする。

本発明に従った半導体装置は、放熱板と、放熱板上に接触して配置されるはんだと、はんだ上に接触して配置され、はんだにより放熱板に対して固定される基板と、基板上に配置される回路パターンと、回路パターン上に配置される半導体チップと、を備える。基板の放熱板に対向する面には、凹部が形成される。

上記半導体装置によれば、基板の配置された領域からのはんだのはみ出しを抑制することができる。

実施の形態１における半導体装置を放熱板の板厚方向に見た場合の概略平面図である。 図１に示す半導体装置をＩＩ－ＩＩで切断した場合の概略断面図である。 実施の形態２における半導体装置のうちの放熱板および基板を示す概略平面図である。 実施の形態３における半導体装置のうちの放熱板および基板を示す概略平面図である。 実施の形態４における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。 実施の形態５における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。 実施の形態６における半導体装置の一部を示す概略平面図である。 実施の形態７における半導体装置の一部を示す概略断面図である。 実施の形態８における半導体装置の一部を示す概略平面図および概略断面図である。 実施の形態９における半導体装置の一部を示す概略平面図および概略断面図である。

［本願発明の実施形態の説明］
最初に本願の実施態様を列記して説明する。本願に係る半導体装置は、放熱板と、放熱板上に接触して配置されるはんだと、はんだ上に接触して配置され、はんだにより放熱板に対して固定される基板と、基板上に配置される回路パターンと、回路パターン上に配置される半導体チップと、を備える。基板の放熱板に対向する面には、凹部が形成される。

半導体装置の製造時においては、まず放熱板上の所定の箇所にフィルム状のはんだを載置し、その上に基板を載置する。次に、リフロー（ｒｅｆｌｏｗ）（リフローはんだ付け）によりはんだを溶融させ、基板と放熱板とをはんだによって接合する。ここで、基板の放熱板に対向する面には、凹部が形成されるため、溶融したはんだのうちの余剰な分が凹部内に流れ込む。よって、余剰な分のはんだを凹部内に溜めることができる。したがって、本願の半導体装置によれば、基板の配置された領域からのはんだのはみ出しを抑制することができる。

上記半導体装置において、凹部は、溝状であってもよい。このようにすることにより、余剰な分のはんだの流れを溝状の凹部でせき止めて、凹部内に溶融したはんだを溜めることができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。

上記半導体装置において、凹部は、基板の外周の全域に沿って形成されてもよい。基板の外周の全域に沿って形成された凹部により、基板の周方向の全域において溶融したはんだの流れをせき止めて、凹部内にはんだを溜めることができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。

上記半導体装置において、凹部は、基板の外周に沿って複数並べて配置されてもよい。このようにすることにより、溶融して流れた余剰な分のはんだを、基板の外周に沿って複数並べて配置される凹部内に溜めることができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。

上記半導体装置において、基板は、放熱板上に配置され、第１の主面を有する金属板と、第１の主面上に配置され、金属板とは反対側に位置する主面である第２の主面を有し、第２の主面において回路パターンに接触する絶縁板と、を含んでもよい。放熱板の板厚方向において、凹部の深さは、金属板の厚みよりも小さくてもよい。このようにすることにより、金属板の一部を除去して凹部を形成する際の金属板の除去量を少なくして、生産性を良好にすることができる。また、金属板とはんだとの接触面積を広く確保することができる。

上記半導体装置において、放熱板は、放熱板の板厚方向に見た平面視において、基板と重なる第１領域と、基板と重ならない第２領域と、を含んでもよい。第２領域の少なくとも一部には、放熱板よりもはんだの濡れ性の低い第３領域が形成されてもよい。第３領域は、はんだの濡れ性が放熱板よりも低い。したがって、基板の配置された領域の回りに第３領域を形成することにより、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。

本願に係る半導体装置は、放熱板と、放熱板上に接触して配置されるはんだと、はんだ上に接触して配置され、はんだにより放熱板に対して固定される基板と、基板上に配置される回路パターンと、回路パターン上に配置される半導体チップと、を備える。放熱板は、放熱板の板厚方向に見た平面視において、基板と重なる第１領域と、基板と重ならない第２領域と、を含む。第２領域の少なくとも一部に、放熱板よりもはんだの濡れ性の低い第３領域が形成される。

半導体装置の製造時においては、まず放熱板上の所定の箇所にフィルム状のはんだを載置し、その上に基板を載置する。次に、リフローによりはんだを溶融させ、基板と放熱板とをはんだによって接合する。ここで、本願の半導体装置においては、基板とは重ならない第２領域の少なくとも一部に、放熱板よりもはんだの濡れ性の低い第３領域が形成される。第３領域は、はんだの濡れ性が放熱板よりも低いため、溶融したはんだが第３領域を流れるおそれを低減することができる。したがって、基板の配置された領域の回りに第３領域を形成することにより、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。

上記半導体装置において、第３領域の表面粗さＲｍｓは、第２領域のうちの第３領域以外の領域の表面粗さＲｍｓよりも小さくてもよい。はんだは、表面粗さが粗いと濡れやすい傾向にある。このように第３領域の表面粗さＲｍｓを第２領域のうちの第３領域以外の領域の表面粗さＲｍｓよりも小さくするよう放熱板の表面性状を変更することにより、第３領域をはんだの濡れ性の低い状態とすることができる。この場合、例えば、第３領域に相当する放熱板の表面を研磨することにより、第３領域の表面粗さＲｍｓを第２領域のうちの第３領域以外の領域の表面粗さＲｍｓよりも小さくすることができる。

上記半導体装置において、第３領域には、第２領域のうちの第３領域以外の領域よりもはんだの濡れ性の低いコーティング層が形成されてもよい。このようなコーティング層を第３領域に形成して、第３領域のはんだの濡れ性を低くすることができる。はんだの濡れ性の低いコーティング層としては、例えば、アルミニウムの層をスパッタリングにより形成した層が挙げられる。

上記半導体装置において、コーティング層は、めっき層を含んでもよい。めっき層は、比較的安価に形成することができる。したがって、上記半導体装置の生産性を良好にすることができる。めっき層の材質としては、例えば量産性を考慮すると、クロムを挙げることができる。また、めっき層の材質として、例えばアルミニウムを用いることにしてもよい。

上記半導体装置において、第３領域は、基板の外周の全域に沿って形成されてもよい。このように、基板の外周の全域に沿って第３領域を形成することにより、第３領域に囲われた領域内からはんだが流れ出すおそれを低減することができる。したがって、基板の配置された領域からのはんだのはみ出しをより確実に抑制することができる。

上記半導体装置は、第３領域上に固定され、基板の外周を取り囲むケースをさらに備えてもよい。半導体装置において、基板、回路パターンおよび半導体チップが放熱板上に配置された後、基板の外周を取り囲むようにケースが配置される。ケースは、第３領域上に固定される。第３領域では、はんだの濡れ性が低いため、溶融したはんだが第３領域に流れ込みにくい。よって、はんだによる影響を低減して放熱板にケースを固定することができる。

［本願発明の実施形態の詳細］
次に、本願の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

（実施の形態１）
本願の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１における半導体装置１１を放熱板の板厚方向に見た場合の概略平面図である。図１は、放熱板の板厚方向に見た平面視に相当する図である。図２は、図１に示す半導体装置１１をＩＩ－ＩＩで切断した場合の概略断面図である。なお、理解の容易の観点から、図１において後述する凹部が配置される位置は、破線で図示している。

図１および図２を参照して、実施の形態１における半導体装置１１は、放熱板１２と、放熱板１２と接触して配置されるはんだ１９と、はんだ１９に接触して配置され、はんだ１９により放熱板１２に対して固定される基板１３と、基板１３上に配置される回路パターン１４と、回路パターン１４上に配置される複数の半導体チップ１５ａ，１５ｂ，１５ｃと、ケース１６と、複数の端子１７ａ，１７ｂ，１７ｃと、複数のワイヤ１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆとを備える。本実施形態では、半導体装置１１は、３つの半導体チップ１５ａ～１５ｃ、３つの端子１７ａ～１７ｃおよび１４本のワイヤ１８ａ～１８ｆを備える。

放熱板１２は、金属製である。放熱板１２は、例えば銅製である。放熱板１２の表面には、ニッケルめっき処理が施される。放熱板１２の平面形状は、長方形である。図１において、Ｘ方向における放熱板１２の長さＬは、Ｘ方向に直交するＹ方向における長さＤよりも長い。放熱板１２の一方の主面１２ａ上に基板１３が配置される。放熱板１２の他方の主面１２ｂには、例えば、放熱を効率的に行う放熱フィン（図示しない）等が取り付けられる場合がある。

基板１３は、金属板２１と、絶縁板２２とを含む。金属板２１は、例えば銅製である。絶縁板２２は、例えばセラミック製である。絶縁板２２は、具体的にはＡｌＮ、ＳｉＮまたはＡｌ_２Ｏ_３から構成される。絶縁板２２は、ガラス製であってもよい。

基板１３は、金属板２１と絶縁板２２とが積層された構造を有する。金属板２１は、一方の主面である第１の主面２１ａを有する。絶縁板２２は、一方の主面である第２の主面２２ａを有する。絶縁板２２は、金属板２１の第１の主面２１ａ上に配置される。基板１３は、金属板２１の第１の主面２１ａと絶縁板２２の他方の主面２２ｂとが接触するように形成される。

基板１３は、放熱板１２上に配置される。基板１３は、金属板２１のうちの放熱板１２側に位置する他方の主面２１ｂと放熱板１２の一方の主面１２ａとの間に配置されるはんだ１９によって放熱板１２に対して接合される。すなわち、はんだ１９は、放熱板１２の一方の主面１２ａに接触して配置される。また、はんだ１９は、金属板２１の他方の主面２１ｂに接触して配置される。基板１３は、はんだ１９により放熱板１２上に固定される。なお、放熱板１２の板厚方向において、金属板２１の厚みＴ_１は、例えば０．３～０．５ｍｍである。また、放熱板１２の板厚方向において、後述する凹部２６が形成されていない位置でのはんだ１９の厚みＴ_２は、例えば０．１～０．５ｍｍである。

回路パターン１４は、基板１３上に配置される。回路パターン１４は、絶縁板２２の第２の主面２２ａに接触して配置される。回路パターン１４は、複数の回路板から構成される。本実施形態においては、回路パターン１４は、具体的には、第１回路板１４ａと、第２回路板１４ｂと、第３回路板１４ｃと、第４回路板１４ｄとを含む。本実施形態においては、回路パターン１４は、いわゆる銅配線である。

半導体チップ１５ａ～１５ｃは、それぞれ回路パターン１４上に配置される。半導体チップ１５ａ～１５ｃは、はんだ２０によって回路パターン１４にそれぞれ接合される。具体的には、半導体チップ１５ａ，１５ｂは、第３回路板１４ｃに接合される。半導体チップ１５ｃは、第４回路板１４ｄに接合される。半導体チップ１５ａ，１５ｂは、ワイドバンドギャップ半導体を含む。ワイドバンドギャップ半導体としては、例えば、ＳｉＣ、ＧａＮ等といった化合物半導体が挙げられる。

ケース１６は、例えば絶縁性を有する樹脂製である。本実施形態において、ケース１６は、四角筒状である。ケース１６は、第１の壁部２３ａと、第２の壁部２３ｂと、第３の壁部２３ｃと、第４の壁部２３ｄとから構成される。第１の壁部２３ａと第２の壁部２３ｂとは、Ｘ方向において対向して配置される。第３の壁部２３ｃと第４の壁部２３ｄとは、Ｙ方向において対向して配置される。

ケース１６は、放熱板１２上に配置される。ケース１６は、放熱板１２に固定される。具体的には、ケース１６のうちの放熱板１２側に位置する第１の面１６ａと放熱板１２の一方の主面１２ａとが接触して配置される。面１６ａは、平面である。ケース１６の外周面１６ｃと放熱板１２の外周面１２ｃとが同一平面を構成するように配置される。

ケース１６は、外周面１６ｃに連なり、一方の面１６ａと放熱板１２の板厚方向において間隔をあけて形成される面１６ｂを含む。面１６ｂは、平面である。面１６ａと面１６ｂとは平行である。ケース１６は、面１６ｂに連なり、外周面１６ｃと間隔をあけて外周面１６ｃと平行となるよう形成される第１の内周面１６ｄを含む。ケース１６は、第１の内周面１６ｄと連なり、面１６ａ，１６ｂとそれぞれ平行となるよう形成される面１６ｅを含む。ケース１６は、面１６ａ，１６ｅと連なり、外周面１６ｃおよび第１の内周面１６ｄと平行となるように形成される第２の内周面１６ｆを含む。

端子１７ａ～１７ｃは、金属製である。本実施形態においては、端子１７ａ～１７ｃは、それぞれ例えば、平板状の金属の部材を折り曲げて形成される。半導体装置１１においては、端子１７ａ～１７ｃを利用することにより、外部との電気的な接続が確保される。３つの端子１７ａ～１７ｃは、それぞれケース１６に取り付けられている。具体的には、端子１７ａおよび端子１７ｂは、Ｙ方向に間隔をあけてケース１６の第１の壁部２３ａに取り付けられる。端子１７ｃは、第２の壁部２３ｂに取り付けられる。

端子１７ａは、Ｘ方向に延びる第１の部分３１ａおよび第２の部分３１ｂと、Ｚ方向に延びる第３の部分３１ｃと、を含む。第１の部分３１ａと第２の部分３１ｂとは、第３の部分３１ｃによって接続される。第１の部分３１ａには、厚み方向に貫通する丸孔状の貫通孔３２ａが形成される。第１の部分３１ａは、面１６ｂと接触して配置される。第３の部分３１ｃは、内周面１６ｄと接触して配置される。第２の部分３１ｂは、面１６ｅと接触して配置される。第２の部分３１ｂのうちの第３の部分３１ｃに接続されていない側の端面３４ａと内周面１６ｆとは、同一平面を構成する。なお、端子１７ｂおよび端子１７ｃの構成については、端子１７ａと同様であるため、それらの説明を省略する。

端子１７ａと回路パターン１４の第１回路板１４ａとは、ワイヤ１８ａで電気的に接続される。ワイヤ１８ａは、端子１７ａの領域３３ａにおいて端子１７ａと接続される。端子１７ｂと回路パターン１４の第２回路板１４ｂとは、ワイヤ１８ｂで電気的に接続される。ワイヤ１８ｂは、端子１７ｂの領域３３ｂにおいて端子１７ｂと接続される。半導体チップ１５ａ、１５ｂは、例えば電界効果トランジスタである。半導体チップ１５ａ，１５ｂのゲート電極と回路パターン１４の第１回路板１４ａとは、それぞれワイヤ１８ｃで電気的に接続される。半導体チップ１５ａ，１５ｂのソース電極と回路パターン１４の第２回路板１４ｂとは、それぞれワイヤ１８ｄで電気的に接続される。半導体チップ１５ａ，１５ｂのゲート電極およびソース電極が配置される側とは反対側の面に位置するドレイン電極と回路パターン１４の第３回路板１４ｃとは、電気的に接続される。回路パターン１４の第３回路板１４ｃと回路パターン１４の第４回路板１４ｄとは、ワイヤ１８ｅで接続される。第４回路板１４ｄに接合される半導体チップ１５ｃは、例えば一方向に電流を流すダイオードである。半導体チップ１５ｃのカソード電極と回路パターン１４の第４回路板１４ｄとが電気的に接続される。半導体チップ１５ｃのアノード電極と端子１７ｃとは、ワイヤ１８ｆで電気的に接続される。ワイヤ１８ｆは、端子１７ｃの領域３３ｃにおいて端子１７ｃと接続される。ワイヤ１８ａ～１８ｆは、アルミニウム太線を用いてもよいし、リボンワイヤを用いてもよい。

ここで、基板１３の放熱板１２に対向する面２１ｂには、凹部２６が形成される。凹部２６は、金属板２１に形成される。本実施形態においては、凹部２６は、面２１ａに平行に配置される底壁面２７ａと、底壁面２７ａに垂直に交差する側壁面２７ｂとによって取り囲まれている。凹部２６は、金属板２１の一方の面２１ｂから絶縁板２２の一方の面２２ａに至るまで形成される。底壁面２７ａは、絶縁板２２の一方の面２２ａの一部を構成する。すなわち、凹部２６は、金属板２１の一方の面２１ｂから他方の面２１ｂまで金属板２１の一部を放熱板１２の板厚方向に貫通するように形成される。

凹部２６は、溝状である。本実施形態においては、凹部２６は、基板１３の外周の全域に沿って形成される。このような凹部２６は、例えば、金属板２１および絶縁板２２が積層された基板１３を準備し、金属板２１の一方の面２１ａにおいて、凹部２６を形成しない領域をレジストによってマスクし、ウェットエッチングにより金属板２１の一部を除去することにより形成される。

次に、上記半導体装置１１の製造方法の一例について簡単に説明する。まず、絶縁板２２に接触するように回路パターン１４が配置された基板１３を準備する。そして、回路パターン１４の所定の箇所にフィルム状のはんだ２０を載置し、その上に半導体チップ１５ａ，１５ｂ，１５ｃを載置する。次に、放熱板１２上の所定の位置、具体的には基板１３を配置する位置にフィルム状のはんだ１９を載置し、その上にはんだ２０および半導体チップ１５ａ～１５ｃが載置された基板１３を載置する。この場合、金属板２１がはんだ１９と接触するように載置する。その後、リフローによりはんだ１９，２０を溶融させて、放熱板１２と基板１３とを接合すると共に、回路パターン１４と半導体チップ１５ａ～１５ｃとを接合する。次に、端子１７ａ～１７ｃを取り付けたケース１６を放熱板１２上に固定する。その後、例えば超音波ツールを用いた超音波接合によって、端子１７ａ～１７ｃ、回路パターン１４および半導体チップ１５ａ～１５ｃを図１に示すようにワイヤ１８ａ～１８ｆを用いて接続する。次に、ケース１６に取り囲まれた空間を樹脂によって封止する。このようにして半導体装置１１を製造する。

半導体装置１１の製造時においては、まず放熱板１２上の所定の箇所にフィルム状のはんだ１９を載置し、その上に基板１３を載置する。次に、リフローによりはんだ１９を溶融させ、基板１３と放熱板１２とをはんだ１９によって接合する。ここで、基板１３の放熱板１２に対向する面２１ａには凹部２６が形成されているため、溶融したはんだ１９のうちの余剰な分が凹部２６内に流れ込む。よって、余剰な分のはんだ１９を凹部２６内に溜めることができる。したがって、本願の半導体装置１１によれば、基板１３の配置された領域からのはんだ１９のはみ出しを抑制することができる。

本実施形態においては、凹部２６は、溝状であるため、余剰な分のはんだの流れを溝状の凹部２６でせき止めて、凹部２６内に溶融したはんだ１９を溜めることができる。したがって、基板１３の配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。

本実施形態においては、凹部２６は、基板１３の外周の全域に沿って形成される。基板１３の外周の全域に沿って形成された凹部２６により、基板１３の周方向の全域において溶融したはんだ１９の流れをせき止めて、凹部２６内にはんだ１９を溜めることができる。したがって、基板１３の配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図３は、実施の形態２における半導体装置のうちの放熱板および基板を示す概略平面図である。図３を参照して、実施の形態２の半導体装置１０１は、基板の構造において実施の形態１の場合とは異なっている。図３においては、半導体装置１０１のうち、放熱板１２、２枚の基板１３ａ，１３ｂおよびケース１６を概略的に図示している。

図３を参照して、放熱板１２上には、２枚の基板１３ａ，１３ｂが配置される。基板１３ａ，１３ｂは、放熱板１２の長手方向であるＸ方向に間隔をあけて隣り合うように配置される。基板１３ａ，１３ｂはそれぞれ、金属板２１と、絶縁板２２とを含む。基板１３ａ，１３ｂにはそれぞれ、図１および図２に表れる凹部２６が形成される。

このような半導体装置１０１においては、基板１３ａ，１３ｂの放熱板１２に対向する面に凹部２６が形成されるため、溶融したはんだ１９のうちの余剰な分が凹部２６内に流れ込む。よって、余剰な分のはんだ１９をそれぞれの基板１３ａ，１３ｂに形成された凹部２６内に溜めることができる。したがって、基板１３ａ，１３ｂの配置された領域からのはんだ１９のはみ出しを抑制することができる。

（実施の形態３）
次に、さらに他の実施の形態である実施の形態３について説明する。図４は、実施の形態３における半導体装置のうちの放熱板および基板を示す概略平面図である。図４を参照して、実施の形態３の半導体装置１０２は、凹部の構造において実施の形態２の場合とは異なっている。

図４を参照して、実施の形態２における半導体装置１０２において、放熱板１２上には、２枚の基板１３ｃ，１３ｄが配置される。凹部２６ａは、基板１３ｃの外周の全域に沿って形成されておらず、基板１３ｃの外周に沿って複数並べて配置される。凹部２６ｂは、基板１３ｄの外周の全域に沿って形成されておらず、基板１３ｄの外周に沿って複数並べて配置される。なお、凹部２６ａ，２６ｂはそれぞれ間隔をあけて配置される。凹部２６ａ，２６ｂはそれぞれ、放熱板１２の板厚方向に見た平面視において、長方形である。このようにすることにより、溶融して流れた余剰な分のはんだ１９を、基板１３ｃ，１３ｄの外周に沿って複数並べて配置された凹部２６ａ，２６ｂ内に溜めることができる。したがって、このような半導体装置１０２によれば、基板１３ｃ，１３ｄの配置された領域からのはんだ１９のはみ出しを抑制することができる。

（実施の形態４）
次に、さらに他の実施の形態である実施の形態４について説明する。図５は、実施の形態４における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。図５を参照して、実施の形態４の半導体装置１０３は、凹部の構造において実施の形態１の場合とは異なっている。図５においては、半導体装置１０３のうち、基板１３ｅ、回路パターン１４の４つの回路板１４ａ～１４ｄおよび半導体チップ１５ａ～１５ｃを概略的に図示している。

図５を参照して、実施の形態４における半導体装置１０３において、基板１３ｅに含まれる金属板２１ｃには、２つの凹部２６ｃ，２６ｄが形成される。金属板２１ｃには、外周側に配置される凹部２６ｃと内周側に配置される凹部２６ｄとが形成される。本実施形態においては、凹部２６ｃ，２６ｄはそれぞれ、基板１３ｅの外周の全域に沿って形成される。凹部２６ｃと凹部２６ｄとは、間隔をあけて配置される。このような半導体装置１０３によれば、溶融したはんだ１９のうちの余剰な分が２つの凹部２６ｃ，２６ｄのうちの少なくともいずれか一方に流れ込む。溶融したはんだ１９の余剰な分が多ければ、双方の凹部２６ｃ，２６ｄ内に流れ込む。よって、余剰な分のはんだ１９を凹部２６ｃ，２６ｄ内に確実に溜めることができる。したがって、このような半導体装置１０３によれば、基板１３ｅの配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。

（実施の形態５）
次に、さらに他の実施の形態である実施の形態５について説明する。図６は、実施の形態５における半導体装置のうちの基板、回路パターンおよび半導体チップを示す概略断面図である。図６を参照して、実施の形態５の半導体装置１０４は、凹部の構造において実施の形態１および実施の形態４の場合とは異なっている。

図６を参照して、実施の形態５における半導体装置１０４において、基板１３ｆに含まれる金属板２１ｅには、凹部２６ｅが形成される。凹部２６ｅの深さは、金属板２１ｅの厚みよりも小さい。すなわち、Ｚ方向で示す放熱板１２の板厚方向における金属板２１ｅの他方の面２１ｂから底壁面２７ｃまでの長さＴ_３は、金属板２１ｅの厚みＴ_１よりも小さい。このようにすることにより、金属板２１ｅの一部を除去して凹部２６ｅを形成する際の金属板２１ｅの除去量を少なくして、生産性を良好にすることができる。また、金属板２１ｅとはんだ１９との接触面積を広く確保することができる。なお、放熱板１２の板厚方向において凹部２６ｅが位置する領域の金属板２１ｅの厚み、すなわち、底壁面２７ｃから面２１ａまでの金属板２１ｅの厚みＴ_４については、金属板２１ｅの厚みＴ_１の１／２～１／４程度にすると良い。

（実施の形態６）
次に、さらに他の実施の形態である実施の形態６について説明する。図７は、実施の形態６における半導体装置１０５の一部を示す概略断面図である。図７を参照して、実施の形態６の半導体装置１０５は、放熱板の構造において実施の形態１の場合とは異なっている。なお、理解の容易の観点から、後述するコーティング層３７を厚く図示している。

図７を参照して、実施の形態６における半導体装置１０５において、放熱板１２ｄは、放熱板１２ｄの板厚方向に見た平面視において、基板１３と重なる第１領域３６ａと、基板１３と重ならない第２領域３６ｂと、を含む。第２領域３６ｂの少なくとも一部には、放熱板１２ｄよりもはんだ１９の濡れ性の低い第３領域３６ｃが形成される。第３領域３６ｃは、放熱板１２ｄの一方の主面１２ａのうちのケース１６が配置される領域に相当する。すなわち、第３領域３６ｃは、第１の面１６ａに対向する領域である。第３領域３６ｃには、第２領域３６ｂよりもはんだ１９の濡れ性の低いコーティング層３７が形成される。コーティング層３７は、めっき層を含む。この場合、コーティング層３７は、めっき層である。本実施形態においては、半導体装置１０５に備えられるケース１６は、第３領域３６ｃ上に固定され、基板１３の外周を取り囲む。

上記半導体装置１０５において、第３領域３６ｃは、はんだ１９の濡れ性が放熱板１２ｄよりも低い。したがって、基板１３の配置された領域の回りに第３領域３６ｃを形成することにより、基板１３の配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。この場合、凹部２６が形成されるため、凹部２６内にも余剰の分のはんだ１９を溜めることができる。さらに第３領域３６ｃでは、はんだ１９の濡れ性が低いため、溶融したはんだ１９が第３領域３６ｃに流れ込みにくい。よって、はんだ１９による影響を低減して放熱板１２ｄにケース１６を固定することができる。

また、本実施形態では、第３領域３６ｃには、第２領域３６ｂのうちの第３領域３６ｃ以外の領域よりもはんだ１９の濡れ性の低いコーティング層３７としてのめっき層が形成されている。めっき層は、比較的安価に形成することができる。したがって、上記半導体装置１０５の生産性を良好にすることができる。めっき層の材質としては、例えば量産性を考慮すると、クロムを挙げることができる。

なお、めっき層の材質として、例えばアルミニウムを用いることにしてもよい。また、コーティング層３７としては、例えば、アルミニウムの層をスパッタリングにより形成した層を採用してもよい。

（実施の形態７）
次に、さらに他の実施の形態である実施の形態７について説明する。図８は、実施の形態７における半導体装置１０６の一部を示す概略断面図である。図８を参照して、実施の形態７における半導体装置１０６は、放熱板および基板の構造において実施の形態１の場合とは異なっている。

図８を参照して、実施の形態７における半導体装置１０６において、金属板２１ｇには凹部２６は形成されていない。図１および図２を併せて参照して、実施の形態７における半導体装置１０６は、放熱板１２ｄと、放熱板１２ｄ上に接触して配置されるはんだ１９と、はんだ１９上に接触して配置され、はんだ１９により放熱板１２ｄに対して固定される基板１３ｇと、基板１３ｇ上に配置される回路パターン１４と、回路パターン１４上に配置される半導体チップ１５ａ～１５ｃと、を備える。放熱板１２ｄは、放熱板１２ｄの板厚方向に見た平面視において、基板１３ｇと重なる第１領域３６ａと、基板１３ｇと重ならない第２領域３６ｂと、を含む。第２領域３６ｂの少なくとも一部に、放熱板１２ｄよりもはんだの濡れ性の低い第３領域３６ｃが形成される。第３領域３６ｃには、第２領域３６ｂよりもはんだ１９の濡れ性の低いコーティング層３７が形成される。コーティング層３７は、めっき層を含む。

半導体装置１０６の製造時においては、まず放熱板１２ｄ上の所定の箇所にフィルム状のはんだ１９を載置し、その上に基板１３ｇを載置する。次に、リフローによりはんだ１９を溶融させ、基板１３ｇと放熱板１２ｄとをはんだ１９によって接合する。ここで、本願の半導体装置１０６においては、基板１３ｇとは重ならない第２領域３６ｂの少なくとも一部に、放熱板１２ｄよりもはんだ１９の濡れ性の低い第３領域３６ｃが形成される。第３領域３６ｃは、はんだ１９の濡れ性が放熱板１２ｄよりも低いため、溶融したはんだ１９が第３領域３６ｃを流れるおそれを低減することができる。したがって、基板１３ｇの配置された領域、この場合、第１領域３６ａの回りに第３領域３６ｃを形成することにより、基板１３ｇの配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。また、このような構成によれば、第３領域３６ｃをはんだ１９が流れるのを望まない領域とすることができる。この場合、第３領域３６ｃは、ケース１６が取り付けられる領域である。このようにして、はんだ１９による影響を低減して放熱板１２ｄにケース１６を固定することができる。

（実施の形態８）
次に、さらに他の実施の形態である実施の形態８について説明する。図９は、実施の形態８における半導体装置１０７の一部を示す概略平面図および概略断面図である。概略平面図を上側に図示し、概略断面図を下側に図示している。図９を参照して、実施の形態８の半導体装置１０７は、放熱板および基板の構造において実施の形態３の場合とは異なっている。なお、図９および後述する図１０に示す概略平面図において、領域の相違を異なるハッチングで示している。

図９を参照して、実施の形態８における半導体装置１０７において、放熱板１２ｆは、放熱板１２ｆの板厚方向に見た平面視において、基板１３ｈ，１３ｉと重なる第１領域３６ａと、基板１３ｈ，１３ｉと重ならない第２領域３６ｂと、を含む。第２領域３６ｂの少なくとも一部には、放熱板１２ｆよりもはんだ１９の濡れ性の低い第３領域３６ｃが形成される。この場合、第２領域３６ｂと第３領域３６ｃが同じである。第３領域３６ｃには、第２領域３６ｂよりもはんだ１９の濡れ性の低いコーティング層３７が形成される。コーティング層３７は、めっき層を含む。このように、基板１３ｈ，１３ｉの配置された領域に相当する第１領域３６ａの回りに第３領域３６ｃを形成することにより、基板１３ｈ，１３ｉの配置された領域からのはんだ１９のはみ出しをより確実に抑制することができる。

（実施の形態９）
次に、さらに他の実施の形態である実施の形態９について説明する。図１０は、実施の形態９における半導体装置１０８の一部を示す概略平面図および概略断面図である。概略平面図を上側に図示し、概略断面図を下側に図示している。図１０を参照して、実施の形態９の半導体装置１０８は、放熱板の構造において実施の形態８の場合とは異なっている。

図１０を参照して、半導体装置１０８において、放熱板１２ｇの第３領域３６ｃにコーティング層３７は形成されていない。第３領域３６ｃの表面３８における表面粗さＲｍｓは、第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄの表面粗さＲｍｓよりも小さい。はんだ１９は表面粗さが粗いと濡れやすい傾向にある。このように第３領域３６ｃの表面粗さＲｍｓを第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄの表面粗さＲｍｓよりも小さくするよう放熱板１２ｇの表面性状を変更することにより、第３領域３６ｃをはんだ１９の濡れ性の低い状態とすることができる。このようにすることによっても、基板１３ｈ，１３ｉの配置された領域、この場合、第１領域３６ａからのはんだ１９のはみ出しを抑制することができる。第３領域３６ｃに相当する放熱板１２ｇの表面を研磨することにより、第３領域３６ｃの表面粗さＲｍｓを第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄの表面粗さＲｍｓよりも小さくすることができる。

表面粗さＲｍｓは、例えば原子間力顕微鏡を用いて測定できる。原子間力顕微鏡として、たとえばＢｒｕｋｅｒ社製のＤｉｍｅｎｓｉｏｎ Ｉｃｏｎ ｗｉｔｈ ＳｃａｎＡｓｙｓｔを用いることができる。測定モードは、Ｔａｐｐｉｎｇ Ｍｏｄｅで行い、カンチレバーは前述の測定モード用のカンチレバーである、同じくＢｒｕｋｅｒ社製のＮＣＨＶを用いることができる。測定範囲としては、例えば１回の測定範囲を７０μｍ×７０μｍとすることで測定することができる。測定箇所としては、放熱板１２ｇの広範囲の情報を入手することが好ましい。例えば図１０に示すようにそれぞれ放熱板１２ｇの重心を通って垂直に交わる二本の二点鎖線で示すように十字方向に放熱板１２ｇを４分割し、それぞれの分割領域３９ａ，３９ｂ，３９ｃ，３９ｄ内で第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄと第３領域３６ｃとでそれぞれ１点ずつ測定する。二点鎖線測定した４点の平均値をそれぞれ計算する。そして、第３領域３６ｃの表面粗さＲｍｓの平均値が、第２領域３６ｂのうちの第３領域３６ｃ以外の領域である第４領域３６ｄのＲｍｓの平均値より小さい値になることを確認すればよい。

（他の実施の形態）
なお、上記の実施の形態１においては、凹部２６は、面２１ａに平行に配置される底壁面２７ａと、底壁面２７ａに垂直に交差する側壁面２７ｂとによって取り囲まれていることとしたが、これに限らず、凹部２６は、底壁面２７ａと、底壁面２７ａに傾斜して交差する側壁面２７ｂとによって取り囲まれていてもよい。また、底壁面２７ａを設けず、面２１ａに傾斜する側壁面２７ｂによって取り囲まれていることとしてもよい。側壁面２７ｂを傾斜させる場合、側壁面２７ｂと面２１ａとのなす角度が鈍角であると、凹部２６内に溶融したはんだが流れ込みやすくなる。また、凹部２６を取り囲む壁面は、曲面を含んでいてもよい。実施の形態２から実施の形態６に示す凹部２６ａ等についても同様である。

また、上記の実施の形態において、溝状の凹部２６を形成する場合、溝状の凹部２６は、蛇行していても良いし、深さが異なる位置を設けるようにしてもよい。

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本願の半導体装置は、基板の配置された領域からのはんだのはみ出しの抑制が求められる場合に特に有利に適用され得る。

１１，１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８ 半導体装置
１２，１２ｄ，１２ｆ，１２ｇ 放熱板
１２ａ，１２ｂ 主面
１２ｃ，１６ｃ 外周面
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１３ｇ，１３ｈ，１３ｉ 基板
１４ 回路パターン
１４ａ，１４ｂ，１４ｃ，１４ｄ 回路板
１５ａ，１５ｂ，１５ｃ 半導体チップ
１６ ケース
１６ａ，１６ｂ，１６ｅ，２１ａ，２１ｂ，２２ａ，２２ｂ 面
１６ｄ，１６ｆ 内周面
１７ａ，１７ｂ，１７ｃ 端子
１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆ ワイヤ
１９，２０ はんだ
２１，２１ｃ，２１ｅ，２１ｆ，２１ｇ 金属板
２２ 絶縁板
２３ａ，２３ｂ，２３ｃ，２３ｄ 壁部
２６，２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ 凹部
２７ａ，２７ｃ 底壁面
２７ｂ 側壁面
３１ａ，３１ｂ，３１ｃ 部分
３２ａ 貫通孔
３３ａ，３３ｂ，３３ｃ 領域
３４ａ 端面
３６ａ 第１領域
３６ｂ 第２領域
３６ｃ 第３領域
３６ｄ 第４領域
３７ コーティング層
３８ 表面
３９ａ，３９ｂ，３９ｃ，３９ｄ 領域

Claims (12)

1. 放熱板と、
   前記放熱板上に接触して配置されるはんだと、
   前記はんだ上に接触して配置され、前記はんだにより前記放熱板に対して固定される基板と、
   前記基板上に配置される回路パターンと、
   前記回路パターン上に配置される半導体チップと、を備え、
   前記基板の前記放熱板に対向する面には、凹部が形成される、半導体装置。
2. 前記凹部は、溝状である、請求項１に記載の半導体装置。
3. 前記凹部は、前記基板の外周の全域に沿って形成される、請求項２に記載の半導体装置。
4. 前記凹部は、前記基板の外周に沿って複数並べて形成される、請求項１または請求項２に記載の半導体装置。
5. 前記基板は、
   前記放熱板上に配置され、第１の主面を有する金属板と、
   前記第１の主面上に配置され、前記金属板とは反対側に位置する主面である第２の主面を有し、前記第２の主面において前記回路パターンに接触する絶縁板と、を含み、
   前記放熱板の板厚方向において、前記凹部の深さは、前記金属板の厚みよりも小さい、請求項１から請求項４のいずれか１項に記載の半導体装置。
6. 前記放熱板は、前記放熱板の板厚方向に見た平面視において、前記基板と重なる第１領域と、前記基板と重ならない第２領域と、を含み、
   前記第２領域の少なくとも一部に、前記放熱板よりも前記はんだの濡れ性の低い第３領域が形成される、請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 放熱板と、
   前記放熱板上に接触して配置されるはんだと、
   前記はんだ上に接触して配置され、前記はんだにより前記放熱板に対して固定される基板と、
   前記基板上に配置される回路パターンと、
   前記回路パターン上に配置される半導体チップと、を備え、
   前記放熱板は、前記放熱板の板厚方向に見た平面視において、前記基板と重なる第１領域と、前記基板と重ならない第２領域と、を含み、
   前記第２領域の少なくとも一部に、前記放熱板よりも前記はんだの濡れ性の低い第３領域が形成される、半導体装置。
8. 前記第３領域の表面粗さＲｍｓは、前記第２領域のうちの前記第３領域以外の領域の表面粗さＲｍｓよりも小さい、請求項７に記載の半導体装置。
9. 前記第３領域には、前記第２領域のうちの前記第３領域以外の領域よりも前記はんだの濡れ性の低いコーティング層が形成される、請求項７に記載の半導体装置。
10. 前記コーティング層は、めっき層を含む、請求項９に記載の半導体装置。
11. 前記第３領域は、前記基板の外周の全域に沿って形成される、請求項７から請求項１０のいずれか１項に記載の半導体装置。
12. 前記第３領域上に固定され、前記基板の外周を取り囲むケースをさらに備える、請求項７から請求項１１のいずれか１項に記載の半導体装置。

Images