JP6983187B2 - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP6983187B2
JP6983187B2 JP2019028427A JP2019028427A JP6983187B2 JP 6983187 B2 JP6983187 B2 JP 6983187B2 JP 2019028427 A JP2019028427 A JP 2019028427A JP 2019028427 A JP2019028427 A JP 2019028427A JP 6983187 B2 JP6983187 B2 JP 6983187B2
Authority
JP
Japan
Prior art keywords
wire
solder layer
wire bump
bump
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019028427A
Other languages
English (en)
Other versions
JP2019110317A (ja
JP2019110317A5 (ja
Inventor
辰則 柳本
晋助 浅田
耕一 東久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JP2019110317A publication Critical patent/JP2019110317A/ja
Publication of JP2019110317A5 publication Critical patent/JP2019110317A5/ja
Application granted granted Critical
Publication of JP6983187B2 publication Critical patent/JP6983187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097Applying energy, e.g. for the soldering or alloying process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00012Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電力用半導体装置に関し、特に、半田層の材料と合金形成が可能な材料からなるワイヤバンプを所定の位置に配置した電力用半導体装置に関する。
従来の電力用半導体装置では、例えばベース板と絶縁基板とを半田接合する際に、AlやCuを主材とするワイヤを銅板の上にウェッジボンディングしてワイヤバンプを形成し、半田層の厚さを均一にしていた(例えば特許文献1、2)。
特開平11−186331号公報 特許第5542567号公報
近年、電力用半導体装置では、小型化、高出力化の要求から、電力用半導体装置内部の電流密度が高くなり、高温での動作が必要となる。このため、半導体素子で発生した熱を、より効率よくベース板に伝えて放熱することが必要となる。また、半導体素子と絶縁基板や、絶縁基板とベース板を接合する半田層に亀裂が入った場合にも、亀裂の進展を抑制するこことが必要であった。
そこで、本発明は、高温動作においても高信頼性かつ高熱伝導性を有する電力用半導体装置の提供を目的とする。
本発明は、少なくとも表面に導体層を有する絶縁基板と、導体層の上に設けられたワイヤバンプと、ワイヤバンプの上に載置された半導体素子と、導体層の上に導体層と半導体素子とを接合する半田層とを含み、ワイヤバンプと半田層との界面に、ワイヤバンプの材料と半田層の材料からなる合金を有することを特徴とする電力用半導体装置である。
本発明は、また、ベース板と、ベース板の上に設けられた複数のワイヤバンプと、ワイヤバンプの上に載置された、少なくとも裏面に導体層を有する絶縁基板と、ベース板の上に絶縁基板の導体層を接合する半田層とを含み、ワイヤバンプと半田層との界面に、ワイヤバンプの材料と半田層の材料からなる合金が形成されたことを特徴とする電力用半導体装置でもある。
以上のように、本発明にかかる電力用半導体装置では、ワイヤバンプにより半田層の膜厚を均一にできると共に、半田層中でのボイド(空隙)の発生を防止し、更に半田層の亀裂の進展を停止または遅延させることができ、高信頼性かつ高熱伝導性を有する電力用半導体装置の提供が可能となる。
本発明の実施の形態1にかかる電力用半導体装置の断面図である。 図1の電力用半導体装置のA部分の拡大断面図である。 図2の電力用半導体装置の一部の拡大断面図である。 図2の電力用半導体装置の一部の拡大断面図である。 本発明の実施の形態1にかかる電力用半導体装置のワイヤバンプの配置を示す平面図である。 本発明の実施の形態1にかかる電力用半導体装置のワイヤバンプの他の配置を示す平面図である。 本発明の実施の形態1にかかる電力用半導体装置のワイヤバンプの他の配置を示す平面図である。 本発明の実施の形態2にかかる電力用半導体装置の部分断面図である。 本発明の実施の形態2にかかる電力用半導体装置のワイヤバンプの配置を示す平面図である。 図6AをA−A方向に見た場合の断面図である。
実施の形態1.
図1は、全体が100で表される、本発明の実施の形態1にかかる電力用半導体装置の断面図である。また、図2は、図1の破線で囲んだ部分Aの拡大断面図である。
電力用半導体装置100は、ベース板1を含む。ベース板1は、例えばCuからなる。
ベース板1の上面には、半田層7により、絶縁基板3が固定されている。半田層7は、例えばSnからなる。
図2に示すように、絶縁基板3は、絶縁部材3bと、その表面と裏面にそれぞれ設けられた導体層3a、3cを含む。絶縁部材3bは、例えば窒化アルミニウムからなり、導体層3a、3cは、例えば銅のような金属からなる。
絶縁基板3の導体層3aの上には、半田層7により半導体素子4が固定されている。半導体素子4は、MOSFETやIGBT等の電力用の半導体素子(パワーデバイス)である。なお、図1に示すように、他の導体層3aの上には、例えばショットキバリアダイオードからなる半導体素子4が固定されている。
ベース板1の周囲は、例えばポリフェニルサルファイド樹脂(PPS)またはポリブチレンテレフタレート樹脂(PBT)からなるケース2に囲まれている。ケース2の外周には、引き出し用の端子8が設けられている。端子8は、例えば銅やアルミニウムからなる。
半導体素子4の電極(図示せず)と、端子8とは、ボンディングワイヤ6で電気的に接続されている。ボンディングワイヤ6は、例えば銅やアルミニウムからなる。更にケース2の内側には、半導体素子4やボンディングワイヤ6を埋め込むように、封止材5が充填されている。封止材5は、例えばシリコンゲルからなる。
図2に示すように、導体層3aと半導体素子4とを接続する半田層7の中には、スペーサとしてワイヤバンプ9が設けられている。ワイヤバンプ9は、半田層7の接合条件で、半田層7の材料と合金形成可能な材料からなる。ワイヤバンプ9は、導体層3aと半導体素子4とを接続する半田層7の中に載置されていればよいが、例えば図3Aに示すように、ワイヤループ9dの両端の接合部9a、9bが、ウェッジボンディングにより、導体層3aと接合していれば位置ずれが発生しないために好ましい。
上述のようにワイヤバンプ9は、絶縁基板3の導体層3aの上に、ボンディングワイヤをウェッジボンディングにより固相接合して形成される。図3Bは、ワイヤバンプ9の、接合部9aから接合部9bに向かう方向(以下において「長手方向」という。)の断面図ある。図3Bから分かるように、ワイヤバンプ9は、両端の接合部9a、9bを導体層3aに接合したボンディングワイヤからなることが好ましく、更に、ワイヤバンプ9の高さを均一にするために、接合部9a、9bに挟まれたワイヤループ部9cも導体層3aに接していることが好ましい。
2つのウェッジボンド接合部9a、9bの間隔は、2.0mm以下であることが好ましい。これは、この間隔が2.0mmより長くなると、ボンディングワイヤの一端を導体層3aにウェッジボンドした後に、他端をウェッジボンドするにあたり、ボンディングワイヤの張力により、ワイヤループ部9cを導体層3aに接するように配置するのが困難になるためである。
また、1本のワイヤバンプ9の両端がウェッジボンド接合されており、更に、その間にも複数のステッチボンド接合部を有する場合も同様に、ワイヤの張力によりワイヤループが形成されてバンプ高さの制御が困難となるため、ウェッジボンド接合部とステッチボンド接合部の間隔、および隣接するステッチボンド接合部の間隔は、それぞれ2.0mm未満であることが好ましい。
なお、ワイヤバンプ9を1つの接合部9a(または9b)のみで導体層3aに接合しても良い。
ワイヤバンプ9の上部は、半導体素子4の裏面に接し、ワイヤバンプ9が半導体素子4を支持する。
図4A〜4Cは、導体層3aの上の、ワイヤバンプ9の配置を示す。図4A〜4Cは、導体層3aの上にワイヤバンプ9を接合した状態の上面図で、半田層7より上の部分は、省略している。また、破線10は、半導体素子4を、導体層3aの上に垂直投影した半導体素子搭載領域であり、この領域の上に、半導体素子4が載置される。
図4Aに示すように、ワイヤバンプ9は半導体素子搭載領域10の四隅に、長手方向が半導体素子搭載領域10の対角線方向となるように配置されている。ワイヤバンプ9は、半導体素子搭載領域10の対角線上に配置されても、対角線上ではないが対角線に平行になるように配置されても良い。
このように、半導体素子搭載領域10の四隅または四隅近傍にワイヤバンプ9を配置し、半導体素子を支えることにより、半田層7の膜厚をより均一にできる。
また、従来は半田7aと合金形成しないAlワイヤ等によりワイヤバンプが形成されていたために、ワイヤバンプの周囲には半田材が濡れ広がらず、半田層7内にボイド(空隙)が発生していた。これに対して、本発明の実施の形態1にかかる電力用半導体装置100では、上述のように、ワイヤバンプ9は、半田層7の形成条件で、半田層7の半田材と合金形成が可能な材料からなる。このため、ワイヤバンプ9の周囲にも半田材が濡れ広がり、ボイドの発生を防止できる。また、ワイヤバンプ9と半田層7との界面に合金を形成できる。
ワイヤバンプ9に使用するワイヤの直径は100μm程度が好ましいが、絶縁基板3と半導体素子4との間の半田層7をより厚くして、接合部の寿命を向上させるために、例えば直径が150μmのワイヤを用いても良い。
一方、半導体素子4から発熱する熱をベース板1から外部に効率的に放熱するためには、半田層7の膜厚は薄い方が好ましく、例えば、半田層7の膜厚を50μm程度とするために、ワイヤバンプ9に使用するワイヤの直径は50μm程度としても構わない。
このように、本発明の実施の形態1では、図4Aに示すように、半導体素子搭載領域10の四隅または四隅近傍に位置にワイヤバンプ9を配置することで、半導体素子4の傾きを防止し、絶縁基板3の導体層3aと半導体素子4を接続する半田層7の膜厚をより均一にすることができる。
また、図4Bに示すように、図4Aの配置に加えて、半導体素子搭載領域10の対角線上に、4つのワイヤバンプ19を設けても良い。4つのワイヤバンプ19は、対角線の交点から等距離に設けるのが好ましい。図4Bでは、ワイヤバンプ19の長手方向は、半導体素子搭載領域10の一辺に平行な方向としたが、他の方向でも構わない。また、ワイヤバンプ19の個数は4個に限らないが、対角線上に等間隔に配置するのが好ましい。
例えば、半導体素子4を導体層3aの上にダイボンドする場合、加えられる熱で半導体素子4が反る場合があるが、ワイヤバンプ19を設けることにより、このような半導体素子4の反りを抑制し、半田層7の膜厚を均一にすることができる。
なお、ワイヤバンプ19は、半導体素子搭載領域10内に比較的均一に配置されれば良く、特にその位置や個数、配置方向に制限はない。
また、図4Cに示すように、図4Bのワイヤバンプ9を、長手方向が半導体素子搭載領域10の対角線に垂直になるように配置しても良い。
一般に、半導体素子4の動作時に、半導体素子4と絶縁基板3との線膨張係数の差により半田層7に発生する応力は、半導体素子搭載領域10の半田層7の四隅近傍に集中し、ここから半田層7に亀裂が進展し始める。
本発明の実施の形態1では、ワイヤバンプ9は半田層7の半田材と合金形成が可能な材料からなる。そして、通常の半田接合プロセスにおいて、半田層7とワイヤバンプ9との界面に、CuSnやCuSnのような合金が形成される。これらの合金は、半田層7に比較して機械的強度が大きく、疲労耐性が高い。なお、これら合金が界面に形成されたワイヤバンプ9の中心部にCuが残存していてもよい。
従って、このような機械的強度の大きな合金が表面に形成されたワイヤバンプ9を半導体素子搭載領域10の四隅に設けることにより、半田層7の四隅で発生した亀裂の進展をワイヤバンプ9で停止できる。特に、ワイヤバンプ9の長手方向が半導体素子搭載領域10の対角線に垂直になるように配置することにより、亀裂を停止させる効果を大きくできる。
ワイヤバンプ9の配置は、半導体素子搭載領域10の対角線にワイヤバンプ9の長手方向が平行な配置(図4A参照)から、垂直な配置(図4C参照)までの間で、適宜選択可能である。
なお、ワイヤバンプ9に到達して停止した亀裂は、ワイヤバンプ9に沿って進展する場合もあるが、半田層7に発生する応力は四隅から中心方向に発生することから、図4Cのように対角線に対して角度を有して配置することで、亀裂進展経路を長くすることが可能となり、半田層7の破壊を遅らせ、結果的に半導体素子4の破壊を遅らせることができる。
ここで、半導体素子4が正方形である場合は、前述のように半導体素子搭載領域10の対角線に対してワイヤバンプ9の長手方向を垂直に設置するのが最も効果的である。一方、半導体素子4が正方形でない場合は、ワイヤバンプ9の長手方向が半導体素子搭載領域10の対角線に対して一定の角度を有するように、即ち0°より大きく90°以下の角度を有するように、ワイヤバンプ9を配置すれば良い。
また、複数のワイヤバンプ9を、半導体素子搭載領域10の全体に、ワイヤバンプ9の長手方向が半導体素子搭載領域10の対角線に対して一定の角度を有するように配置しても良い。この場合、隣接するワイヤバンプ9の間の中心間の距離は、ワイヤバンプ9の直径の2倍程度であることが好ましい。ワイヤバンプ9の接合部の幅は、ワイヤバンプ9の直径の約2倍程度まで超音波接合により広げられることを考慮したものである。
次に、合金形成が可能な半田層7とワイヤバンプ9の材料について説明する。上述のように、ワイヤバンプ9を、半田層7の半田材と合金形成が可能な材料から形成することで、半田層7中でのボイド(空隙)の発生を防止でき、半導体素子4で発生した熱を、半田層7を介して効率良くベース板1から放熱できる。半田層7の半田付け時は還元雰囲気下、例えば水素雰囲気やギ酸雰囲気下でワイヤバンプ9を還元してから半田層7を溶融させる。
半田層7には、Sn系半田、例えば、純Sn半田、Sn−Ag−Cu系半田、Sn−Cu系半田、更にはSnを主成分としNiやSbが添加された半田が用いられる。
この場合、ワイヤバンプ9の材料には、通常の半田付け条件で、Sn系の半田材と合金形成が可能な材料としCuやCu合金が用いられる。半田層7とワイヤバンプ9の界面に形成される合金は、例えばCuSnやCuSnとなる。
表1に、Sn、Cu、Sn−0.7Cu、CuSn、およびCuSnの融点、ヤング率、引張強度、線膨張係数および熱伝導率を示す。
Figure 0006983187
表1から分かるように、CuSnおよびCuSnの融点は、半田層7の母材であるSnの融点232℃より高く、それぞれ415℃と676℃となっている。また、機械的強度については、ヤング率は、Sn、CuSnおよびCuSnについて、それぞれ53.0GPa、110GPa、140GPaであり、引張強度は、Sn、CuSnおよびCuSnについて、それぞれ28.0MPa、310MPa、507MPaである。
このように、半田層7とワイヤバンプ9の界面に形成される合金CuSnおよびCuSnは、半田層7の母材となるSnやSn−0.7Cu半田よりも融点が高く、機械的強度も大きい、高耐熱性でかつ高信頼性の合金である。
なお、半田層7とワイヤバンプ9の材料の組み合わせとして、半田層7の材料としてZn系半田材料、ワイヤバンプ9の材料としてAlまたはAl合金を組み合わせても良い。
絶縁基板3の絶縁部材3bには、Al、AlN、Si等のセラミックスだけでなく、エポキシや液晶ポリマー等のバインダー材に、シリカ、アルミナ、BN等のフィラーを混練された有機絶縁材料を用いても良い。
また、絶縁基板3の導体層3a、3cの材料は、Cuが好ましいが、CuにNiめっきが施された材料でも良い。また、AlにNiめっきが施された材料でもよい。
ベース板1には、例えばCu板やAlSiC板が用いられるが、使用にあたり電力用半導体装置100が十分な強度を有するのであれば、ベース板1が無い構造、すなわち絶縁基板3の裏面側の導体層3cが露出する構造でも良い。
半導体素子4には、高温動作が可能なSiCを基材とするSiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やSiC−SBD(Schottky Barrier Diode)、Siを基材とするSi−IGBT(Insulated Gate Bipolar Transistor)やSi−FWD(Free Wheeling Diode)が用いられる。
ボンディングワイヤ6は、例えばAlワイヤであり、ウェッジボンディングにより半導体素子4の表面に接合される。ボンディングワイヤ6は、例えばCuワイヤでも良い。また、ボンディングワイヤ6の代わりに、板状の導体を用いても良い。板状の導体を用いる場合は、半導体素子4との接合は、ウェッジボンディングではなく、半導体素子4の上面に例えばNi/Auめっきを施し、その上に半田やAg焼結材により板状の導体を接合する。
封止材5は、例えばシリコンゲルであるが、使用にあたり十分な絶縁性を有していればよく、フィラーが混練されたエポキシ材であっても良い。
実施の形態2.
図5は、本発明の実施の形態2にかかる電力用半導体装置200の一部の拡大断面図であり、図1と同一符号は、同一または相当箇所を示す。電力用半導体装置200では、ベース板1と絶縁基板3の導体層3cとの間に、半田層7の材料と合金形成が可能なワイヤバンプ29が設けられている。
ワイヤバンプ29は、実施の形態1の配置と原則的に同一であり、例えば絶縁基板3の導体層3cの直下、即ち、導体層3cをベース板1の上に垂直投影した矩形形状の導体層搭載領域(実施の形態1の半導体素子搭載領域に対応)の例えば四隅に、導体層搭載領域の対角線に対して並行に設置しても良い。このようにワイヤバンプ29を形成することにより、半田層7の膜厚を均一にすることができる。ワイヤバンプ29は、例えば図4Bのように、複数設けても良い。
また、ワイヤバンプ29は、例えば実施の形態1の図4Cのように、導体層搭載領域の四隅または四隅近傍に、導体層搭載領域の対角線に対して0°より大きく90°以下の角度で、特に90°に設けても良い。これにより、ベース板1と絶縁基板3との線膨張係数の差により、四隅近傍から半田層7に亀裂が進展した場合でも、ワイヤバンプ29で亀裂の進展を停止できる。
また、ワイヤバンプ29を、半田層7と合金形成が可能な材料から形成することで、半田層7中でのボイド(空隙)の発生を防止でき、半導体素子4で発生した熱を、半田層7を介して効率良くベース板1から放熱できる。
なお、ワイヤバンプ29と半田層7との材料の組み合わせは、実施の形態1の組み合わせと同様である。
ここで、ワイヤバンプ9の直径は、200μm程度であることが好ましいが、絶縁基板3とベース板1との間の半田層7の膜厚を300μm以上にして接合部寿命構造向上を図るのであれば、ワイヤバンプ9の直径は300μm程度でも良い。また、半導体素子4からの熱をベース板1から効率的に放熱するために、半田層7を100μm程度と薄くするのであれば、ワイヤバンプ9の直径は100μm程度でも良い。
図6Aは、絶縁基板3を半田付けする前の、ベース板1の上面図である。また、図6Bは、図6AをA−A方向に見た場合の断面図である。
図6A、6Bに示すように、ベース板1の上の、半田層形成領域20には、複数のワイヤバンプ39が設けられている。ワイヤバンプ39は、半田層形成領域20の対角線に所定の角度となるように設けられている。1つの対角線上に配置されたワイヤバンプ39は、互いに平行で、等間隔に配置されるのが好ましい。また、図6A、6Bでは、半田付け時に、半田層形成領域20の外に半田が濡れ広がるのを防止するために、フォトレジスト11で半田層形成領域20を囲んでいる。また、図6A、6Bは4本のワイヤにより領域を区分けするために、4辺を囲むようにワイヤバンプを載置したが、これが1本のワイヤによりステッチボンドを用いて4辺を囲むように載置してもよく、ワイヤを載置していない領域を半田が濡れ広がることから各ワイヤが端部で接触しないようにしておかなければならない。
このようにワイヤバンプ39を設けることにより、半田層7の膜厚を均一にするとともに、ワイヤバンプ39の材料を半田層7の材料と合金形成が可能な材料から形成することにより、半田層7中でのボイド(空隙)の発生を防止できる。
特に、ワイヤバンプ39を図6Aのような配置とすることで、ベース板1と絶縁基板3との線膨張係数の差により半田層7の四隅に亀裂が形成された場合でも、ワイヤバンプ39により亀裂の進展を停止できる。特に、複数のワイヤバンプ39を設けることで、亀裂の進展経路が長くなり、半田層7の寿命が向上する。
ここで、例えば半田層7の材料としてSn−0.7Cu半田を、ワイヤバンプ39の材料としてCuを用いた場合、Cu−Snの状態図から分かるように、CuはSnに、室温で0.7wt%しか固溶できない。このため、半田付け時にSn−0.7Cuを溶融した後、室温に冷却すると、固溶できないCuは、Cuからなるワイヤバンプ39の周囲に析出して合金を形成する。半田付け後は、Cuワイヤバンプ39はそのままCu材として存在する。
Cuの熱伝導率は401W/m・Kであり、熱伝導率が66.8W/m・KであるSnおよびSn−Cu合金に比較して大きい。このため、半田層7とワイヤバンプ39からなる接合部のみかけの熱伝導率は大きくなり、ワイヤバンプ39がない半田層7のみの場合に比較して、放熱性を向上させることが可能となる。
また、半田は、液相から固相に凝固する際に体積収縮が起こる。このため、半田付け後の冷却過程において、ベース板1の温度分布に伴って、半田層7の中にいわゆる引け巣が発生する場合がある。これに対して、図6A、6Bに示すようにワイヤバンプ39を配置することにより、ワイヤバンプ39によって、半田が収縮する領域が区切られ、引け巣の発生を抑制し、半田不良を低減できる。
また、図6Aに示すワイヤバンプ39は、例えば、直径が200μmのCuワイヤからなるワイヤバンプ39を、400μmの間隔でボンディングして形成しても良い。これは、ワイヤバンプ39の間隔を狭くすると、ボンディング時に隣接するワイヤバンプ39にウェッジツールが接触してしまい、所望の接合を得られなくなるためである。このため、隣接するワイヤバンプ39の間隔は、ワイヤバンプ39の直径の1.5倍以上であることが好ましい。
また、1本のワイヤバンプ39の両端がベース板1にウェッジボンド接合されており、更に、その間にも複数のステッチボンド接合部を有する場合は、ワイヤの張力によりワイヤループが形成されてバンプ高さの制御が困難となる。このため、ワイヤループを形成させないために、ウェッジボンド接合部とステッチボンド接合部との間隔、および隣接するステッチボンド接合部の間隔は、それぞれ2.0mm未満であることが好ましい。
実施の形態1では、絶縁基板3と半導体素子4との間の半田層7中にワイヤバンプを設けた電力用半導体装置100について、実施の形態2では、ベース板1と絶縁基板3との間の半田層7中にワイヤバンプを設けた電力用半導体装置200について、それぞれ説明したが、1つの電力用半導体装置が双方のワイヤバンプを備えても良い。なお、半田付け面積が大きく半田付け時の体積収縮量が大きいベース板1と絶縁基板3との間の半田層7中にワイヤバンプ9を載置するほうが、引け巣抑制効果が大きい。
また、実施の形態1に記載されたベース板1と絶縁基板3との間の半田層7と、実施の形態2に記載された絶縁基板3と半導体素子4との間の半田層7は、同じ材料でも、異なる材料でも良い。
1 ベース板、2 ケース、3 絶縁基板、4 半導体素子、5 封止材、6 ボンディングワイヤ、7 半田層、8 端子、9 ワイヤバンプ、10 半導体素子搭載領域、11 フォトレジスト、20 半田層形成領域、100、200 電力用半導体装置。

Claims (12)

  1. 金属層と、
    前記金属層に、半田層を介して接合された半導体素子と、
    前記半田層の面内方向に延在して設けられ、前記金属層と接合されたワイヤバンプと、を含み、
    前記ワイヤバンプと前記半田層との界面に、前記ワイヤバンプの材料と前記半田層の材料との合金を有し、
    前記ワイヤバンプは、1つのウェッジボンド接合部のみで前記金属層に接合された電力用半導体装置。
  2. 金属層と、
    前記金属層に、半田層を介して接合された半導体素子と、
    前記半田層の面内方向に延在して設けられ、前記金属層との接合部を有することなく、前記金属層の上に載置されたワイヤバンプと、を備え、
    前記ワイヤバンプと前記半田層との界面に、前記ワイヤバンプの材料と前記半田層の材料との合金を有する電力用半導体装置。
  3. 金属層と、
    前記金属層に、半田層を介して接合された半導体素子と、
    前記半田層の面内方向に延在して設けられ、前記金属層と接合されたワイヤバンプと、を含み、
    前記ワイヤバンプと前記半田層との界面に、前記ワイヤバンプの材料と前記半田層の材料との合金を有し、
    前記ワイヤバンプは、その両端に前記金属層とのウェッジボンド接合部を有するボンディングワイヤである電力用半導体装置。
  4. 前記ワイヤバンプは前記半田層の亀裂の進展を抑制する請求項1〜3のいずれか1項に記載の電力用半導体装置。
  5. 前記ウェッジボンド接合部の間隔は、2.0mm以下である請求項3に記載の電力用半導体装置。
  6. 更に、ウェッジボンド接合部の間に、前記ボンディングワイヤが前記金属層に複数のステッチボンド接合部を有する請求項3に記載の電力用半導体装置。
  7. 前記ウェッジボンド接合部と前記ステッチボンド接合部との間隔、および隣接する前記ステッチボンド接合部の間隔は、それぞれ2mm以下であることを特徴とする請求項6に記載の電力用半導体装置。
  8. 前記ワイヤバンプの熱伝導率は、前記半田層の熱伝導率より大きいことを特徴とする請求項1〜7のいずれか1項に記載の電力用半導体装置。
  9. 前記ワイヤバンプは、CuまたはCuの合金である請求項1〜8のいずれか1項に記載の電力用半導体装置。
  10. 前記ワイヤバンプの材料と前記半田層の材料からなる合金は、CuSnまたはCuSnである請求項9に記載の電力用半導体装置。
  11. 前記ワイヤバンプのワイヤの直径が50μm以上である請求項1〜10のいずれか1項に記載の電力用半導体装置。
  12. 前記ワイヤバンプのワイヤの直径が100μm以上である請求項1〜10のいずれか1項に記載の電力用半導体装置。
JP2019028427A 2016-06-14 2019-02-20 電力用半導体装置 Active JP6983187B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016118177 2016-06-14
JP2016118177 2016-06-14
JP2018523895A JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018523895A Division JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置

Publications (3)

Publication Number Publication Date
JP2019110317A JP2019110317A (ja) 2019-07-04
JP2019110317A5 JP2019110317A5 (ja) 2020-05-21
JP6983187B2 true JP6983187B2 (ja) 2021-12-17

Family

ID=60663186

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018523895A Active JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置
JP2019028427A Active JP6983187B2 (ja) 2016-06-14 2019-02-20 電力用半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018523895A Active JP6487122B2 (ja) 2016-06-14 2017-06-12 電力用半導体装置

Country Status (4)

Country Link
JP (2) JP6487122B2 (ja)
CN (2) CN115274465A (ja)
DE (1) DE112017002961B4 (ja)
WO (1) WO2017217369A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置
JP2022031611A (ja) * 2018-11-09 2022-02-22 住友電気工業株式会社 半導体装置
WO2020116306A1 (ja) * 2018-12-04 2020-06-11 株式会社クラレ 高電圧用回路基板およびそれを用いた高電圧デバイス
EP3675190B1 (en) 2018-12-25 2023-05-03 Nichia Corporation Method of manufacturing light source device and light source device
CN113711349A (zh) * 2019-04-25 2021-11-26 京瓷株式会社 发光元件搭载用基板以及发光装置
JP7282048B2 (ja) * 2020-02-12 2023-05-26 三菱電機株式会社 電力用半導体装置およびその製造方法
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
JP7489879B2 (ja) 2020-09-25 2024-05-24 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JPWO2022209609A1 (ja) * 2021-03-31 2022-10-06
JPWO2023195164A1 (ja) * 2022-04-08 2023-10-12

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3347279B2 (ja) 1997-12-19 2002-11-20 三菱電機株式会社 半導体装置およびその製造方法
JP2000013029A (ja) * 1998-04-22 2000-01-14 Hitachi Cable Ltd 高密度配線基板、その製造方法、及びそれを用いた電子装置
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6525423B2 (en) * 2001-06-19 2003-02-25 Cree Microwave, Inc. Semiconductor device package and method of die attach
JP3836010B2 (ja) * 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
JP3705779B2 (ja) * 2002-03-26 2005-10-12 株式会社東芝 パワーデバイスとその製造方法ならびに錫基はんだ材料
JP2005236019A (ja) * 2004-02-19 2005-09-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007142271A (ja) * 2005-11-21 2007-06-07 Tanaka Electronics Ind Co Ltd バンプ材料および接合構造
JP5187832B2 (ja) * 2008-03-11 2013-04-24 田中電子工業株式会社 半導体装置
CN102484080B (zh) 2009-06-18 2015-07-22 罗姆股份有限公司 半导体装置
JP2011071301A (ja) * 2009-09-25 2011-04-07 Honda Motor Co Ltd 金属ナノ粒子を用いた接合方法及び接合体
JP2012028433A (ja) * 2010-07-21 2012-02-09 Nec Network Products Ltd 電子部品の実装方法
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
JP2012069733A (ja) * 2010-09-24 2012-04-05 Hitachi High-Tech Instruments Co Ltd ダイボンダの治工具管理方法、および、ダイボンダ
US8587116B2 (en) * 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
JP6029756B2 (ja) 2013-07-10 2016-11-24 三菱電機株式会社 半導体装置及びその製造方法
JP2016026884A (ja) * 2014-07-02 2016-02-18 住友金属鉱山株式会社 中低温用のBi−Sn−Al系はんだ合金及びはんだペースト
CN105575924B (zh) 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块
WO2017217369A1 (ja) * 2016-06-14 2017-12-21 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JPWO2017217369A1 (ja) 2018-09-27
JP6487122B2 (ja) 2019-03-20
DE112017002961T5 (de) 2019-02-28
WO2017217369A1 (ja) 2017-12-21
JP2019110317A (ja) 2019-07-04
CN115274465A (zh) 2022-11-01
CN109314063B (zh) 2022-08-16
CN109314063A (zh) 2019-02-05
DE112017002961B4 (de) 2022-06-09

Similar Documents

Publication Publication Date Title
JP6983187B2 (ja) 電力用半導体装置
JP6250864B2 (ja) パワー半導体装置
JP5602077B2 (ja) 半導体装置
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
US10490491B2 (en) Semiconductor device
JP2012256746A (ja) 半導体装置
JP5214936B2 (ja) 半導体装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP2013065836A (ja) 電極部材およびこれを用いた電力用半導体装置
WO2022213013A1 (en) Double-side cooled power modules with sintered-silver interposers
US11398447B2 (en) Semiconductor device and method for producing semiconductor device
JP2009147123A (ja) 半導体装置及びその製造方法
JP2014143342A (ja) 半導体モジュール及びその製造方法
JP2014041876A (ja) 電力用半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP2021093441A (ja) 半導体モジュール
WO2021240944A1 (ja) 半導体装置
JP4277582B2 (ja) 半導体装置
CN118176583A (zh) 双面冷却半导体装置
JP2015167171A (ja) 半導体装置
JP2023017320A (ja) 半導体装置
JP2021141237A (ja) 半導体装置
JP2023057597A (ja) 半導体モジュール
JP2021072301A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6983187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150