DE112016006717T5 - Leistungs-halbleitereinheit - Google Patents

Leistungs-halbleitereinheit Download PDF

Info

Publication number
DE112016006717T5
DE112016006717T5 DE112016006717.8T DE112016006717T DE112016006717T5 DE 112016006717 T5 DE112016006717 T5 DE 112016006717T5 DE 112016006717 T DE112016006717 T DE 112016006717T DE 112016006717 T5 DE112016006717 T5 DE 112016006717T5
Authority
DE
Germany
Prior art keywords
layer
metal layer
power semiconductor
disposed
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016006717.8T
Other languages
English (en)
Inventor
Atsufumi Inoue
Seiji Oka
Tsuyoshi Kawakami
Akihiko Furukawa
Hidetada Tokioka
Mutsumi Tsuda
Yasushi Fujioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016006717T5 publication Critical patent/DE112016006717T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Leistungs-Halbleitereinheit anzugeben, die in der Lage ist, das Wärmeabführungsvermögen und die Haftung zu verbessern. Eine Leistungs-Halbleitereinheit (1) bei der vorliegenden Erfindung weist Folgendes auf: eine Emitter-Elektrode (3), die auf einem Halbleitersubstrat (2) angeordnet ist und durch die ein Hauptstrom hindurchfließt, eine leitfähige Schicht (5), die auf der Emitter-Elektrode (3) angeordnet ist und die kein gesinterter Presskörper ist, sowie eine Schicht (7) aus einem gesinterten Metall, die auf der leitfähigen Schicht 5 angeordnet ist und die ein gesinterter Presskörper ist. Die Schicht (7) aus einem gesinterten Metall weist eine Abmessung derart auf, dass sie in einer Draufsicht die gesamte Emitter-Elektrode (3) bedeckt, und weist eine höhere Wärmeleitfähigkeit als die leitfähige Schicht (5) auf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Leistungs-Halbleitereinheiten.
  • STAND DER TECHNIK
  • Leistungs-Halbleitermodule weisen Leistungseinheiten mit Bipolartransistoren mit isoliertem Gate (IGBTs) (IGBT-Leistungseinheiten) auf, die das Schalten eines hohen Stroms steuern, und weisen Dioden auf, die einen Sperrstrom unterbrechen, der während des Schaltens erzeugt wird. Die Leistungs-Halbleitermodule finden breite Verwendung, zum Beispiel als wesentliche Komponenten von Leistungswandlern in Haushaltsgeräten oder Kraftfahrzeugen.
  • Die Leistungs-Halbleitermodule hat man vor Kurzem in einer schwierigen Umgebung, wie beispielsweise einer Umgebung mit einer hohen Temperatur, oder bei einer zu steuernden Erhöhung eines Stroms verwendet. Für eine Verwendung in einer solchen schwierigen Umgebung muss die Leistungs-Halbleitereinheit, wie beispielsweise die IGBT-Leistungseinheit, eine ausreichend hohe Zuverlässigkeit für einen langfristigen Normalbetrieb in einer Nutzungsumgebung aufweisen, in der die Temperatur beträchtlich variiert. Darüber hinaus muss die Leistungs-Halbleitereinheit eine ausreichend hohe Wärmebeständigkeit für einen Betrieb bei einer hohen Temperatur aufweisen, die aus einer Zunahme der Wärme resultiert, die von einem in der Leistungs-Halbleitereinheit enthaltenen Halbleiterchip aufgrund des Durchfließens eines hohen Stroms erzeugt wird.
  • Herkömmlicherweise hat man insbesondere ein Substratbondverbindungsmittel, ein Verbindungsmaterial verwendet, das ein Lot oder Metallpartikel enthält, so dass die Leistungs-Halbleitereinheit in hohem Maße beständig gegenüber Wärme ist. Zum Beispiel ist eine Technik bekannt, bei der Wärme, die in einem Halbleitersubstrat erzeugt wird, von dessen rückwärtiger Oberfläche durch einen Leiterrahmen abgeführt wird (siehe z.B. das Patentdokument 1).
  • Ferner wird bei einer anderen Technik eine Halbleitereinheit angegeben, die Folgendes aufweist: eine Oberflächenelektrode (eine Al-Elektrode), die an einer Oberfläche eines blanken Chips ausgebildet ist; eine laminierte Metallschicht, die aus Ni-plattierten und Au-plattierten Schichten besteht, die durch stromloses Plattieren an der Oberflächenelektrode gebildet werden; sowie eine periphere druckdichte Struktur, die an einer seitlichen Oberfläche der Oberflächenelektrode ausgebildet ist. Die Halbleitereinheit ist derart konfiguriert, dass Wärme durch die laminierte Metallschicht von der Oberfläche des blanken Chips abgeführt wird (siehe z.B. das Patentdokument 2).
  • Weiterhin ist eine Bump-Struktur bekannt, die aus einem Stück eines gesinterten Metalls und einem Stück eines Lots besteht und die an einer Elektrode angeordnet ist (siehe z.B. das Patentdokument 3).
  • DOKUMENTE DES STANDS DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2013-16 580 A
    • Patentdokument 2: Japanisches Patent JP 5 494 559 B2
    • Patentdokument 3: Japanische Patentanmeldungs-Offenlegungsschrift JP 2015-126 158 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösendes Problem
  • Ein an einem Fahrzeug montiertes Leistungs-Halbleitermodul oder irgendein anderer Typ von Leistungs-Halbleitermodul, das verkleinert oder miniaturisiert werden muss, bringt einen hohen Heizwert mit sich, und somit ist eine weitere Verbesserung des Wärmeabführungsvermögens notwendig. Darüber hinaus steht ein Leistungs-Halbleitermodul, das einen Halbleiter mit einer breiten Bandlücke aufweist, wie beispielsweise einen SiC-Halbleiter, in einem großen Temperaturbereich zur Verfügung, und somit ist es notwendig, dass dieses in einem Temperaturbereich von zum Beispiel etwa -40 °C bis 250 °C zuverlässig ist. Um das Leistungs-Halbleitermodul unter einer derartigen Bedingung zu betreiben, ist eine Wärmeabführung von der rückwärtigen Oberfläche der Leistungs-Halbleitereinheit nicht ausreichend.
  • Es wird auf das Patentdokument 2 Bezug genommen. Eine Vergrößerung der Dicken der Ni-plattierten und Au-plattierten Schichten erzielt eine erhöhte Wärmekapazität, bringt jedoch vermehrte Spannungen mit sich und ruft somit ein Verziehen oder Verwerfen hervor. Das Verziehen oder Verwerfen verursacht Beschädigungen, wie beispielsweise einen Bruch in dem Substrat, und resultiert somit in einer verringerten Zuverlässigkeit. Aus diesem Grund ist die Erzielung einer dicken Laminierung dieser Schichten schwierig. Wenngleich das Patentdokument 2 eine Schichtbildung durch stromloses Plattieren annimmt, weisen plattierte Schichten eine geringe Schichtbildungsrate auf. Somit verringert die dicke Laminierung die Produktivität.
  • Ni weist eine geringere Wärmeleitfähigkeit auf als ein Metallmaterial, wie beispielsweise ein Lot. Der IGBT weist eine Kurzschlussfestigkeit von etwa 10 µs auf, was ein relativ kurzer Zeitumfang ist. Folglich erreicht Ni, das eine geringere Wärmeleitfähigkeit aufweist, kein ausreichendes Wärmeabführungsvermögen. Somit weist die dicke Laminierung eine begrenzte Wärmeabführungswirkung auf.
  • Hier ist mit einer Kurzschlussfestigkeit eine Zeitspanne gemeint, während der ein Element (z.B. ein IGBT) nicht durchbricht, wenn es (er) in einem Kurzschluss auf EIN geschaltet wird. Darüber hinaus verringert ein dünnes Substrat für reduzierte Verluste beim Einschalten und Ausschalten des IGBT die Wärmekapazität des Substrats, so dass die Kurzschlussfestigkeit des IGBT reduziert wird.
  • In dem Patentdokument 3 bringt die Bump-Struktur, die aus einem Stück eines gesinterten Metalls und einem Stück eines Lots besteht und an der Elektrode angeordnet ist, eine nicht ausreichende Wärmeabführung von einer Oberflächenelektrode mit sich. Somit wird die Kurzschlussfestigkeit nicht sehr viel höher. In dem Patentdokument 3 ist das Lot-Stück an der Elektrode angeordnet. Einige Bedingungen für das Ausbilden des Lot-Stücks können eine nicht ausreichende Haftung zwischen der Elektrode und dem Lot-Stück verursachen.
  • Die vorliegende Erfindung wurde konzipiert, um diese Probleme zu lösen. Die Aufgabe besteht darin, eine Leistungs-Halbleitereinheit anzugeben, die in der Lage ist, das Wärmeabführungsvermögen und die Haftung zu verbessern.
  • Mittel zum Lösen des Problems
  • Um die Probleme zu lösen, gibt die vorliegende Erfindung eine Leistungs-Halbleitereinheit an, die Folgendes aufweist:
    • eine Oberflächenelektrode, die auf einem Halbleitersubstrat angeordnet ist und durch die ein Hauptstrom hindurchfließt;
    • eine erste Metallschicht, die auf der Oberflächenelektrode angeordnet ist und bei der es sich nicht um einen gesinterten Presskörper handelt; sowie zumindest eine zweite Metallschicht, die auf der ersten Metallschicht angeordnet ist und bei der es sich um einen gesinterten Presskörper handelt.
  • Die zweite Metallschicht weist eine derartige Abmessung auf, dass sie in einer Draufsicht die gesamte Oberflächenelektrode bedeckt, und weist eine höhere Wärmeleitfähigkeit als die erste Metallschicht auf.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung weist die Leistungs-Halbleitereinheit Folgendes auf:
    • eine Oberflächenelektrode, die auf einem Halbleitersubstrat angeordnet ist und durch die ein Hauptstrom hindurchfließt;
    • eine erste Metallschicht, die auf der Oberflächenelektrode angeordnet ist und bei der es sich nicht um einen gesinterten Presskörper handelt; sowie zumindest eine zweite Metallschicht, die auf der ersten Metallschicht angeordnet ist und bei der es sich um einen gesinterten Presskörper handelt.
  • Die zweite Metallschicht weist eine Abmessung derart auf, dass sie in einer Draufsicht die gesamte Oberflächenelektrode bedeckt, und weist eine höhere Wärmeleitfähigkeit als die erste Metallschicht auf. Eine derartige Konfiguration verbessert das Wärmeabführungsvermögen und die Haftung.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2 eine Draufsicht einer positionellen Relation zwischen einer Emitter-Elektrode, einer Polyimid-Schicht, einer Schicht aus einem gesinterten Metall und einer Lot-Schicht in der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 3 eine Querschnittsansicht eines Schritts zur Herstellung der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 4 eine Querschnittsansicht eines weiteren Schritts zur Herstellung der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 5 eine Querschnittsansicht noch eines weiteren Schritts zur Herstellung der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 6 eine Querschnittsansicht noch eines weiteren Schritts zur Herstellung der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 7 eine Querschnittsansicht einer Konfiguration eines IGBT gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 8 eine graphische Darstellung, die eine Relation zwischen der Dicke einer auf die Emitter-Elektrode laminierten Metallschicht und der Kurzschlussfestigkeit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 9 eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit gemäß einem Vergleichsbeispiel;
    • 10 eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 11 eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
    • 12 eine Querschnittsansicht einer Konfiguration einer weiteren Leistungs-Halbleitereinheit gemäß der dritten Ausführungsform der vorliegenden Erfindung;
    • 13 eine Querschnittsansicht einer Konfiguration noch einer weiteren Leistungs-Halbleitereinheit gemäß der dritten Ausführungsform der vorliegenden Erfindung;
    • 14 eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
    • 15 eine graphische Darstellung, die eine Relation zwischen der Dicke der auf die Emitter-Elektrode laminierten Metallschicht und einer Kurzschlussfestigkeit gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist und somit bei Bedarf verändert werden kann, ohne von der Kernaussage der vorliegenden Erfindung abzuweichen. Für ein leichteres Verständnis der Zusammenhänge unterliegen die Maßstäbe der einzelnen Komponenten Abweichungen in Bezug auf ihre tatsächlichen Maßstäbe in der Praxis. Dies gilt auch zwischen den einzelnen Figuren der Zeichnungen.
  • Erste Ausführungsform
  • 1 ist eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Wie in 1 dargestellt, weist die Leistungs-Halbleitereinheit 1 Folgendes auf: eine Emitter-Elektrode 3, eine Oberflächenelektrode, die auf einem Halbleitersubstrat 2 angeordnet ist und durch die ein Hauptstrom hindurchfließt; eine isolierende Schicht 4, die so angeordnet ist, dass sie das Halbleitersubstrat 2 und einen Teil der Emitter-Elektrode 3 bedeckt; eine erste Metallschicht (auf die im Folgenden als eine leitfähige Schicht 5 Bezug genommen wird), die so angeordnet ist, dass sie die Emitter-Elektrode 3 und die isolierende Schicht 4 bedeckt, und bei der es sich nicht um einen gesinterten Presskörper handelt; eine zweite Metallschicht (auf die im Folgenden als eine Schicht 7 aus einem gesinterten Metall Bezug genommen wird), die auf der leitfähigen Schicht 5 angeordnet ist, die in einer Draufsicht die gesamte Emitter-Elektrode 3 bedeckt und bei der es sich um einen gesinterten Presskörper handelt, der in einer Draufsicht größer als die Emitter-Elektrode 3 ist; eine Polyimid-Schicht 6, die auf der leitfähigen Schicht 5 so angeordnet ist, dass sie von der Schicht 7 aus einem gesinterten Metall beabstandet ist; eine Lot-Schicht 8, die so angeordnet ist, dass sie einen Teil der Polyimid-Schicht 6, die Schicht 7 aus einem gesinterten Metall und die leitfähige Schicht 5 bedeckt; sowie eine Sammelschiene 9, die mit der Oberfläche der Lot-Schicht 8 verbunden ist.
  • Mit einer Draufsicht ist hier eine Ansicht der Leistungs-Halbleitereinheit 1 bei einer Betrachtung von dem oberen Bereich von 1 aus in Richtung zu dem unteren Bereich von 1 gemeint, und insbesondere eine Ansicht der Leistungs-Halbleitereinheit 1 bei einer Betrachtung von der Sammelschicht 9 aus in Richtung zu dem Halbleitersubstrat 2.
  • 2 ist eine Draufsicht auf die in 1 dargestellte Leistungs-Halbleitereinheit 1. Das Halbleitersubstrat 2, die isolierende Schicht 4, die leitfähige Schicht 5 und die Sammelschiene 9, die in 1 dargestellt sind, sind in 2 weggelassen. Die Emitter-Elektrode 3, wenngleich in der Draufsicht nicht sichtbar, ist zwecks Verdeutlichung ihrer positionellen Relation zu den anderen Komponenten mittels einer durchbrochenen Linie gekennzeichnet.
  • Es ist anzumerken, dass die Abmessungen und Formen der Emitter-Elektrode 3, der Polyimid-Schicht 6, der Schicht 7 aus einem gesinterten Metall und der Lot-Schicht 8 nicht auf das in 2 Dargestellte beschränkt sind, wenngleich 2 eine positionelle Relation zwischen der Emitter-Elektrode 3, der Polyimid-Schicht 6, der Schicht 7 aus einem gesinterten Metall und der Lot-Schicht 8 darstellt.
  • Es ist außerdem anzumerken, dass die Ausdrucksweise, d.h., die Schicht 7 aus einem gesinterten Metall bedeckt die gesamte Emitter-Elektrode 3 und ist größer als die Emitter-Elektrode 3, einen Fall einschließt, in dem die Schicht 7 aus einem gesinterten Metall lediglich den oberen Bereich der Emitter-Elektrode 3 bedeckt.
  • Jede Figur von der 3 bis 6 ist eine Querschnittsansicht eines Schritts zur Herstellung der Leistungs-Halbleitereinheit 1.
  • Es ist anzumerken, dass das Halbleitersubstrat 2 vor dem Schritt in 3 einen Prozess derart durchläuft, dass es einen aktiven Bereich (nicht gezeigt) aufweist, der durch Implantieren von Störstellen in einem vorgegebenen Bereich an einer Oberfläche des Halbleitersubstrats 2 gebildet wird, und einen Anschlussbereich (nicht gezeigt) aufweist, der durch Implantieren von Störstellen in einem Bereich um den aktiven Bereich herum gebildet wird.
  • In 3 wird die Emitter-Elektrode 3 auf dem aktiven Bereich des Halbleitersubstrats 2 gebildet. Die isolierende Schicht 4 wird danach so gebildet, dass sie einen Teil der Emitter-Elektrode 3 und des Anschlussbereichs des Halbleitersubstrats 2 bedeckt. Die Emitter-Elektrode 3 wird zum Beispiel aus A1 hergestellt. Bei der isolierenden Schicht 4 kann es sich zum Beispiel um eine SiN-Schicht handeln, die durch einen Prozess wie beispielsweise eine chemische Gasphasenabscheidung (CVD) gebildet wird.
  • In 4 wird die leitfähige Schicht 5 auf einem aktiven Bereich der Emitter-Elektrode 3 und der isolierenden Schicht 4 gebildet. Mit dem aktiven Bereich der Emitter-Elektrode 3 ist hier ein Bereich der Emitter-Elektrode 3 gemeint, wobei der Bereich dem aktiven Bereich des Halbleitersubstrats 2 entspricht.
  • Die leitfähige Schicht 5 bedeckt in einer Draufsicht die gesamte Emitter-Elektrode 3 und weist in einer Draufsicht eine Abmessung auf, die von dem Ende der Emitter-Elektrode 3 freiliegt. Danach wird die Polyimid-Schicht 6 an einer Position auf der leitfähigen Schicht 5 derart gebildet, dass die Position in einer Draufsicht nicht mit der Emitter-Elektrode 3 überlappt.
  • Das heißt, die Polyimid-Schicht 6 wird in dem Anschlussbereich des Halbleitersubstrats 2 an einer Position gebildet, die von einer leitfähigen Paste 10 bestabstandet ist, die in einem nachfolgenden Schritt auf der leitfähigen Schicht 5 gebildet wird.
  • Die leitfähige Schicht 5 kann aus Ni, Au, einer Legierung von Ni oder einer Legierung von Au hergestellt werden, die sämtlich zum Beispiel durch Sputtern oder Gasphasenabscheidung gebildet werden. Bei der leitfähigen Schicht 5 handelt es sich hier um ein Stück eines Metalls, das in einem nachfolgenden Schritt keiner thermischen Behandlung zu einem gesinterten Presskörper unterzogen wird; das heißt, bei der leitfähigen Schicht 5 handelt es sich um ein Stück eines Metalls, das kein gesinterter Presskörper ist.
  • Bei der leitfähigen Schicht 5 handelt es sich um eine kompakte Schicht, und sie weist wünschenswerterweise eine Porosität (auf die auch als ein Hohlraumvolumen oder eine Hohlraumrate Bezug genommen wird) von 1 % oder weniger auf. Ni verhindert, dass ein gesintertes Metall, ein gesinterter Presskörper, in die Emitter-Elektrode 3 (z.B. Al) hinein diffundiert. Darüber hinaus können einige Herstellungsbedingungen eine nicht ausreichende Haftung einer Verbindung zwischen der Emitter-Elektrode 3 und einer Lot-Schicht verursachen (einer Lot-Schicht 8, die später beschrieben wird).
  • Die Bildung von Ni zwischen der Emitter-Elektrode und der Lot-Schicht stellt eine feste Haftung zwischen dem Ni und der Emitter-Elektrode her und bildet eine Legierung aus dem Ni und dem Lot, so dass zwischen dem Ni und der Lot-Schicht eine feste Haftung aufgebaut wird. Dadurch wird die Haftung zwischen der Emitter-Elektrode 3 und der Lot-Schicht 8 sowie die Haftung zwischen der Schicht 7 aus einem gesinterten Metall und der Emitter-Elektrode 3 verbessert.
  • Au ist beständig gegenüber einer Oxidation und ist somit rostgeschützt, auch wenn es Luft ausgesetzt ist. Bei der vorliegenden Ausführungsform ist es unwahrscheinlich, dass die leitfähige Schicht 5, die mit der Polyimid-Schicht 6, der Schicht 7 aus einem gesinterten Metall und der Lot-Schicht 8 bedeckt ist, Luft ausgesetzt ist, auch wenn die leitfähige Schicht 5 einzig Ni enthält. Eine Erosion in der Lot-Schicht 8, die aus einer altersbedingten Verschlechterung oder aus anderen Faktoren resultiert, verursacht jedoch, dass die mit der Lot-Schicht 8 bedeckte leitfähige Schicht 5 Luft ausgesetzt wird und so Rost erzeugt wird.
  • Dadurch kann die Verschlechterung der Leistungs-Halbleitereinheit 1 fortschreiten. Dementsprechend weist die leitfähige Schicht 5 wünschenswerterweise eine Oberfläche auf, die mit einem Au enthaltenden Bereich versehen ist, in dem die leitfähige Schicht 5 und die Lot-Schicht 8 unmittelbar miteinander verbunden sind. Es ist nicht notwendig, dass die leitfähige Schicht 5 dick ist, und sie kann zum Beispiel eine Dicke von 1 µm oder weniger aufweisen.
  • In 5 wird eine leitfähige Paste 10 auf der leitfähigen Schicht 5 so gebildet, dass sie in einer Draufsicht von dem Ende der Emitter-Elektrode 3 freiliegt, so dass sie eine solche Abmessung aufweist, dass sie die Emitter-Elektrode 3 bedeckt und sich nicht in Kontakt mit der Polyimid-Schicht 6 befindet. Danach wird die Lot-Schicht 8 so gebildet, dass sie die leitfähige Paste 10, die leitfähige Schicht 5 sowie einen Teil der Polyimid-Schicht 6 bedeckt. Es ist anzumerken, dass die Lot-Schicht 8 so gebildet werden kann, dass sie die gesamte Polyimid-Schicht 6 bedeckt. Die leitfähige Paste 10 ist aus einem Metall hergestellt, wie beispielsweise Cu oder Ag.
  • Die leitfähige Paste 10 wird in einem nachfolgenden Schritt einer thermischen Behandlung zum Eindringen in die Schicht 7 aus einem gesinterten Metall unterzogen. Gesinterte Metalle, die eine hohe Wärmeleitfähigkeit und geringe Spannungen aufweisen, werden so gebildet, dass sie dick sind und somit eine zusätzliche Wärmekapazität aufweisen. Dadurch wird das Wärmeabführungsvermögen einer Elementoberfläche verbessert. Die Schicht 7 aus einem gesinterten Metall wird so gebildet, dass sie in einer Draufsicht die Emitter-Elektrode 3 vollständig bedeckt.
  • Dadurch wird das Übergangs-Wärmeabführungsvermögen verbessert und die Kurzschlussfestigkeit erhöht, bei der es sich um eine Zeitspanne vor dem Fließen eines Überstroms handelt, der aus einem thermischen „Durchgehen“ resultiert, wenn die Leistungs-Halbleitereinheit 1 kurzgeschlossen wird.
  • Mit einem Übergangs-Wärmeabführungsvermögen ist hier eine Wärmeabführung während einer Zeitspanne vor dem Fließen eines Überstroms gemeint, der aus dem thermischen „Durchgehen“ resultiert, wenn die Leistungs-Halbleitereinheit 1 kurzgeschlossen wird.
  • 8 stellt eine Relation zwischen der Dicke jeder auf die Emitter-Elektrode 3 laminierten Metallschicht und der Kurzschlussfestigkeit dar, und es handelt sich um eine graphische Darstellung, welche die Ergebnisse einer Simulation unter Verwendung einer Berechnungsvorrichtung zeigt. 8 gibt die folgenden Fälle an: die Emitter-Elektrode 3 ist als ein Beispiel, wenn keine Metallschicht auf diese laminiert ist, Luft ausgesetzt (Wärmekapazität: 0,01 J/cm3·K, Wärmeleitfähigkeit: 0,0003 W/cm-K); eine Schicht aus einem gesinterten Metall aus Cu (Wärmekapazität: 2,71 J/cm3·K, Wärmeleitfähigkeit: 1,8 W/cm-K) ist auf der Emitter-Elektrode 3 angeordnet; eine Metallschicht aus NiP (Wärmekapazität: 3,42 J/cm3·K, Wärmeleitfähigkeit: 0,05 W/cm·K) ist auf der Emitter-Elektrode 3 angeordnet; und eine Lot-Schicht (Wärmekapazität: 1,74 J/cm3·K, Wärmeleitfähigkeit: 0,64 W/cm·K) ist auf der Emitter-Elektrode 3 angeordnet.
  • Die Dicken der jeweiligen auf die Emitter-Elektrode 3 laminierten Metallschicht sind gleich 20 µm und 40 µm. Es ist anzumerken, dass mit der Schicht aus einem gesinterten Metall aus Cu eine Schicht aus einem gesinterten Metall gemeint ist, die durch ein thermisches Behandeln der aus Cu bestehenden leitfähigen Paste 10 hergestellt wird. Auf die Schicht aus einem gesinterten Metall aus Cu wird auch als ein gesinterter Presskörper aus Cu Bezug genommen. NiP ist ein Beispiel für Plattierungsmetalle.
  • Wie aus 8 ersichtlich, ist die Kurzschlussfestigkeit gleich 4,5 µs, wenn keine Metallschicht auf die Emitter-Elektrode 3 laminiert ist (hier in dem Fall von Luft). Es wird auf eine 20 µm dicke Metallschicht Bezug genommen, die auf die Emitter-Elektrode 3 laminiert ist. Die Kurzschlussfestigkeit ist für die Lot-Schicht gleich 5,5 µs und ist für die Schicht aus einem gesinterten Metall und die Metallschicht aus NiP gleich 6,0 µs. Somit ist die Kurzschlussfestigkeit in der Schicht aus einem gesinterten Metall mit einer Dicke von 20 µm oder der Metallschicht aus NiP mit einer Dicke von 20 µm, die auf die Emitter-Elektrode 3 laminiert ist, größer als jene in der Luft oder der Lot-Schicht.
  • Nachstehend wird auf eine 40 µm dicke Metallschicht Bezug genommen, die auf die Emitter-Elektrode 3 laminiert ist. Die Kurzschlussfestigkeit ist für die Metallschicht aus NiP und die Lot-Schicht gleich 6,5 µs und ist für die Schicht aus einem gesinterten Metall aus Cu gleich 7,5 µs. Somit ist die Kurzschlussfestigkeit in der Schicht aus einem gesinterten Metall aus Cu mit einer Dicke von 40 µm, die auf die Emitter-Elektrode 3 laminiert ist, größer als jene in der Luft, der Lot-Schicht oder der Metallschicht aus NiP.
  • Die graphische Darstellung hat deutlich gemacht, dass ein Effekt, der durch Laminieren der Metallschicht aus NiP auf die Emitter-Elektrode 3 durch Plattieren erzielt wird, abnimmt, wenn deren Dicke mehr als 20 µm beträgt. Darüber hinaus weist die Leistungs-Halbleitereinheit 1 (vgl. 1) gemäß der ersten Ausführungsform, bei der die Schicht 7 aus einem gesinterten Metall laminiert ist, das aus Cu besteht, eine höhere Kurzschlussfestigkeit als eine Leistungs-Halbleitereinheit auf, bei der einzig eine Lot-Schicht zwischen die Sammelschiene 9 und die leitfähige Schicht 5 laminiert ist, wie in 9 dargestellt.
  • Es ist anzumerken, dass eine Schicht aus einem gesinterten Metall aus Ag (Wärmekapazität: 2,00 J/cm3·K, Wärmeleitfähigkeit: 2,4 W/cm·K) einen ähnlichen Effekt liefert, wenngleich die Ausführungsform die Schicht aus einem gesinterten Metall aus Cu als ein Beispiel anführt. Wie aus dem Vorstehenden ersichtlich, ist eine Schicht aus einem gesinterten Metall in Bezug auf ein Laminieren einer dicken Metallschicht für eine Erhöhung der Kurzschlussfestigkeit wirkungsvoller.
  • Es ist anzumerken, dass die Schicht aus einem gesinterten Metall wünschenswerterweise überall an einer Oberfläche direkt auf dem aktiven Bereich der Emitter-Elektrode 3 laminiert ist, der in 5 durch eine Linie B-B gekennzeichnet ist, um die Kurzschlussfestigkeit mit Sicherheit zu verbessern, da die Kurzschlussfestigkeit an einer Stelle spezifiziert ist, an der das thermische „Durchgehen“ des Stroms zum frühesten Zeitpunkt auftritt.
  • Es ist außerdem anzumerken, dass mit der Schicht aus einem gesinterten Metall aus Ag eine Schicht aus einem gesinterten Metall gemeint ist, die durch ein thermisches Behandeln der aus Ag bestehenden leitfähigen Paste 10 gebildet wird. Auf die Schicht aus einem gesinterten Metall aus Ag wird auch als ein gesinterter Presskörper aus Ag Bezug genommen.
  • Wieder bezugnehmend auf die Schritte zur Herstellung der Leistungs-Halbleitereinheit 1, wird in 6 die Sammelschiene 9 mit der Oberfläche der Lot-Schicht 8 verbunden, gefolgt von der Anwendung eines Drucks und einem Erwärmen. In diesem Stadium erfolgt eine thermische Behandlung der leitfähigen Paste 10 zu der Schicht 7 aus einem gesinterten Metall. Durch diese Schritte wird die in 1 dargestellte Leistungs-Halbleitereinheit 1 fertiggestellt.
  • 7 ist eine Querschnittsansicht einer Konfiguration des IGBT 11. Der IGBT 11 kann an der Leistungs-Halbleitereinheit 1 (an einem in 3 mit einer Linie A-A gekennzeichneten Bereich) montiert werden.
  • Wie in 7 dargestellt, werden der Reihe nach folgende Schichten auf eine Kollektor-Elektrode 12 laminiert: eine Kollektor-Schicht 13 vom p-Typ, eine Puffer-Schicht 14 vom n-Typ (bei der Puffer-Schicht 14 vom n-Typ kann es sich um einen Teil einer Drift-Schicht 15 vom n-Typ handeln), die Drift-Schicht 15 vom n-Typ, eine Basis-Schicht 16 vom p-Typ, bei der es sich um eine Störstellenschicht vom p-Typ handelt, sowie eine Emitter-Schicht 17 vom n-Typ, bei der es sich um eine Störstellenschicht vom n-Typ mit einer hohen Konzentration handelt. Die Kollektor-Schicht 13 vom p-Typ, die Puffer-Schicht 14 vom n-Typ und die Drift-Schicht 15 vom n-Typ enthalten Si.
  • Graben-Gates 19, deren Peripherien jeweils mit einer Gate-Oxid-Schicht 18 bedeckt sind, sind so angeordnet, dass sie sich durch die Emitter-Schicht 17 vom n-Typ und die Basis-Schicht 16 vom p-Typ hindurch bis zu der Drift-Schicht 15 vom n-Typ erstrecken. Die Graben-Gates 19 enthalten jeweils zum Beispiel Polysilicium.
  • Das Graben-Gate 19 und die Gate-Oxid-Schicht 18 weisen obere Oberflächen (vordere Oberflächen) auf, die mit einer isolierenden Zwischenschicht 18 bedeckt sind, die aus einem Material wie beispielsweise Siliciumoxid hergestellt ist. Die Emitter-Elektrode 3 ist so angeordnet, dass sie die Basis-Schicht 16 vom p-Typ, die Emitter-Schicht 17 vom n-Typ und die isolierende Zwischenschicht 20 bedeckt.
  • Bei der Herstellung der Leistungs-Halbleitereinheit 1, die mit dem IGBT 11 versehen ist, wird zunächst der in 7 dargestellte IGBT 11 hergestellt, der Reihe nach gefolgt von den in den 3 bis 6 dargestellten Schritten. Dadurch wird die in 1 dargestellte Leistungs-Halbleitereinheit 1 geliefert. Es ist anzumerken, dass in einer Draufsicht die Emitter-Elektrode 3 und eine Gate-Elektrode (nicht gezeigt) angeordnet sind, wenn die Leistungs-Halbleitereinheit 1 den IGBT 11 aufweist. Die vorliegende Erfindung zielt darauf ab, dass die Emitter-Elektrode 3 eine größere Fläche als die Gate-Elektrode aufweist.
  • Gemäß der ersten Ausführungsform ist die Schicht 7 aus einem gesinterten Metall, die eine hohe Wärmeleitfähigkeit und geringe Spannungen aufweist, dick ausgebildet und weist somit eine zusätzliche Wärmekapazität auf. Dadurch wird das Wärmeabführungsvermögen der Elementoberfläche verbessert. Die leitfähige Schicht 5 ist zwischen der Emitter-Elektrode 3 und der Lot-Schicht 8 angeordnet. Eine derartige Konfiguration verbessert die Haftung zwischen der Emitter-Elektrode 3 und der Lot-Schicht 8 sowie die Haftung zwischen der Schicht 7 aus einem gesinterten Metall und der Emitter-Elektrode 3.
  • Darüber hinaus ist die Schicht 7 aus einem gesinterten Metall so angeordnet, dass sie in einer Draufsicht die Emitter-Elektrode 3 bedeckt. Eine derartige Konfiguration verbessert das Wärmeabführungsvermögen (das Übergangs-Wärmeabführungsvermögen), wenn die Leistungs-Halbleitereinheit kurzgeschlossen wird.
  • Zweite Ausführungsform
  • 10 ist eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit 21 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Wie in 10 dargestellt, weist die Leistungs-Halbleitereinheit 21 gemäß der zweiten Ausführungsform Folgendes auf: eine leitfähige Schicht 22, eine erste Metallschicht, die aus Cu hergestellt ist; eine Schicht 23 aus einem gesinterten Metall, eine zweite Metallschicht, die durch ein thermisches Behandeln einer aus Cu bestehenden, leitfähigen Paste gebildet wird; sowie Drähte 24, die auf die Schicht 23 aus einem gesinterten Metall gebondet sind und aus Cu bestehen. Auf die anderen Komponenten, die ähnlich wie jene der Leistungs-Halbleitereinheit 1 (vgl. 1) gemäß der ersten Ausführungsform sind, wird hier nicht näher eingegangen.
  • Ein Drahtbonden erfordert, dass ein mit Drähten zu verbindendes Objekt eine bestimmte Festigkeit aufweist. Dementsprechend werden die Drähte 24 bei der zweiten Ausführungsform direkt mit der Schicht 23 aus einem gesinterten Metall verbunden, das eine hohe Festigkeit aufweist. Ferner ist die leitfähige Schicht 22 als eine Basis-Schicht der Schicht 23 aus einem gesinterten Metall angebracht, um die Haftung zwischen der Schicht 23 aus einem gesinterten Metall und der Basis-Schicht zwecks Verbesserung der Zuverlässigkeit zu erhöhen.
  • Die leitfähige Schicht 22 muss durch einen Prozess wie beispielsweise Siebdrucken oder Plattieren gebildet werden. Es ist nicht notwendig, dass die leitfähige Schicht 22 dick ist, und sie kann zum Beispiel eine Dicke von 1 µm oder weniger aufweisen.
  • Die Schicht 23 aus einem gesinterten Metall, die eine hohe Wärmeleitfähigkeit und geringe Spannungen aufweist, ist dick ausgebildet und weist somit eine zusätzliche Wärmekapazität auf. Dadurch wird das Wärmeabführungsvermögen an einer Elementoberfläche verbessert. Ein Effekt, der durch Bilden der Schicht 23 aus einem gesinterten Metall auf der Emitter-Elektrode 3 erzielt wird, ist der gleiche wie jener, der bei der ersten Ausführungsform beschrieben ist (5).
  • Es ist anzumerken, dass die Schicht 23 aus einem gesinterten Metall, um die Kurzschlussfestigkeit mit Sicherheit zu verbessern, wünschenswerterweise überall an einer Oberfläche direkt auf einem aktiven Bereich der Emitter-Elektrode 3 laminiert wird, wie in 10 durch eine Linie C-C angezeigt, da die Kurzschlussfestigkeit an einer Stelle spezifiziert ist, an der das thermische „Durchgehen“ des Stroms zum frühesten Zeitpunkt auftritt.
  • Wie bei der ersten Ausführungsform kann der IGBT 11 (vgl. 7) an der Leistungs-Halbleitereinheit 21 montiert werden.
  • Gemäß der zweiten Ausführungsform wird die Schicht 23 aus einem gesinterten Metall, die eine hohe Wärmeleitfähigkeit und geringe Spannungen aufweist, dick gebildet und weist somit eine zusätzliche Wärmekapazität auf. Dadurch wird das Wärmeabführungsvermögen der Elementoberfläche verbessert. Die leitfähige Schicht 22 ist zwischen der Emitter-Elektrode 3 und der Schicht 23 aus einem gesinterten Metall angeordnet. Eine derartige Konfiguration verbessert die Haftung zwischen der Emitter-Elektrode 3 und der Schicht 23 aus einem gesinterten Metall.
  • Darüber hinaus ist die Schicht 23 aus einem gesinterten Metall so angeordnet, dass sie in einer Draufsicht die Emitter-Elektrode 3 bedeckt. Eine derartige Konfiguration verbessert das Wärmeabführungsvermögen (d.h. das Übergangs-Wärmeabführungsvermögen), wenn die Leistungs-Halbleitereinheit kurzgeschlossen wird.
  • Dritte Ausführungsform
  • Wie bei der ersten und der zweiten Ausführungsform beschrieben, wird eine leitfähige Paste wünschenswerterweise so gebildet, dass sie in einer Draufsicht eine Emitter-Elektrode bedeckt. Einige Strukturen einer Leistungs-Halbleitereinheit oder einige Verfahren zur Herstellung der Leistungs-Halbleitereinheit können jedoch verhindern, dass die leitfähige Paste direkt auf dem Ende der Emitter-Elektrode 3 gebildet wird.
  • Darüber hinaus werden eine leitfähige Schicht und eine Schicht aus einem gesinterten Metall, wenn sie die gleiche Breite aufweisen, durch einen Prozessschritt gebildet, wie beispielsweise ein zweimaliges Siebdrucken. Dadurch wird die Herstellung der Einheit erleichtert. Eine dritte Ausführungsform beschreibt eine Leistungs-Halbleitereinheit, die in der Lage ist, auch in einem solchen Fall das Wärmeabführungsvermögen zu verbessern und die Kurzschlussfestigkeit zu erhöhen.
  • 11 ist eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit 25 gemäß der dritten Ausführungsform der vorliegenden Erfindung.
  • Bei der Leistungs-Halbleitereinheit 25 gemäß der dritten Ausführungsform sind die Polyimid-Schicht 6, eine leitfähige Schicht 26 sowie eine Schicht 27 aus einem gesinterten Metall an einer Stelle angeordnet, die sich von jener der entsprechenden Komponenten unterscheidet, die in der Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform enthalten sind. Auf die anderen Komponenten, die ähnlich wie jene bei der ersten Ausführungsform sind, wird hier nicht näher eingegangen.
  • In 11 handelt es sich bei einem Bereich, der durch die Linie D-D gekennzeichnet ist (auf den im Folgenden als ein D-D-Bereich Bezug genommen wird), um einen aktiven Bereich der Emitter-Elektrode 3. Bei Bereichen, die durch eine Linie E1-E2 gekennzeichnet sind (auf die im Folgenden als E1-E2-Bereiche Bezug genommen wird), handelt es sich jeweils um einen Bereich, der keine leitfähige Schicht 26 und keine Schicht 27 aus einem gesinterten Metall aufweist, in dem aktiven Bereich der Emitter-Elektrode 3. Die Linie E1 gibt die Position einer Grenze zwischen dem aktiven Bereich und einem Anschlussbereich wieder. Die Linie E2 gibt die Position der Enden der leitfähigen Schicht 26 und der Schicht 27 aus einem gesinterten Metall wieder.
  • Ein großer E1-E2-Bereich reduziert das Wärmeabführungsvermögen und erzeugt ein thermisches „Durchgehen“ des Stroms früher als die anderen Bereiche des D-D-Bereichs, so dass die Kurzschlussfestigkeit möglicherweise reduziert wird. In dem E1-E2-Bereich erzeugte Wärme, die in einen Bereich mit einer hohen Wärmeleitfähigkeit diffundiert, diffundiert mittels einer Oberfläche des E1-E2-Bereichs nach außen, da die Polyimid-Schicht 6, die ein geringes Wärmeabführungsvermögen aufweist, direkt auf dem E1-E2-Bereich angeordnet ist.
  • Die Oberfläche des E1-E2-Bereichs steht mit der leitfähigen Schicht 26 und der Schicht 27 aus einem gesinterten Metall, die auf die Emitter-Elektrode 3 laminiert sind, und mit dem Anschluss-Bereich in Verbindung. Bei der Wärmeleitfähigkeit ist die Wärmeabführung von der leitfähigen Schicht 26 und der Schicht 27 aus einem gesinterten Metall vorherrschend, bei denen es sich um Metallschichten handelt.
  • Um die Wärme innerhalb einer Übergangszeitspanne, einer Zeitspanne nach dem Beginn eines Kurzschlusses bis zum Auftreten eines thermischen „Durchgehens“, erfolgreich abzuführen, muss die Wärme, die bei E1 erzeugt wird, der entferntesten Position von der leitfähigen Schicht 26 und der Schicht 27 aus einem gesinterten Metall in dem E1-E2-Bereich, innerhalb der Übergangs-Zeitspanne E2 erreichen, eine Position, an der die Schicht 27 aus einem gesinterten Metall mit einem hohen Wärmeabführungsvermögen (d.h. mit einer hohen Wärmeleitfähigkeit und einer hohen Wärmekapazität) ausgebildet ist.
  • Wie in 8 dargestellt, erhöhen sämtliche drei Arten von Metallschichten, die auf die Emitter-Elektrode 3 laminiert sind, zusammen mit einer Vergrößerung der Dicke jeder Metallschicht von 0 auf 40 µm die Kurzschlussfestigkeit. Diese Tatsache zeigt an, dass die Vergrößerung der Dicke einen Wärmeabführungspfad verlängert und außerdem die Übergangs-Wärmeabführung erhöht.
  • Wenngleich in 8 nicht gezeigt, ist eine graduelle Vergrößerung der Dicke jeder Metallschicht, die auf die Emitter-Elektrode 3 laminiert ist, von 0 auf 40 µm mit einer graduellen Erhöhung der Kurzschlussfestigkeit gleichzusetzen. Al, das die Emitter-Elektrode 3 bildet, weist eine Wärmeleitfähigkeit von 2,36 W/cm·K auf. Diese Wärmeleitfähigkeit ist 40 Mal oder mehr größer als jene von NiP und ist 80 % oder mehr größer als jene einer Schicht aus einem gesinterten Metall, die durch ein thermisches Behandeln einer aus Cu bestehenden, leitfähigen Paste gebildet wird.
  • Somit stellt eine Vergrößerung der Dicken der Emitter-Elektrode 3 und der Schicht 27 aus einem gesinterten Metall mindestens von 0 auf 40 µm einen 40 µm dicken Pfad für die Übergangs-Wärmeabführung her. Das heißt, wenn eine Distanz über den E1-E2-Bereich hinweg innerhalb der Dicke einer Metallschicht liegt, die in einem Bereich mit Ausnahme des E1-E2-Bereichs innerhalb des D-D-Bereichs laminiert ist, verbessert die laminierte Metallschicht die Kurzschlussfestigkeit.
  • Im Folgenden sind die verschiedenen Schritte zur Herstellung der Leistungs-Halbleitereinheit 25 beschrieben.
  • Die Emitter-Elektrode 3 und die isolierende Schicht 4 werden auf einer Oberfläche des Halbleitersubstrats 2 gebildet. Danach wird die leitfähige Schicht 26, die eine solche Abmessung aufweist, dass sie in einer Draufsicht den aktiven Bereich der Emitter-Elektrode 3 (den D-D-Bereich) bedeckt, auf der Emitter-Elektrode 3 gebildet.
  • Anschließend wird die Polyimid-Schicht 6 so gebildet, dass sie die isolierende Schicht 4 und einen Bereich, der keine leitfähige Schicht 26 aufweist, (also den E1-E2-Bereich) in dem aktiven Bereich der Emitter-Elektrode 3 bedeckt.
  • Danach wird die leitfähige Paste, die in einer Draufsicht die gleiche Breite wie die leitfähige Schicht 26 aufweist, auf der leitfähigen Schicht 26 gebildet. Anschließend wird die Lot-Schicht 8 so gebildet, dass sie die leitfähige Paste und einen Teil der Polyimid-Schicht 6 bedeckt. Es ist anzumerken, dass die Lot-Schicht 8 so gebildet werden kann, dass sie die gesamte Polyimid-Schicht 6 bedeckt. In diesem Stadium entsprechen die Enden der leitfähigen Schicht 26 und der leitfähigen Paste in einer Draufsicht einer Position, die um einen Abstand, der kleiner als die Dicke der leitfähigen Paste oder gleich dieser ist, von der Position von E1 zu dem D-D-Bereich hin beabstandet ist. Das bedeutet, dass diese Enden der Position von E2 entsprechen.
  • Schließlich wird die Sammelschiene 9 mit der Oberfläche der Lot-Schicht 8 verbunden. Dann werden eine Anwendung von Druck sowie ein Erwärmen durchgeführt. In diesem Stadium erfolgt eine thermische Behandlung der leitfähigen Paste in die Schicht 27 aus einem gesinterten Metall hinein. Durch diese Schritte wird die in 11 dargestellte Leistungs-Halbleitereinheit 25 fertiggestellt.
  • Es ist anzumerken, dass die Kurzschlussfestigkeit selbstverständlich nicht nur durch die Struktur der in 11 dargestellten Leistungs-Halbleitereinheit 25 verbessert wird, sondern auch durch eine Struktur, bei der die leitfähige Paste überall in dem aktiven Bereich laminiert ist, oder durch eine Struktur, bei der die leitfähige Paste so laminiert ist, dass sie von dem aktiven Bereich freiliegt und den Anschlussbereich teilweise oder vollständig bedeckt. 12 stellt ein Leistungs-Halbleiterelement 28 dar, das eine Schicht aus einem gesinterten Metall aufweist, die durch Laminieren einer leitfähigen Paste überall in einem aktiven Bereich und anschließendes Sintern der leitfähigen Paste gebildet wird.
  • Die Leistungs-Halbleitereinheit kann in einer anderen Weise konfiguriert sein, wenngleich sie die Lot-Schicht 8 und die Sammelschiene 9 wie bei der vorstehenden Beschreibung aufweist. Wie in 13 dargestellt, kann eine Leistungs-Halbleitereinheit 29 die Schicht 27 aus einem gesinterten Metall aufweisen, die durch Drahtbonden mit den Drähten 30 verbunden ist.
  • In diesem Fall erfolgt ähnlich wie bei der zweiten Ausführungsform ein thermisches Behandeln einer aus Cu bestehenden, leitfähigen Paste zu der Schicht 27 aus einem gesinterten Metall, die aus Cu hergestellte leitfähige Schicht 26 wird durch einen Prozess wie beispielsweise Siebdrucken oder Plattieren gebildet; darüber hinaus ist jeder Draht 30 aus Cu hergestellt.
  • Ähnlich wie bei der ersten Ausführungsform kann der IGBT 11 (vgl. 7) an den Leistungs-Halbleitereinheiten 25, 28 und 29 montiert werden. Die Schicht 27 aus einem gesinterten Metall, die auf der Emitter-Elektrode 3 angeordnet ist, liefert den gleichen Effekt wie jenen bei der ersten Ausführungsform (5).
  • Gemäß der dritten Ausführungsform wird ein Spielraum für das Bilden der leitfähigen Schicht 26 innerhalb eines Bereichs frei eingestellt, der nicht über die Dicke der Schicht 27 aus einem gesinterten Metall hinausgeht. Ferner erleichtert ein zweimaliges Siebdrucken, das die leitfähige Schicht 26 und die Schicht 27 aus einem gesinterten Metall bildet, welche die gleiche Breite aufweisen, die Herstellung einer Leistungs-Halbleitereinheit im Vergleich zu der Herstellung einer Einheit bei der ersten Ausführungsform.
  • Des Weiteren wird die Kurzschlussfestigkeit verbessert, auch wenn einige Strukturen der Leistungs-Halbleitereinheit oder einige Verfahren zur Herstellung der Leistungs-Halbleitereinheit verhindern, dass eine Schicht aus einem gesinterten Metall direkt auf dem Ende der Emitter-Elektrode 3 gebildet wird.
  • Vierte Ausführungsform
  • 14 ist eine Querschnittsansicht einer Konfiguration einer Leistungs-Halbleitereinheit 31 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Es ist anzumerken, dass es sich bei einem Bereich in 14, der durch eine Linie F-F gekennzeichnet ist, (auf den im Folgenden als ein F-F-Bereich Bezug genommen wird) um einen aktiven Bereich der Emitter-Elektrode 3 handelt.
  • Wie in 14 dargestellt, weist die Leistungs-Halbleitereinheit 31 gemäß der vierten Ausführungsform zwei Schichten 32 und 33 aus einem gesinterten Metall anstelle der Schicht 7 aus einem gesinterten Metall auf, die in der Leistungs-Halbleitereinheit 1 gemäß der ersten Ausführungsform enthalten ist. Auf die anderen Komponenten, die ähnlich wie jene der Leistungs-Halbleitereinheit 1 (vgl. 1) gemäß der ersten Ausführungsform sind, wird hier nicht näher eingegangen.
  • Die Schicht 32 aus einem gesinterten Metall weist eine geringere Porosität als die Schicht 33 aus einem gesinterten Metall auf. Mit Porosität ist hier die Rate von Hohlräumen in einer Schicht aus einem gesinterten Metall pro Einheitsvolumen gemeint. Mit einer geringen Porosität ist eine geringe Dichte von Hohlräumen in einer Schicht aus einem gesinterten Metall pro Einheitsvolumen gemeint. Mit einer hohen Porosität ist eine hohe Dichte von Hohlräumen in einer Schicht aus einem gesinterten Metall pro Einheitsvolumen gemeint.
  • Bei Schichten aus einem gesinterten Metall ist es weniger wahrscheinlich, dass sie ein Verziehen oder Verwerfen aufweisen, als bei Schichten, die durch einen Prozess wie beispielsweise Plattieren oder Sputtern gebildet werden, sie können jedoch ein Verziehen oder Verwerfen aufweisen, wenn sie eine Dicke von zum Beispiel etwa 100 µm aufweisen. Eine Schicht aus einem gesinterten Metall, die sich in Kontakt mit der leitfähigen Schicht 5 befindet, weist indessen wünschenswerterweise eine hohe Haftung auf, um eine hohe Zuverlässigkeit zu erzielen.
  • Um diese Bedingung zu erfüllen, ist die Leistungs-Halbleitereinheit bei der vierten Ausführungsform derart konfiguriert, dass die Schicht 32 aus einem gesinterten Metall, die sich in Kontakt mit der leitfähigen Schicht 5 befindet, eine hohe Haftung und eine geringe Porosität aufweist und dass die Schicht 33 aus einem gesinterten Metall mit einer hohen Porosität auf der Schicht 32 aus einem gesinterten Metall angeordnet ist.
  • Auf diese Weise erzielt die Laminierung der zwei Schichten 32 und 33 aus einem gesinterten Metall eine hohe Haftung an der leitfähigen Schicht 5. Darüber hinaus ermöglicht eine dicke Laminierung der Schichten 32 und 33 aus einem gesinterten Metall geringe Spannungen.
  • Im Folgenden ist ein Verfahren zur Herstellung der Leistungs-Halbleitereinheit 31 näher beschrieben.
  • Die Emitter-Elektrode 3 und die isolierende Schicht 4 werden auf einer Oberfläche des Halbleitersubstrats 2 gebildet. In diesem Stadium wird die Emitter-Elektrode 3 auf einem aktiven Bereich des Halbleitersubstrats 2 gebildet. Darüber hinaus wird die isolierende Schicht 4 auf einem Anschlussbereich des Halbleitersubstrats 2 gebildet.
  • Danach wird die leitfähige Schicht 5, die aus Ni oder Au besteht, auf dem aktiven Bereich der Emitter-Elektrode 3 und der isolierenden Schicht 4 gebildet. Anschließend wird die Polyimid-Schicht 6 an einer Position auf der leitfähigen Schicht 5 gebildet, wobei die Position in einer Draufsicht nicht mit der Emitter-Elektrode 3 überlappt.
  • Dann werden der Reihe nach eine leitfähige Paste, die aus einem Metall mit einer geringen Porosität besteht, und eine leitfähige Paste, die aus einem Metall mit einer hohen Porosität besteht, so auf die leitfähige Schicht 5 laminiert, dass sie vom Ende der Emitter-Elektrode 3 freiliegen, so dass sie eine Abmessung derart aufweisen, dass sie die Emitter-Elektrode 3 bedecken und sich nicht in Kontakt mit der Polyimid-Schicht 6 befinden.
  • Jede leitfähige Paste muss zum Beispiel durch Siebdrucken mit einem Metall gebildet werden, wie beispielsweise Cu oder Ag. Es ist nicht notwendig, dass die leitfähige Paste, die aus einem Metall mit einer geringen Porosität besteht, dick ist, und sie kann eine Dicke von 1 µm oder weniger aufweisen.
  • Die Lot-Schicht 8 wird nachfolgend so gebildet, dass sie die leitfähigen Pasten, die leitfähige Schicht 5 und einen Teil der Polyimid-Schicht 6 bedeckt. Es ist anzumerken, dass die Lot-Schicht 8 so gebildet werden kann, dass sie die gesamte Polyimid-Schicht 6 bedeckt.
  • Schließlich wird die Sammelschiene 9 mit der Oberfläche der Lot-Schicht 8 verbunden. Dann werden eine Anwendung von Druck und ein Erwärmen durchgeführt. In diesem Stadium erfolgt ein thermisches Behandeln der leitfähigen Pasten in die Schichten aus einem gesinterten Metall hinein. Insbesondere erfolgt ein thermisches Behandeln der aus einem Metall mit einer geringen Porosität bestehenden leitfähigen Paste in die Schicht 32 aus einem gesinterten Metall hinein; darüber hinaus erfolgt ein thermisches Behandeln der aus einem Metall mit einer hohen Porosität bestehenden leitfähigen Paste in die Schicht 33 aus einem gesinterten Metall hinein. Die Lot-Schicht 8 wird geschmolzen, so dass sie bei dem Druckanwendungs- und dem Erwärmungsprozess in die laminierte leitfähige Paste hin eindringt, die aus einem Metall mit einer hohen Porosität besteht.
  • Demzufolge wandeln der Druckanwendungs- und der Erwärmungsprozess einen Bereich der Schicht 33 aus einem gesinterten Metall, der sich in einem engen Kontakt mit der Lot-Schicht 8 befindet, in eine Legierung aus der Lot-Schicht 8 und der leitfähigen Paste um, die aus einem Metall mit einer hohen Porosität besteht. Durch diese Schritte wird die in 14 dargestellte Leistungs-Halbleitereinheit 31 fertiggestellt.
  • Es ist anzumerken, dass der IGBT 11 (vgl. 7) ähnlich wie bei der ersten Ausführungsform an der Leistungs-Halbleitereinheit 31 montiert werden kann.
  • Im Folgenden ist ein Effekt der Leistungs-Halbleitereinheit 31 gemäß der vierten Ausführungsform beschrieben.
  • 15 stellt eine Relation zwischen der Dicke jeder auf die Emitter-Elektrode 3 laminierten Metallschicht und der Kurzschlussfestigkeit dar, und sie ist eine graphische Darstellung, welche die Ergebnisse einer Simulation unter Verwendung einer Berechnungsvorrichtung zeigt. 15 liefert die folgenden Fälle: die Emitter-Elektrode 3 ist als ein Beispiel, bei dem keine Metallschicht auf diese laminiert ist, Luft ausgesetzt (Wärmekapazität: 0,01 J/cm3·K, Wärmeleitfähigkeit: 0,0003 W/cm·K); eine Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 19 % (Wärmekapazität: 2,00 J/cm3·K, Wärmeleitfähigkeit: 2,4 W/cm·K) ist auf der Emitter-Elektrode 3 angeordnet; eine Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 28 % (Wärmekapazität: 1,78 J/cm3·K, Wärmeleitfähigkeit: 1,1 W/cm-K) ist auf der Emitter-Elektrode 3 angeordnet; und eine Lot-Schicht (Wärmekapazität: 1,74 J/cm3·K, Wärmeleitfähigkeit: 0,64 W/cm·K) ist auf der Emitter-Elektrode 3 angeordnet. Die Dicken jeder auf die Emitter-Elektrode 3 laminierten Metallschicht sind gleich 20 µm, 40 µm, 60 µm, 80 µm und 100 µm.
  • Wie aus 15 ersichtlich, ist die Kurzschlussfestigkeit gleich 4,5 µs, wenn keine Metallschicht auf die Emitter-Elektrode 3 laminiert ist (hier in dem Fall von Luft); darüber hinaus ist eine größere Dicke jeder Metallschicht mit einer höheren Kurzschlussfestigkeit gleichzusetzen, wenn die Metallschicht auf die Emitter-Elektrode 3 laminiert ist.
  • Eine Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 28 % liefert, auch wenn sie dick ist, eine geringere Kurzschlussfestigkeit als eine Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 19 %. Es wird auf eine Dicke von 60 µm oder eine geringere Dicke Bezug genommen. Die Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 28 % liefert ein Kurzschlussfestigkeit gleich jener in der Lot-Schicht. Es wird auf Dicken von 80 µm und 100 µm Bezug genommen. Die Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 28 % liefert eine höhere Kurzschlussfestigkeit als die Lot-Schicht.
  • Dementsprechend wird erreicht, dass bei der Laminierung der Reihe nach von einer Schicht aus einem Metall mit einer geringen Porosität und einer Schicht aus einem Metall mit einer hohen Porosität eine geringere Spannung vorliegt als bei der Laminierung von einzig einer Metallschicht mit einer geringen Porosität, und die geringere Spannung bleibt bei der Laminierung eines Metalls mit einer höheren Porosität, das eine größere Dicke aufweist, erhalten. Dadurch wird die Kurzschlussfestigkeit beträchtlich erhöht.
  • Es wird ein Vergleich gezogen zwischen der Laminierung von zwei Schichten aus einem gesinterten Metall aus Ag mit Porositäten, die sich voneinander unterscheiden, und der Laminierung einer Lot-Schicht auf eine einzelne Schicht aus einem gesinterten Metall aus Ag. Die erstere, bei der ähnliche Arten von Metall enthalten sind, weist ein geringeres Verziehen oder Verwerfen auf. Mit anderen Worten, eine Laminat-Struktur aus einer Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 28 %, die auf einer Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 19 % angeordnet ist, liefert eine höhere Kurzschlussfestigkeit als eine Laminat-Struktur aus einer Lot-Schicht, die auf der Schicht aus einem gesinterten Metall aus Ag mit einer Porosität von 19 % angeordnet ist.
  • Wenngleich vorstehend eine Schicht aus einem gesinterten Metall aus Ag als ein Beispiel herangezogen wird, liefert eine Schicht aus einem gesinterten Metall aus Cu einen ähnlichen Effekt. So reduziert die Laminierung einer Metallschicht mit einer hohen Porosität auf eine dünne Metallschicht mit einer geringen Porosität Spannungen. Eine derartige Laminierung ermöglicht außerdem die Bildung einer dicken Metallschicht mit einer hohen Porosität, so dass die Kurzschlussfestigkeit erhöht wird.
  • Wenngleich vorstehend auf die Laminierung von zwei Schichten aus einem gesinterten Metall Bezug genommen wird, kann jede beliebige Anzahl von Schichten aus einem gesinterten Metall laminiert werden. Es können drei oder mehr Schichten aus einem gesinterten Metall laminiert werden. Die Kurzschlussfestigkeit wird verbessert, indem diese Schichten aus einem gesinterten Metall mit Porositäten, die sich voneinander unterscheiden, in aufsteigender Reihenfolge der Porositäten auf eine leitfähige Schicht laminiert werden.
  • Die Laminat-Struktur aus den mehreren Schichten aus einem gesinterten Metall ist auf die Leistungs-Halbleitereinheiten 21, 25, 28 und 29 gemäß der zweiten und der dritten Ausführungsform (10, 11, 12 und 13) ebenso wie auf die Leistungs-Halbleitereinheit gemäß der ersten Ausführungsform (1) anwendbar.
  • Cu und Ag, die in den Schichten aus einem gesinterten Metall enthalten sind, weisen eine hohe Wärmeleitfähigkeit und geringe Spannungen auf. Die Leistungs-Halbleitereinheit bei der vierten Ausführungsform weist die Schicht 32 aus einem gesinterten Metall mit einer geringen Porosität und die Schicht 33 aus einem gesinterten Metall mit einer hohen Porosität auf, die auf der Schicht 32 aus einem gesinterten Metall angeordnet ist. Dadurch wird die Haftung zwischen der Schicht 32 aus einem gesinterten Metall und der leitfähigen Schicht 5 erhöht. Ferner bleiben bei der Schicht 33 aus einem gesinterten Metall, wenn sie dick gebildet wird, die geringen Spannungen erhalten.
  • Dadurch wird eine ausreichende Wärmekapazität erzielt, so dass das Wärmeabführungsvermögen verbessert wird. Die Schichten 32 und 33 aus einem gesinterten Metall sind so ausgebildet, dass sie in einer Draufsicht die Emitter-Elektrode 3 vollständig bedecken. Dadurch wird das Übergangs-Wärmeabführungsvermögen verbessert, so dass die Kurzschlussfestigkeit in einer Zeitspanne vor dem Fließen eines Überstroms erhöht wird, der aus einem thermischen „Durchgehen“ resultiert, wenn die Leistungs-Halbleitereinheit 31 kurzgeschlossen wird.
  • Es ist anzumerken, dass die Schichten 32 und 33 aus einem gesinterten Metall, um die Kurzschlussfestigkeit mit Sicherheit zu verbessern, wünschenswerterweise überall an einer Oberfläche direkt auf dem aktiven Bereich der Emitter-Elektrode 3 laminiert sind, der in 14 durch den F-F-Bereich gekennzeichnet ist, da die Kurzschlussfestigkeit an einer Stelle geregelt wird, an der das thermische „Durchgehen“ des Stroms zum frühesten Zeitpunkt auftritt.
  • Die vorstehenden Ausführungsformen der vorliegenden Erfindung sind lediglich illustrativ und schränken den Umfang der Erfindung nicht ein. Diese neuartigen Ausführungsformen können in verschiedenen weiteren Formen realisiert werden und Merkmale können somit weggelassen, ersetzt und verändert werden, ohne von der Kernaussage der Erfindung abzuweichen. Zum Beispiel kann außer einem IGBT eine Halbleitereinheit, wie beispielsweise ein MOSFET, an einer Leistungs-Halbleitereinheit montiert werden; darüber hinaus kann ein Halbleitersubstrat außer aus Si aus SiC oder GaN hergestellt sein.
  • Insbesondere vergrößert ein SiC- oder ein GaN-Halbleiter mit einer breiten Bandlücke, der unter einer höheren Temperatur als ein Si-Halbleiter betrieben werden muss, einen Übergangs-Wärmeabführungs-Effekt weiter, der durch Laminieren von Schichten aus einem gesinterten Metall auf eine Emitter-Elektrode erzielt wird.
  • Es ist anzumerken, dass die Ausführungsformen bei der vorliegenden Erfindung innerhalb des Umfangs der Erfindung, soweit erforderlich, frei kombiniert oder modifiziert werden können oder Merkmale dabei weggelassen werden können.
  • Obwohl die Erfindung im Detail gezeigt und beschrieben ist, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und nicht einschränkend zu verstehen Es versteht sich daher, dass zahlreiche Modifikationen und Variationen realisiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    Leistungs-Halbleitereinheit
    2
    Halbleitersubstrat
    3
    Emitter-Elektrode
    4
    isolierende Schicht
    5
    leitfähige Schicht
    6
    Polyimid-Schicht
    7
    Schicht aus einem gesinterten Metall
    8
    Lot-Schicht
    9
    Sammelschiene
    10
    leitfähige Paste
    11
    IGBT
    12
    Kollektor-Elektrode
    13
    Kollektor-Schicht vom p-Typ
    14
    Puffer-Schicht vom n-Typ
    15
    Drift-Schicht vom n-Typ
    16
    Basis-Schicht vom p-Typ
    17
    Emitter-Schicht vom n-Typ
    18
    Gate-Oxid-Schicht
    19
    Graben-Gate
    20
    isolierende Zwischenschicht
    21
    Leistungs-Halbleitereinheit
    22
    leitfähige Schicht
    23
    Schicht aus einem gesinterten Metall
    24
    Draht
    15
    Leistungs-Halbleitereinheit
    26
    leitfähige Schicht
    27
    Schicht aus einem gesinterten Metall
    28
    Leistungs-Halbleitereinheit
    29
    Leistungs-Halbleitereinheit
    30
    Draht
    31
    Leistungs-Halbleitereinheit
    32, 33
    Schicht aus einem gesinterten Metall
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013016580 A [0006]
    • JP 5494559 B2 [0006]
    • JP 2015126158 A [0006]

Claims (15)

  1. Leistungs-Halbleitereinheit, die Folgendes aufweist: - eine Oberflächenelektrode, die auf einem Halbleitersubstrat angeordnet ist und durch die ein Hauptstrom hindurchfließt; - eine erste Metallschicht, die auf der Oberflächenelektrode angeordnet ist und die kein gesinterter Presskörper ist; und - zumindest eine zweite Metallschicht, die auf der ersten Metallschicht angeordnet ist und die ein gesinterter Presskörper ist, wobei die zweite Metallschicht eine Abmessung derart aufweist, dass sie in einer Draufsicht die gesamte Oberflächenelektrode bedeckt, und die eine höhere Wärmeleitfähigkeit als die erste Metallschicht aufweist.
  2. Leistungs-Halbleitereinheit nach Anspruch 1, wobei die zweite Metallschicht eine Abmessung derart aufweist, dass sie in einer Draufsicht von einem Ende der Oberflächenelektrode freiliegt.
  3. Leistungs-Halbleitereinheit nach Anspruch 1 oder 2, wobei die erste Metallschicht eine Abmessung derart aufweist, dass sie in einer Draufsicht die gesamte Oberflächenelektrode bedeckt, und die eine Abmessung derart aufweist, dass sie in einer Draufschicht von einem Ende der Oberflächenelektrode freiliegt.
  4. Leistungs-Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat einen aktiven Bereich aufweist, der auf einer Oberfläche des Halbleitersubstrats angeordnet ist, und einen Anschlussbereich aufweist, der so angeordnet ist, dass er den aktiven Bereich umgibt, wobei die Leistungs-Halbleitereinheit ferner eine Polyimid-Schicht aufweist, die auf der ersten Metallschicht in dem Anschlussbereich des Halbleitersubstrats angeordnet ist, und wobei die Polyimid-Schicht so angeordnet ist, dass sie von der zweiten Metallschicht beabstandet ist.
  5. Leistungs-Halbleitereinheit nach einem der Ansprüche 1 bis 4, die ferner ein Lot aufweist, das über der zweiten Metallschicht angeordnet ist, wobei das Lot außerdem mit der ersten Metallschicht verbunden ist.
  6. Leistungs-Halbleitereinheit nach Anspruch 5, wobei die erste Metallschicht zumindest an einer Verbindungsstelle zwischen der ersten Metallschicht und dem Lot Au enthält.
  7. Leistungs-Halbleitereinheit nach einem der Ansprüche 1 bis 4, die ferner einen Metalldraht aufweist, der ein Ende aufweist, das mit der Oberfläche der zweiten Metallschicht verbunden ist.
  8. Leistungs-Halbleitereinheit, die Folgendes aufweist: - eine Oberflächenelektrode, die auf einem Halbleitersubstrat angeordnet ist und durch die ein Hauptstrom hindurchfließt; - eine erste Metallschicht, die auf der Oberflächenelektrode angeordnet ist und die kein gesinterter Presskörper ist; und - zumindest eine zweite Metallschicht, die auf der ersten Metallschicht angeordnet ist und die ein gesinterter Presskörper ist, wobei das Halbleitersubstrat einen aktiven Bereich aufweist, der auf einer Oberfläche des Halbleitersubstrats angeordnet ist, und einen Anschlussbereich aufweist, der so angeordnet ist, dass er den aktiven Bereich umgibt, und wobei die erste Metallschicht und die zweite Metallschicht jeweils eine Abmessung derart aufweisen, dass sie in einer Draufsicht den aktiven Bereich bedecken.
  9. Leistungs-Halbleitereinheit, die Folgendes aufweist: - eine Oberflächenelektrode, die auf einem Halbleitersubstrat angeordnet ist und durch die ein Hauptstrom hindurchfließt; - eine erste Metallschicht, die auf der Oberflächenelektrode angeordnet ist und die kein gesinterter Presskörper ist; und - zumindest eine zweite Metallschicht, die auf der ersten Metallschicht angeordnet ist und die ein gesinterter Presskörper ist, wobei das Halbleitersubstrat einen aktiven Bereich aufweist, der auf einer Oberfläche des Halbleitersubstrats angeordnet ist, und einen Anschlussbereich aufweist, der so angeordnet ist, dass er den aktiven Bereich umgibt, und wobei die erste Metallschicht und die zweite Metallschicht jeweils ein Ende aufweisen, das in einer Draufsicht einer Position entspricht, die von einer Grenze zwischen dem aktiven Bereich und dem Anschlussbereich um einen Abstand, der kleiner als die Dicke der zweiten Metallschicht oder gleich dieser ist, zu dem aktiven Bereich hin beabstandet ist.
  10. Leistungs-Halbleitereinheit nach Anspruch 8 oder 9, wobei die erste Metallschicht und die zweite Metallschicht in einer Draufsicht die gleiche Breite aufweisen.
  11. Leistungs-Halbleitereinheit nach einem der Ansprüche 8 bis 10, die ferner eine Polyimid-Schicht aufweist, die in einer Draufsicht auf dem aktiven Bereich angeordnet ist, der von einer Grenze zwischen dem aktiven Bereich und dem Anschlussbereich bis zu einer Position definiert ist, die von der Grenze um einen Abstand, der kleiner als die Dicke der zweiten Metallschicht oder gleich dieser ist, zu dem aktiven Bereich hin beabstandet ist.
  12. Leistungs-Halbleitereinheit nach einem der Ansprüche 8 bis 11, die ferner ein Lot aufweist, das über der zweiten Metallschicht angeordnet ist.
  13. Leistungs-Halbleitereinheit nach einem der Ansprüche 8 bis 11, die ferner einen Metalldraht aufweist, der ein Ende aufweist, das mit der Oberfläche der zweiten Metallschicht verbunden ist.
  14. Leistungs-Halbleitereinheit nach einem der Ansprüche 1 bis 13, wobei die erste Metallschicht Ni, Au, eine Legierung von Ni oder eine Legierung von Au enthält und wobei die zweite Metallschicht aus einem gesinterten Presskörper aus Ag oder einem gesinterten Presskörper aus Cu gebildet ist.
  15. Leistungs-Halbleitereinheit nach einem der Ansprüche 1 bis 14, wobei die zumindest eine zweite Metallschicht eine Mehrzahl von zweiten Metallschichten aufweist und wobei die zweiten Metallschichten Hohlraumdichten pro Einheitsvolumen aufweisen, die sich voneinander unterscheiden, und in einer aufsteigenden Reihenfolge der Hohlraumdichten pro Einheitsvolumen auf die erste Metallschicht laminiert sind.
DE112016006717.8T 2016-04-06 2016-12-21 Leistungs-halbleitereinheit Pending DE112016006717T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016076360 2016-04-06
JP2016-076360 2016-04-06
PCT/JP2016/088173 WO2017175426A1 (ja) 2016-04-06 2016-12-21 電力用半導体装置

Publications (1)

Publication Number Publication Date
DE112016006717T5 true DE112016006717T5 (de) 2019-01-03

Family

ID=60000956

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006717.8T Pending DE112016006717T5 (de) 2016-04-06 2016-12-21 Leistungs-halbleitereinheit

Country Status (5)

Country Link
US (1) US10559659B2 (de)
JP (1) JP6448852B2 (de)
CN (1) CN109075198B (de)
DE (1) DE112016006717T5 (de)
WO (1) WO2017175426A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7013735B2 (ja) * 2017-09-05 2022-02-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020027878A (ja) * 2018-08-10 2020-02-20 株式会社豊田中央研究所 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016580A (ja) 2011-07-01 2013-01-24 Panasonic Corp 半導体装置及びその製造方法
JP5494559B2 (ja) 2011-04-21 2014-05-14 富士電機株式会社 半導体装置およびその製造方法
JP2015126158A (ja) 2013-12-27 2015-07-06 三菱マテリアル株式会社 有芯構造はんだバンプ及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP2005079462A (ja) * 2003-09-02 2005-03-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2005116702A (ja) * 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP4984485B2 (ja) * 2005-10-17 2012-07-25 富士電機株式会社 半導体装置
JP2007201247A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 高耐圧半導体装置
CN101395731B (zh) * 2006-03-07 2010-08-18 京瓷株式会社 陶瓷构件的制造方法、陶瓷构件、气体传感器元件、燃料电池元件、层叠型压电元件、喷射装置以及燃料喷射***
JP2009194357A (ja) 2008-01-17 2009-08-27 Toshiba Corp 半導体装置およびその製造方法
JP2010272711A (ja) 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
JP5822656B2 (ja) * 2011-10-31 2015-11-24 株式会社 日立パワーデバイス 半導体装置及びその製造方法
JP2013115223A (ja) * 2011-11-29 2013-06-10 Toyota Motor Corp 半導体装置
US9355986B2 (en) * 2012-02-14 2016-05-31 Mitsubishi Materials Corporation Solder joint structure, power module, power module substrate with heat sink and method of manufacturing the same, and paste for forming solder base layer
US8643150B1 (en) * 2012-02-15 2014-02-04 Maxim Integrated Products, Inc. Wafer-level package device having solder bump assemblies that include an inner pillar structure
DE102012207652A1 (de) * 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
KR101998340B1 (ko) * 2012-07-18 2019-07-09 삼성전자주식회사 전력 소자 모듈 및 그 제조 방법
JP5686128B2 (ja) * 2012-11-29 2015-03-18 トヨタ自動車株式会社 半導体装置
CN103035604B (zh) * 2012-12-17 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
WO2014129626A1 (ja) * 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP2015146368A (ja) * 2014-02-03 2015-08-13 株式会社東芝 半導体装置
JP2015216160A (ja) * 2014-05-08 2015-12-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP2016004877A (ja) * 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
JP6294784B2 (ja) * 2014-07-31 2018-03-14 古河電気工業株式会社 接続構造体およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5494559B2 (ja) 2011-04-21 2014-05-14 富士電機株式会社 半導体装置およびその製造方法
JP2013016580A (ja) 2011-07-01 2013-01-24 Panasonic Corp 半導体装置及びその製造方法
JP2015126158A (ja) 2013-12-27 2015-07-06 三菱マテリアル株式会社 有芯構造はんだバンプ及びその製造方法

Also Published As

Publication number Publication date
CN109075198B (zh) 2023-04-21
CN109075198A (zh) 2018-12-21
US10559659B2 (en) 2020-02-11
JPWO2017175426A1 (ja) 2018-08-09
JP6448852B2 (ja) 2019-01-09
WO2017175426A1 (ja) 2017-10-12
US20190058037A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102014115177B4 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE102010038641B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112016006332B4 (de) Leistungsmodul
DE112009004744T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112016001142T5 (de) Leistungs-Halbleitervorrichtung
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE102009043441A1 (de) Halbleitermodul
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE102014115174A1 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102020112338A1 (de) Halbleitervorrichtung
DE102019205227A1 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102016214132A1 (de) Transistorelement und Halbleitervorrichtung
DE202021004369U1 (de) Halbleitermodul
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102013217801B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102017207727A1 (de) Halbleiteranordnung
DE102015201182A1 (de) Leistungshalbleitervorrichtung
DE112016006717T5 (de) Leistungs-halbleitereinheit
DE202021004375U1 (de) Halbleitermodul
DE102020122125A1 (de) Halbleitermodul
DE112016007096T5 (de) Halbleitervorrichtung
DE112019007795T5 (de) Halbleitervorrichtung
DE102020120481A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029450000

R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication