JP2015126158A - 有芯構造はんだバンプ及びその製造方法 - Google Patents

有芯構造はんだバンプ及びその製造方法 Download PDF

Info

Publication number
JP2015126158A
JP2015126158A JP2013270852A JP2013270852A JP2015126158A JP 2015126158 A JP2015126158 A JP 2015126158A JP 2013270852 A JP2013270852 A JP 2013270852A JP 2013270852 A JP2013270852 A JP 2013270852A JP 2015126158 A JP2015126158 A JP 2015126158A
Authority
JP
Japan
Prior art keywords
powder
solder
group
core
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013270852A
Other languages
English (en)
Other versions
JP6226233B2 (ja
Inventor
将 中川
Susumu Nakagawa
将 中川
石川　雅之
Masayuki Ishikawa
石川　　雅之
司 八十嶋
Tsukasa Yasojima
司 八十嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2013270852A priority Critical patent/JP6226233B2/ja
Priority to KR1020167004857A priority patent/KR102122631B1/ko
Priority to CN201480053701.XA priority patent/CN105593980B/zh
Priority to PCT/JP2014/082181 priority patent/WO2015098460A1/ja
Priority to TW103144325A priority patent/TWI648835B/zh
Publication of JP2015126158A publication Critical patent/JP2015126158A/ja
Application granted granted Critical
Publication of JP6226233B2 publication Critical patent/JP6226233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】本発明は、バンプの自重による扁平化が生じにくく、密着性、導電性にすぐれたファインピッチ化を可能とする有芯構造はんだバンプ及びその製造方法を提供する。【解決手段】はんだバンプの作製にあたり、予め、バンプの中心部分に芯用ペーストを印刷塗布し、はんだ金属のリフロー処理温度近傍またはそれ以下の温度で芯用ペーストを焼結することにより、焼結芯を形成し、次いで、該焼結芯の周囲にはんだ金属を印刷法で塗布し、このはんだ金属をリフロー処理することによって、はんだバンプの内部に、垂直な方向に延びる焼結芯が形成された有芯構造はんだバンプを得る。【選択図】 図３

Description

本発明は、有芯構造はんだバンプ及びその製造方法に係り、特に、半導体装置用はんだバンプのファインピッチ化を図った有芯構造はんだバンプ及び半導体装置のパッド電極上に有芯構造はんだバンプを形成するための製造方法に関する。
近年、半導体の高密度実装のために、はんだバンプを用いた接合が一般に用いられているが、より一層の高密度化を図るためには、はんだバンプ形成のファインピッチ化が求められる。
そして、この要請に応えるべく、ファインピッチ化を実現するためのはんだバンプあるいはその製造法について、従来からいくつかの提案がなされている。
例えば、特許文献１には、半導体基板表面の導体パッド上に、ピラー金属、ピラー金属上面を覆うアンダーバンプ金属層及び導体パッドとほぼ等径のはんだ金属層を順次形成してはんだ金属のリフロー処理を行うことによってはんだバンプを形成することが提案されており、また、特許文献２には、特許文献１記載のものと同様に導体パッドとほぼ等径のはんだ金属層を順次形成した後、ピラー金属層の直径を減少させ、次いで、はんだ金属のリフロー処理を行い、図１に示すようなはんだバンプを形成することによって、ファインピッチ化を図ることが提案されている。
また、例えば、特許文献３には、半導体チップ上のパット電極を下向きにして溶融はんだの噴流面に接触させることにより当該パッド電極上に一次はんだバンプを形成し、この一次はんだバンプが形成されたパッド電極を上向きにし、これにスクリーン印刷の手法によってはんだペーストを載置し、このはんだペーストを下向きにし、この下向きにされ重力が加えられた状態で前記はんだペーストをリフローして二次はんだバンプを形成することによって、パット電極のファインピッチ化を可能としたはんだバンプの製造も提案されている。
特開２０１３−１８７２５８号公報 特開２００６−３３２６９４号公報 特許第３９６１８７６号公報
上記従来技術に示されるように、半導体の高密度実装に向けて、はんだバンプのファインピッチ化が図られているところであるが、はんだバンプの密着性、導電性を確保した上でのファインピッチ化技術は、未だ確立されていない。
例えば、特許文献１、２記載の技術においては、ウエハや有機基板の電極上に、電気メッキ法を用いて、小径のピラーを形成し、その上にメッキ法を用いてはんだ金属を形成し、リフロー処理を施すことではんだバンプを形成し、バンプの高さをある程度にまで高く形成している。しかし、メッキ法にてピラー形成、はんだ金属形成しているために、プロセススループットが悪く、また、溶融時のはんだ金属の自重および表面張力によって、バンプが扁平になりバンプ高さが制限されるため、はんだバンプ径に比して、それほど高いアスペクト比のものを得ることはできず、仮に、はんだ金属の載置量を増やしたとしても、隣接する他のはんだバンプに接触してショートを引き起こすおそれが生じるという問題がある。
また、特許文献３記載の技術においても、一次はんだバンプ表面のはんだペーストに対して、下向きにしてリフローすることによって、比較的、アスペクト比の高いバンプは形成されるが、アッセンブリ時など、再溶融時に、はんだ金属の自重および表面張力によって自ずとアスペクト比は制約を受け、隣接する溶融はんだ金属バンプと接触することで、電気的導通不良の原因となる恐れがある。
したがって、半導体の高密度実装を実現するためには、ファインピッチ化が可能となる高アスペクト比のはんだバンプおよびその簡易な製造法が望まれる。
本発明者らは、はんだバンプのファインピッチ化を可能とすべく、はんだバンプの構造及びその製造方法について鋭意検討した結果、以下の知見を得た。
即ち、本発明者らは、はんだバンプの作製にあたり、例えば、半導体基板の所定位置（例えば、半導体パッケージ用有機基板上に形成されたパッド電極表面あるいは半導体パッケージ用ウエハ上に形成されたＵＢＭ(アンダーバンプメタル)）に、予め、所定の材料からなる芯用ペーストを塗布し、リフロー処理することで、所定の高さを有する焼結芯を形成し、次いで、該焼結芯の周囲に印刷法ではんだペーストを塗布した後、このはんだペーストをリフロー処理することによって有芯構造のはんだバンプを形成し得ることを見出した。
そして、この有芯構造のはんだバンプは、バンプの自重による扁平化が生じにくいため、バンプ高さの高い高アスペクト比のはんだバンプとなること、また、焼結芯の材質を適切に選択することにより、はんだ金属との密着性が向上し、これに伴い、バンプと半導体基板との密着性も向上すること、さらに、この高アスペクト比の有芯構造はんだバンプは、従来バンプに比し遜色のない導電性を備えることを見出したのである。
さらに、本発明者らは、前記有芯構造のはんだバンプは、通常のスクリーン印刷法で簡易に作製し得ることを見出した。
即ち、まず、第一工程として、半導体基板の所定位置（例えば、半導体パッケージ用有機基板上に形成されたパッド電極表面あるいは半導体パッケージ用ウエハ上に形成されたＵＢＭ(アンダーバンプメタル)）に、パッド電極あるいはＵＢＭが僅かに露出する程度の開口を有するマスクを取付け、焼結芯となる芯用ペーストをパッド電極あるいはＵＢＭの中央部分に印刷し、次いで、マスクを取り外し、パッド電極あるいはＵＢＭに塗布された芯用ペーストを、はんだペーストのリフロー温度近傍またはそれ以下で焼結して、パッド電極あるいはＵＢＭのほほ中央部分に所定の高さを有する焼結芯を作製し、次いで、第二工程として、パッド電極あるいはＵＢＭの径よりも大きな径の開口を有するマスクを、ほぼ中央部に焼結芯が形成されたパッド電極あるいはＵＢＭが露出するように取付け、パッド電極あるいはＵＢＭ及び焼結芯全体を覆うようにはんだペーストを塗布し、次いで、マスクを取り外し、パッド電極あるいはＵＢＭ及び焼結芯全体を覆うように塗布印刷されたはんだペーストを、はんだペーストのリフロー温度でリフロー処理することにより、有芯構造のはんだバンプを簡易な工程で製造し得ることを見出したのである。
本発明は、前記知見に基づいてなされたものであって、
（１）半導体基板上に形成された有芯構造はんだバンプであって、該はんだバンプは、はんだバンプの内部に形成され、かつ、半導体基板に垂直な方向に延びる焼結芯と、該焼結芯の周囲に被着されたはんだ金属との有芯構造からなり、前記焼結芯は、はんだペーストのリフロー処理温度近傍またはそれ以下の温度で焼結された焼結体からなることを特徴とする有芯構造はんだバンプ、
（２）前記焼結芯は、第一群粉末と第二群粉末との粉末焼結体、合金焼結体またはこれらの混合焼結体からなり、前記第一群粉末は、第一Ａ群粉末及び第一Ｂ群粉末の少なくともいずれかを含有し、前記第一Ａ群粉末は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｎｉ、Ｆｅ、Ｃｏの内から選ばれた一種又は二種以上の金属粉末からなり、また、前記第一Ｂ群粉末は、液相温度が４５０℃以上のろう合金粉末及び液相温度が２８０℃以上の高温はんだ合金粉末の内から選ばれた一種又は二種以上の合金粉末からなることを特徴とする前記（１）に記載の有芯構造はんだバンプ、
（３）前記焼結芯は、第一群粉末と第二群粉末との粉末焼結体、合金焼結体またはこれらの混合焼結体からなり、前記第二群粉末は、第二Ａ群粉末及び第二Ｂ群粉末の少なくともいずれかを含有し、前記第二Ａ群粉末は、Ｓｎ，Ｉｎ，Ｂｉ，Ｇａの内から選ばれた一種又は二種以上の金属粉末からなり、また、前記第二Ｂ群粉末は、液相温度が２４０℃以下のはんだ合金の合金粉末からなることを特徴とする前記（１）に記載の有芯構造はんだバンプ、
に特徴を有するものである。
さらに、本発明は、
（４）半導体基板上に形成された有芯構造はんだバンプの製造方法であって、半導体基板上に形成されたパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、はんだペーストのリフロー処理温度近傍またはそれ以下の温度で芯用ペーストを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に焼結芯を形成し、次いで、パッド電極あるいはアンダーバンプメタルのほぼ中央部に形成された焼結芯全体を覆うようにはんだペーストを印刷塗布し、はんだペーストのリフロー処理温度でリフロー処理することにより、パッド電極表面上あるいはアンダーバンプメタルの表面上に有芯構造はんだバンプを形成することを特徴とする有芯構造はんだバンプの製造方法、
に特徴を有するものである。
以下、図面とともに本発明を詳細に説明する。
図２に、本発明の有芯構造はんだバンプの製造工程の概略説明図を示し、図３に、本発明の製造法により得られた有芯構造はんだバンプの断面概略模式図を示す。
図２に示すように、本発明の有芯構造はんだバンプは、（ａ）〜（ｄ）の工程（第一工程という）及び（ｅ）〜（ｈ）の工程（第二工程という）により作製することができる。
第一工程は、以下のとおりである。
まず、パッド電極が形成されている半導体基板の表面（半導体パッケージ用ウエハ上にＵＢＭが設けられている場合も当然に含むが、以下、ＵＢＭについての説明は省略する。）に、パッド電極のほぼ中央部の表面が露出する程度の開口を有するメタルマスクを取付け（図２（ａ）参照）、メタルマスクの開口からパッド電極のほぼ中央部の表面にスキージを用いて芯用ペーストを印刷する（図２（ｂ）参照）。
次いで、メタルマスクを取り外し（図２（ｃ）参照）、芯用ペーストの種類に応じた温度（はんだペーストのリフロー温度近傍またはそれ以下の温度）で焼結し、パッド電極のほぼ中央部に、半導体基板に垂直な方向に延び、かつ、最終的に形成されるはんだバンプの高さよりも低い高さの焼結芯を形成する。
図４に、焼結芯の一例として、芯用ペーストＥ(表２参照)を用いて、焼結温度２４０℃で形成された９個の焼結芯のＳＥＭ画像を示す。
なお、図２では、パッド電極表面に形成されるＵＢＭの図示を省略しているが、パッド電極上にＵＢＭが設けられている場合も、本発明の範囲に含まれることは勿論である。
前記第一工程で形成される焼結芯は、第一群粉末と第二群粉末との焼結体として構成することができる。
また、前記焼結芯は、前記第一群粉末と前記第二群粉末を構成する構成成分元素を含有する合金焼結体として構成することができ、或いは、前記粉末焼結体と合金焼結体の混合焼結体として構成してもよい。
ここで、第一群粉末は、第一Ａ群粉末及び第一Ｂ群粉末の少なくともいずれかを含有する粉末であり、そして、第一Ａ群粉末としては、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｎｉ、Ｆｅ、Ｃｏの内から選ばれた一種又は二種以上の金属粉末を用いることができ、また、第一Ｂ群粉末としては、液相温度が４５０℃以上のろう合金粉末及び液相温度が２８０℃以上の高温はんだ合金粉末の内から選ばれた一種又は二種以上の合金粉末を用いることができる。
また、第二群粉末は、第二Ａ群粉末及び第二Ｂ群粉末の少なくともいずれかを含有する粉末であり、そして、第二Ａ群粉末としては、Ｓｎ，Ｉｎ，Ｂｉ，Ｇａの内から選ばれた一種又は二種以上の金属粉末を用いることができ、また、第二Ｂ群粉末としては、液相温度が２４０℃以下のはんだ合金の合金粉末を用いることができる。
焼結芯を形成するための焼結温度は、第二工程で焼結芯の周囲に印刷塗布されるはんだペーストをリフローする温度近傍またはそれ以下の温度でなければならない。これは、はんだペーストリフロー処理時にも、焼結芯が軟化・溶融せず、焼結芯としてのそのままの形状を維持し、焼結芯の周囲にはんだ金属を付着させる必要があるからであって、これによって、高アスペクト比のはんだバンプが形成され、また、焼結芯が、はんだ金属と広い接触面積を有することによって、はんだバンプが自重によって扁平化することを防止すると同時に、はんだ金属と焼結芯の密着性を高め、ひいては、バンプとパッド電極、半導体基板との密着性を高めるという作用を発揮させるために必要であるという理由による。
ここで、焼結芯を構成する第一群粉末の含有量が１０質量％未満であると、リフロー時に溶融する第二群粉末が多すぎて、芯が崩れてしまい、芯柱状の焼結芯にならない。また、２回目のリフロー時に、芯柱状の焼結芯を構成する第一群粉末と第二群粉末において、第二群粉末に起因する再溶融が発生してしまう。
一方、第一群粉末の含有量が９０質量％を超えると、リフロー時に溶融する第二群粉末が少なすぎて焼結が進まず、第二工程であるはんだ金属ペースト印刷時に形状が崩れてしまうため、本発明では、混合粉末中における第一群粉末の含有量を１０〜９０質量％とすることが望ましく、３０〜８０質量％とすることがより望ましい。
また、はんだ金属の種類と焼結芯を構成する材質の組合せによっては、はんだ金属と焼結芯の界面で拡散反応が生じ、はんだ金属と焼結芯との密着性が向上し、より一層、密着性にすぐれた高アスペクト比のはんだバンプが形成される。
本発明の焼結芯としては、焼結芯の形成し易さの観点、即ち、はんだペーストのリフロー処理温度近傍またはそれ以下の比較的低温度で焼結可能であるという焼結性の観点、さらに、はんだ金属との濡れ性、密着性に優れるとのいう観点を考慮すれば、焼結芯を構成する第一Ａ群の金属粉末としては、Ｃｕ，Ａｇ，Ａｕの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましく、また、第二Ａ群の金属粉末としては、Ｓｎ，Ｉｎ，Ｂｉの内から選ばれた一種又は二種以上の金属粉末を用いることが望ましい。
前記焼結芯を形成するために使用される芯用ペーストは、例えば、以下の手順で調製することができる。
芯用ペースト用原料粉末として、第一Ａ群粉末及び第一Ｂ群粉末の少なくともいずれかを含有する第一群粉末と、第二Ａ群粉末及び第二Ｂ群粉末の少なくともいずれかを含有する第二群粉末を用意する。
これらの粉末を、芯用ペースト用粉末の総重量を１００質量％とした場合に、第一群粉末が１０〜９０質量％であり、また、残部は第二群粉末となるように配合して混合粉末を作製する。
この混合粉末を、Ｖ型混合機等の通常用いられる粉末混合機中で混合する。
次に、芯用ペーストの総重量を１００質量％とした時に、好ましくは、フラックスを５〜４０質量％、残りは前記混合粉末となるように配合し、この芯用ペーストを、機械混練機等の通常用いられる混練機中で混合することにより、本発明の焼結芯を形成するために使用される芯用ペーストが作製される。
芯用ペーストのフラックスとしては、通常用いられる一般的なフラックスを用いることが可能であり、特に制限するものではないが、ペーストの濡れ性の観点等から、ＲＡやＲＭＡフラックスを用いることが好ましい。また、このフラックス中には、通常用いられるロジン、活性剤、溶剤およびチキソ剤等が含まれていても構わない。
また、芯用ペーストにおけるフラックス含有量が５質量％未満であると、ペースト状にならない。一方、フラックス含有量が４０質量％を超えると芯用ペーストの粘度が低すぎて、印刷の際にダレが生じたり、リフロー時に芯が崩れてしまい芯柱状の焼結芯としての十分な高さが確保できないことから、芯用ペースト中のフラックス含有量を５〜４０質量％とすることが望ましく、フラックス含有量を６〜１５質量％とすることがさらに望ましい。
前記第一工程で、芯用ペーストを焼結することによって焼結芯を形成するが、焼結芯を形成するための焼結温度は、第二工程で用いるはんだペーストのリフロー処理温度（これは、はんだ金属の種類に依存する）近傍あるいはそれ以下の温度であることが必要である。
したがって、使用するはんだ金属の種類に応じて、芯用ペーストに含有される混合粉末の種類、配合割合を定めなければならない。
例えば、はんだ金属として、Ｐｂ−Ｓｎ系合金（リフロー処理温度は、約２１０℃）を用いる場合は、このリフロー温度で焼結する芯用ペーストを用いる必要があり、焼結芯を形成させた後、Ｐｂ−Ｓｎ系合金ペーストを印刷し、このリフロー温度でバンプを形成することになる。また、Ｓｎ、ＳｎＡｇ系合金、ＳｎＣｕ合金、ＳｎＡｇＣｕ系合金（リフロー処理温度は、約 ２４０℃）を用いる場合は、このリフロー温度で焼結する芯用ペーストを用いる必要があり、焼結芯を形成させた後、Ｓｎ、ＳｎＡｇ系合金、ＳｎＣｕ合金、ＳｎＡｇＣｕ系合金ペーストを印刷し、このリフロー温度でバンプ形成することになる。
上記のとおり、本発明で用いる芯用ペーストは、これらのリフロー処理温度で焼結が進むように第一群粉末と第二群粉末の種類、配合割合を決定する必要がある。通常、焼結は第二群粉末が溶融することで、第一群粉末と反応することで進む。
なお、焼結芯（あるいは芯用ペーストの混合粉末）とはんだ金属とを、同じ成分系の材料を用いてはんだバンプを形成した場合には、焼結芯の界面におけるはんだ金属とのなじみ性が高いため、より一層密着性の高いはんだバンプを形成することができる。
前記第一工程（図２（ａ）〜（ｄ））で、パッド電極のほぼ中央部に、半導体基板に垂直な方向に延び、かつ、最終的に形成されるはんだバンプの高さよりも低い高さの焼結芯を形成した後、第二工程で、はんだペーストを印刷塗布し、有芯構造のはんだバンプを作製する。
即ち、焼結芯がほぼ中央部に形成されたパッド電極の径より大きな開口を有し、焼結芯の高さ以上の厚みを有するメタルマスクを取付け（図２（ｅ）参照）、メタルマスクの開口からパッド電極の露出部分及び焼結芯全体を覆うようにスキージを用いてはんだペーストを印刷塗布する（図２（ｆ）参照）。
次いで、メタルマスクを取り外し（図２（ｇ）参照）、はんだペーストの種類に応じたリフロー処理温度でリフロー処理し、パッド電極の表面に、しかも、焼結芯をその内部に閉じ込めるようにしてはんだバンプを形成する（図２（ｈ）参照）。
前記第一工程（図２（ａ）〜（ｄ））及び第二工程（図２（ｅ）〜（ｈ））により、本発明の有芯構造はんだバンプが形成される。
図３に、本発明の有芯構造はんだバンプの縦断面拡大模式図を示す。
図３に示されるように、本発明の有芯構造はんだバンプは、バンプ内部に焼結芯が内包され、該焼結芯の周囲にはんだ金属が被着することによって、謂わば、卵型形状であって、しかも、有芯構造のはんだバンプが構成される。
従来のはんだバンプでは、バンプ内部に焼結芯が形成されていないため、はんだバンプ自体の自重により、バンプが扁平化し、バンプ高さを高くすることができなかったが、本発明によれば、有芯構造を構成するはんだバンプ内部の焼結芯にはんだ金属が密着することにより、導電性の低下を招くこともなく、はんだバンプと焼結芯、ひいては、はんだバンプとパッド電極、半導体基板との密着力が向上する。
さらに、焼結芯が、半導体基板に垂直な方向に延び、この周囲にはんだ金属が付着してはんだバンプを構成していることから、はんだバンプの高さを高くとることができる。
その結果、従来技術におけるはんだバンプの高さをｈ、また、はんだバンプ径をｄとした場合の従来のはんだバンプのアスペクト比ｈ／ｄに比して、本発明の有芯構造のはんだバンプの高さＨとはんだバンプの径Ｄの比Ｈ／Ｄの値（即ち、本発明のはんだバンプのアスペクト比）は大きな値（即ち、Ｈ／Ｄ＞ｈ／ｄ）となり、高アスペクト比のはんだバンプが形成されるから、はんだバンプのファインピッチ化を実現することができる。
なお、図３でも、パッド電極表面に形成されるＵＢＭの図示を省略しているが、パッド電極上にＵＢＭが設けられている場合も、本発明の範囲に含まれることは勿論である。
本発明の有芯構造はんだバンプによれば、バンプの自重による扁平化が生じにくく、高アスペクト比のはんだバンプを形成することができるとともに、はんだバンプ内部に形成されている焼結芯とはんだ金属とが密着性にすぐれ、その結果、はんだバンプはパッド電極、半導体基板に対して強固に密着し、また、導電性を低下させることもないから、半導体の高密度実装を実現するためのファインピッチ化が可能となる。
また、本発明の有芯構造はんだバンプの製造方法によれば、印刷法により芯用ペーストを塗布した後、焼結により焼結芯を形成し、次いで、同じく印刷法によりはんだペーストを塗布してリフロー処理するという簡易な製造法によって、有芯構造はんだバンプを得られることから、はんだバンプの製造工程の簡易化、低コスト化を図ることができる。
従来技術（特許文献２記載のもの）におけるはんだバンプの概略説明図である。 本発明の有芯構造はんだバンプの製造工程の概略説明図を示す。 本発明の製造法により得られた有芯構造はんだバンプの断面概略模式図を示す。 芯用ペーストＥを用いて、焼結温度２４０℃で形成された焼結芯のＳＥＭ画像を示す。
以下、本発明に係る有芯構造はんだバンプ及びその製造方法について、実施例を用いて説明する。
［実施例１］
表１に、本実施例１ではんだバンプを形成するために使用したはんだ金属として、５種類の合金粉末の成分組成を示す。
なお、このはんだ金属用合金粉末の粒径は、２〜１２μｍであり、平均粒径は、７μｍである。
また、表２に、本実施例１で焼結芯を形成するために使用した芯用ペーストＡ〜Ｍに含有される粉末の種類、組合せ、配合割合、さらに、フラックスの種類とその含有割合を示す。
なお、芯用ペーストに含有される粉末については、その粒径は１〜５μｍであり、平均粒径は、２．５μｍである。
まず、第一工程として、図２（ａ）〜（ｄ）に示すように、パッド電極（直径：８５μｍ）が形成されている半導体基板の表面に、パッド電極径より小径の開口（開口直径：４３μｍ、開口ピッチ：１５０μｍ）が設けられた厚さ２０μｍのメタルマスクを載置し、表２に示す芯用ペーストＡ〜Ｍをスキージによりパッド電極表面に印刷塗布し、メタルマスクを取り外した後、印刷塗布した芯用ペーストを、窒素雰囲気のベルト炉で、表３に示す温度で焼結して、パッド電極の中央部にほぼメタルマスクの厚さに相当する高さを有する焼結芯を形成する。
次に、第二工程として、図２（ｅ）〜（ｈ）に示すように、焼結芯がほぼ中央部に形成されたパッド電極の径より大きな開口を有し、焼結芯の高さ以上の厚みを有するメタルマスク（開口直径：１１０μｍ、開口ピッチ：１５０μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からパッド電極の露出部分及び焼結芯全体を覆うようにスキージを用いて、表１に示すはんだ金属用粉末を含有するはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表３に示す温度でリフロー処理する。
前記の第一工程及び第二工程により、パッド電極の表面に、焼結芯をその内部に閉じ込めた表３に示す有芯構造はんだバンプ１〜１７（以下、「本発明バンプ１〜１７」という）を作製した。
図４には、焼結芯の一例として、芯用ペーストＥを用いて、焼結温度２４０℃で形成された９個の焼結芯のＳＥＭ画像を示す。表３に示す本発明バンプ５の内部には、この焼結芯が閉じ込められて有芯構造のバンプが構成される。
上記で作製した本発明バンプ１〜１７について、バンプ高さを評価するため、バンプの高さ測定を行った。
測定は、ＮＥＸＩＶ ＶＭＲ−３０３０（Ｎｉｋｏｎ社製）を使用し、光学式画像解析により、バンプの頂点部から基板までの高さを測定することにより行い、２００バンプについての測定値を平均して、バンプ高さとした。なお、本実施例では、パッド電極の直径及びメタルマスクの開口直径が一定であるため、バンプ高さが高いほどアスペスト比は高くなる。
表３に、本発明バンプ１〜１７について求めたバンプ高さを示す。
［比較例］
比較のために、パッド電極（直径：８５μｍ）が形成されている半導体基板の表面に、実施例１の第二工程で使用したと同じサイズのメタルマスク（開口直径：１１０μｍ、開口ピッチ：１５０μｍ、厚さ：３０μｍ）を載置し、メタルマスクの開口からスキージを用いて、表１に示すはんだペーストを印刷塗布し、メタルマスクを取り外した後、窒素雰囲気のベルト炉で、はんだペーストの種類に応じて表４に示す温度でリフロー処理し、パッド電極の表面に、表４に示す比較例のはんだバンプ１〜５（以下、「比較例バンプ１〜５」という）を作製した。
即ち、比較例バンプ１〜５は、芯用ペーストを使用した焼結芯の形成を行っていない点で、本発明バンプ１〜１７とは、はんだバンプの構造及び製造法が大きく異なっている。
比較例バンプ１〜５について、本発明バンプ１〜１７と同様にして、バンプ高さを求めた。なお、本比較例では、パッド電極の直径及びメタルマスクの開口直径が一定であるため、バンプ高さが高いほどアスペスト比は高くなる。
表４に、比較例バンプ１〜５について求めたバンプ高さを示す。




［実施例２］
実施例２として、第一群粉末あるいは第二群粉末の少なくとも一方を合金粉末とした表５に示す本発明芯用ペーストＮ〜Ｒを用いて、実施例１と同様にして、表６に示す有芯構造はんだバンプ１８〜２２（以下、「本発明バンプ１８〜２２」という）を作製した。
なお、このはんだ金属用合金粉末の粒径は、２〜１２μｍであり、平均粒径は、７μｍであり、芯用ペーストに含有される金属粉末、合金粉末については、その粒径は１〜５μｍであり、平均粒径は、２．５μｍである。
表６に、本発明バンプ１８〜２２について求めたバンプ高さを示す。


表３、表４、表６に示す結果から、比較例バンプ１〜５は、自重による扁平化が生じ、その結果、バンプ高さが３０μｍ前後と低いばかりか、他のバンプとの接触による短絡を引き起こしやすいものであるのに対して、本発明による有芯構造はんだバンプ１〜２２は、バンプ高さが４０μｍ以上と高く高アスペクト比を有し、また、バンプ内部に焼結芯が形成されていることによって、焼結芯とはんだ金属との密着性、はんだバンプとパッド電極との密着性がすぐれ、また、導電性を低下させる恐れもないことから、半導体の高密度実装を実現するためのファインピッチ化が可能であることが分かる。

Claims (4)

  1. 半導体基板上に形成された有芯構造はんだバンプであって、該はんだバンプは、はんだバンプの内部に形成され、かつ、半導体基板に垂直な方向に延びる焼結芯と、該焼結芯の周囲に被着されたはんだ金属との有芯構造からなり、前記焼結芯は、はんだペーストのリフロー処理温度近傍またはそれ以下の温度で焼結された焼結体からなることを特徴とする有芯構造はんだバンプ。
  2. 前記焼結芯は、第一群粉末と第二群粉末との粉末焼結体、合金焼結体またはこれらの混合焼結体からなり、前記第一群粉末は、第一Ａ群粉末及び第一Ｂ群粉末の少なくともいずれかを含有し、前記第一Ａ群粉末は、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｔｉ、Ｎｉ、Ｆｅ、Ｃｏの内から選ばれた一種又は二種以上の金属粉末からなり、また、前記第一Ｂ群粉末は、液相温度が４５０℃以上のろう合金粉末及び液相温度が２８０℃以上の高温はんだ合金粉末の内から選ばれた一種又は二種以上の合金粉末からなることを特徴とする請求項１に記載の有芯構造はんだバンプ。
  3. 前記焼結芯は、第一群粉末と第二群粉末との粉末焼結体、合金焼結体またはこれらの混合焼結体からなり、前記第二群粉末は、第二Ａ群粉末及び第二Ｂ群粉末の少なくともいずれかを含有し、前記第二Ａ群粉末は、Ｓｎ，Ｉｎ，Ｂｉ，Ｇａの内から選ばれた一種又は二種以上の金属粉末からなり、また、前記第二Ｂ群粉末は、液相温度が２４０℃以下のはんだ合金の合金粉末からなることを特徴とする請求項１に記載の有芯構造はんだバンプ
  4. 半導体基板上に形成された有芯構造はんだバンプの製造方法であって、半導体基板上に形成されたパッド電極あるいはアンダーバンプメタルの表面に芯用ペーストを印刷塗布し、はんだペーストのリフロー処理温度近傍またはそれ以下の温度で芯用ペーストを焼結して、パッド電極あるいはアンダーバンプメタルの表面のほぼ中央部分に焼結芯を形成し、次いで、パッド電極あるいはアンダーバンプメタルのほぼ中央部に形成された焼結芯全体を覆うようにはんだペーストを印刷塗布し、はんだペーストのリフロー処理温度でリフロー処理することにより、パッド電極表面上あるいはアンダーバンプメタルの表面上に有芯構造はんだバンプを形成することを特徴とする有芯構造はんだバンプの製造方法。


JP2013270852A 2013-12-27 2013-12-27 有芯構造はんだバンプ及びその製造方法 Active JP6226233B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013270852A JP6226233B2 (ja) 2013-12-27 2013-12-27 有芯構造はんだバンプ及びその製造方法
KR1020167004857A KR102122631B1 (ko) 2013-12-27 2014-12-04 유심 구조 땜납 범프 및 그 제조 방법
CN201480053701.XA CN105593980B (zh) 2013-12-27 2014-12-04 有芯结构焊料凸点及其制造方法
PCT/JP2014/082181 WO2015098460A1 (ja) 2013-12-27 2014-12-04 有芯構造はんだバンプ及びその製造方法
TW103144325A TWI648835B (zh) 2013-12-27 2014-12-18 有芯構造焊料凸塊及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270852A JP6226233B2 (ja) 2013-12-27 2013-12-27 有芯構造はんだバンプ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015126158A true JP2015126158A (ja) 2015-07-06
JP6226233B2 JP6226233B2 (ja) 2017-11-08

Family

ID=53478326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013270852A Active JP6226233B2 (ja) 2013-12-27 2013-12-27 有芯構造はんだバンプ及びその製造方法

Country Status (5)

Country Link
JP (1) JP6226233B2 (ja)
KR (1) KR102122631B1 (ja)
CN (1) CN105593980B (ja)
TW (1) TWI648835B (ja)
WO (1) WO2015098460A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018914A (ja) * 2014-07-09 2016-02-01 三菱マテリアル株式会社 半導体装置及びその製造方法
DE112016006717T5 (de) 2016-04-06 2019-01-03 Mitsubishi Electric Corporation Leistungs-halbleitereinheit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646286B2 (en) * 2019-12-18 2023-05-09 Micron Technology, Inc. Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140532A (ja) * 1992-10-28 1994-05-20 Ngk Insulators Ltd バンプ付基板
JP2005294482A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2015126159A (ja) * 2013-12-27 2015-07-06 三菱マテリアル株式会社 はんだバンプの焼結芯を形成するための芯用ペースト

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP4047065B2 (ja) * 2002-05-17 2008-02-13 株式会社タムラ製作所 半導体装置用パット電極部の形成方法
JP3961876B2 (ja) 2002-05-17 2007-08-22 株式会社タムラ製作所 半導体装置用はんだバンプの製造方法
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP4404063B2 (ja) * 2006-03-24 2010-01-27 株式会社村田製作所 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP2006332694A (ja) 2006-07-24 2006-12-07 Megic Corp 半導体表面上に金属バンプを形成する方法
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
JP2013187258A (ja) 2012-03-06 2013-09-19 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140532A (ja) * 1992-10-28 1994-05-20 Ngk Insulators Ltd バンプ付基板
JP2005294482A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2015126159A (ja) * 2013-12-27 2015-07-06 三菱マテリアル株式会社 はんだバンプの焼結芯を形成するための芯用ペースト

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018914A (ja) * 2014-07-09 2016-02-01 三菱マテリアル株式会社 半導体装置及びその製造方法
DE112016006717T5 (de) 2016-04-06 2019-01-03 Mitsubishi Electric Corporation Leistungs-halbleitereinheit
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device

Also Published As

Publication number Publication date
TWI648835B (zh) 2019-01-21
JP6226233B2 (ja) 2017-11-08
TW201541594A (zh) 2015-11-01
CN105593980A (zh) 2016-05-18
WO2015098460A1 (ja) 2015-07-02
KR20160102150A (ko) 2016-08-29
KR102122631B1 (ko) 2020-06-12
CN105593980B (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
JP4753090B2 (ja) はんだペースト、及び電子装置
JP5533665B2 (ja) 電子装置の製造方法、電子部品搭載用基板及びその製造方法
JP6004253B2 (ja) ペースト用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
JP6226233B2 (ja) 有芯構造はんだバンプ及びその製造方法
JP6476823B2 (ja) ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
JP2013237091A (ja) バンプ用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6350967B2 (ja) 半導体装置及びその製造方法
JP2010129664A (ja) 電子装置及びその製造方法
US8252677B2 (en) Method of forming solder bumps on substrates
KR101983510B1 (ko) 핵재료 및 납땜 이음 및 범프 전극의 형성 방법
JP5147349B2 (ja) バンプ形成用ペースト、及びバンプ構造体
JP2006165336A (ja) バンプ形成用ハンダペースト
JP6004254B2 (ja) ペースト用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
JP6379342B2 (ja) 半導体装置及びその製造方法
JP2013237088A (ja) バンプ用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
JP6020433B2 (ja) 電子装置
JP5966449B2 (ja) バンプ用はんだ合金粉末、バンプ用はんだペースト及びはんだバンプ
JPWO2009034628A1 (ja) はんだプリコート基板、実装基板およびはんだプリコート方法
JP6263885B2 (ja) はんだバンプ製造方法
JP2013004929A (ja) はんだバンプ製造方法および下地形成用ペースト
JP2009200285A (ja) バンプ及びバンプ接続構造体
JP2015164223A (ja) はんだバンプ製造方法および下地形成用ペースト
JP2015003323A (ja) ニードル低減はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
JP2015000428A (ja) ニードル低減はんだ合金粉末、ペースト及びこれを用いたはんだバンプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R150 Certificate of patent or registration of utility model

Ref document number: 6226233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150