DE112014000862T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112014000862T5
DE112014000862T5 DE112014000862.1T DE112014000862T DE112014000862T5 DE 112014000862 T5 DE112014000862 T5 DE 112014000862T5 DE 112014000862 T DE112014000862 T DE 112014000862T DE 112014000862 T5 DE112014000862 T5 DE 112014000862T5
Authority
DE
Germany
Prior art keywords
semiconductor device
contact
semiconductor chip
cavity
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014000862.1T
Other languages
English (en)
Other versions
DE112014000862T8 (de
Inventor
Tetsuya Inaba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112014000862T5 publication Critical patent/DE112014000862T5/de
Application granted granted Critical
Publication of DE112014000862T8 publication Critical patent/DE112014000862T8/de
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thermistors And Varistors (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung, die durch eine kleine Anzahl von Prozessen montiert wird und geringe Fertigungskosten, eine hohe Zuverlässigkeit und eine geringe Größe aufweist. Ein Halbleiterchip (2) und eine leitende Platte (1) sind in Hohlräumen (9, 10) eines Keramikgehäuses (11) untergebracht. Daher ist es möglich, die Belegungsfläche einer Leistungshalbleitervorrichtung (100) zu verringern. Außerdem sind Kontakte (6, 7, 8) im Keramikgehäuse (11) vergraben und mit dem Halbleiterchip (2) und der leitenden Platte (1) verbunden. Daher ist es möglich, die Dicke einer Leistungshalbleitervorrichtung (100) zu verringern.

Description

  • GEBIET DER TECHNIK
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • STAND DER TECHNIK
  • 19 ist eine Schnittansicht, die einen Hauptabschnitt einer Leistungshalbleitervorrichtung veranschaulicht. Hier ist eine Halbleitervorrichtung 1000 als Beispiel für eine Leistungshalbleitervorrichtung mit einer Vielzahl von (beispielsweise 20) Halbleiterchips angegeben. Jedoch ist in 19 nur ein Halbleiterchip als repräsentiv veranschaulicht.
  • Die Leistungshalbleitervorrichtung 1000 enthält ein Isoliersubstrat 64, einen Halbleiterchip 66, eine Grundplatte 70 und ein Gehäuse 68.
  • Das Isoliersubstrat 64 wird durch Laminieren einer Isolierplatte 61, einer Schaltkreisplatte 62 und einer Metallplatte 63 gebildet. Der Halbleiterchip 66 ist durch ein Bindungsmaterial 65 wie etwa Lot an der Schaltkreisplatte 62 befestigt. Außerdem ist der Halbleiterchip 66 ein Leistunghalbleiterchip wie etwa ein Chip mit einem Bipolartransistor mit isolierter Gate-Elektrode (insulated gate bipolar transistor, IGBT) oder ein Diodenchip.
  • Ein externer Kontakt 69 des Gehäuses 68 ist durch einen Bonddraht 67 mit dem Halbleiterchip 66 verbunden. Die rückwärtige Oberfläche des Isoliersubstrats 64 ist durch ein Bindungsmaterial 65 mit der Grundplatte 70 verbunden. Das Gehäuse 68 ist mit einem Dichtharz 71 wie etwa einem Gel gefüllt, und ein Öffnungsabschnitt des Gehäuses 68 ist mit einer oberen Abdeckung 72 abgedeckt.
  • In den letzten Jahren wurde eine Technik entwickelt, bei der ein Chip mit integriertem Schaltkreis (IC) in einem Keramikgehäuse mit Hohlraum untergebracht ist, um die Größe einer integrierten Schaltkreisvorrichtung zu verringern. Die integrierte Schaltkreisvorrichtung umfasst ein Keramikgehäuse, das einen darin bereitgestellten Kontakt und einen Hohlraum aufweist, und einen IC-Chip, der im Hohlraum untergebracht ist, und es wird als Hohlraumgehäuse bezeichnet. Da eine geringe Menge Strom zum IC-Chip fließt, liegt die Dicke des im Hohlraumgehäuse vergrabenen Kontakts im Allgemeinen im Bereich von ca. 10 μm bis 20 μm.
  • Die Patentschrift 1 offenbart eine Struktur, bei der ein Leistungshalbleiterchip in einem stufigen Abschnitt einer unebenen Leiterplatte bereitgestellt ist und ein Schaltkreiselement auf einer dem stufigen Abschnitt entgegengesetzten Oberfläche bereitgestellt ist.
  • LISTE DER ANFÜHRUNGEN
  • PATENTSCHRIFT
    • Patentschrift 1: Japanisches Patent Nr. 4954356
  • OFFENBARUNG DER ERFINDUNG
  • DURCH DIE ERFINDUNG ZU LÖSENDES PROBLEM
  • Bei der Leistungshalbleitervorrichtung 1000 bestehen folgende Probleme.
    • (1) Es ist schwierig, den externen Kontakt 69 oberhalb des Halbleiterchips 66 anzuordnen und der externe Kontakt 69 sollte in einem äußeren Umfangsabschnitt des Gehäuses 68 angeordnet sein. Als Ergebnis ist es schwierig, die Größe des Gehäuses zu verringern.
    • (2) Da das Dichtharz 71 im Allgemeinen ein Gel ist, ist es notwendig, das Gehäuse 68 oder die obere Abdeckung 72 separat bereitzustellen, um das äußere Erscheinungsbild aufrechtzuerhalten.
    • (3) Wenn ca. 20 Halbleiterchips 66 montiert sind, werden ca. 10 Bonddrähte 67 mit jedem Halbleiterchip 66 verbunden. Daher wird eine beträchtliche Anzahl von Bonddrähten 67 bereitgestellt, und ein Verdrahtungsprozess benötigt einen hohen Zeitaufwand.
  • Es wurde kein Beispiel gefunden, bei dem nicht der IC-Chip, sondern ein Leistungshalbleiterchip im Hohlraumgehäuse untergebracht ist. Dies mag daran liegen, dass der Kontakt eine Dicke von 100 μm oder mehr hinsichtlich der Strombelastbarkeit des Leistungshalbleiterchips benötigt und es schwierig ist, das Hohlraumgehäuse mit dem darin vergrabenen dicken Kontakt zu fertigen.
  • Die Patentschrift 1 offenbart keine Struktur, bei der das Gehäuse der Leistungshalbleitervorrichtung nur durch die Leiterplatte gebildet wird. Außerdem offenbart die Patentschrift 1 keine Struktur, bei der der Kontakt, der der rückseitigen Elektrode des Leistungshalbleiterchips entspricht, zur oberen Gehäuseoberfläche führt.
  • Die Erfindung wurde gemacht, um die oben genannten Probleme zu lösen, und eine Aufgabe der Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die in einer kleinen Anzahl von Prozessen montiert wird und geringe Fertigungskosten, eine hohe Zuverlässigkeit und eine geringe Größe aufweist.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Gemäß einem Aspekt der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die beinhaltet: einen Halbleiterchip, der eine vorderseitige Elektrode und eine rückseitige Elektrode enthält; eine leitende Platte mit einer Hauptoberfläche, die mit der rückseitigen Elektrode des Halbleiterchips verbunden ist; eine Isolierplatte, die an einer Oberfläche der leitenden Platte befestigt ist, die der Hauptoberfläche entgegengesetzt ist; und ein Keramikgehäuse, das einen ersten Kontakt und einen zweiten Kontakt, die darin vergraben sind, einen Hohlraum, in dem der Halbleiterchip, die leitende Platte und die Isolierplatte untergebracht sind, und eine Elektrodenoberfläche, die einem Öffnungsabschnitt des Hohlraums gegenüberliegt, enthält. Der erste Kontakt hat ein Ende, das mit der vorderseitigen Elektrode des Halbleiterchips verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt. Der zweite Kontakt hat ein Ende, das mit der Hauptoberfläche der leitenden Platte verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt. Das Keramikgehäuse und die Isolierplatte bilden ein Gehäuse.
  • Gemäß einem weiteren Aspekt der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die beinhaltet: einen Halbleiterchip, der eine vorderseitige Elektrode und eine rückseitige Elektrode enthält; ein Verdrahtungssubstrat, das eine leitende Verdrahtungsplatte enthält, die darin vergraben ist, wobei eine freiliegende Oberfläche der Verdrahtungsplatte mit der rückseitigen Elektrode des Halbleiterchips verbunden ist; und ein Keramikgehäuse, das einen ersten Kontakt und einen zweiten Kontakt, die darin vergraben sind, einen Hohlraum, in dem der Halbleiterchip untergebracht ist, und eine Elektrodenoberfläche, die einem Öffnungsabschnitt des Hohlraums gegenüberliegt, enthält. Der erste Kontakt hat ein Ende, das mit der vorderseitigen Elektrode des Halbleiterchips verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt. Der zweite Kontakt hat ein Ende, das mit der freiliegenden Fläche der Verdrahtungsplatte verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt. Das Keramikgehäuse und das Verdrahtungssubstrat bilden ein Gehäuse.
  • Gemäß noch einem weiteren Aspekt der Erfindung wird eine Halbleitervorrichtung bereitgestellt, die beinhaltet: einen Halbleiterchip, der eine vorderseitige Elektrode und eine rückseitige Elektrode enthält; ein Verdrahtungssubstrat, das eine leitende Verdrahtungsplatte enthält, die darin vergraben ist, wobei eine freiliegende Oberfläche der Verdrahtungsplatte mit der rückseitigen Elektrode des Halbleiterchips verbunden ist; und ein Keramikgehäuse, das einen ersten Kontakt und einen zweiten Kontakt, die darin vergraben sind, einen Hohlraum, in dem der Halbleiterchip untergebracht ist, und eine Elektrodenoberfläche, die einem Öffnungsabschnitt des Hohlraums gegenüberliegt, enthält. Der erste Kontakt hat ein Ende, das mit der vorderseitigen Elektrode des Halbleiterchips verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt. Der zweite Kontakt hat ein Ende, das mit der freiliegenden Fläche der Verdrahtungsplatte verbunden ist, und ein anderes Ende, das von einer zur Elektrodenoberfläche rechtwinkligen Oberfläche vorsteht. Das Keramikgehäuse und das Verdrahtungssubstrat bilden ein Gehäuse.
  • WIRKUNG DER ERFINDUNG
  • Die Erfindung stellt eine Halbleitervorrichtung bereit, die in einer geringen Anzahl von Prozessen montiert wird und geringe Fertigungskosten, eine hohe Zuverlässigkeit und eine geringe Größe aufweist.
  • Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung werden ersichtlich aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen, die die bevorzugten Ausführungsformen der Erfindung veranschaulichen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schaubild, das die Struktur einer Leistungshalbleitervorrichtung gemäß einem ersten Beispiel veranschaulicht;
  • 2 ist ein Schaubild, das ein Verfahren zum Fertigen eines Keramikgehäuses mit einem Hohlraum und einem Kontakt gemäß dem ersten Beispiel veranschaulicht;
  • 3 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer ersten Modifikation veranschaulicht;
  • 4 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer zweiten Modifikation veranschaulicht;
  • 5 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer dritten Modifikation veranschaulicht;
  • 6 ist ein Schaubild (Teil 1), das einen Prozess des Fertigens einer Leistungshalbleitervorrichtung gemäß einem zweiten Beispiel veranschaulicht;
  • 7 ist ein Schaubild (Teil 2), das den Prozess des Fertigens der Leistungshalbleitervorrichtung gemäß dem zweiten Beispiel veranschaulicht;
  • 8 ist ein Schaubild (Teil 3), das den Prozess des Fertigens der Leistungshalbleitervorrichtung gemäß dem zweiten Beispiel veranschaulicht;
  • 9 ist ein Schaubild (Teil 4), das den Prozess des Fertigens der Leistungshalbleitervorrichtung gemäß dem zweiten Beispiel veranschaulicht;
  • 10 ist ein Schaubild, das einen Einlass veranschaulicht, durch den ein Dichtmaterial in die Leistungshalbleitervorrichtung gemäß dem zweiten Beispiel eingespritzt wird;
  • 11 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem dritten Beispiel veranschaulicht;
  • 12 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem vierten Beispiel veranschaulicht;
  • 13 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem fünften Beispiel veranschaulicht;
  • 14 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem sechsten Beispiel veranschaulicht;
  • 15 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer vierten Modifikation veranschaulicht;
  • 16 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer fünften Modifikation veranschaulicht;
  • 17 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem siebten Beispiel veranschaulicht;
  • 18 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem achten Beispiel veranschaulicht;
  • 19 ist eine Schnittansicht, die einen Hauptabschnitt einer Leistungshalbleitervorrichtung veranschaulicht.
  • VERFAHREN ZUM AUSFÜHREN DER ERFINDUNG
  • Nachstehend werden Ausführungsformen anhand der folgenden Beispiele beschrieben.
  • Der Ausdruck „elektrisch und mechanisch verbunden”, der in der folgenden Beschreibung verwendet wird, ist nicht auf einen Fall beschränkt, bei dem Objekte durch direktes Binden miteinander verbunden sind, und schließt einen Fall ein, bei dem Objekte durch ein leitendes Bindungsmaterial wie etwa Lot oder ein gesintertes metallisches Material verbunden sind.
  • <Erstes Beispiel>
  • 1 ist ein Schaubild, das die Struktur einer Leistungshalbleitervorrichtung gemäß einem ersten Beispiel veranschaulicht. 1(a) ist eine Draufsicht und 1(b) ist eine Schnittansicht entlang der Linie X-X von 1(a). Außerdem ist 1(a) eine perspektivische Draufsicht, betrachtet aus der Richtung eines Pfeils A in 1(b).
  • Eine Leistungshalbleitervorrichtung 100 beinhaltet einen Halbleiterchip 2, eine leitende Platte 1, eine Isolierplatte 4 und ein Keramikgehäuse 11. Das Keramikgehäuse 11 und die Isolierplatte 4 bilden ein Gehäuse. Außerdem enthält die Halbleitervorrichtung 100 ein Dichtmaterial 15.
  • Der Halbleiterchip 2 ist ein vertikales Schaltelement wie etwa ein IGBT oder ein Leistungs-MOSFET (metal-oxide-semiconductor field effect transistor, Metall-Oxid-Halbleiter-Feldeffektransistor) und enthält eine vorderseitige Elektrode 2a und eine rückseitige Elektrode 2b. Die rückseitige Elektrode 2b des Halbleiterchips 2 ist durch ein Bindungsmaterial 3 wie etwa Lot elektrisch und mechanisch mit einer Hauptoberfläche 1a der leitenden Platte 1 verbunden. Die Isolierplatte 4 ist mit der Oberfläche 1b der leitenden Platte 1, die der Hauptoberfläche 1a entgegengesetzt ist, befestigt.
  • Das Keramikgehäuse 11 enthält eine Keramik 20. Ein zweiter Kontakt 6 und erste Kontakte 7 und 8 sind im Keramikgehäuse 11 vergraben. Zusätzlich enthält das Keramikgehäuse 11 einen ersten Hohlraum 9 und einen zweiten Hohlraum 10, die eine konkave Form aufweisen. Ein Öffnungsabschnitt 10a des zweiten Hohlraums 10 ist kleiner als ein Öffnungsabschnitt 9a des ersten Hohlraums 9. Das Keramikgehäuse 11 weist eine Elektrodenoberfläche 11a auf, die den Öffnungsabschnitten 9a und 10a des ersten und des zweiten Hohlraums 9 und 10 gegenüberliegt.
  • Die leitende Platte 1 und die Isolierplatte 4 sind im ersten Hohlraum 9 untergebracht und der Halbleiterchip 2 ist im zweiten Hohlraum 10 untergebracht. Das Dichtmaterial 15 ist in einem Spalt 14 zwischen den Hohlräumen bereitgestellt.
  • Der Spalt 14 hat eine ausreichende Breite, um das unterzubringende Ziel genau zu positionieren und das Dichtmaterial 15 unterzubringen. Wenn die Breite des Spalts 14 weniger als 50 μm beträgt, ist es schwierig, das Dichtmaterial 15 in den Spalt einsickern zu lassen. Daher kann die Breite des Spalts 14 gleich oder größer als 50 μm sein. Die Breite des Spalts 14 liegt vorzugsweise im Bereich von ca. 0,1 mm bis 0,2 mm.
  • Die vorderseitige Elektrode 2a des im zweiten Hohlraum 10 untergebrachten Halbleiterchips 2 ist durch ein leitendes Bindungsmaterial 12 elektrisch und mechanisch mit einem Ende (Endoberflächen 7a und 8a) jedes des ersten und des zweiten Kontakts 7 und 8 verbunden, die im Keramikgehäuse 11 vergraben sind. Wenn es sich beispielsweise beim Halbleiterchip 2 um einen IGBT handelt, ist der erste Kontakt 7 mit einer Emitterelektrode verbunden und der erste Kontakt 8 ist mit einer Gateelektrode verbunden. Außerdem liegen die anderen Enden (Endoberflächen 7b und 8b) der ersten Kontakte 7 und 8 von der Elektrodenoberfläche 11a des Keramikgehäuses 11 frei.
  • Die Hauptoberfläche 1a der im ersten Hohlraum 9 untergebrachten leitenden Platte 1 ist durch ein leitendes Bindungsmaterial 12 elektrisch und mechanisch mit einem Ende (Endoberfläche 6a) des zweiten Kontakts 6 verbunden, der im Keramikgehäuse 11 vergraben ist. Das heißt, der zweite Kontakt 6 ist elektrisch mit der rückseitigen Elektrode des Halbleiterchips 2 (einer Kollektorelektrode im Falle eines IGBT) verbunden. Außerdem liegt das andere Ende (Endoberfläche 6b) des zweiten Kontakts 6 von der Elektrodenoberfläche 11a des Keramikgehäuses 11 frei.
  • Die ersten Kontakte 7 und 8 und der zweite Kontakt 6, die im Keramikgehäuse 11 vergraben sind, können in vertikaler Richtung oder horizontaler Richtung angeordnet sein. In 1 ist eine Schicht des ersten Kontakts 8 in horizontaler Richtung angeordnet. Jedoch können mehrere Schichten des ersten Kontakts 8 angeordnet sein. Ein Abschnitt des ersten Kontakts 8, der horizontal angeordnet ist, weist eine Dicke von ca. mehreren Hundert Mikrometern und eine Breite von ca. mehreren Mikrometern auf.
  • Die ersten Kontakte 7 und 8 werden durch das Bindungsmaterial 12 am Halbleiterchip 2 befestigt und der zweite Kontakt 6 wird durch das Bindungsmaterial 12 an der leitenden Platte 1 befestigt. Dann wird das Dichtmaterial 15 durch einen im Keramikgehäuse 11 bereitgestellten Einlass 17 in den Spalt 14 eingespritzt. Das eingespritzte Dichtmaterial 15 wird in den gesamten Spalt 14 durch ein Kapillarphänomen eindringen gelassen und bedeckt den Halbleiterchip 2 oder die leitende Platte 1.
  • Das Dichtmaterial 15 hat eine Funktion des Dichtens, elektrisch Isolierens und Schützens des Halbleiterchips 2 oder der leitenden Platte 1. Zusätzlich hat das Dichtmaterial 15 eine Funktion, zu verhindern, dass Feuchtigkeit in die Bindungsmaterialien 3 und 12 eindringen gelassen wird, und die Verschlechterung der Bindungsmaterialien 3 und 12 zu verhindern. Das Dichtmaterial 15 hat auch eine Funktion des Befestigens des Keramikgehäuses 11, des Halbleiterchips 2 und der leitenden Platte 1. Daher wird ein Material, das eine hohe elektrische Isolierung oder Haftung und eine hohe Viskosität vor dem Aushärten aufweist und durch das Kapillarphänomen wahrscheinlich in den Spalt 14 eindringt, als Dichtmaterial 15 ausgewählt. Beispielsweise ist ein Epoxidharz als Dichtharz 15 vorzuziehen.
  • An der Innenwand des ersten Hohlraums 9 oder des zweiten Hohlraums 10 können Vorstände (nicht veranschaulicht) mit einer Größe von ca. 0,1 mm bis 0,2 mm bereitgestellt werden, um den Spalt 14 so zu sichern, dass der Halbleiterchip 2 oder die leitende Platte 1 zuverlässig mit dem Dichtmaterial 15 abgedeckt werden kann.
  • Die leitende Platte 1 hat eine Funktion, einen Strom von der rückseitigen Elektrode 2b des Halbleiterchips 2 zum zweiten Kontakt 6 fließen zu lassen, eine Funktion, vom Halbleiterchip 2 erzeugte Wärme durch die Isolierplatte 4 nach außen abzuleiten (beispielsweise eine Wärmeableitungsbasis (nicht veranschaulicht), und eine Funktion, den Halbleiterchip 2 zu tragen. Die leitende Platte 1 ist beispielsweise aus Kupfer oder Aluminium hergestellt. Wenn es sich bei der leitenden Platte 1 um eine Kupferplatte handelt, kann eine Vernickelung durchgeführt werden, um eine Oxidierung zu vermeiden.
  • Die Isolierplatte 4 kann aus einem Material mit einer hohen elektrischen Isolierung und Wärmeleitfähigkeit hergestellt sein. Beispielsweise ist eine Keramikplatte, die aus Aluminiumoxid, Siliziumnitrid oder Aluminiumnitrid hergestellt ist und eine Dicke von ca. 0,2 mm aufweist, als Isolierplatte 4 geeignet. Zusätzlich kann ein Isolierharz wie etwa Polyimid verwendet werden.
  • Eine Unterseite 11b des Keramikgehäuses 11 ist im Wesentlichen bündig mit einer hinteren Oberfläche 4b der Isolierplatte 4. In diesem Fall ist es möglich, eine hohe Haftung zwischen der rückseitigen Oberfläche 4b der Isolierplatte 4 und einer an der rückseiten Oberfläche 4b bereitgestellten Grundplatte 4b zu gewährleisten.
  • Bei der Leistungshalbleitervorrichtung 100 gemäß diesem Beispiel sind die ersten Kontakte 7 und 8 und der zweite Kontakt 6 im Keramikgehäuse 11 bereitgestellt, in dem der Halbleiterchip 2 untergebracht ist. Daher kann ein Kontakt zur Verbindung nach außen direkt über dem Halbleiterchip 2 angeordnet sein. Da außerdem der Halbleiterchip 2 und die leitende Platte 1 im ersten Hohlraum 9 und im zweiten Hohlraum 10 des Keramikgehäuses 11 untergebracht sind, ist es möglich, die Belegungsfläche der Leistungshalbleitervorrichtung 100 zu verringern. Ferner sind die ersten Kontakte 7 und 8 und der zweite Kontakt 6 im Keramikgehäuse 11 vergraben und elektrisch und mechanisch direkt mit dem Halbleiterchip 2 oder der leitenden Platte 1 verbunden. Daher ist es möglich, die Dicke der Leistungshalbleitervorrichtung 100 auf mehrere Millimeter zu verringern. Als Ergebnis ist es möglich, die Größe der Leistungshalbleitervorrichtung 100 zu verringern.
  • Bei der Leistungshalbleitervorrichtung 1000 (19) ist der Kontakt zur Verbindung nach außen im äußeren Umfang des Gehäuses 68 angeordnet. Dagegen sind bei der Leistungshalbleitervorrichtung 100 die Enden (Endoberflächen 7b, 8b und 6b) der ersten Kontakte 7 und 8 und des zweiten Kontakts 6 an beliebigen Positionen der Elektrodenoberfläche 11a des Keramikgehäuses 11 bereitgestellt. Daher ist die Größe der Leistungshalbleitervorrichtung 100 verringert und es ist möglich, eine Verdrahtungslänge deutlich zu verringern. Außerdem ist es möglich, die Querschnittsfläche eines Drahts im Vergleich zum Bonddraht 67 zu vergrößern (19). Als Ergebnis wird die Induktivität des Drahts verringert und es ist möglich, die vom Draht erzeugte Joulesche Wärme deutlich zu verringern.
  • Als Nächstes wird ein Verfahren zum Fertigen des Keramikgehäuses 11 unter Bezugnahme auf 2 beschrieben.
  • 2 ist ein Schaubild, das das Verfahren zum Fertigen des Keramikgehäues mit den Hohlräumen und den Kontakten gemäß dem ersten Beispiel veranschaulicht.
  • Beispielsweise wird das Keramikgehäuse 11 durch Laminieren von Niedertemperatur-Einbrandkeramikscheiben (nachstehend einfach als Scheiben bezeichnet) gewonnen, indem ein vorbestimmter Öffnungsabschnitt mit Leitplaste gefüllt und ein Sintern durchgeführt wird. Niedertemperatur-Einbrandkeramik bedeutet Keramik, die durch gleichzeitiges Sintern von Glas und Aluminiumoxid bei niedriger Temperatur von 1000°C oder weniger gewonnen wird.
  • Zuerst werden der erste bis fünfte Öffnungsabschnitt 25 bis 29 mit verschiedenen Öffnungsflächen in einer Vielzahl von (beispielsweise vier) Scheiben 21 bis 24 (2(a)) gebildet. Der in der Scheibe 21 und der Scheibe 22 gebildete erste Öffnungsabschnitt 25 wird zum ersten Hohlraum 9 und der in der Scheibe 23 gebildete zweite Öffnungsabschnitt 26 wird zum zweiten Hohlraum 10. Der dritte bis fünfte Öffnungsabschnitt 27 bis 29 wird mit Leitpaste 30 gefüllt und wird zu den ersten Kontakten 7 und 8 bzw. zum zweiten Kontakt 6. Die Öffnungsabschnitte 25 bis 29 können beispielsweise durch Stanzen gebildet werden.
  • Dann werden der dritte bis fünfte Abschnitt 27 bis 29 mit der Leitpaste 30 wie etwa Kupferpaste oder Silberpaste gefüllt (2(b)). In diesem Fall kann beispielsweise ein Druckprozess verwendet werden. Dann werden die Scheiben 21 bis 24 laminiert (2(c)).
  • Dann werden die laminierten Scheiben 21 bis 24 gesintert (2(d)). Dann werden die Scheiben miteinander verbunden. Gleichzeitig werden die Leitpaste 30 gesintert und die ersten Kontakte 7 und 8 und der zweite Kontakt 6 gebildet. Dann werden die ersten Kontakte 7 und 8 und der zweite Kontakt 6 vergraben. Auf diese Weise wird das Keramikgehäuse 11 mit dem ersten und dem zweiten Hohlraum 9 und 10 vervollständigt.
  • Die Größe oder Dicke des Keramikgehäuses 11 kann beliebig festgelegt werden. Außerdem können die Dicke der Scheiben und die Anzahl der zu laminierenden Scheiben geändert werden, um die ersten Kontakte 7 und 8 und den zweiten Kontakt 6 in verschiedenen Formen zu bilden. Die Dicke des ersten Kontakts 8, der sich in horizontaler Richtung im Keramikgehäuse 11 erstreckt, kann in horizontaler Richtung im Bereich von beispielsweise ca. 0,2 mm bis 1 mm hinsichtlich der Strombelastbarkeit liegen.
  • Als Nächstes werden Modifikationen der Leistungshalbleitervorrichtung 100 gemäß dem ersten Beispiel beschrieben.
  • (Erste Modifikation)
  • 3 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer ersten Modifikation veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 101 unterscheidet sich von der Leistungshalbleitervorrichtung 100 darin, dass ein erster Hohlraum 9 flach ist und eine rückseitige Oberfläche 4b einer Isolierplatte 4 von einem Keramikgehäuse 11 etwas vorsteht. Der leichte Vorstand (beispielsweise ca. 0,1 mm) ermöglicht es, die Haftung zwischen der rückseitigen Oberfläche 4b der Isolierplatte 4 und einer Grundplatte, die an der rückseitigen Oberfläche bereitgestellt ist, zu erhöhen und den Kontaktwärmewiderstand zu verringern. Daher ist es möglich, die Wärmeableitungseigenschaften eines Halbleiterchips 2 zu verbessern.
  • (Zweite Modifikation)
  • 4 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer zweiten Modifikation veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 102 unterscheidet sich von der Leistungshalbleitervorrichtung 100 darin, dass kein zweiter Hohlraum 10 gebildet ist und ein erster Hohlraum 9 tief und als ein einstufiger Hohlraum gebildet ist. Der einstufige Hohlraum ermöglicht es, die Anzahl der Scheiben zu verringern, die zum Bilden des Hohlraums verwendet werden, und somit die Fertigungskosten zu verringern.
  • Ein Halbleiterchip 2, eine leitende Platte 1 und eine Isolierplatte 4 sind im ersten Hohlraum 9 untergebracht, der ein einstufiger Hohlraum ist. Daher kann ein großer Spalt P, der der Dicke des Halbleiterchips 2 entspricht, zwischen einer Hauptoberfläche 1a der leitenden Platte 1 und einer Endoberfläche 6a eines zweiten Kontakts 6 gebildet werden. Ein dickes Bindungsmaterial 12a kann im Spalt bereitgestellt werden, oder ein Leitungsblock kann beispielsweise separat im Spalt bereitgestellt sein.
  • (Dritte Modifikation)
  • 5 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer dritten Modifikation veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 103 unterscheidet sich von der Leistungshalbleitervorrichtung 100 darin, dass einer Isolierplatte 4 in einem ersten Hohlraum 9 eine Metallplatte 5 wie etwa eine Kupferplatte hinzugefügt wird. Das heißt, eine leitende Platte 1, die Isolierplatte 4 und die Metallplatte 5 können durch ein direkt mit Kupfer gebundenes (direct copper bonding DCB) Substrat 18 ersetzt werden. Das Hinzufügen der Metallplatte 5 ermöglicht es, die Metallplatte 5 und eine Grundplatte, die auf der unteren Oberfläche der Metallplatte 5 bereitgestellt ist, mit Lot zu binden. Daher ist es möglich, den Wärmewiderstand weiter zu verringern.
  • <Zweites Beispiel>
  • 6 bis 9 sind Schaubilder, die einen Prozess des Fertigens einer Leistungshalbleitervorrichtung gemäß einem zweiten Beispiel veranschaulichen.
  • Zuerst werden eine Hauptoberfläche 1a einer leitenden Platte 1 und eine rückseitige Elektrode 2b eines Halbleiterchips 2 durch ein leitendes Bindungsmaterial 3 aneinander gebunden. Außerdem wird eine Isolierplatte 4 an die Oberfläche 1b der leitenden Platte 1, die der Hauptoberfläche 1a entgegengesetzt ist, gebunden (6(a)). Ein Keramikgehäuse 11 wird durch das in 2 dargestellte Fertigungsverfahren (6(b) vorbereitet.
  • Dann wird das Keramikgehäuse 11 mit einem nach unten weisenden Öffnungsabschnitt 9a eines ersten Hohlraums 9 auf einen Trägertisch 40 positioniert. Dann wird ein Bindungsmaterial 12 wie etwa eine Lotplatte auf die Endoberflächen 7a und 8a der ersten Kontakte 7 und 8 und die Endoberfläche 6a eines zweiten Kontakts 6 positioniert, die von dem ersten und dem zweiten Hohlraum 9 und 10 freiliegen (7).
  • Dann wird eine in 6(a) veranschaulichte Einheit, die den Halbleiterchip 2, die leitende Platte 1 und die Isolierplatte 4 beinhaltet, mit der Oberseite nach unten gedreht und dann im ersten und zweiten Hohlraum 9 und 10 des Keramikgehäuses 11 befestigt (8). Dabei liegt der Spalt 14 im Bereich von ca. 0,1 mm bis 0,2 mm. Außerdem kommt dabei die Endoberfläche 6a des zweiten Kontakts 6 durch das Bindungsmaterial 12 in Kontakt mit der Hauptoberfläche 1a der leitenden Platte 1. Die Endoberflächen 7a und 8a der ersten Kontakte 7 und 8 kommen durch das Bindungsmaterial 12 in Kontakt mit einer vorderseitigen Elektrode (nicht veranschaulicht) des Halbleiterchips 2. Dann werden alle oben genannten Komponenten in einen Wiederaufschmelzofen 13 gelegt und ein Wiederaufschmelzprozess wird in entschaumter Atmosphäre durchgeführt, um die Kontaktabschnitte mit dem Bindungsmaterial 12 zu binden.
  • Dann wird ein Spender 16 verwendet, um durch einen Einlass 17 ein Dichtmaterial 15 in den Spalt 14 zwischen der Einheit und dem Keramikgehäuse 11 zu gießen (9). Schließlich wird beispielsweise eine Wärmebehandlung durchgeführt, um das in den Spalt 14 eingefüllte Dichtmaterial 15 auszuhärten. Auf diese Weise wird die in 1 veranschaulichte Leistungshalbleitervorrichtung 100 vervollständigt.
  • 10 ist ein Schaubild, das den Einlass veranschaulicht, durch den das Dichtmaterial der Leistungshalbleitervorrichtung gemäß dem zweiten Beispiel eingespritzt wird. 10 ist eine Draufsicht, von der Unterseite 11b des Keramikgehäuses 11 aus betrachtet.
  • Da eine große Menge Joulesche Wärme erzeugt wird, wird bei der Leistungshalbleitervorrichtung 1000 (19) eine Vielzahl von Bonddrähten 67 an der vorderseitigen Elektrode des Halbleiterchips 66 bereitgestellt. Dagegen ist es bei der Leistungshalbleitervorrichtung 100 gemäß diesem Beispiel möglich, die Querschnittsfläche der ersten Kontakte 7 und 8 und des zweiten Kontakts 6 zu erhöhen. Daher kann ein Kontakt an der vorderseitigen Elektrode 2a des Halbleiterchips 2 bereitgestellt werden. Auf diese Weise ist es möglich, einen Montageprozess zu vereinfachen. Daher ist es beispielsweise möglich, eine Montagezeit zu verkürzen, den Ertrag zu verbessern und die Anzahl der Qualitätsmanager zu verringern. Als Ergebnis ist es möglich, die Fertigungskosten der Leistungshalbleitervorrichtung 100 zu verringern.
  • <Drittes Beispiel>
  • 11 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem dritten Beispiel veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 200 unterscheidet sich von der Leistungshalbleitervorrichtung 100 darin, dass zwei Halbleiterchips 2 an einer leitenden Platte befestigt sind.
  • Bei den beiden Halbleiterchips 2 handelt es sich beispielsweise um einen IGBT-Chip und eine Freilaufdiode (free wheeling diode, FWD). Eine Kollektorelektrode des IGBT-Chips und eine Kathodenelektrde des FWD-Chips sind elektrisch und mechanisch mit einer leitenden Platte 1 verbunden. Eine Emitterelektrode des IGBT-Chips und eine Anodenelektrode der FWD sind elektrisch und mechanisch mit einem Ende jeder der beiden ersten Kontakte 7 verbunden, die in einem Keramikgehäuse 11 vergraben sind. Die anderen Enden der beiden ersten Kontakte 7 sind elektrisch miteinander verbunden, um einen antiparallelen Schaltkreis aus dem IGBT und der FWD zu bilden.
  • <Viertes Beispiel>
  • 12 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem vierten Beispiel veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 300 beinhaltet ein Keramikgehäuse 11 mit zwei Sätzen eines ersten und eines zweiten Hohlraums 9 und 10 und die oben genannten Einheiten, die im ersten und im zweiten Hohlraum 9 und 10 untergebracht sind. Bei diesem Beispiel sind zwei Sätze des ersten und des zweiten Hohlraums 9 und 10 in 12 veranschaulicht. Jedoch ist die Erfindung nicht darauf beschränkt. Außerdem veranschaulicht 12 einen Fall, in dem ein Halbleiterchip 2 an einer leitenden Platte 1 befestigt ist und zwei Halbleiterchips 2 an der anderen leitenden Platte 1 befestigt sind.
  • Wie in diesem Beispiel sind mehrere Sätze des ersten und des zweiten Hohlraums 9 und 10 in einem Keramikgehäuse 11 bereitgestellt und mehrere Sätze von Einheiten montiert. Daher ist es möglich, die Leistungshalbleitervorrichtung 300, die eine geringe Größe und eine komplizierte Schaltkreisstruktur aufweist, zu geringen Kosten zu fertigen.
  • <Fünftes Beispiel>
  • 13 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem fünften Beispiel veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 400 wird gewonnen, indem die Keramikgehäuse 11 von zwei Leistungshalbleitervorrichtungen 100 mit einem Ansatzstück 19 verbunden werden. Bei der Leistungshalbleitervorrichtung 400 sind die beiden Leistungshalbleitervorrichtungen 100 miteinander integriert. Ein Hauptkörper des Ansatzstücks 19 ist ein Isolator. Leiter 19a, die elektrisch mit den ersten Kontakten 7 und 8 und den zweiten Kontakten 6 verbunden sind, werden im Ansatzstück 19 bereitgestellt. Bei diesem Beispiel sind zwei Leistungshalbleitervorrichtungen 100 miteinander integriert. Jedoch ist die Anzahl der miteinander zu integrierenden Leistungshalbleitervorrichtungen 100 beliebig. Gemäß dieser Struktur ist es möglich, die Leistungshalbleitervorrichtungen 400 mit verschiedenen Nennwerten bereitzustellen, ohne die Anzahl der Systeme zu erhöhen.
  • <Sechstes Beispiel>
  • 14 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem sechsten Beispiel veranschaulicht. Bei dem sechsten Beispiel werden dieselben Glieder wie diejenigen der in 1 veranschaulichten Leistungshalbleitervorrichtung 100 durch dieselben Bezugszahlen bezeichnet und die Beschreibung davon wird nicht wiederholt.
  • Eine Leistungshalbleitervorrichtung 500 beinhaltet einen Halbleiterchip 2, ein Verdrahtungssubstrat 32 und ein Keramikgehäuse 31. Das Keramikgehäuse 31 und das Verdrahtungssubstrat 32 bilden ein Gehäuse. Zusätzlich enthält die Leistungshalbleitervorrichtung 500 ein Dichtmaterial 15.
  • Das Verdrahtungssubstrat 32 weist eine leitende Verdrahtungsplatte 33 auf, die darin vergraben ist. Eine rückseitige Elektrode 2b des Halbleiterchips 2 ist elektrisch und mechanisch mit einer freiliegenden Oberfläche 33a der Verdrahtungsplatte 33 verbunden.
  • Das Keramikgehäuse 31 enthält eine Keramik 20. Die ersten Kontakte 7 und 8 und ein zweiter Kontakt 6 sind im Keramikgehäuse 31 vergraben. Zusätzlich enthält das Keramikgehäuse 31 einen zweiten Hohlraum 10 mit einer konkaven Form. Das Keramikgehäuse 31 weist ferner eine Elektrodenoberfläche 31a auf, die einem Öffnungsabschnitt des zweiten Hohlraums 10 gegenüberliegt.
  • Der Halbleiterchip 2 ist im zweiten Hohlraum 10 untergebracht. In einem Spalt 14 zwischen dem Halbleiterchip 2 und dem zweiten Hohlraum 10 ist ein Dichtmaterial 15 bereitgestellt.
  • Die vorderseitige Elektrode 2a des im zweiten Hohlraum 10 untergebrachten Halbleiterchips 2 ist elektrisch und mechanisch mit einem Ende (Endoberflächen 7a und 8a) jedes des ersten und zweiten Kontakts 7 und 8 verbunden, die im Keramikgehäuse 31 vergraben sind. Außerdem liegen die anderen Enden der ersten Kontakte 7 und 8 von der Elektrodenoberfläche 31a des Keramikgehäuses 31 frei.
  • Die freiliegende Oberfläche 33a der Verdrahtungsplatte 33 ist elektrisch und mechanisch mit einem Ende (Endoberfläche 6a) des zweiten Kontakts 6 verbunden, der im Keramikgehäuse 31 vergraben ist. Das heißt, der zweite Kontakt 6 und die rückseitige Elektrode des Halbleiterchips 2 sind elektrisch miteinander verbunden. Das andere Ende des zweiten Kontakts 6 liegt von der Elektrodenoberfläche 31a des Keramikgehäuses 31 frei.
  • Das Dichtmaterial 15 wird durch einen im Keramikgehäuse 31 bereitgestellten Einlass 17 eingespritzt und füllt den Spalt 14 auf. Das Dichtmaterial 15 dient auch dazu, das Keramikgehäuse 31 am Verdrahtungssubstrat 32 zu befestigen. Außerdem kann ein vom Dichtmaterial 15 verschiedener Kleber dazu verwendet werden, das Keramikgehäuse 31 am Verdrahtungssubstrat 32 zu befestigen. Der Einlass 17 für das Dichtmaterial 15 kann im Verdrahtungssubstrat 32 bereitgestellt werden.
  • Wenn wie in diesem Beispiel das Verdrahtungssubstrat 32 dazu dient, die rückseitige Elektrode 2b des Halbleiterchips 2 zu verdrahten, ist es möglich, auf eine hohe Spannung zu reagieren.
  • Als Nächstes werden Modifikationen der Leistungshalbleitervorrichtung 500 beschrieben.
  • (Vierte Modifikation)
  • 15 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer vierten Modifikation veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 501 unterscheidet sich von der Leistungshalbleitervorrichtung 500 darin, dass leitende Blindschichten 34 in einem Keramikgehäuse 31 und einem Verdrahtungssubstrat 32 bereitgestellt sind und durch ein Bindungsmaterial 12 wie etwa Lot miteinander verbunden werden.
  • Bei dieser Modifikation kann ein Prozess des Bereitstellens der leitenden Blindschicht 34 gleichzeitig mit einem Prozess des Bereitstellens der ersten Kontakte 7 und 8 und des zweiten Kontakts 6 oder einem Prozess des Bereitstellens der Verdrahtungsplatte 33 erfolgen. Außerdem kann das Bindungsmaterial 12 gemeinsam durch den oben genannten Wiederaufschmelzprozess gebildet werden. Daher ist kein zusätzlicher Prozess erforderlich. Außerdem ist es möglich, die Bindungsfestigkeit zwischen dem Keramikgehäuse 31 und dem Verdrahtungssubstrat 32 zu verbessern. Als Ergebnis ist es möglich, die Zuverlässigkeit zu verbessern.
  • (Fünfte Modifikation)
  • 16 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einer fünften Modifikation veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 502 unterscheidet sich von der Leistungshalbleitervorrichtung 500 darin, dass ein konkaver Abschnitt 35 in einem Keramikgehäuse 31 bereitgestellt ist, ein dem konkaven Abschnitt 35 entsprechender konvexer Abschnitt 36 in einem Verdrahtungssubstrat 32 bereitgestellt ist und der konkave Abschnitt und der konvexe Abschnitt ineinander gepasst werden, um das Keramikgehäuse 31 am Verdrahtungssubstrat 32 zu befestigen. Beispielsweise sind der konkave Abschnitt 35 und der konvexe Abschnitt 36 ringförmig bereitgestellt, so dass sie einen Halbleiterchip 2 umgeben. Daher ist es möglich, die Länge einer Grenzfläche 37 zwischen dem Keramikgehäuse 31 und dem Verdrahtungssubstrat 32 zu verbessern. Als Ergebnis ist es möglich, die Funktion des Verhinderns des Eindringens von Feuchtigkeit oder eines Fremdmaterials an der Grenzfläche 37 zu verbessern. Außerdem ist es möglich, eine Kriechentladung an der Grenzfläche 37 zu schwächen.
  • <Siebtes Beispiel>
  • 17 ist ein Schaubild, das die Struktur einer Leistungshalbleitervorrichtung gemäß einem siebten Beispiel veranschaulicht. 17(a) ist eine Draufsicht und 17(b) ist eine Schnittansicht entlang der Linie X-X von 17(a). 17(a) ist eine Draufsicht, betrachtet aus der Richtung eines Pfeils A in 17(b).
  • Eine Leistungshalbleitervorrichtung 600 beinhaltet ein Keramikgehäuse 31 mit einem Hohlraum 10, ein Verdrahtungssubstrat 32 mit einem Hohlraum 38 und einen Halbleiterchip 2, der im Hohlraum 38 und dem zweiten Hohlraum 10 untergebracht ist. Eine Verdrahtungsplatte 33, die im Verdrahtungssubstrat 32 vergraben ist, weist eine freiliegende Oberfläche 33a auf, die vom Boden des Hohlraums 38 freiliegt.
  • <Achtes Beispiel>
  • 18 ist eine Schnittansicht, die eine Leistungshalbleitervorrichtung gemäß einem achten Beispiel veranschaulicht.
  • Eine Leistungshalbleitervorrichtung 700 unterscheidet sich von der Leistungshalbleitervorrichtung 500 darin, dass ein zweiter Kontakt 39 im Keramikgehäuse 31 vergraben ist und von einer Seitenfläche 31c rechtwinklig zu einer Elektrodenfläche 31a des Keramikgehäuses 31 vorsteht. Der zweite Kontakt 39 ist durch ein Bindungsmaterial 12 wie etwa Lot elektrisch und mechanisch mit einer Verdrahtungsplatte 33 eines Verdrahtungssubstrats 32 verbunden.
  • In manchen Fälle erleichtert der Vorstand des zweiten Kontakts 39 von der Seitenfläche 31c des Keramikgehäuses 31 die Montage einer Leistungswandlervorrichtung mittels der Leistungshalbleitervorrichtung 700. Der zweite Kontakt 39 kann eine Dicke D von ca. 1 mm oder mehr hinsichtlich der Strombelastbarkeit aufweisen.
  • Oben wurde nur das Prinzip der Erfindung beschrieben. Von Fachleuten können verschiedene Modifikationen und Änderungen vorgenommen werden. Die Erfindung ist nicht auf die oben beschriebenen genauen Strukturen und Anwendungen beschränkt und alle entsprechenden Modifikationen und Äquivalente fallen unter den Umfang der Erfindung, der durch die angehängten Ansprüche und deren Äquivalente definiert sind.
  • Bezugszeichenliste
    • 1
    LEITENDE PLATTE
    1a
    HAUPTOBERFLÄCHE
    1b
    DER HAUPTOBERFLÄCHE ENTGEGENGESETZTE OBERFLÄCHE
    2
    HALBLEITERCHIP
    2a
    VORDERSEITIGE ELEKTRODE
    2b
    RÜCKSEITIGE ELEKTRODE
    3, 12, 12a
    BINDUNGSMATERIAL
    4
    ISOLIERPLATTE
    4b
    RÜCKSEITIGE OBERFLÄCHE
    5
    METALLPLATTE
    6, 39
    ZWEITER KONTAKT
    6a, 6b, 7a, 7b, 8a, 8b
    ENDOBERFLÄCHE
    7, 8
    ERSTER KONTAKT
    9
    ERSTER HOHLRAUM
    9a, 10a
    ÖFFNUNGSABSCHNITT
    10
    ZWEITER HOHLRAUM
    11, 31
    KERAMIKGEHÄUSE
    11a, 31a
    ELEKTRODENOBERFLÄCHE
    11b
    UNTERSEITE
    13
    WIEDERAUFSCHMELZOFEN
    14
    SPALT
    15
    DICHTMATERIAL
    16
    SPENDER
    17
    EINLASS
    18
    DCB-Substrat
    19
    ANSATZSTÜCK
    19a
    LEITER
    20
    KERAMIK
    21 BIS 24
    SCHEIBE
    25
    ERSTER ÖFFNUNGSABSCHNITT
    26
    ZWEITER ÖFFNUNGSABSCHNITT
    27
    DRITTER ÖFFNUNGSABSCHNITT
    28
    VIERTER ÖFFNUNGSABSCHNITT
    29
    FÜNFTER ÖFFNUNGSABSCHNITT
    30
    LEITPASTE
    31c
    SEITENFLÄCHE
    32
    VERDRAHTUNGSSUBSTRAT
    33
    VERDRAHTUNGSPLATTE
    33a
    FREILIEGENDE OBERFLÄCHE
    34
    LEITENDE BLINDSCHICHT
    35
    KONKAVER ABSCHNITT
    36
    KONVEXER ABSCHNITT
    37
    GRENZFLÄCHE
    38
    HOHLRAUM
    40
    TRÄGERTISCH
    100, 101, 102, 103, 200, 300, 400, 500, 501, 502, 600, 700
    LEISTUNGSHALBLEITERVORRICHTUNG

Claims (12)

  1. Leistungshalbleitervorrichtung, umfassend: einen Halbleiterchip, der eine vorderseitige Elektrode und eine rückseitige Elektrode enthält; eine leitende Platte, die eine Hauptoberfläche aufweist, die mit der rückseitigen Elektrode des Halbleiterchips verbunden ist; eine Isolierplatte, die an einer Oberfläche der leitenden Platte befestigt ist, die der Hauptoberfläche entgegengesetzt ist; und ein Keramikgehäuse, das einen ersten Kontakt und einen zweiten Kontakt, die darin vergraben sind, einen Hohlraum, in dem der Halbleiterchip, die leitende Platte und die Isolierplatte untergebracht sind, und eine Elektrodenoberfläche, die einem Öffnungsabschnitt des Hohlraums gegenüberliegt, enthält, wobei der erste Kontakt ein Ende, das mit der vorderseitigen Elektrode des Halbleiterchips verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt, hat, der zweite Kontakt ein Ende, das mit der Hauptoberfläche der leitenden Platte verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt, hat und das Keramikgehäuse und die Isolierplatte ein Gehäuse bilden.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Hohlraum einen ersten Hohlraum, in dem die leitende Platte untergebracht ist, und einen zweiten Hohlraum, der mit dem ersten Hohlraum verbunden ist und einen kleineren Öffnungsabschnitt als der erste Hohlraum aufweist und in dem der Halbleiterchip untergebracht ist, enthält.
  3. Halbleitervorrichtung nach Anspruch 1, ferner umfassend: eine Metallplatte, die auf einer Oberfläche der Isolierplatte bereitgestellt ist, die einer Oberfläche, an der die leitende Platte befestigt ist, entgegengesetzt ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei das Keramikgehäuse eine Vielzahl von Hohlräumen enthält.
  5. Leistungshalbleitervorrichtung, umfassend: einen Halbleiterchip, der eine vorderseitige Elektrode und eine rückseitige Elektrode enthält; ein Verdrahtungssubstrat, das eine leitende Verdrahtungsplatte enthält, die darin vergraben ist, wobei eine freiliegende Oberfläche der Verdrahtungsplatte mit der rückseitigen Elektrode des Halbleiterchips verbunden ist; und ein Keramikgehäuse, das einen ersten Kontakt und einen zweiten Kontakt, die darin vergraben sind, einen Hohlraum, in dem der Halbleiterchip untergebracht ist, und eine Elektrodenoberfläche, die einem Öffnungsabschnitt des Hohlraums gegenüberliegt, enthält, wobei der erste Kontakt ein Ende, das mit der vorderseitigen Elektrode des Halbleiterchips verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt, hat, der zweite Kontakt ein Ende, das mit der freiliegenden Fläche der Verdrahtungsplatte verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt, hat und das Keramikgehäuse und das Verdrahtungssubstrat ein Gehäuse bilden.
  6. Leistungshalbleitervorrichtung, umfassend: einen Halbleiterchip, der eine vorderseitige Elektrode und eine rückseitige Elektrode enthält; ein Verdrahtungssubstrat, der eine leitende Verdrahtungsplatte enthält, die darin vergraben ist, wobei eine freiliegende Oberfläche der Verdrahtungsplatte mit der rückseitigen Elektrode des Halbleiterchips verbunden ist; und ein Keramikgehäuse, das einen ersten Kontakt und einen zweiten Kontakt, die darin vergraben sind, einen Hohlraum, in dem der Halbleiterchip untergebracht ist, und eine Elektrodenoberfläche, die einem Öffnungsabschnitt des Hohlraums gegenüberliegt, enthält, wobei der erste Kontakt ein Ende, das mit der vorderseitigen Elektrode des Halbleiterchips verbunden ist, und ein anderes Ende, das von der Elektrodenoberfläche freiliegt, hat, der zweite Kontakt ein Ende, das mit der freiliegenden Oberfläche der Verdrahtungsplatte verbunden ist, und ein anderes Ende, das von einer zur Elektrodenoberfläche rechtwinkligen Oberfläche vorsteht, hat und das Keramikgehäuse und das Verdrahtungssubstrat ein Gehäuse bilden.
  7. Halbleitervorrichtung nach Anspruch 1, wobei das Keramikgehäuse aus einer Niedertemperatur-Einbrandkeramik hergestellt ist.
  8. Halbleitervorrichtung nach Anspruch 1, wobei ein Spalt zwischen dem Halbleiterchip und dem Keramikgehäuse mit einem Dichtmaterial aufgefüllt ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei das Dichtmaterial ein Epoxidharz ist.
  10. Halbleitervorrichtung nach Anspruch 1, wobei der erste Kontakt und der zweite Kontakt eine Dicke von 100 μm oder mehr aufweisen.
  11. Halbleitervorrichtung nach Anspruch 5, wobei eine Bindungsoberfläche zwischen dem Keramikgehäuse und dem Verdrahtungssubstrat uneben ist.
  12. Halbleitervorrichtung nach Anspruch 5, wobei die freiliegende Oberfläche der Verdrahtungsplatte in einem Boden des im Verdrahtungssubstrat bereitgestellten Hohlraums bereitgestellt ist.
DE112014000862.1T 2013-07-31 2014-07-08 Halbleitervorrichtung Active DE112014000862T8 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013159424 2013-07-31
JP2013-159424 2013-07-31
PCT/JP2014/068174 WO2015016017A1 (ja) 2013-07-31 2014-07-08 半導体装置

Publications (2)

Publication Number Publication Date
DE112014000862T5 true DE112014000862T5 (de) 2015-11-19
DE112014000862T8 DE112014000862T8 (de) 2016-01-07

Family

ID=52431557

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014000862.1T Active DE112014000862T8 (de) 2013-07-31 2014-07-08 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9466542B2 (de)
JP (1) JP6149932B2 (de)
CN (1) CN105027276B (de)
DE (1) DE112014000862T8 (de)
WO (1) WO2015016017A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369933B (zh) * 2015-12-16 2021-06-29 三菱电机株式会社 半导体装置及其制造方法
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
US11417591B2 (en) 2018-03-08 2022-08-16 Sumitomo Electric Industries, Ltd. Semiconductor module
DE102020205043A1 (de) * 2020-04-21 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
KR20230153369A (ko) * 2021-03-05 2023-11-06 가부시키가이샤 메이코 부품 내장 기판, 및 이의 제조 방법
WO2024062633A1 (ja) * 2022-09-22 2024-03-28 株式会社レゾナック 積層体及び積層体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63147339A (ja) * 1986-12-11 1988-06-20 Nec Ic Microcomput Syst Ltd 半導体装置
EP0714127B1 (de) * 1991-11-28 2003-01-29 Kabushiki Kaisha Toshiba Halbleitergehäuse
JP2501279B2 (ja) * 1991-11-29 1996-05-29 株式会社東芝 半導体パッケ―ジ
JP3246826B2 (ja) * 1994-03-30 2002-01-15 株式会社東芝 半導体パッケージ
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
US6844621B2 (en) * 2002-08-13 2005-01-18 Fuji Electric Co., Ltd. Semiconductor device and method of relaxing thermal stress
JP2007201517A (ja) * 2002-08-28 2007-08-09 Matsushita Electric Ind Co Ltd 半導体装置
EP1394857A3 (de) 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Halbleiteranordnung
JP5142103B2 (ja) * 2008-03-14 2013-02-13 住友ベークライト株式会社 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法
WO2012132709A1 (ja) * 2011-03-29 2012-10-04 ローム株式会社 パワーモジュール半導体装置
JP5748336B2 (ja) * 2011-06-10 2015-07-15 富士機械製造株式会社 半導体装置の製造方法
WO2013054408A1 (ja) 2011-10-12 2013-04-18 日本碍子株式会社 大容量モジュールの周辺回路用の回路基板、及び当該回路基板を用いる周辺回路を含む大容量モジュール

Also Published As

Publication number Publication date
JPWO2015016017A1 (ja) 2017-03-02
CN105027276A (zh) 2015-11-04
US9466542B2 (en) 2016-10-11
CN105027276B (zh) 2018-03-06
DE112014000862T8 (de) 2016-01-07
WO2015016017A1 (ja) 2015-02-05
US20150380331A1 (en) 2015-12-31
JP6149932B2 (ja) 2017-06-21

Similar Documents

Publication Publication Date Title
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE112014000862T5 (de) Halbleitervorrichtung
DE112014001487B4 (de) Halbleitermodul
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE102006009021B4 (de) Halbleiterbauelement mit Elektrodenteil
DE102013103119B4 (de) PCB-BASIERTER FENSTERRAHMEN FÜR HF-LEISTUNGSPACKAGE, Halbleiterpackage und Verfahren zum Herstellen eines Halbleiterpackage
DE102016109853B4 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102013219833A1 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102017210589B4 (de) Halbleitervorrichtung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102014114808A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE112017002198T5 (de) Halbleitereinrichtung
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102015223300B4 (de) Halbleitervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

R012 Request for examination validly filed
R016 Response to examination communication