DE112017000977B4 - Halbleitermodul und verfahren zum herstellen desselben - Google Patents

Halbleitermodul und verfahren zum herstellen desselben Download PDF

Info

Publication number
DE112017000977B4
DE112017000977B4 DE112017000977.4T DE112017000977T DE112017000977B4 DE 112017000977 B4 DE112017000977 B4 DE 112017000977B4 DE 112017000977 T DE112017000977 T DE 112017000977T DE 112017000977 B4 DE112017000977 B4 DE 112017000977B4
Authority
DE
Germany
Prior art keywords
semiconductor module
bonding
recess
sealing member
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017000977.4T
Other languages
English (en)
Other versions
DE112017000977T5 (de
Inventor
Yusaku Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017000977T5 publication Critical patent/DE112017000977T5/de
Application granted granted Critical
Publication of DE112017000977B4 publication Critical patent/DE112017000977B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85039—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85935—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing
    • H01L2224/85939—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by heating means, e.g. reflowing using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleitermodul, das Folgendes aufweist:
- eine Halbleitereinrichtung (2) mit einer Vorderseiten-Elektrode (22);
- einen Bonddraht (3) mit einem Bondbereich (31), der an die Vorderseiten-Elektrode (22) gebondet ist;
- ein erstes Dichtungselement (4), das einen Zwischenraum zwischen dem Bonddraht (3) und der Vorderseiten-Elektrode (22) an einer Peripherie des Bondbereichs (31) füllt und einen ersten Elastizitätsmodul hat; und
- ein zweites Dichtungselement (5), das das erste Dichtungselement (4) bedeckt, das in Kontakt mit der Vorderseiten-Elektrode (22) ist und das einen zweiten Elastizitätsmodul hat,
wobei der erste Elastizitätsmodul höher ist als der zweite Elastizitätsmodul, wobei die Vorderseiten-Elektrode (22) eine Aussparung (23) um den Bondbereich (31) herum aufweist,
wobei die Aussparung (23) vom Bondbereich (31) entfernt ausgebildet ist, wobei die Aussparung (23) mit dem ersten Dichtungselement (4) gefüllt ist, und wobei die Aussparung (23) eine Öffnung (23c), eine Seitenfläche und eine Unterseite (23d) hat, und in der Draufsicht die Unterseite (23d) sich weiter vom Bondbereich entfernt befindet als die Öffnung (23c) vom Bondbereich.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitermodul und ein Verfahren zum Herstellen desselben. Sie betrifft insbesondere ein Leistungs-Halbleitermodul, das eine Leistungs-Halbleitereinrichtung aufweist, sowie ein Verfahren zum Herstellen derselben.
  • Stand der Technik
  • Ein Halbleitermodul weist für gewöhnlich Folgendes auf: Ein Substrat mit einem leitfähigen Muster; eine Halbleitereinrichtung mit einer Rückseite, die mit dem leitfähigen Muster verbunden ist, und mit einer Vorderseite, die mit einer Vorderseiten-Elektrode versehen ist, und einen Bonddraht, der an die Vorderseiten-Elektrode gebondet ist. Das Substrat, die Halbleitereinrichtung und der Bonddraht sind für gewöhnlich mit einem Dichtungsmaterial wie z. B. einem duroplastischen Harz oder einem gelierten Harz abgedichtet.
  • Ein Beispiel für ein solches Halbleitermodul ist in dem PTD 1 beschrieben (japanische Patentanmeldungs-Offenlegungsschrift JP 2009 - 302261 A ). Bei dem in dem PTD 1 beschriebenen Halbleitermodul gilt Folgendes: Zum Zwecke der Diffusion von Wärme, die von einem Halbleiterchip erzeugt wird, ist ein Bondbereich zwischen einem Bonddraht und einer Vorderseiten-Elektrode einer Halbleitereinrichtung mit einer Beschichtungsschicht beschichtet, die eine hohe Wärmeleitfähigkeit hat. Die Beschichtungsschicht ist Kupfer (Cu) oder dergleichen und beispielsweise mittels Dampfabscheidung ausgebildet.
  • Das PTD 2 offenbart eine Halbleitervorrichtung aufweisend: einen Chip-Montageabschnitt; einen Breitspalt-Halbleiterchip, der auf dem Chip-Montageabschnitt montiert ist; eine poröse erste gesinterte Ag-Schicht, die den Chip-Montageabschnitt und den Breitspalt-Halbleiterchip verbindet; und einen ersten Harzabschnitt, der eine Oberfläche der ersten gesinterten Ag-Schicht bedeckt und in einer Hohlkehlenform ausgebildet ist, und wobei der erste Harzabschnitt einen Teil einer Seitenfläche des Breitspalt-Halbleiterchips bedeckt.
  • Das PTD 3 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements, das den Schritt des Verbindens des an der Spitze eines Drahtes gebildeten Kugelteils mit einem ersten Elektrodenpad eines Halbleiterchips umfasst. Das erste Elektrodenpad besteht aus einem Material auf Aluminiumbasis und hat einen Graben in seinem mit dem Kugelabschnitt zu verbindenden Teil. Der Kugelabschnitt besteht aus einem härteren Material als Gold. Der Schritt des Verbindens des Kugelteils beinhaltet den Schritt des Anlegens von Ultraschallwellen an den Kugelteil.
  • Das PTD 4 offenbart ein Halbleiterbauelement mit einem Kontakt zur externen elektrischen Kontaktierung des Halbleiterbauelements mit einer Bond-Verbindung, wobei der Kontakt eine Strukturierung mit zumindest einer Vertiefung aufweist.
  • Literaturverzeichnis
  • Patentdokumente
    • PTD 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2009 - 302 261 A
    • PTD 2: US 2014 / 0 264 383 A1
    • PTD 3: US 2015 / 02 28 618 A1
    • PTD 4: DE 10 2012 109 995 A1
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Das in dem PTD 1 beschriebene Halbleitermodul, wo der Bondbereich zwischen dem Bonddraht und der Vorderseiten-Elektrode der Halbleitereinrichtung mit der Beschichtungsschicht beschichtet ist, die eine hohe Wärmeleitfähigkeit hat, kann die Diffusion von Wärme vereinfachen, die in der Halbleitereinrichtung erzeugt wird.
  • Die in dem PTD 1 beschriebene Beschichtungsschicht ist jedoch Cu oder dergleichen und beispielsweise mittels Dampfabscheidung ausgebildet. Daher trägt die in dem PTD 1 beschriebene Beschichtungsschicht nicht zur Verbesserung der Stärke des Bondbereichs zwischen der Vorderseiten-Elektrode der Halbleitereinrichtung und dem Bonddraht bei. Mit anderen Worten: Das in dem PTD 1 beschriebene Halbleitermodul stellt keine Beschreibung bereit oder legt nahe, dass die Lebensdauer des Bondbereichs zwischen der Vorderseiten-Elektrode der Halbleitereinrichtung und dem Bonddraht verlängert würde.
  • Die vorliegende Erfindung wurde in Anbetracht des obigen Problems aus dem Stand der Technik gemacht. Genauer gesagt: Die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleitermodul sowie ein Verfahren zum Herstellen eines Halbleitermoduls anzugeben, das eine längere Lebensdauer eines Bondbereichs zwischen einer Vorderseiten-Elektrode einer Halbleitereinrichtung und einem Bonddraht ermöglicht.
  • Lösung des Problems
  • Die Aufgabe wird gemäß der vorliegenden Erfindung gelöst mit einem Halbleitermodul gemäß Anspruch 1 sowie einem Verfahren zum Herstellen eines Halbleitermoduls gemäß Anspruch 8. Vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleitermoduls sind in den abhängigen Ansprüchen 2 bis 7 angegeben.
  • Vorteilhafte Wirkungen der Erfindung
  • Mit dem Halbleitermodul gemäß der vorliegenden Erfindung kann die Lebensdauer des Bondbereichs zwischen der Vorderseiten-Elektrode der Halbleitereinrichtung und dem Bonddraht verlängert werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht eines Halbleitermoduls in einer ersten, beispielhaften Ausführungsform.
    • 2 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in der ersten Ausführungsform.
    • 3 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer ersten Variation der ersten, beispielhaften Ausführungsform.
    • 4 ist eine Querschnittsansicht einer Vorderseiten-Elektrode eines Halbleitermoduls in der ersten Variation der ersten Ausführungsform.
    • 5 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer zweiten Variation der ersten, beispielhaften Ausführungsform.
    • 6 ist eine Querschnittsansicht einer Vorderseiten-Elektrode eines Halbleitermoduls in der zweiten Variation der ersten Ausführungsform.
    • 7 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer dritten Variation der ersten, beispielhaften Ausführungsform.
    • 8 ist eine Querschnittsansicht eines ersten Dichtungsschrittes für ein Halbleitermodul in der ersten Ausführungsform.
    • 9 ist eine Querschnittsansicht eines Halbleitermoduls in einer zweiten, beispielhaften Ausführungsform.
    • 10 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in der zweiten Ausführungsform.
    • 11 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer ersten Variation der zweiten, beispielhaften Ausführungsform.
    • 12 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer zweiten Variation der zweiten, beispielhaften Ausführungsform.
    • 13 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer dritten Variation der zweiten, beispielhaften Ausführungsform.
    • 14 ist eine Querschnittsansicht eines Herstellungsprozesses eines Halbleitermoduls in der zweiten, beispielhaften Ausführungsform.
    • 15 ist eine Querschnittsansicht einer Variation des Herstellungsprozesses eines Halbleitermoduls in der zweiten, beispielhaften Ausführungsform.
    • 16 ist eine Querschnittsansicht eines Bereichs um eine Vorderseiten-Elektrode eines Halbleitermoduls in einer dritten, erfindungsgemäßen Ausführungsform.
    • 17 ist eine Querschnittsansicht eines Aussparungs-Ausbildungsschrittes für ein Halbleitermodul in der dritten Ausführungsform.
  • Beschreibung von Ausführungsformen
  • Unten werden Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. Identische oder äquivalente Komponenten sind mit identischen Bezugszeichen in den Zeichnungen versehen. Es sei angemerkt, dass die nachfolgend beschriebenen Ausführungsformen zumindest teilweise in jeglicher Hinsicht kombiniert werden können.
  • Erste, beispielhafte Ausführungsform
  • Nachfolgend wird eine Struktur eines Halbleitermoduls in einer ersten Ausführungsform beschrieben.
  • 1 ist eine Querschnittsansicht eines Halbleitermoduls in der ersten Ausführungsform. Wie in 1 gezeigt, weist das Halbleitermodul in der ersten Ausführungsform hauptsächlich Folgendes auf: Ein Isoliersubstrat 1, eine Halbleitereinrichtung 2, einen Bonddraht 3, ein erstes Dichtungselement 4 und ein zweites Dichtungselement 5.
  • Das Halbleitermodul in der ersten Ausführungsform kann ferner eine Basisplatine 6, ein Gehäuse 7 und einen Kühlkörper 8 aufweisen.
  • Das Isoliersubstrat 1 in der ersten Ausführungsform hat eine Isolierschicht 11 und ein leitfähiges Muster 12. Die Isolierschicht 11 hat eine Vorderseite 11a und eine Rückseite 11b. Die Rückseite 11b ist die Seite gegenüber der Vorderseite 11a. Beispielsweise wird Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) oder dergleichen für die Isolierschicht 11 verwendet.
  • Das leitfähige Muster 12 ist auf der Isolierschicht 11 ausgebildet, und zwar auf jeder von Vorderseite 11a und Rückseite 11b. Beispielsweise wird Kupfer (Cu) für das leitfähige Muster 12 verwendet.
  • Die Halbleitereinrichtung 2 hat eine Vorderseite 2a und eine Rückseite 2b. Die Rückseite 2b ist die Seite gegenüber der Vorderseite 2a. Die Halbleitereinrichtung 2 ist beispielsweise eine Leistungs-Halbleitereinrichtung mit einer vertikalen Struktur, wobei ein Strom von der Vorderseite 2a zur Rückseite 2b fließt. Die Halbleitereinrichtung 2 ist beispielsweise eine Schalteinrichtung wie z. B. ein Bipolartransistor mit isoliertem Gate (IGBT) und ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET), oder eine Gleichrichtereinrichtung wie z. B. eine Schottky-Diode.
  • Die Halbleitereinrichtung 2 ist beispielsweise aus einem Silicium-Einkristall (Si) gebildet. Das Halbleitermaterial, das die Halbleitereinrichtung 2 bildet, ist darauf jedoch nicht beschränkt. Beispielsweise kann es ein Halbleitermaterial mit einem breiten Bandabstand sein, beispielsweise Siliciumcarbid (SiC) und Galliumnitrid (GaN).
  • Die Halbleitereinrichtung 2 hat eine Rückseiten-Elektrode 21. Die Rückseiten-Elektrode 21 ist auf der Rückseite 2b der Halbleitereinrichtung 2 ausgebildet. Beispielsweise wird eine Aluminiumlegierung (Al), die Si oder dergleichen enthält, für die Rückseiten-Elektrode 21 verwendet. Die Rückseiten-Elektrode 21 kann eine Beschichtungsschicht aufweisen. Beispielsweise wird Nickel (Ni), Gold (Au) oder eine Struktur, bei welcher diese gestapelt sind, für die Beschichtungsschicht verwendet.
  • Die Rückseiten-Elektrode 21 ist an das leitfähige Muster 12 auf der Vorderseite 11a des Isoliersubstrats 1 gebondet. Die Rückseiten-Elektrode 21 und das leitfähige Muster 12 auf der Vorderseite 11a sind aneinander gebondet, wobei ein erstes Bondmaterial (nicht dargestellt) dazwischen liegt. Beispielsweise wird Lot, ein Sintern von Silberpartikeln oder dergleichen als das erste Bondmaterial verwendet.
  • Die Halbleitereinrichtung 2 hat eine Vorderseiten-Elektrode 22. Die Vorderseiten-Elektrode 22 ist auf der Vorderseite 2a der Halbleitereinrichtung 2 ausgebildet. Beispielsweise wird eine Al-Legierung oder dergleichen, die Si enthält, für die Vorderseiten-Elektrode 22 verwendet. Die Vorderseiten-Elektrode 22 kann eine Beschichtungsschicht aufweisen. Beispielsweise wird Ni, Au oder eine Struktur, bei welcher diese gestapelt sind, für die Beschichtungsschicht verwendet.
  • Der Bonddraht 3 hat einen Bondbereich 31. Der Bonddraht 3 bondet an die Vorderseiten-Elektrode 22 am Bondbereich 31. Beispielsweise wird Au, Al, Cu oder dergleichen für den Bonddraht 3 verwendet. Der Bondbereich 31 hat eine Peripherie 32. In einigen Fällen bilden der Bonddraht 3 und die Vorderseiten-Elektrode 22 eine Nutform an der Peripherie 32 des Bondbereichs 31.
  • Das erste Dichtungselement 4 dichtet den Bondbereich 31. 2 ist eine Draufsicht der Vorderseiten-Elektrode 22 des Halbleitermoduls in der ersten Ausführungsform. Wie in 1 und 2 gezeigt, ist ein Bereich um den Bondbereich 31 des Bonddrahts 3 herum mit dem ersten Dichtungselement 4 bedeckt.
  • Das erste Dichtungselement 4 braucht jedoch nicht notwendigerweise vollständig einen Bereich um den Bondbereich 31 des Bonddrahts 3 zu bedecken. 3 ist eine Draufsicht der Vorderseiten-Elektrode 22 eines Halbleitermoduls in einer ersten Variation der ersten Ausführungsform. 4 ist eine Querschnittsansicht entlang IV-IV in 3. Wie in 3 und 4 gezeigt, ist in der ersten Variation der ersten Ausführungsform ein Bereich oberhalb des Bondbereichs 31 des Bonddrahts 3 nicht mit dem ersten Dichtungselement 4 bedeckt. In der ersten Variation der ersten Ausführungsform ist jedoch ein Zwischenraum zwischen dem Bonddraht 3 und der Vorderseiten-Elektrode 22 mit dem ersten Dichtungselement 4 an der Peripherie 32 des Bondbereichs 31 gefüllt.
  • Das erste Dichtungselement 4 braucht nicht notwendigerweise den Zwischenraum zwischen dem Bonddraht 3 und der Vorderseiten-Elektroden 22 über der gesamten Peripherie 32 des Bondbereichs 31 zu bedecken. 5 ist eine Draufsicht der Vorderseiten-Elektrode 22 eines Halbleitermoduls in einer zweiten Variation der ersten Ausführungsform. 6 ist eine Querschnittsansicht entlang VI-VI in 5(A). Wie in 5 und 6, gezeigt, ist in der zweiten Variation der ersten Ausführungsform ein Zwischenraum zwischen dem Bonddraht 3 und der Vorderseiten-Elektrode 22 mit dem ersten Dichtungselement 4 an einem Teil der Peripherie 32 des Bondbereichs 31 gefüllt. Auf diese Weise braucht das erste Dichtungselement 4 nur den Zwischenraum zwischen dem Bonddraht 3 und der Vorderseiten-Elektrode 22 für zumindest einen Teil der Peripherie 32 des Bondbereichs 31 zu füllen.
  • 7 ist eine Draufsicht einer Vorderseiten-Elektrode eines Halbleitermoduls in einer dritten Variation der ersten Ausführungsform. Wie in 7 gezeigt, sind in der dritten Variation der ersten Ausführungsform eine Mehrzahl von Bondbereichen 31 gemeinsam mit dem ersten Dichtungselement 4 abgedichtet. In einem solchen Fall können alle Bondbereiche 31 gemeinsam mit dem ersten Dichtungselement 4 abgedichtet sein. Alternativ können einige der Bondbereiche 31 gemeinsam mit dem ersten Dichtungselement 4 abgedichtet sein.
  • Das erste Dichtungselement 4 hat ein höheres Elastizitätsmodul als das zweite Dichtungselement 5. Es ist bevorzugt, dass das erste Dichtungselement 4 einen im Wesentlichen gleichen Elastizitätsmodul wie der Bonddraht 3 aufweist. Genauer gesagt: Vorzugsweise hat das erste Dichtungselement 4 ein Elastizitätsmodul von 70 GPa oder mehr.
  • Als das erste Dichtungselement 4 kann beispielsweise ein Harz mit einem hohen Elastizitätsmodul verwendet werden. Das als das erste Dichtungselement 4 zu verwendende Harz hat vorzugsweise eine hohe Glasübergangstemperatur. Genauer gesagt: Das als das erste Dichtungselement 4 zu verwendende Harz hat vorzugsweise eine Glasübergangstemperatur, die höher ist als die maximale Betriebstemperatur des Halbleitermoduls. Genauer gesagt: Das als das erste Dichtungselement 4 zu verwendende Harz hat vorzugsweise eine Glasübergangstemperatur von 150 °C oder mehr.
  • Als ein Dichtungselement der Halbleitereinrichtung wird gewöhnlich ein Isoliermaterial verwendet. In dem Halbleitermodul in der ersten Ausführungsform kann jedoch nicht nur ein Isoliermaterial, sondern auch ein leitfähiges Material als das erste Dichtungselement 4 verwendet werden. Das heißt, die elektrische Leitfähigkeit des ersten Dichtungselements 4 kann höher sein als die des zweiten Dichtungselements 5. Dies rührt daher, dass das erste Dichtungselement 4, das ferner mit dem zweiten Dichtungselement 5 abgedichtet ist, die Isolierung zwischen der Halbleitereinrichtung 2 und dem leitfähigen Muster und dergleichen gewährleistet. Demzufolge ist das erste Dichtungselement 4 nicht auf ein Harzmaterial beschränkt.
  • Genauer gesagt: Ein Harz, das einen Füllstoff enthält, kann als das erste Dichtungselement 4 verwendet werden. Der Füllstoff ist beispielsweise ein Metall oder Keramik. Ferner kann beispielsweise auch ein Metallmaterial als das erste Dichtungselement 4 verwendet werden. Das als das erste Dichtungselement 4 zu verwendende Metallmaterial ist beispielsweise ein Lot, wie z. B. eine Zinnlegierung (Sn). Wie in 1 gezeigt, ist das Innere des Halbleitermoduls in der ersten Ausführungsform mit dem zweiten Dichtungselement 5 gefüllt.
  • Genauer gesagt: Der Bereich, der von der Basisplatine 6 und dem Gehäuse 7 definiert wird, ist mit dem zweiten Dichtungselement 5 gefüllt. Demzufolge werden das Isoliersubstrat 1, die Halbleitereinrichtung 2 und der Bonddraht 3 abgedichtet. Das zweite Dichtungselement 5 braucht jedoch nicht notwendigerweise das gesamte Isoliersubstrat 1, Halbleitereinrichtung 2 und Bonddraht 3 abzudichten. Das zweite Dichtungselement 5 braucht nur zumindest das erste Dichtungselement 4 abzudichten.
  • Das zweite Dichtungselement 5 hat Isoliereigenschaften. Die dielektrische Durchschlagsfestigkeit des zweiten Dichtungselements 5 ist vorzugsweise höher als diejenige des ersten Dichtungselements 4. Genauer gesagt: Die dielektrische Durchschlagsfestigkeit des zweiten Dichtungselements 5 beträgt vorzugsweise 10 kV (1 mm).
  • Das zweite Dichtungselement 5 hat vorzugsweise ein niedriges Elastizitätsmodul. Dies kann verhindern, dass sich das zweite Dichtungselement 5 an der Vorderseite der Halbleitereinrichtung 2 infolge der Differenz des thermischen Ausdehnungskoeffizienten ablöst. Genauer gesagt: Vorzugsweise hat das zweite Dichtungselement 5 ein Elastizitätsmodul von 30 GPa oder weniger. Das als das zweite Dichtungselement zu verwendende Metallmaterial ist beispielsweise ein Silikongel.
  • Die Basisplatine 6 hat eine Vorderseite 6a und eine Rückseite 6b. Die Rückseite 6b ist die Seite gegenüber der Vorderseite 6a. Die Basisplatine 6 ist aus einem Material mit hoher Wärmeleitfähigkeit gebildet. Beispielsweise wird Cu für die Basisplatine 6 verwendet. Die Vorderseite 6a der Basisplatine 6 ist an das leitfähige Muster 12 gebondet, das auf der Rückseite 11 des Isoliersubstrats 1 ausgebildet ist. Das leitfähige Muster 12 und die Basisplatine 6 sind aneinander gebondet, wobei ein zweites Bondmaterial (nicht dargestellt) dazwischen liegt. Beispielsweise werden ein Lot oder gesinterte Silberpartikel als das zweite Bondmaterial verwendet.
  • Das Gehäuse 7 hat eine Seitenwand 71 und einen unteren Bereich 72. Beispielsweise wird Polyphenylensulfid (PPS), Polybutylenterephthalat (PBT) oder dergleichen für das Gehäuse 7 verwendet. Das Gehäuse 7 ist an die Vorderseite 6a der Basisplatine 6 am unteren Bereich 72 gebondet. Das Gehäuse 7 und die Basisplatine 6 bilden eine Einhausung des Halbleitermoduls in der ersten Ausführungsform.
  • Der Kühlkörper 8 hat eine Vorderseite 8a und eine Rückseite 8b. Die Rückseite 8b ist die Seite gegenüber der Vorderseite 8a. Der Kühlkörper 8 ist aus einem Material mit hoher Wärmeleitfähigkeit gebildet. Beispielsweise wird Al für den Kühlkörper 8 verwendet. Die Vorderseite 8a des Kühlkörpers 8 ist an die Rückseite 6b der Basisplatine 6 gebondet. Der Kühlkörper 8 und die Basisplatine 6 sind aneinander gebondet, wobei ein drittes Bondmaterial (nicht dargestellt) dazwischen liegt. Das dritte Bondmaterial ist beispielsweise ein wärmeleitender Schmierstoff.
  • Die von der Halbleitereinrichtung 2 erzeugte Wärme wird auf den Kühlkörper 8 durch das Isoliersubstrat 1 und die Basisplatine 6 übertragen. Die an den Kühlkörper 8 übertragene Wärme wird nach außerhalb des Halbleitermoduls in der ersten Ausführungsform durch die Rückseite 8b des Kühlkörpers 8 abgeführt.
  • Es wird nachfolgend ein Herstellungsprozess des Halbleitermoduls in der ersten Ausführungsform beschrieben.
  • Der Herstellungsprozess des Halbleitermoduls in der ersten Ausführungsform weist einen Bondschritt S1, einen ersten Dichtungsschritt S2 und einen zweiten Dichtungsschritt S3 auf.
  • Im Bondschritt S1 wird das Isoliersubstrat 1 an die Basisplatine 6 gebondet. Im Bondschritt S1 wird die Halbleitereinrichtung 2 an das Isoliersubstrat 1 gebondet. Im Bondschritt S1 wird der Bonddraht 3 an die Vorderseiten-Elektrode 22 der Halbleitereinrichtung 2 drahtgebondet. Ferner wird im Bondschritt S1 das Gehäuse 7 an die Basisplatine 6 gebondet. Auf diese Weise wird eine Halbleitermodulstruktur ausgebildet, bevor sie abgedichtet wird.
  • 8 ist eine Querschnittsansicht eines ersten Dichtungsschrittes S2 für das Halbleitermodul in der ersten Ausführungsform. Nach dem ersten Dichtungsschritt S2 wird zunächst, wie in 8(A) gezeigt, das flüssige erste Dichtungselement 4 dem Bondbereich 31 zugeführt. Falls das erste Dichtungselement 4 ein Harz ist, wird eine Mischung aus einem Basisharz und einem Härtungsmittel an und im den Bondbereich 31 herum getropft. Falls das erste Dichtungselement 4 eine Lotlegierung ist, wird das Lot, das mittels eines Lötkolbens geschmolzen wurde, dem Bondbereich 31 zugeführt.
  • Im ersten Dichtungsschritt S2 wird als zweites das zugeführte flüssige erste Dichtungselement 4 gehärtet. Falls das erste Dichtungselement 4 ein Harz ist, wird das zugeführte flüssige erste Dichtungselement 4 beispielsweise dadurch gehärtet, dass es unter einer Normaltemperatur gehalten wird. Falls das erste Dichtungselement 4 eine Lotlegierung ist, wird das zugeführte flüssige erste Dichtungselement 4 dadurch gehärtet, dass es gekühlt wird. Auf diese Weise wird der Bondbereich 31 mit dem ersten Dichtungselement 4 abgedichtet, wie in 8(B) gezeigt.
  • Beim zweiten Dichtungsschritt S3 wird das flüssige zweite Dichtungselement 5 dem Inneren des Halbleitermoduls in der ersten Ausführungsform definiert durch das Gehäuse 7 und die Basisplatine 6 zugeführt. Indem dieses flüssige zweite Dichtungselement 5 gehärtet wird, werden das erste Dichtungselement 4, das Isoliersubstrat 1, die Halbleitereinrichtung 2 und der Bonddraht 3 abgedichtet, wie in 1 gezeigt.
  • Die vorteilhaften Wirkungen des Halbleitermoduls in der ersten Ausführungsform werden nachfolgend beschrieben.
  • Am Bondbereich 31 werden zwischen der Vorderseiten-Elektrode 22 und dem Bonddraht 3 wiederholt thermische Belastungen hervorgerufen, und zwar infolge der Differenz des thermischen Ausdehnungskoeffizienten zwischen dem Bonddraht 3 und der Halbleitereinrichtung 2. In einigen Fällen bilden der Bonddraht 3 und die Vorderseiten-Elektrode 22 eine Nutform an der Peripherie 32 des Bondbereichs 31. Solch eine Nutform wird leicht einer Belastungskonzentration unterworfen. Daher konzentriert sich solch eine thermische Belastung leicht an der Peripherie 32 des Bondbereichs 31.
  • Bei dem Halbleitermodul in der ersten Ausführungsform ist jedoch zumindest die Peripherie 32 des Bondbereichs 31 zwischen der Vorderseiten-Elektrode 22 und dem Bonddraht 3 mit dem ersten Dichtungselement 4 abgedichtet. Das erste Dichtungselement 4 hat außerdem ein höheres Elastizitätsmodul als das zweite Dichtungselement 5.
  • Demzufolge kann bei dem Halbleitermodul in der ersten Ausführungsform die Belastungskonzentration an der Peripherie 32 des Bondbereichs 31 verringert werden. Das heißt, bei dem Halbleitermodul in der ersten Ausführungsform kann das Auftreten und das Ausbilden von Rissen an der Peripherie 32 des Bondbereichs 31 verringert werden. Dies ermöglicht eine noch längere Lebensdauer des Bondbereichs 31.
  • Falls die Halbleitereinrichtung 2 aus einem Halbleitermaterial mit einem breiten Bandabstand gebildet ist, wie beispielsweise SiC oder GaN, besteht die Möglichkeit, dass die Halbleitereinrichtung bei einer hohen Temperatur verwendet wird. Bei einer so hohen Temperatur würde ein gewöhnliches Dichtungsharz seine Elastizität verlieren, und zwar infolge von Enthärtung und Verschlechterung.
  • Falls ein Metallmaterial oder ein Harz, das einen Füllstoff enthält, als das erste Dichtungselement 4 in dem Halbleitermodul in der ersten Ausführungsform verwendet wird, kann das erste Dichtungselement 4 seine Elastizität selbst bei solch einer hohen Temperatur beibehalten, was eine noch längere Lebensdauer des Bondbereichs 31 ermöglicht. Dies rührt daher, dass ein Metallmaterial oder -Füllstoff eine geringere Verschlechterung selbst bei hohen Temperaturen aufweist.
  • Zweite, beispielhafte Ausführungsform
  • Nachfolgend wird eine Struktur eines Halbleitermoduls in einer zweiten Ausführungsform beschrieben. Es werden hauptsächlich die Unterschiede von der ersten Ausführungsform beschrieben.
  • Ähnlich wie bei dem Halbleitermodul in der ersten Ausführungsform weist das Halbleitermodul in der zweiten Ausführungsform hauptsächlich Folgendes auf: Ein Isoliersubstrat 1, eine Halbleitereinrichtung 2, einen Bonddraht 3, ein erstes Dichtungselement 4 und ein zweites Dichtungselement 5. Ähnlich wie bei dem Halbleitermodul in der ersten Ausführungsform kann das Halbleitermodul in der zweiten Ausführungsform ferner eine Basisplatine 6, ein Gehäuse 7 und einen Kühlkörper 8 aufweisen.
  • Das Halbleitermodul in der zweiten Ausführungsform unterscheidet sich jedoch von dem Halbleitermodul in der ersten Ausführungsform durch die Vorderseiten-Elektrode 22.
  • 9 ist eine Querschnittsansicht des Halbleitermoduls in der zweiten Ausführungsform. Wie in 9 gezeigt, hat die Vorderseiten-Elektrode 22 des Halbleitermoduls in der zweiten Ausführungsform eine Aussparung 23. Die Aussparung 23 ist auf einer Fläche der Vorderseiten-Elektrode 22 ausgebildet. Das erste Dichtungselement 4 füllt den Zwischenraum von zumindest einem Teil der Peripherie 32 des Bondbereichs 31 und füllt auch die Aussparung 23.
  • Die Aussparung 23 ist um den Bondbereich 31 auf der Vorderseiten-Elektrode 22 herum ausgebildet. 10 ist eine Draufsicht der Vorderseiten-Elektrode 22 des Halbleitermoduls in der zweiten Ausführungsform. Wie in 10 gezeigt, kann die Aussparung 23 beispielsweise kontinuierlich ausgebildet sein, so dass sie den Bondbereich 31 an der Vorderseiten-Elektrode 22 umgibt.
  • 11 ist eine Draufsicht der Vorderseiten-Elektrode 22 eines Halbleitermoduls in einer ersten Variation der zweiten Ausführungsform. Wie in 11 gezeigt, kann die Aussparung 23 so ausgebildet sein, dass sie in eine Mehrzahl von Teilen geteilt ist. Es sei angemerkt, dass es einen Bereich geben kann, der um den Bondbereich 31 herumliegt und nicht von der Aussparung 23 umgeben ist. Das heißt, die Aussparung 23 braucht nicht notwendigerweise auf allen Seiten des Bondbereichs 31 ausgebildet zu sein, sondern sie kann auch nur auf einer spezifischen Seite davon ausgebildet sein.
  • 12 ist eine Draufsicht der Vorderseiten-Elektrode 22 des Halbleitermoduls in einer zweiten Variation der zweiten Ausführungsform. Wie in 12 gezeigt, weist die Aussparung 23 eine erste Aussparung 23a und eine zweite Aussparung 23b auf. Die erste Aussparung 23a ist um den Bondbereich 31 herum ausgebildet. Die zweite Aussparung 23b ist auf der äußeren Seite der ersten Aussparung 23a ausgebildet. Das heißt, die zweite Aussparung 23b ist weiter entfernt von der Peripherie 32 des Bondbereichs 31 ausgebildet als die erste Aussparung 23a von der Peripherie 32 des Bondbereichs 31 ist. Auf diese Weise kann die Aussparung 23 so ausgebildet werden, dass sie mehrfach den Bondbereich 31 umgibt.
  • 13 ist eine Draufsicht der Vorderseiten-Elektrode 22 eines Halbleitermoduls in einer dritten Variation der zweiten Ausführungsform. Wie in 13 gezeigt, kann die Aussparung 23 aus ausgebildet sein, dass sie über die Bereiche um eine Mehrzahl von Bondbereichen 31 auf der Vorderseiten-Elektrode 22 herum verläuft. Auf diese Weise braucht die Aussparung 23 nicht notwendigerweise für jeden Bondbereich 31 einzeln ausgebildet zu werden.
  • Es wird nachfolgend ein Verfahren zum Herstellen des Halbleitermoduls in der zweiten Ausführungsform beschrieben.
  • Ähnlich wie bei dem Verfahren zum Herstellen eines Halbleitermoduls in der ersten Ausführungsform weist das Verfahren zum Herstellen eines Halbleitermoduls in der zweiten Ausführungsform Folgendes auf: Einen Bondschritt S1, einen ersten Dichtungsschritt S2 und einen zweiten Dichtungsschritt S3. Zusätzlich zu diesen Schritten weist das Verfahren zum Herstellen eines Halbleitermoduls in der zweiten Ausführungsform ferner einen Aussparungs-Ausbildungsschritt S4 auf.
  • 14 ist eine Querschnittsansicht eines Herstellungsprozesses eines Halbleitermoduls in der zweiten Ausführungsform. Im Herstellungsprozess eines Halbleitermoduls in der zweiten Ausführungsform wird zunächst der Aussparungs-Ausbildungsschritt S4 ausgeführt. Wie in 14(A) gezeigt, wird die Aussparung 23 im Aussparungs-Ausbildungsschritt S4 ausgebildet. Die Ausbildung der Aussparung 23 wird beispielsweise mittels eines Laserstrahls L von einer Laserbestrahlungsquelle 24 ausgeführt, der die Vorderseiten-Elektrode 22 bestrahlt. Der Laserstrahl L bestrahlt einen Bereich um einen Bereich herum, an welchen der Bonddraht 3 gebondet werden soll, um den Bondbereich 31 zu bilden. Die Laserbestrahlungsquelle 24 ist beispielsweise eine Kohlendioxidlaser-Verarbeitungsmaschine.
  • Nach dem Aussparungs-Ausbildungsschritt S4 werden der Bondschritt S1 und der erste Dichtungsschritt S2 ausgeführt, wie in 14(B) bis 14(C) gezeigt. Im ersten Dichtungsschritt S2 füllt das erste Dichtungselement 4 nicht nur den Zwischenraum an der Peripherie 32 des Bondbereichs 31, sondern auch die Aussparung 23, wodurch es den Bondbereich 31 abdichtet. Nach dem zweiten ersten Dichtungsschritt S2 wird der zweite Dichtungsschritt S3 durchgeführt.
  • Die Reihenfolge des Aussparungs-Ausbildungsschritts S4 ist nicht auf das oben Genannte beschränkt. Beispielsweise kann der Aussparungs-Ausbildungsschritt S4 nach dem Bondschritt S1 durchgeführt werden. 15 ist eine Querschnittsansicht einer Variation des Herstellungsprozesses eines Halbleitermoduls in der zweiten Ausführungsform. Bei der Variation des Herstellungsprozesses eines Halbleitermoduls in der zweiten Ausführungsform wird zunächst der Bondschritt S1 ausgeführt. Nach dem Bondschritt S1 wird der Aussparungs-Ausbildungsschritt S4 durchgeführt, wie in 15(A) gezeigt, so dass die Aussparung 23 um die Peripherie 32 des Bondbereichs 31 herum ausgebildet wird. Nach dem Aussparungs-Ausbildungsschritt S4 wird der erste Dichtungsschritt S2 ausgeführt, wie in 15(B) und 15(C) gezeigt. Nach dem zweiten ersten Dichtungsschritt S2 wird der zweite Dichtungsschritt S3 durchgeführt.
  • Die vorteilhaften Wirkungen des Halbleitermoduls in der zweiten Ausführungsform werden nachfolgend beschrieben.
  • Am Bondbereich 31 werden zwischen der Vorderseiten-Elektrode 22 und dem Bonddraht 3 wiederholt thermische Belastungen hervorgerufen, und zwar infolge der Differenz des thermischen Ausdehnungskoeffizienten zwischen dem Bonddraht 3 und der Halbleitereinrichtung 2, wie oben beschrieben. Diese thermische Belastung verursacht leicht die Belastungskonzentration an der Peripherie 32 des Bondbereichs 31. Demzufolge kann eine solche wiederholte thermische Belastung das Ablösen von dem Ende des ersten Dichtungselements 4 in Richtung der Peripherie 32 des Bondbereichs 31 entlang der Grenzfläche zwischen dem ersten Dichtungselement 4 und der Vorderseiten-Elektrode 22 fortschreiten lassen. Bei dem Halbleitermodul in der zweiten Ausführungsform ist die Aussparung 23 an der Vorderseiten-Elektrode 22 bereitgestellt.
  • Die Richtung, in welcher die oben erwähnte Ablösung fortschreitet, ändert sich an der Aussparung 23 signifikant. Demzufolge verringert in dem Halbleitermodul in der zweiten Ausführungsform die Vorderseiten-Elektrode 22 mit der Aussparung 23 das Fortschreiten des Ablösens. Im Ergebnis ermöglicht das Halbleitermodul in der zweiten Ausführungsform eine noch längere Lebensdauer des Bondbereichs 31.
  • Bei dem Halbleitermodul in der zweiten Ausführungsform gilt Folgendes: Falls die Aussparung 23 mehrfach um den Bondbereich 31 herum ausgebildet wird, ändert sich die Richtung, in welcher die Ablösung fortschreitet, an einer Mehrzahl von Teilen. In einem solchen Fall wird daher das Fortschreiten des Ablösens weiter verringert. Im Ergebnis kann die Lebensdauer des Bondbereichs 31 noch weiter verlängert werden.
  • Dritte, erfindungsgemäße Ausführungsform
  • Nachfolgend wird eine Struktur eines Halbleitermoduls in einer dritten Ausführungsform beschrieben. Es werden hauptsächlich die Unterschiede von der zweiten Ausführungsform beschrieben.
  • Ähnlich wie bei dem Halbleitermodul in der zweiten Ausführungsform weist das Halbleitermodul in der dritten Ausführungsform hauptsächlich Folgendes auf: Ein Isoliersubstrat 1, eine Halbleitereinrichtung 2, einen Bonddraht 3, ein erstes Dichtungselement 4 und ein zweites Dichtungselement 5. Ähnlich wie bei dem Halbleitermodul in der zweiten Ausführungsform kann das Halbleitermodul in der dritten Ausführungsform ferner eine Basisplatine 6, ein Gehäuse 7 und einen Kühlkörper 8 aufweisen.
  • Bei dem Halbleitermodul in der dritten Ausführungsform hat die Vorderseiten-Elektrode 22 eine Aussparung 23. Bei dem Halbleitermodul in der dritten Ausführungsform unterscheidet sich jedoch die Form der Aussparung 23 von derjenigen des Halbleitermoduls in der zweiten Ausführungsform.
  • 16 ist eine Querschnittsansicht eines Bereichs um eine Vorderseiten-Elektrode des Halbleitermoduls in der dritten Ausführungsform. Wie in 16 gezeigt, hat die Vorderseiten-Elektrode 22 die Aussparung 23. Die Aussparung 23 ist um den die Peripherie 32 des Bondbereichs 31 auf der Vorderseiten-Elektrode 22 herum ausgebildet. Das erste Dichtungselement 4 füllt den Zwischenraum von zumindest einem Teil der Peripherie 32 des Bondbereichs 31 und füllt auch die Aussparung 23.
  • Die Aussparung 23 hat eine Öffnung 23c und eine Unterseite 23d. Die Aussparung 23 ist hinsichtlich der Richtung senkrecht zu einer Fläche der Vorderseiten-Elektrode 22 geneigt. Das heißt, die Richtung von der Unterseite 23d zur Öffnung 23c ist von der Richtung senkrecht zu der Fläche der Vorderseiten-Elektrode verschieden. Genauer gesagt: Die Aussparung 23 ist vorzugsweise derart geneigt, dass in der Draufsicht die Unterseite 23d weiter vom Bondbereich 31 liegt als die Öffnung 23c vom Bondbereich 31. Es kann auch nur ein Teil der Aussparung 23 geneigt sein. Die Aussparung hat auch eine Seitenfläche. In der Draufsicht befindet sich die Unterseite 23d oder zumindest ein Teil der Seitenfläche weiter vom Bondbereich 31 entfernt als die Öffnung 23c vom Bondbereich 31.
  • Es wird nachfolgend ein Verfahren zum Herstellen des Halbleitermoduls in der dritten Ausführungsform beschrieben.
  • Ähnlich wie bei dem Verfahren zum Herstellen eines Halbleitermoduls in der zweiten Ausführungsform weist das Verfahren zum Herstellen eines Halbleitermoduls in der dritten Ausführungsform Folgendes auf: Einen Bondschritt S1, einen ersten Dichtungsschritt S2, einen zweiten Dichtungsschritt S3 und einen Aussparungs-Ausbildungsschritt S4. Der Herstellungsprozess eines Halbleitermoduls in der dritten Ausführungsform unterscheidet sich jedoch von dem Herstellungsprozess eines Halbleitermoduls in der zweiten Ausführungsform durch den Aussparungs-Ausbildungsschritt S4. Nachfolgend wird der Unterschied beschrieben.
  • 17 ist eine Querschnittsansicht des Aussparungs-Ausbildungsschrittes S4 in der dritten Ausführungsform. Wie in 17 gezeigt, wird die Aussparung 23 im Aussparungs-Ausbildungsschritt S4 ausgebildet. Die geneigte Aussparung 23 wird ausgebildet, indem ein Bereich um einen Bereich herum, der den Bondbereich 31 bilden wird, mit einem Laserstrahl L bestrahlt wird, der hinsichtlich der Richtung senkrecht zu einer Fläche der Vorderseiten-Elektrode 22 geneigt ist. Um den Laserstrahl L hinsichtlich der Richtung senkrecht zu der Fläche der Vorderseiten-Elektrode 22 zu neigen, kann eine Laserbestrahlungsquelle 24 beispielsweise auf geneigte Weise angeordnet sein.
  • Die vorteilhaften Wirkungen des Halbleitermoduls in der dritten Ausführungsform werden nachfolgend beschrieben.
  • Wie oben beschrieben, kann die thermische Belastung, die wiederholt am Bondbereich 31 zwischen der Vorderseiten-Elektrode 22 und dem Bonddraht 3 erzeugt wird, ein Ablösen von dem Ende des ersten Dichtungselements 4 in Richtung der Peripherie 32 des Bondbereichs 31 entlang der Grenzfläche zwischen dem ersten Dichtungselement 4 und der Vorderseiten-Elektrode 22 fortschreiten lassen.
  • Bei dem Halbleitermodul in der dritten Ausführungsform ist die geneigte Aussparung 23 an der Vorderseiten-Elektrode 22 ausgebildet. Die Richtung, in welcher die Ablösung fortschreitet, ändert sich an der geneigten Aussparung 23 signifikant. Daher verringert bei dem Halbleitermodul in der dritten Ausführungsform die Vorderseiten-Elektrode 22 mit der geneigten Aussparung 23 das Fortschreiten des Ablösens weiter. Im Ergebnis ermöglicht das Halbleitermodul in der dritten Ausführungsform eine noch längere Lebensdauer des Bondbereichs 31.
  • Bezugszeichenliste
    • 1
    Isoliersubstrat;
    11
    Isolierschicht;
    11a
    Vorderseite;
    11b
    Rückseite;
    12
    leitfähiges Muster;
    2
    Halbleitereinrichtung;
    2a
    Vorderseite;
    2b
    Rückseite;
    21
    Rückseiten-Elektrode;
    22
    Vorderseiten-Elektrode;
    23c
    Öffnung;
    23d
    Unterseite;
    24
    Laserbestrahlungsquelle;
    3
    Bonddraht;
    31
    Bondbereich;
    32
    Peripherie;
    4
    erstes Dichtungselement;
    5
    zweites Dichtungselement;
    6
    Basisplatine;
    6a
    Vorderseite;
    6b
    Rückseite;
    7
    Gehäuse;
    8
    Kühlkörper;
    8a
    Vorderseite;
    8b
    Rückseite;
    71
    Seitenwand;
    72
    unterer Bereich;
    L
    Laserstrahl;
    S1
    Bondschritt;
    S2
    erster Dichtungsschritt;
    S3
    zweiter Dichtungsschritt;
    S4
    Aussparungs-Ausbildungsschritt.

Claims (8)

  1. Halbleitermodul, das Folgendes aufweist: - eine Halbleitereinrichtung (2) mit einer Vorderseiten-Elektrode (22); - einen Bonddraht (3) mit einem Bondbereich (31), der an die Vorderseiten-Elektrode (22) gebondet ist; - ein erstes Dichtungselement (4), das einen Zwischenraum zwischen dem Bonddraht (3) und der Vorderseiten-Elektrode (22) an einer Peripherie des Bondbereichs (31) füllt und einen ersten Elastizitätsmodul hat; und - ein zweites Dichtungselement (5), das das erste Dichtungselement (4) bedeckt, das in Kontakt mit der Vorderseiten-Elektrode (22) ist und das einen zweiten Elastizitätsmodul hat, wobei der erste Elastizitätsmodul höher ist als der zweite Elastizitätsmodul, wobei die Vorderseiten-Elektrode (22) eine Aussparung (23) um den Bondbereich (31) herum aufweist, wobei die Aussparung (23) vom Bondbereich (31) entfernt ausgebildet ist, wobei die Aussparung (23) mit dem ersten Dichtungselement (4) gefüllt ist, und wobei die Aussparung (23) eine Öffnung (23c), eine Seitenfläche und eine Unterseite (23d) hat, und in der Draufsicht die Unterseite (23d) sich weiter vom Bondbereich entfernt befindet als die Öffnung (23c) vom Bondbereich.
  2. Halbleitermodul nach Anspruch 1, wobei in der Draufsicht die Aussparung (23) so ausgebildet ist, dass sie den Bondbereich (31) umgibt.
  3. Halbleitermodul nach Anspruch 2, wobei die Aussparung (23) kontinuierlich ausgebildet ist.
  4. Halbleitermodul nach Anspruch 1, wobei die elektrische Leitfähigkeit des ersten Dichtungselements (4) höher ist als die des zweiten Dichtungselements (5).
  5. Halbleitermodul nach Anspruch 1, wobei die dielektrische Durchschlagsfestigkeit des ersten Dichtungselements (4) niedriger ist als die des zweiten Dichtungselements (5).
  6. Halbleitermodul nach Anspruch 1, wobei der erste Elastizitätsmodul 70 GPa oder mehr beträgt.
  7. Halbleitermodul nach Anspruch 1, wobei der zweite Elastizitätsmodul 30 GPa oder weniger beträgt.
  8. Verfahren zum Herstellen eines Halbleitermoduls, wobei das Verfahren Folgendes aufweist: - Bonden eines Bonddrahts (3) an eine Vorderseiten-Elektrode (22) einer Halbleitereinrichtung (2), um einen Bondbereich (31) auszubilden; - Füllen eines Zwischenraums zwischen dem Bonddraht (3) und der Vorderseiten-Elektrode (22) mit einem ersten Dichtungselement (4), das einen ersten Elastizitätsmodul hat, und zwar an einer Peripherie des Bondbereichs (31); - Bedecken des ersten Dichtungselements (4) mit einem zweiten Dichtungselement (5), das einen zweiten Elastizitätsmodul hat, derart, dass das zweite Dichtungselement (5) in Kontakt mit der Vorderseiten-Elektrode (22) ist; und - Ausbilden einer Aussparung (23) um den Bondbereich (31) herum, wobei die Aussparung (23) vom Bondbereich (31) entfernt ausgebildet wird, wobei der erste Elastizitätsmodul höher ist als der zweite Elastizitätsmodul, und wobei die Aussparung (23) mit dem ersten Dichtungselement (4) gefüllt wird, und wobei die Aussparung (23) dadurch ausgebildet wird, dass ein Laserstrahl die Vorderseiten-Elektrode (22) bestrahlt, und wobei die Aussparung (23) eine Öffnung (23c) und eine Unterseite (23d) aufweist, wobei in der Draufsicht die Unterseite (23d) sich weiter vom Bondbereich (31) entfernt befindet als die Öffnung (23c) vom Bondbereich (31), und der Laserstrahl die Vorderseiten-Elektrode (22) bestrahlt, wobei der Laserstrahl geneigt ist.
DE112017000977.4T 2016-02-24 2017-01-31 Halbleitermodul und verfahren zum herstellen desselben Active DE112017000977B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016033111 2016-02-24
JP2016-033111 2016-02-24
PCT/JP2017/003400 WO2017145667A1 (ja) 2016-02-24 2017-01-31 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
DE112017000977T5 DE112017000977T5 (de) 2018-12-13
DE112017000977B4 true DE112017000977B4 (de) 2022-05-05

Family

ID=59685489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000977.4T Active DE112017000977B4 (de) 2016-02-24 2017-01-31 Halbleitermodul und verfahren zum herstellen desselben

Country Status (5)

Country Link
US (1) US10643969B2 (de)
JP (1) JP6316508B2 (de)
CN (1) CN108701621B (de)
DE (1) DE112017000977B4 (de)
WO (1) WO2017145667A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855033B2 (en) * 2019-05-30 2023-12-26 Mitsubishi Electric Corporation Power semiconductor module and power converter
JP7280789B2 (ja) * 2019-09-24 2023-05-24 株式会社東芝 パワーモジュール
JP7200899B2 (ja) * 2019-09-30 2023-01-10 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN114747000A (zh) * 2019-12-04 2022-07-12 三菱电机株式会社 半导体装置、电力变换装置以及半导体装置的制造方法
JP2021125477A (ja) 2020-01-31 2021-08-30 株式会社東芝 半導体装置
WO2022162825A1 (ja) * 2021-01-28 2022-08-04 三菱電機株式会社 半導体モジュールおよび電力変換装置
CN117157751A (zh) * 2021-04-12 2023-12-01 罗姆股份有限公司 半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302261A (ja) 2008-06-12 2009-12-24 Toyota Central R&D Labs Inc 半導体装置
DE102012109995A1 (de) 2012-10-19 2014-04-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
US20140264383A1 (en) 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US20150228618A1 (en) 2014-02-07 2015-08-13 Renesas Electronics Corporation Method of Manufacturing Semiconductor Device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613739A (en) * 1979-07-13 1981-02-10 Hitachi Ltd Semiconductor device
JP2698065B2 (ja) 1996-03-21 1998-01-19 株式会社日立製作所 半導体装置の製造方法
JPH10199923A (ja) * 1997-01-13 1998-07-31 Hitachi Ltd パワー半導体モジュール
JP2000223623A (ja) * 1999-01-27 2000-08-11 Denso Corp 回路基板の実装構造
JP2000269246A (ja) * 1999-03-15 2000-09-29 Texas Instr Japan Ltd 半導体装置
JP4569473B2 (ja) 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
KR20090121021A (ko) * 2008-05-21 2009-11-25 호서대학교 산학협력단 마이카 커패시터 및 그 제조 방법
JP2013508945A (ja) * 2009-10-15 2013-03-07 エルジー イノテック カンパニー リミテッド 太陽光発電装置及びその製造方法
US8779569B2 (en) * 2010-01-18 2014-07-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013098456A (ja) 2011-11-04 2013-05-20 Mitsubishi Electric Corp 電力用半導体装置
DE112014006759B4 (de) * 2014-07-30 2019-02-21 Hitachi, Ltd. Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumsetzungsvorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302261A (ja) 2008-06-12 2009-12-24 Toyota Central R&D Labs Inc 半導体装置
DE102012109995A1 (de) 2012-10-19 2014-04-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements
US20140264383A1 (en) 2013-03-15 2014-09-18 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same
US20150228618A1 (en) 2014-02-07 2015-08-13 Renesas Electronics Corporation Method of Manufacturing Semiconductor Device

Also Published As

Publication number Publication date
DE112017000977T5 (de) 2018-12-13
WO2017145667A1 (ja) 2017-08-31
JP6316508B2 (ja) 2018-04-25
JPWO2017145667A1 (ja) 2018-03-01
US20190043827A1 (en) 2019-02-07
US10643969B2 (en) 2020-05-05
CN108701621B (zh) 2021-07-09
CN108701621A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE102009055691B4 (de) Leistungshalbleitermodul
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE10003671A1 (de) Halbleiter-Bauelement
DE102015115999B4 (de) Elektronische Komponente
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102005050330A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102013219959B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017002961T5 (de) Leistungs-halbleitereinheit
DE102015103897B4 (de) Leitungsrahmen mit Kühlerplatte, Verfahren zur Herstellung eines Leitungsrahmens mit Kühlerplatte, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
DE112014000862T5 (de) Halbleitervorrichtung
DE102022000194A1 (de) Spritzguss-packaging für vorrichtungen aus halbleitern mit breiter bandlücke
DE102015109073A1 (de) Elektronische Vorrichtungen mit erhöhten Kriechstrecken
DE102015223300B4 (de) Halbleitervorrichtung
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE102007031490B4 (de) Verfahren zur Herstellung eines Halbleitermoduls
DE112020002845T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021600000

Ipc: H01L0023490000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final