DE112011105785B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112011105785B4
DE112011105785B4 DE201111105785 DE112011105785T DE112011105785B4 DE 112011105785 B4 DE112011105785 B4 DE 112011105785B4 DE 201111105785 DE201111105785 DE 201111105785 DE 112011105785 T DE112011105785 T DE 112011105785T DE 112011105785 B4 DE112011105785 B4 DE 112011105785B4
Authority
DE
Germany
Prior art keywords
section
semiconductor substrate
type
conductive particles
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201111105785
Other languages
English (en)
Other versions
DE112011105785T5 (de
Inventor
Keigo Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112011105785T5 publication Critical patent/DE112011105785T5/de
Application granted granted Critical
Publication of DE112011105785B4 publication Critical patent/DE112011105785B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (10), aufweisend: ein Halbleitersubstrat (12); und eine erste Isolationsschicht (60), wobei das Halbleitersubstrat (12) aufweist: einen aktiven Abschnitt (20), in dem eine Halbleitervorrichtung ausgebildet ist, und einen peripheren Abschnitt (50), der zwischen dem aktiven Abschnitt (20) und einer Randoberfläche (12a) des Halbleitersubstrats (12) angeordnet ist; und wobei die erste Isolationsschicht (60) ein Isolationsmaterial (60b) und leitfähige Partikel (60a) umfasst, die in dem Isolationsmaterial (60b) verteilt sind, und wobei die erste Isolationsschicht (60) zumindest über einem Teilbereich des peripheren Abschnitts (50) ausgebildet ist.

Description

  • TECHNISCHES GEBIET
  • Die offenbarte Technik der vorliegenden Beschreibung betrifft eine Halbleitervorrichtung.
  • HINTERGRUND DER ERFINDUNG
  • Die Offenlegungsschrift der japanischen Patentanmeldung JP 2005-209983 A (nachstehend als Patentdokument 1 bezeichnet) offenbart eine Halbleitervorrichtung, die eine Isolationsschicht und eine Mehrzahl von Feldplatten (Leiterplatten) aufweist, die an einer oberen Oberfläche eines peripheren Abschnitts bereitgestellt sind, der zwischen einem aktiven Abschnitt (einem Abschnitt, in dem ein MOSFET ausgebildet ist) und einer Randoberfläche eines Halbleitersubstrats angeordnet ist. Durch ein derartiges Bereitstellen der Feldplatten an dem Randabschnitt, kann ein elektrisches Feld in dem peripheren Abschnitt verringert werden.
  • KURZFASSUNG DER ERFINDUNG
  • TECHNISCHE PROBLEMSTELLUNG
  • Mit der oben genannten Technik, bei der die Feldplatten eingesetzt werden, liegt eine Potenzialdifferenz zwischen dem aktiven Abschnitt und dem Randabschnitt des Halbleitersubstrats an dem peripheren Abschnitt an der Gruppe der Feldplatten an. Je größer die Anzahl der angebrachten Feldplatten ist, desto kleiner ist deshalb die Potenzialdifferenz zwischen den Feldplatten und desto höher ist eine Einheitlichkeit des elektrischen Feldes in dem peripheren Abschnitt. Mit anderen Worten erhöht eine Zunahme der Anzahl der angebrachten Feldplatten die Spannungsfestigkeits-Eigenschaften der Halbleitervorrichtung.
  • Andererseits wird eine Feldplatte normalerweise unter Verwendung einer fotolithographischen Technik ausgebildet. Eine Ausbildung einer großen Anzahl von Feldplatten an dem peripheren Abschnitt erfordert, dass eine Breite der Feldplatten verringert wird. Allerdings besteht bei der Miniaturisierung der Feldplatten eine Grenze, die durch die fotolithographische Technik erreicht werden kann. Aus diesem Grund war mit der Technik, die in dem Patentdokument 1 offenbart ist, eine Grenze gesetzt, um die Spannungsfestigkeits-Eigenschaften der Halbleitervorrichtung zu verbessern.
  • Eine andere Halbleitervorrichtung ist Gegenstand der JP 2006-140169 A . Die dort offenbarte Halbleitervorrichtung hat eine semi-isolierende Schicht mit darin enthaltenen isolierenden Partikeln. Durch den Aufbau der semi-isolierenden Schicht kann die Halbleitervorrichtung dieser Druckschrift keine Isolationseigenschaften bereitstellen, so dass es mithin zur Bildung von Leckströmen kommt.
  • Unter Berücksichtigung dieses Umstands schafft die vorliegende Beschreibung eine Halbleitervorrichtung mit höheren Spannungsfestigkeits-Eigenschaften.
  • LÖSUNG DER PROBLEMSTELLUNG
  • Die in der vorliegenden Beschreibung offenbarte Halbleitervorrichtung weist ein Halbleitersubstrat auf. Das Halbleitersubstrat weist einen aktiven Abschnitt, in dem eine Halbleitervorrichtung ausgebildet ist, und einen peripheren Abschnitt, der zwischen dem aktiven Abschnitt und einer Randoberfläche des Halbleitersubstrats angeordnet ist, auf. Eine erste Isolationsschicht, die ein Isolationsmaterial und leitfähige Partikel umfasst, die in dem Isolationsmaterial verteilt sind, ist zumindest über einem Teilbereich des peripheren Abschnitts ausgebildet.
  • Es sollte beachtet werden, dass sich bei der vorliegenden Beschreibung leitfähige Partikel auf Partikel beziehen, die leitfähig sind und eine Breite in dem Bereich zwischen 10 nm und 100 μm an einem breitesten Teil derselben aufweisen. Ferner bezieht sich ein Isolator bei der vorliegenden Beschreibung auf ein Material mit einem elektrischen Widerstandswert von 1014 Ωm oder höher.
  • Die erste Isolationsschicht ist über dem peripheren Abschnitt der Halbleitervorrichtung ausgebildet. Da die erste Isolationsschicht leitfähige Partikel umfasst, liegt eine Potenzialdifferenz zwischen dem aktiven Abschnitt und dem Randabschnitt des Halbleitersubstrats an den leitfähigen Partikeln an. Da die leitfähigen Partikel sehr klein sind, kann in der ersten Isolationsschicht eine große Anzahl von leitfähigen Partikeln umfasst sein. Aufgrund der ersten Isolationsschicht kann daher eine einheitlichere elektrische Feldverteilung in dem peripheren Abschnitt unter der ersten Isolationsschicht geschaffen werden als diejenige unter einer herkömmlichen Feldplatte. Demzufolge weist die Halbleitervorrichtung höhere Spannungsfestigkeits-Eigenschaften als eine herkömmliche Halbleitervorrichtung auf.
  • Bei der oben beschriebenen Halbleitervorrichtung kann vorzugsweise eine zweite Isolationsschicht, die keine leitfähigen Partikel umfasst, zwischen der ersten Isolationsschicht und dem Halbleitersubstrat eingefügt sein.
  • Gemäß einem solchen Aufbau kann das elektrische Feld in dem peripheren Abschnitt weiter verringert werden.
  • Bei der oben beschriebenen Halbleitervorrichtung kann ein p-Typ Abschnitt in dem Halbleitersubstrat in einem Bereich ausgebildet sein, der an einer Grenze zwischen dem peripheren Abschnitt und dem aktiven Abschnitt angeordnet ist und an einer oberen Oberfläche das Halbleitersubstrats freiliegt. Ein n-Typ Abschnitt kann in dem Halbleitersubstrat in einem Bereich ausgebildet sein, der an der oberen Oberfläche und der Randoberfläche das Halbleitersubstrat freiliegt. Ein p-Typ Abschnitt mit niedriger Konzentration, dessen Störstellenkonzentration niedriger als bei dem p-Typ Abschnitt und dem n-Typ Abschnitt ist, und ein n-Typ Abschnitt mit niedriger Konzentration, dessen Konzentration niedriger als bei dem p-Typ Abschnitt und bei dem n-Typ Abschnitt ist, können in dem Halbleitersubstrat in einem Bereich ausgebildet sein, der zwischen dem p-Typ Abschnitt und dem n-Typ Abschnitt angeordnet ist und an der oberen Oberfläche des Halbleitersubstrat freiliegt. Die erste Isolationsschicht kann über einer Gesamtheit aus dem p-Typ Abschnitt mit niedriger Konzentration und dem n-Typ Abschnitt mit niedriger Konzentration ausgebildet sein.
  • Da der p-Typ Abschnitt mit niedriger Konzentration und der n-Typ Abschnitt mit niedriger Konzentration Abschnitte sind, in denen sich eine Sperrschicht ausbreitet, liegt in diesen Abschnitten eine hohe Spannung an. Gemäß dem oben beschriebenen Aufbau kann das elektrische Feld in einer Gesamtheit aus diesen Abschnitten, an denen die hohe Spannung anliegt, verringert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Längsquerschnittansicht der Halbleitervorrichtung 10.
  • 2 ist eine vergrößerte Schnittansicht eines RESURF-Abschnitts 56 und einer Isolationsschicht 58 und 60.
  • 3 ist eine Schnittansicht, die eine elektrische Potenzialverteilung an einem in 2 gezeigten Querschnitt zeigt, wenn ein IGBT ausgeschaltet ist.
  • 4 ist ein erläuterndes Diagramm eines Verfahrens zum Ausbilden einer Isolationsschicht 60 durch Aufbringen eines fließfähigen Materials.
  • 5 ist ein erläuterndes Diagramm eines Verfahrens zum Ausbilden der Isolationsschicht 60 durch Aufbringen eines Streifens.
  • 6 ist ein erläuterndes Diagramm eines Verfahrens zum Ausbilden einer Isolationsschicht 60 durch Sputtern (bzw. Kathodenzerstäubung).
  • 7 ist eine vergrößerte Schnittansicht übereinstimmend mit 2 von einer Halbleitervorrichtung gemäß einer ersten Modifikation.
  • 8 ist eine vergrößerte Schnittansicht übereinstimmend mit 2 von einer Halbleitervorrichtung gemäß einer zweiten Modifikation.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Eine Halbleitervorrichtung 10, die in 1 gezeigt ist, umfasst ein Halbleitersubstrat 12, Elektroden und Isolationsschichten, die an einer oberen Oberfläche und einer unteren Oberfläche des Halbleitersubstrats 12 und dergleichen ausgebildet sind. Das Halbleitersubstrat 12 umfasst einen aktiven Abschnitt 20 und einen peripheren Abschnitt 50. In dem aktiven Abschnitt 20 ist ein IGBT ausgebildet. Der aktive Abschnitt 20 ist in einem annähernd mittleren Teil des Halbleitersubstrats 12 ausgebildet, wenn das Halbleitersubstrat 12 von einer oberen Oberflächenseite her betrachtet wird. Der periphere Abschnitt 50 ist ein Abschnitt, der zwischen dem aktiven Abschnitt 20 und einer Randoberfläche (einer peripheren Oberfläche) 12a des Halbleitersubstrats 12 angeordnet ist. Daher ist der aktive Abschnitt 20 von einem peripheren Abschnitt 50 umgeben, wenn das Halbleitersubstrat 12 in einer Draufsicht von oben betrachtet wird.
  • An der oberen Oberfläche des aktiven Abschnitts 20 sind Gräben ausgebildet. Eine innere Oberfläche von jedem Graben ist mit einem Gate-Isolator bedeckt. In jedem Graben ist eine Gate-Elektrode 28 ausgebildet. An der oberen Oberfläche des aktiven Abschnitts 20 ist eine Emitterelektrode 22 ist ausgebildet. An der unteren Oberfläche des Halbleitersubstrats 12 ist eine Kollektorelektrode 34 ausgebildet. Die Elektroden an einer oberen Oberflächenseite der Halbleitervorrichtung 10 (zum Beispiel die Emitterelektrode 22, ein Gate-Elektroden-Dämpfungselement bzw. -Pad (nicht dargestellt: ein Dämpfungselement bzw. Pad, das mit den jeweiligen Gate-Elektroden 28 verbunden ist), und andere Signal-Extraktions-Elektroden) sind durch Lötmaterial wie Lötzinn, Drahtanschlüsse, eine Leitpaste oder dergleichen mit einem externen leitfähigen Element verbunden.
  • In dem aktiven Abschnitt 20 ist ein n-Typ Emitterabschnitt 24, ein p-Typ Bodyabschnitt 26, ein n-Typ Driftabschnitt 30 und ein p-Typ Kollektorabschnitt 32 ausgebildet. Die Emitterabschnitte 24 sind in Bereichen ausgebildet, die an der oberen Oberfläche des Halbleitersubstrats 12 freiliegen. Die Emitterabschnitte 24 sind in den Bereichen ausgebildet, die mit den Gate-Isolatoren in Kontakt stehen. Die Emitterabschnitte 24 sind mit einem ohmschen Widerstand mit der Ermittlerelektrode 22 verbunden. Der Bodyabschnitt 26 ist an den Seiten der Emitterabschnitte 24 und an einer unteren Seite der Emitterabschnitte 24 ausgebildet. Der Bodyabschnitt 26 steht an der unteren Seite der Emitterabschnitte 24 mit den Gate-Isolatoren in Kontakt. Der Bodyabschnitt 26 weist zwischen zwei Emitterabschnitten 24 eine hohe p-Typ Störstellenkonzentration auf und ist mit einem ohmschen Widerstand mit der Emitterelektrode 22 verbunden. Der Driftabschnitt 30 ist an einer unteren Seite des Bodyabschnitts 26 ausgebildet. Der Driftabschnitt 30 ist durch den Bodyabschnitt 26 von den Emitterabschnitten 24 getrennt. Der Driftabschnitt 30 steht an einem unteren Ende des Grabens mit einem Gate-Isolator in Kontakt. Der Kollektorabschnitt 32 ist an einer unteren Seite des Driftabschnitts 30 ausgebildet. Der Kollektorabschnitt 32 weist eine hohe p-Typ Störstellenkonzentration auf und ist mit einem ohmschen Widerstand mit der Kollektorelektrode 34 verbunden. Der IGBT ist in dem aktiven Abschnitt 20 durch die entsprechenden Elektroden und die entsprechenden oben beschriebenen Halbleiterabschnitte ausgebildet.
  • In dem peripheren Abschnitt 50 ist ein tiefer p-Typ Abschnitt 52, ein RESURF-Abschnitt 56 und ein n-Typ Randabschnitt 62 ausgebildet. Der tiefe p-Typ Abschnitt 52 ist an einer Grenze zwischen dem aktiven Abschnitt 20 und dem peripheren Abschnitt 50 angeordnet. Der tiefe p-Typ Abschnitt 52 ist in einem Bereich ausgebildet, der an der oberen Oberfläche des Halbleitersubstrats 12 freiliegt. Der tiefe p-Typ Abschnitt 52 steht mit dem Bodyabschnitt 26 in Kontakt. Der tiefe p-Typ Abschnitt 52 ist in dem aktiven Abschnitt 20 in einer Tiefe ausgebildet, die tiefer als die Gate-Elektrode 28 liegt. Der tiefe p-Typ Abschnitt 52 weist eine hohe p-Typ Störstellenkonzentration auf und ist mit einem ohmschen Widerstand mit einer Elektrode 54 verbunden, die auf dem tiefen p-Typ Abschnitt 52 ausgebildet ist. Der RESURF-Abschnitt 56 ist zu dem tiefen p-Typ Abschnitt 52 benachbart angeordnet und steht mit diesem in Kontakt. Der RESURF-Abschnitt 56 ist in einem Bereich ausgebildet, der an der oberen Oberfläche des Halbleitersubstrats 12 freiliegt. Der RESURF-Abschnitt 56 ist in einer Tiefe ausgebildet, die flacher als die Tiefe des p-Typ Abschnitts 52 ist. Eine p-Typ Störstellenkonzentration des RESURF-Abschnitts 56 ist niedriger als diejenige des tiefen p-Typ Abschnitts 52. Zudem ist die p-Typ Störstellenkonzentration des RESURF-Abschnitts 56 niedriger als eine n-Typ Störstellenkonzentration in dem n-Typ Randabschnitt 62. Der n-Typ Randabschnitt 62 ist in einem Bereich ausgebildet, der an der Randoberfläche 12a des Halbleitersubstrats 12 freiliegt und an der oberen Oberfläche des Halbleitersubstrats 12 freiliegt. Der n-Typ Randabschnitt 62 weist eine relativ hohe n-Typ Störstellenkonzentration auf und ist mit einem ohmschen Widerstand mit einer Elektrode 64 verbunden, die an dem n-Typ Randabschnitt 62 ausgebildet ist. Der zuvor beschriebene Driftabschnitt 30 ist an unteren Seiten des tiefen p-Typ Abschnitts 52, des RESURF-Abschnitts 56 und des n-Typ Randabschnitts 62 ausgebildet. Mit anderen Worten erstreckt sich der Driftabschnitt 30 von dem aktiven Abschnitt 20 zu dem peripheren Abschnitt 50. Zudem besteht der Driftabschnitt 30 ebenso in einem Bereich, der zwischen dem RESURF-Abschnitt 56 und dem n-Typ Randabschnitt 62 angeordnet ist, und liegt in diesem Bereich an der oberen Oberfläche des Halbleitersubstrats 12 frei. Nachstehend wird der Driftabschnitt 30 zwischen dem RESURF-Abschnitt 56 und dem n-Typ Randabschnitt 62 als peripherer Driftabschnitt 30a bezeichnet. Eine n-Typ Störstellenkonzentration des Driftabschnitts 30 ist niedriger als die p-Typ Störstellenkonzentration des tiefen p-Typ Abschnitts 52 und niedriger als die n-Typ Störstellenkonzentration des n-Typ Randabschnitts 62. Selbst in dem peripheren Abschnitt 50 ist der Kollektorabschnitt 32 an einer unteren Seite des Driftabschnitts 30 ausgebildet.
  • An dem peripheren Abschnitt 50 ist eine Isolationsschicht 58 und eine Isolationsschicht 60 ausgebildet. Die Isolationsschicht 58 ist an einer oberen Oberfläche des RESURF-Abschnitts 56 und des peripheren Driftabschnitts 30a ausgebildet. Die Isolationsschicht 60 ist an der Isolationsschicht 58 ausgebildet. Die Isolationsschicht 60 ist über dem RESURF-Abschnitt 56, dem peripheren Driftabschnitt 30a und dem n-Typ Randabschnitt 62 ausgebildet. Die Isolationsschicht 60 umfasst eine große Anzahl von leitfähigen Partikeln. Wie in 2 gezeigt, ist mit anderen Worten die Isolationsschicht 60 aus leitfähigen Partikeln 60a und einem Isolationsmaterial 60b ausgebildet, das derart vorliegt, dass es die leitfähigen Partikel 60a umgibt. Beispielsweise werden die leitfähigen Partikel 60a durch Cu oder Polysilikon gebildet. Die leitfähigen Partikel 60a sind Partikel mit einer Breite in dem Bereich zwischen 10 nm bis 100 μm an einem breitesten Teil derselben. Die Breite der leitfähigen Partikel 60a ist vorzugsweise gleich oder kleiner als 10 μm. Zum Beispiel werden leitfähige Partikel mit einem Partikeldurchmesser von 10 μm oder weniger bevorzugt. Falls jedoch die leitfähigen Partikel 60a lineare Partikel sind, kann die Breite der leitfähigen Partikel 60a (mit anderen Worten eine Länge der leitfähigen Partikel) gleich oder weniger als 100 μm sein. Die leitfähigen Partikel 60a sind in dem Isolationsmaterial 60b verteilt angeordnet. Daher weist die Isolationsschicht 60 eine Isolationseigenschaft auf. In der Isolationsschicht 58 liegen andererseits keine Leitfähigenpartikel vor.
  • Wenn der IGBT in dem aktiven Abschnitt 20 ausgeschaltet ist, liegt zwischen der Kollektorelektrode 34 und der Emitterelektrode 22 eine hohe Spannung Vce an. An diesem Punkt wird ein Potenzial des n-Typ Randabschnitt 62 ungefähr gleich groß wie ein Potenzial der Kollektorelektrode 34. Zudem wird ein Potenzial des tiefen p-Typ Abschnitts 52 ungefähr gleich groß wie ein Potenzial der Emitterelektrode 22. Daher liegt zwischen dem n-Typ Randabschnitt 62 und dem tiefen p-Typ Abschnitt 52 eine Spannung V1 an, die ungefähr gleich groß wie die Spannung Vce ist. Demzufolge breitet sich von dem aktiven p-Typabschnitt 52 zu dem Buchstaben n-Typ Abschnitt 62 eine Sperrschicht aus. Der RESURF-Abschnitt 56 begünstigt die Ausbreitung der Sperrschicht. Dementsprechend breitet sich die Sperrschicht annähernd über eine Gesamtheit aus dem RESURF-Abschnitt 56 und dem peripheren Driftabschnitt 30a aus. Aufgrund der Sperrschicht, die sich auf diese Weise ausgebreitet hat, ist eine Isolationseigenschaft zwischen dem n-Typ Randabschnitt 62 und dem tiefen p-Typ Abschnitt 52 sichergestellt. In einem Zustand, in dem der IGBT ausgeschaltet ist, sind daher in dem Halbleitersubstrat 12 Linien eines gleichen Potenzials so verteilt, wie es in 1 durch gepunktete Linien angezeigt ist.
  • Die Spannung V1 zwischen dem n-Typ Abschnitt 62 und dem aktiven p-Typ Abschnitt 52 liegt auch an der Isolationsschicht 60 an. Da innerhalb der Isolationsschicht 60 eine große Anzahl von leitfähigen Partikeln 60a vorliegt, liegen unter den jeweiligen leitfähigen Partikeln 60a Teilspannungen der Spannung V1 an. Da die leitfähigen Partikel 60a ungefähr gleichmäßig verteilt sind, sind die Potenzialdifferenzen unter den jeweiligen leitfähigen Partikeln 60a ungefähr gleich groß zueinander. Aus diesem Grund sind in dem RESURF-Abschnitt 56 Linien eines gleichen Potenzials ungefähr in gleichen Abständen verteilt, wie es in 3 durch gepunktete Linien angezeigt ist. Wenn die Isolationsschicht 60 leitfähige Partikel 60a umfasst, wie oben stehend beschrieben ist, wird ein elektrisches Feld in dem RESURF-Abschnitt 56 einheitlich und ein Auftreten eines lokalisierten starken elektrischen Feldes in dem RESURF-Abschnitt 56 wird unterdrückt. Des Weiteren wird der periphere Driftabschnitt 30a auf eine ähnliche Weise zu dem RESURF-Abschnitt 56 gesperrt. Zudem ist über dem peripheren Driftabschnitt 30a auch die Isolationsschicht 60 ausgebildet. Daher wird auf ähnliche Weise wie bei dem RESURF-Abschnitt 56 ein elektrisches Feld in dem peripheren Driftabschnitt 30a aufgrund eines Einflusses der leitfähigen Partikel in der Isolationsschicht 60 einheitlich. Mit anderen Worten wird auch in dem peripheren Driftabschnitt 30a ein Auftreten eines lokalisierten starken elektrischen Feldes unterdrückt.
  • Wie in 1 gezeigt ist, kann an einer Oberfläche des peripheren Abschnitts 50 eine Fremdladung 90 (beispielsweise ein bewegliches Ion wie Na, Cu oder Cl) anhängen. Bei einer herkömmlichen Halbleitervorrichtung stört gelegentlich ein elektrisches Feld, das durch eine solche anhängende Fremdladung erzeugt wird, ein elektrisches Feld in dem peripheren Abschnitt und verursacht eine elektrische Feldkonzentration. Bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform ist jedoch auf einer Oberfläche des peripheren Abschnitts 50 die Isolationsschicht 60 ausgebildet, die eine große Anzahl von leitfähigen Partikeln umfasst. Aufgrund einer Abschirmungswirkung der Leitfähigenpartikel in der Isolationsschicht 60 wird ein Einfluss des elektrischen Feldes, das durch die Fremdladung 90 erzeugt wird, auf das elektrische Feld in dem peripheren Abschnitt 50 unterdrückt. Auf diese Weise kann bei der Halbleitervorrichtung 10 das Auftreten des lokalisierten starken elektrischen Feldes aufgrund einer anhängenden Fremdladung 90 in dem peripheren Abschnitt 50 unterdrückt werden.
  • Bei der Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform ist die Isolationsschicht 60 derart ausgebildet, dass sie eine Gesamtheit aus oberen Teilen des RESURF-Abschnitts 56 und des peripheren Driftabschnitts 30a abdeckt. Mit anderen Worten wird die elektrische Feldkonzentration durch die Isolationsschicht 60 in einer Gesamtheit des Abschnitts, in dem sich die Sperrschicht in dem peripheren Abschnitt 50 erstreckt (das heißt, der Abschnitt, in dem die Potenzialdifferenzen auftreten), verringert. Deshalb weist die Halbleitervorrichtung 10 herausragende Spannungsfestigkeits-Eigenschaften auf.
  • Die Wirkung der Vereinheitlichung des elektrischen Feldes in dem peripheren Abschnitt und die Wirkung der Unterdrückung des Einflusses der oben beschriebenen Fremdladung können ebenso unter Verwendung einer Feldplatte, wie beispielsweise einer solchen, wie sie in dem Patentdokument 1 beschrieben ist, oder dergleichen erreicht werden. Es wurde allerdings herausgefunden, dass die beiden oben beschriebenen Wirkungen durch eine Anordnung einer größeren Anzahl von kleineren Leitern, wie die zuvor beschriebenen leitfähigen Partikel, an dem peripheren Abschnitt, im Vergleich zur Anordnung von großen Leitern, wie solchen Feldplatten, an dem peripheren Abschnitt, verbessert werden. Daher hat die Halbleitervorrichtung 10 gemäß der vorliegenden Ausführungsform höhere Spannungsfestigkeits-Eigenschaften als die herkömmliche Halbleitervorrichtung, welche die Feldplatten umfasst. Da auf diese Weise die Spannungsfestigkeits-Eigenschaften in dem peripheren Abschnitt verbessert werden können, ermöglicht ein Aufbau der vorliegenden Ausführungsform zudem, dass selbst dann ausreichende Spannungsfestigkeits-Eigenschaften sichergestellt sind, wenn eine Breite des peripheren Abschnitts enger als in herkömmlicher Weise eingestellt wird. Deshalb ermöglicht der Aufbau der vorliegenden Erfindung, eine kleinere Halbleitervorrichtung bereitzustellen.
  • Als Nächstes wird ein Verfahren zum Herstellen der Halbleitervorrichtung 10 beschrieben. Ein Aufbau der Halbleitervorrichtung 10 mit Ausnahme der Isolationsschicht 60 kann durch herkömmliche und bekannte Verfahren ausgebildet werden. Daher werden lediglich die Verfahren zum Ausbilden der Isolationsschicht 60 beschrieben. Als denkbares Verfahren zum Ausbilden der Isolationsschicht 60 kann ein Aufbringen eines fließfähigen Materials, ein Aufbringen eines Streifens, oder ein Sputtern (bzw. Kathodenzerstäubung) angeeignet werden.
  • Bei dem Verfahren zum Aufbringen des fließfähigen Materials wird, wie in 4 gezeigt ist, auf den peripheren Abschnitt 50, in dem keine Isolationsschicht 60 ausgebildet worden ist, ein fließfähiges Material 80 aufgetragen. Das fließfähige Material 80 ist aus einem Material aufgebaut, das durch Dispersion von leitfähigen Partikeln in einem flüssigen Bindemittel ausgebildet wird. Nachdem das fließfähige Material 80 auf den peripheren Abschnitt 50 aufgebracht ist, wird das fließfähige Material 80 (mit anderen Worten das Bindemittel) durch Erwärmung ausgehärtet. Das ausgehärtete Bindemittel wird zu dem Isolationsmaterial 60b, das in 2 gezeigt ist. Dementsprechend ist die Isolationsschicht 60 ausgebildet. Als Bindemittel kann ein Harz (beispielsweise ein Polyamidharz), SiO2, SOG, oder dergleichen verwendet werden.
  • Bei dem Verfahren zum Aufbringen des Streifens wird, wie in 5 gezeigt ist, auf den peripheren Abschnitt 50 des Halbleitersubstrats, in dem keine Isolationsschicht 60 ausgebildet worden ist, ein Isolationsstreifen 82 aufgebracht. Der Isolationsstreifen 82 ist aus einem Trägerstreifen, bestehend aus einem Isolationsharz, und leitfähigen Partikeln, die in dem Trägerstreifen verteilt angeordnet sind, aufgebaut. Mit anderen Worten dient der Trägerstreifen als das oben beschriebene Isolationsmaterial 60b. Als Trägerstreifen kann ein organisches Harz wie beispielsweise Polyamidharz verwendet werden.
  • Beim Sputtern wächst die Isolationsschicht 60, wie in 6 gezeigt ist, an dem peripheren Abschnitt 50 des Halbleitersubstrats, in dem keine Isolationsschicht 60 ausgebildet worden ist, unter Verwendung eines Ziels 84 an, das aus einem Material aufgebaut ist, das durch Dispersion von leitfähigen Partikeln in einem Isolationsmaterial ausgebildet ist. Als Isolationsmaterial 60b kann beim Sputtern SiN, SiO2 oder dergleichen verwendet werden.
  • Die Isolationsschicht 60 kann unter Verwendung einer beliebigen der oben beschriebenen Verfahren einfach ausgebildet werden. Die Herstellung der herkömmlichen Halbleitervorrichtung, welche die Feldplatten umfasst, erfordert ein Ausbilden der Feldplatten unter Verwendung einer fotolithographischen Technik. Die fotolithographische Technik erfordert eine Durchführung von zahlreichen Prozessen, die einen Prozess zum Anwachsen einer metallischen Schicht oder einer Isolationsschicht, einen Prozess zum Ausbilden einer Maske, einen Freilegungsprozess und einen Ätzungsprozess umfasst. Bei der Technik, in der Feldplatten durch die fotolithographische Technik ausgebildet werden, steigen daher die Prozesskosten zum Herstellen der Halbleitervorrichtung an. Die Prozesskosten steigen insbesondere dann erheblich an, wenn eine große Anzahl von Schichten der Feldplatten ausgebildet wird, wie es bei dem Patentdokument 1 der Fall ist. Im Gegensatz hierzu kann der Aufbau gemäß dem oben beschrieben Verfahren, der das elektrische Feld in dem peripheren Abschnitt verringert, im Vergleich zu den herkömmlichen Verfahren leicht ausgebildet werden, und die Prozesskosten können verringert werden. Da die Prozesse in dem oben beschriebenen Verfahren vereinfacht werden, können zudem die Prozesse einfacher geführt werden, und eine Abweichung der Eigenschaften unter den hergestellten Halbleitervorrichtungen kann unterdrückt werden. Ferner bietet das oben beschriebene Verfahren im Vergleich zu den Fällen, in denen die fotolithographische Technik verwendet wird, eine größere Gestaltungsfreiheit.
  • Bei der oben beschriebenen Ausführungsform ist die Isolationsschicht 58, die keine leitfähigen Partikel umfasst, zwischen der Isolationsschicht 60, die leitfähige Partikel umfasst, und dem Halbleitersubstrat 12 angeordnet. Wie in 7 gezeigt ist, kann die Isolationsschicht 60, welche die Leitfähigenpartikel umfasst, wahlweise direkt auf dem Halbleitersubstrat 12 ausgebildet werden. Selbst bei einem solchen Aufbau kann eine Erzeugung des starken elektrischen Feldes in dem peripheren Abschnitt 50 unterdrückt werden. Wenn die Isolationsschicht 60 direkt auf dem Halbleitersubstrat 12 ausgebildet wird, ist allerdings ein Abstand zwischen den leitfähigen Partikeln und dem Halbleitersubstrat 12 sehr klein. Daher wird innerhalb eines Bereichs in der Nähe der leitfähigen Partikel eine Halbleiterschicht auf ein Potenzial der leitfähigen Partikel festgelegt und ein Potenzial in diesem Bereich wird annähernd konstant. Demzufolge tendiert ein elektrisches Feld in einer Halbleiterschicht, die zu dem Bereich mit dem konstanten Potenzial benachbart ist, dazu, stärker zu werden. Unter Berücksichtigung dieses Umstands, kann das elektrische Feld durch Einfügung der Isolationsschicht 58 zwischen der Isolationsschicht 60 und dem Halbleitersubstrat 12, wie bei der oben beschriebenen Ausführungsform, effektiver unterdrückt werden.
  • Weiterhin wurde herausgefunden, je kleiner die Lücken zwischen den leitfähigen Partikeln 60a bei Betrachtung aller leitfähigen Partikel 60a aus der in Bezug auf das Halbleitersubstrat 12 vertikalen Perspektive sind, desto höher ist die Abschirmungswirkung der zuvor beschriebenen leitfähigen Partikel 60a. Daher können die leitfähigen Partikel 60a, die in der oben beschriebenen Ausführungsform annähernd sphärisch geformt sind, andererseits so geformt sein wie es in 8 gezeigt ist. In 8 weisen die leitfähigen Partikel 60a eine flache Form auf und sind entlang des Halbleitersubstrats 12 angeordnet (mit anderen Worten sind die leitfähigen Partikel 60a derart angeordnet, dass eine Dickenrichtung der leitfähigen Partikel 60a ungefähr mit einer Dickenrichtung des Halbleitersubstrats 12 übereinstimmt). Gemäß einem solchen Aufbau werden die Lücken zwischen den leitfähigen Partikeln 60a bei Betrachtung aller leitfähigen Partikel 60a aus der in Bezug auf das Halbleitersubstrat 12 vertikalen Perspektive verringert. Deshalb können die Spannungsfestigkeits-Eigenschaften der Halbleitervorrichtung weiter verbessert werden.
  • Obwohl zudem bei der oben beschriebenen Ausführungsform in dem peripheren Abschnitt 50 der RESURF-Abschnitt 56 ausgebildet wird, kann andererseits kein RESURF-Abschnitt 56 ausgebildet sein. Andererseits kann anstelle des RESURF-Abschnitts 56 ein anderer Aufbau wie ein FLR ausgebildet sein. Andererseits kann in dem peripheren Abschnitt 50 über dem Halbleitersubstrat 12 zusätzlich zu der Isolationsschicht 60 eine Feldplatte ausgebildet sein.
  • Obwohl ferner bei der oben beschriebenen Ausführungsform in dem aktiven Abschnitt 20 der IGBT ausgebildet ist, kann andererseits in dem aktiven Abschnitt 20 eine unterschiedliche Halbleitervorrichtung ausgebildet sein. Beispielsweise kann ein MOSFET, eine Diode oder dergleichen ausgebildet sein.

Claims (3)

  1. Halbleitervorrichtung (10), aufweisend: ein Halbleitersubstrat (12); und eine erste Isolationsschicht (60), wobei das Halbleitersubstrat (12) aufweist: einen aktiven Abschnitt (20), in dem eine Halbleitervorrichtung ausgebildet ist, und einen peripheren Abschnitt (50), der zwischen dem aktiven Abschnitt (20) und einer Randoberfläche (12a) des Halbleitersubstrats (12) angeordnet ist; und wobei die erste Isolationsschicht (60) ein Isolationsmaterial (60b) und leitfähige Partikel (60a) umfasst, die in dem Isolationsmaterial (60b) verteilt sind, und wobei die erste Isolationsschicht (60) zumindest über einem Teilbereich des peripheren Abschnitts (50) ausgebildet ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, ferner aufweisend eine zweite Isolationsschicht (58), die keine leitfähigen Partikel umfasst und zwischen der ersten Isolationsschicht (60) und dem Halbleitersubstrat (12) eingefügt ist.
  3. Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (12) aufweist: einen p-Typ Abschnitt (52), der in dem Halbleitersubstrat (12) in einem Bereich ausgebildet ist, der an einer Grenze zwischen dem peripheren Abschnitt (50) und dem aktiven Abschnitt (20) angeordnet ist und an einer oberen Oberfläche des Halbleitersubstrats (12) freiliegt, einen n-Typ Abschnitt (62), der in dem Halbleitersubstrat (12) in einem Bereich angeordnet ist, der an der oberen Oberfläche und der Randoberfläche (12a) des Halbleitersubstrats (12) freiliegt, einen p-Typ Abschnitt mit niedriger Konzentration (56), dessen Störstellenkonzentration niedriger als bei dem p-Typ Abschnitt (52) und dem n-Typ Abschnitt (62) ist, und einen n-Typ Abschnitt mit niedriger Konzentration (30a), dessen Störstellenkonzentration niedriger als bei dem p-Typ Abschnitt (52) und dem n-Typ Abschnitt (62) ist, wobei der p-Typ Abschnitt mit niedriger Konzentration (56) und der n-Typ Abschnitt mit niedriger Konzentration (30a) in dem Halbleitersubstrat (12) in einem Bereich ausgebildet sind, der zwischen dem p-Typ Abschnitt (52) und dem n-Typ Abschnitt (62) angeordnet ist und an der oberen Oberfläche des Halbleitersubstrats (12) freiliegt, und die erste Isolationsschicht (60) über einer Gesamtheit aus dem p-Typ Abschnitt mit niedriger Konzentration (56) und dem n-Typ Abschnitt mit niedriger Konzentration (30a) ausgebildet ist.
DE201111105785 2011-10-26 2011-10-26 Halbleitervorrichtung Active DE112011105785B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/074732 WO2013061433A1 (ja) 2011-10-26 2011-10-26 半導体装置

Publications (2)

Publication Number Publication Date
DE112011105785T5 DE112011105785T5 (de) 2014-08-07
DE112011105785B4 true DE112011105785B4 (de) 2015-05-13

Family

ID=48167300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201111105785 Active DE112011105785B4 (de) 2011-10-26 2011-10-26 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8736029B2 (de)
JP (1) JP5435129B2 (de)
CN (1) CN103189984A (de)
DE (1) DE112011105785B4 (de)
WO (1) WO2013061433A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720613B2 (ja) * 2012-04-04 2015-05-20 トヨタ自動車株式会社 半導体装置及びその製造方法
WO2014155565A1 (ja) * 2013-03-27 2014-10-02 トヨタ自動車株式会社 縦型半導体装置
US9475695B2 (en) * 2013-05-24 2016-10-25 Nanogram Corporation Printable inks with silicon/germanium based nanoparticles with high viscosity alcohol solvents
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
JP2016115698A (ja) * 2014-12-11 2016-06-23 トヨタ自動車株式会社 半導体装置とその製造方法
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102015122387B4 (de) * 2015-12-21 2023-09-21 Infineon Technologies Ag Leistungshalbleiterbauelemente, Halbleiterbauelemente und ein Verfahren zum Anpassen einer Anzahl von Ladungsträgern
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
US11538769B2 (en) * 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140169A (ja) * 2004-11-10 2006-06-01 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4194934A (en) * 1977-05-23 1980-03-25 Varo Semiconductor, Inc. Method of passivating a semiconductor device utilizing dual polycrystalline layers
US4605948A (en) * 1984-08-02 1986-08-12 Rca Corporation Semiconductor structure for electric field distribution
JP2773660B2 (ja) * 1994-10-27 1998-07-09 日本電気株式会社 半導体装置
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
JP3958404B2 (ja) 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JP4538693B2 (ja) * 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
US6872604B2 (en) * 2000-06-05 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a light emitting device
JP2002353455A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 電力用半導体素子
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP2005223234A (ja) * 2004-02-09 2005-08-18 Renesas Technology Corp 半導体記憶装置およびその製造方法
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
WO2006085634A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN100546034C (zh) * 2005-02-10 2009-09-30 株式会社半导体能源研究所 半导体装置及其制造方法
JP2007184372A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置、およびその製造方法
JP5388487B2 (ja) * 2008-06-18 2014-01-15 三菱電機株式会社 高耐圧半導体装置
JP5609083B2 (ja) * 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
JP5517688B2 (ja) * 2010-03-24 2014-06-11 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140169A (ja) * 2004-11-10 2006-06-01 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8736029B2 (en) 2014-05-27
WO2013061433A1 (ja) 2013-05-02
JPWO2013061433A1 (ja) 2015-04-02
JP5435129B2 (ja) 2014-03-05
US20130105933A1 (en) 2013-05-02
CN103189984A (zh) 2013-07-03
DE112011105785T5 (de) 2014-08-07

Similar Documents

Publication Publication Date Title
DE112011105785B4 (de) Halbleitervorrichtung
DE102016105765B4 (de) Umgekehrt leitender igbt
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102007057222B4 (de) Transistor mit isoliertem Gate
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE2954481C2 (de) Leistungs-mosfet-anordnung.
EP1142025B1 (de) Leistungshalbleiterbauelement
DE2706623C2 (de)
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016109641B4 (de) Halbleitergerät
DE112013005788B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE3537004A1 (de) Vdmos-baustein
DE102012211544A1 (de) Halbleitervorrichtung
DE2536277A1 (de) Halbleiteranordnung
DE1913053B2 (de) Feldeffekttransistor mit isolierter Gate-Elektrode
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112021002169T5 (de) Halbleitervorrichtung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE19917994A1 (de) Isolationsstruktur für eine Halbleitervorrichtung und Verfahren zum Verhindern des vorzeitigen Durchbruchs und der nachfolgenden Änderung der Durchbruchspannung in einer grabenisolierten Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE