DE2536277A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2536277A1
DE2536277A1 DE19752536277 DE2536277A DE2536277A1 DE 2536277 A1 DE2536277 A1 DE 2536277A1 DE 19752536277 DE19752536277 DE 19752536277 DE 2536277 A DE2536277 A DE 2536277A DE 2536277 A1 DE2536277 A1 DE 2536277A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
area
region
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752536277
Other languages
English (en)
Inventor
Akio Kayanuma
Shinichi Saiki
Takashi Shimada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2536277A1 publication Critical patent/DE2536277A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761Vertical bipolar transistor in combination with diodes only
    • H01L27/0766Vertical bipolar transistor in combination with diodes only with Schottky diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

It
Sony Corporation, Tokyo / Japan
Halbleiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung, insbesondere eine verbesserte Halbleiteranordnung mit mehreren Grenzschichten, die an einer Oberfläche eine Passivierungsschicht als Abdeckung aufweist.
Bei Halbleiteranordnungen, beispielsweise bei sogenannten Planartyp-Transistoren, bei denen eine Isolierschicht, etwa aus Siliziumdioxyd SiOp vorgesehen ist, tritt an der Oberfläche unter der Siliziumdioxydschicht eine Inversionsschicht (Umkehrschicht) auf. Erstreckt sich die Inversionsschicht von einer PN-Grenzschicht bis zu einer Kante des Halbleiterkörper, d.h. bis zu einem angerissenen Teil der Halbleiteranordnung, so vergrößert sich der Fehlerstrom durch die PN-Grenzschicht und es verringert sich die Durchschlagsspannung der PN-Grenzschicht.
Zur Vermeidung dieser induzierten Inversionsschicht ist bereits ein Transistor bekannt, bei dem an der Oberfläche des Halbleitersubstrates niedriger Störstellenkonzentration, wo die Inversionsschicht leicht hervorgerufen wird, ein ringförmiger Bereich vorgesehen, dessen Leitfähigkeit dieselbe wie die des Halbleitersubstrates ist und dessen Störstellenkonzentration größer als die des Halbleitersubstrates ist.
253P277
Der ringförmige Bereich wird im allgemeinen als Kanalstopperbereich bzw. Antikanalbereich bezeichnet. Der Aufbau eines solchen bekannten Transistors wird im einzelnen noch anhand von Fig. 1 erläutert.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, die die Nächteile vermeidet, die durch das Vorhandensein eines Kanalstoppers bedingt sind. Die neue Halbleiteranordnung soll sich ferner durch besonders hohe Zuverlässigkeit auszeichnen.
Die erfindungsgemäße Halbleiteranordnung ist durch die Merkmale des Anspruches 1 gekennzeichnet.
In dem Kanalstopperbereich ist eine LH-Grenzschicht (d.h. eine Grenzschicht mit leichter und starker Dotierung), die einem aktiven Element des Kanalstopperbereiches gegenüberliegt, über eine Passivierungsschicht (beispielsweise eine Siliziumdioxydschicht) mit einer leitfähigen Schicht bedeckt. Die leitfähige Schicht ist elektrisch über eine gleichrichtende Grenzschicht oder eine elektrische Barriere mit einem Halbleitersubstrat verbunden. Die gleichrichtende Grenzschicht bzw. die elektrische Barriere ist dabei an einer solchen Stelle ausgebildet, die von der Sperrschicht im aktiven Element nicht erreicht wird.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung veranschaulicht. Es zeigen
Fig. 1 einen Querschnitt durch einen bekannten Transistor mit einem Kanalstopper;
Fig. 2 einen Querschnitt durch ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung;
609810/0651
ORIGINAL INSPECTED
2536/77
Flg. 3 eine Aufsicht auf die Halbleiteranordnung gemäß Fig. 2;
Fig. 4 bis 8 Querschnitte durch weitere Ausführungsbeispiele der Erfindung.
Bei einem Transistor stellen der Fehlerstrom und die Durchschlagsspannung an einer Kollektor-Grenzschicht, die sich unter einer Isolierschicht an der Oberfläche eines Halbleitersubstrates befindet und mit einer Vorspannung in entgegegesetzter Richtung gespeist wird, ein Problem dar.
Um die Vergrößerung des Fehlerstromes an der Kollektor-Grenzschicht und die durch einen parasitären Kanal bedingte Verringerung der Durchschlagsspannung zu vermeiden, ist bereits ein Transistor bekannt, der an der Oberfläche des Kollektorbereiches, diesen umgebend wie in Fig. 1 gezeigt, einen Kanalstopperbereich hoher Störstellenkonzentration aufweist. Dieser in Fig. 1 veranschaulichte bekannte Transistor ist ein PNP-Transistor, dessen Halbleiterkörper 1 einen Halbleitersubstrat 2, beispielsweise einen Siliziumsubstrat mit P-Leitfähigkeit und hoher Störstellenkonzentration oder niedrigem spezifischen Widerstand aufweist, ferner eine Halbleiterschicht 3S beispielsweise eine Siliziumschicht 3 mit P-Leitfähigkeit und verhältnismäßig niedriger Störstellenkonzentration, die auf dem Siliziumsubstrat 2 durch Epitaxial-Wachstum hergestellt ist. Auf einer Hauptflache la des Halbleiterkörpers 1 ist eine Isolierschicht ausgebildet, beispielsweise aus Siliziumdioxyd SiOp. Ein Basisbereich 5b mit M-Leitfähigkeit ist im Körper 1 beispielsweise durch selektive Diffusion im Bereich der Hauptfläche la ausgebildet; ein Emitterbereich 5e mit P-Leitfähigkeit ist beispielsweise durch selektive Diffusion in einem Teil des Basisbereiches 5b ausgebildet. Ein Teil des
609810/0651
ORIGINAL INSPECTED
Körpers 1 außerhalb des Basisbereiches 5b dient als Kollektorbereich 5c. Die Bezugszeichen Je und Jc in Fig. 1 kennzeichnen eine Emitter- bzw. Kollektor-Grenzschicht. Auf dem Basisbereich 5b und auf dem Emitterbereich 5e sind eine Basiselektrode 6b bzw. eine Emitterelektrode 6e in Ohmschen Kontakt mit dem betreffenden Bereich vorgesehen; ein Basisanschluß B und ein Emitteranschluß E sind von den Elektroden 6b bzw. 6e nach außen geführt. Ein Kollektoranschluß C ist beispielsweise vom Substrat 2 hoher Störstellenkonzentration nach außen geführt. Ein Kanalstopperbereich 7 ist im äußeren Bereich oder Kollektorbereich 5c von der Hauptfläche la ausgebildet und umgibt die Kollektor-Grenzschicht Jc, die sich bis zur Hauptfläche la erstreckt, wobei der Kollektorbereich 5c mit dem Basisbereich 5b die Kollektor-Grenzschicht Jc bildet. Der Leitfähigkeitstyp des Bereiches ist derselbe wie der des Kollektorbereiches 5c; die Störstellenkonzentration des Bereiches 7 ist jedoch wesentlich höher als die des Bereiches niedriger Störstellenkonzentration, angrenzend an die Grenzschicht Jc des Kollektobereiches 5c oder die Halbleiterschicht 3· Der Bereich 7 wird durch selektive Diffusion von der Hauptfläche la gebildet.
Da bei der oben beschriebenen Transistor-Ausbildung kein parasitärer Kanal im Kanalstopperbereich 7 hoher Störstellenkonzentration auftritt, wird selbst dann, wenn eine Umkehrschicht unter der Isolierschicht 4 auf der Oberfläche des Kollektorbereiches 5c niedriger Störstellenkonzentration entsteht und dadurch einen parasitären Kanal 8 bildet, dieser parasitäre Kanal 8 durch den Kanalstopperbereich 7 hoher Störstellenkonzentration geschnitten bzw. unterbrochen. Es wird infolgedessen ver-
609810/0651
mieden, daß sich dieser parasitäre Kanal 8 kontinuierlich von der Oberfläche der Kollektor-Grenzschicht Jc zu einer Seite Ib (betrachtet im Querschnitt) des Körpers 1 erstreckt und daß sich dadurch der Fehlerstrom durch die Kollektor-Grenzschicht Jc vergrößert und sich infolgedessen durch den parasitären Kanal 8 die Durchschlagsspannung verkleinert.
Wird dieser bekannte Transistor mit dem Kanalstopper einer BT-Behandlung (Vorspannungs-Temperatur-Behandlung) unterworfen, was ein Zuverlässigkeits-Test ist, wird beispielsweise an die Kollektor-Grenzschicht des Transistors bei 120°C eine Vorspannung von 100 V angelegt, so vergrößert sich der Fehlerstrom bei einigen dieser Transistoren beträchtlich.
Bei den der Erfindung zugrundeliegenden umfangreichen Versuchen wurde festgestellt, daß bei den bekannten Transistoren, bei denen sich der Fehlerstrom während der genannten BT-Behandlung vergrößert, im Kanalstopperbereich lokal ein spezieller Zustand vorhanden ist (der im folgenden als Ursache für eine Fehlerstromerzeugung bezeichnet wird). Nach Untersuchung dieser Ursache gelangten die Erfinder zu einem neuartigen Kalbleiter, der die Vergrößerung des Fehlerstromes bei der ET-Behandlung vermeidet und eine hohe Durchschlagsspannung aufweist.
Anhand der Fig. 2 und 3 sei nun ein Ausführungsbeispiel der Erfindung beschrieben, das als PNP-Transistor ausgebildet ist. Hierbei sind diejenigen Elemente, die denen des Ausführungsbeispieles gemäß Fig. 1 entsprechen, mit denselben Bezugszeichen versehen und werden auch nicht nochmals erläutert
603810/0651
-G-
Gemäß Pig. 2 wird auch bei dem erfindungsgemäßen Ausführungsbeispiel der Kanalstopperbereich 7 zur gleichen Zeit ausgebildet, wie der Emitterbereich 5e» indem ein Störstellenmaterial derselben Leitfähigkeit wie das des Kollektorbereiches 5c selektiv in den äußeren Bereich oder in den Kollektorbereich 5c niedriger Störstellenkonzentration diffundiert wird; es ist dies ein Substratbereich,der die PN-Grenzschicht bzw. die Kollektor-Grenzschicht Jc zur Verhinderung des Fehlerstromes umgibt,beim dargestellten Ausführungsbeispiel bis zur Hauptfläche la des Halbleiterkörpers 1 erstreckt.
Am inneren Umfang bzw. inneren Rand 7a des Kanalstopperbereiches 7, der der Kollektor-Grenzschicht Jc gegenüberliegt, ist eine Elektrode 9 zur Verhinderung des Fehlerstromes ausgebildet, die über die dazwischen befindliche Isolierschicht den Teil des Bereiches 7 und den des den Bereich 7 umgebenden Teil des Kollektorbereiches 5c kontinuierlich bedeckt. Bei dem dargestellten Ausführungsbeispiel erstreckt sich die Elektrode 9 über die ganze Kante 7a, die der Hauptfläche la gegenüberliegt bzw. die Kollektor-Grenzschicht Jc umschließt. Die Elektrode 9 ist elektrisch mit dem Substrat bzw. dem Kollektorbereich 5c über eine gleichrichtende Barriereschicht als eine gewünschte elektrische Barriere, beispielsweise eine PN-Grenzschicht J, verbunden. Zu diesem Zweck wird zur Bildung eines Bereiches 10 und damit zur Bildung der PN-Grenzschicht J zwischen den Bereichen 7 und 10 ein Störstellenmaterial von unterschiedlicher Leitfähigkeit gegenüber dem des Kanalstopperbereiches 7, bzw. von N-Typ-Leitfähigkeit, selektiv in einen Teil des Bereiches 7 diffundiert. Der äußere Umfang der Elektrode 9 steht mit dem Bereich 10 in Ohmschen Kontakt. Gleichzeitig mit Erzeugung des Bereiches 10 durch Diffusion wird ein Bereich 5b' von hoher Störstellen-Konzentration mit
09 8 10/0851
derselben Leitfähigkeit wie der des Basisbereiches 5b durch Diffusion in einen Teil dieses Bereiches erzeugt, der als Elektrodenkontaktteil dient. Der Bereich 10, mit dem die Elektrode 9 in Ohmschen Kontakt steht, soll sich an einer Stelle befinden, an die die von der Kollektor-Grenzschicht Jc induzierte Sperrschicht nicht gelangen kann; dieser Bereich kann längs der ganzen Erstreckung des Kanalstopperbereiches 7 auf der Oberfläche la, d.h. ringförmig, vgl. Fig. 33 ausgebildet werden. Teile des Bereiches 10 können jedoch als Inseln ausgestaltet werden. Bei dem in den Fig. 2 und 3 veranschaulichten Ausführungsbeispiel ist der Bereich 10 nicht tiefer als der Kanalstopperbereich 7; wie Fig. 4 zeigt, kann jedoch dieser Bereich 10 tiefer als der Bereich 7 ausgebildet werden. In den Fig. 2 bis 8 ist die von der Kollektor-Grenzschicht Jc erzeugte Sperrschicht durch gestrichelte Linien 2 0 veranschaulicht.
Der Bereich 10 kann ferner so ausgebildet sein, daß er mit der Außenseite des Bereiches 7 in Berührung steht oder diese teilweise überlappt und sich von diesem Bereich aus nach außen erstreckt, vgl. Fig. 5· Beim Ausführungsbeispiel gemäß Fig. 5 ist der Bereich 10 nicht ringförmig, sondern besteht aus einzelnen Inseln. Bei Ausbildung des Bereiches 10 in Form von Inseln können diese an den Ecken eines Halbleiterteilchens vorgesehen werden. Dadurch läßt sich der Raumbedarf und infolgedessen die Oberflächenzone des Halbleiterelementes verkleinern.
Gemäß Fig. 6 ist der Bereich 10 außerhalb des Bereiches 7 ausgebildet und weist von dessen äußerem Umfang einen bestimmten Abstand d auf.
609810/0851
Selbst wenn das Halbleiterelement der oben erwähnten BT-Behandlung ausgesetzt wird, so läßt sich erfindungsgemäß die Vergrößerung des Fehlerstromes vermeiden. Der Grund hierfür kann darin gesehen werden, daß die Elektrode die Ursache für eine Fehlerstromerzeugung im Kanalstopperbereich 7 verhindert und daß die Entstehung jedes parasitären Kanales im Kollektorbereich 5c niedriger Störstellen-Konzentration unter der Elektrode 9 verhindert wird.
Da die Elektrode 9 die Außenseite der Oberfläche der Kollektor-Grenzschicht Jc über dem Kanalstopperbereich 7 und dem vom Bereich 7 umgebenen Teil umschließt, kann die Elektrode 9 verhindern, daß Ionen, beispielsweise Natrium-Ionen, in die Isolierschicht ^ unter die Elektrode 9 während der BT-Behandlung eingeführt werden (wenngleich nicht dargestellt, ist die Oberfläche des Halbleitersubstrates mit einem Harz zum Schutz des Halbleitersubstrates bedeckt, wobei Natrium-Ionen im Harz vorhanden sein können). Auf diese Weise wird die Bildung eines parasitären Kanales durch elektrische Ladungen, hervorgerufen durch die Einführung von Ionen, verhindert; der genannten Ursache zur Fehlerstromerzeugung wird entgegengewirkt. Die Elektrode 9 ist elektrisch mit dem Bereich 10 auf dem Kollektorbereich 5c verbunden und wird mit einem Potential gespeist, das etwa gleich dem des Kollektorbereiches 5c ist. Es ist infolgedessen schwierig, daß eine Umkehrschicht und demgemäß ein parasitärer Kanal in der Oberfläche des Bereiches 5c unter der Elektrode 9 auftritt. Selbst wenn daher ein parasitärer Kanal in der Oberfläche des Bereiches 5c sich nach außen erstreckend von der Kollektor-Grenzschicht Jc auftritt,
609810/0651
253;:/"7
so kommt dieser parasitäre Kanal jedenfalls nicht an einem Punkt an, in dem ein Fehlerstrom erzeugt wird. Das Auftreten eines Pehlerstromes über Basis-Kollektor wird somit vermieden.
Da ferner bei den erfindungsgemäßenAusführungsbeispielen die Elektrode 9 auf der Oberfläche des Körpers 1 verhältnismäßig nahe an der Basiselektrode 6b sitzt, kann in manchen Fällen die Entladung zwischen den Elektroden 6b und 9 ein Problem darstelle. Es besteht jedoch gemäß der Erfindung die PN-Grenzschicht J zwischen der Elektrode 9 und dem Substratbereich bzw. dem Kollektorbereich 5c, so daß durch geeignete Wahl ihrer Durchschlagsspannung die genannte Entladung vermieden werden kann. Wird der Bereich 10 nahe dem Kanalbereich 7 hoher Störstellenkonzentration ausgebildet, so entsteht die Grenzschicht J zwischen den Bereichen 7 und 10. Ihre Durchschlagsspannung ist daher verhältnismäßig niedrig. Wird dagegen der Bereich 10 in einem gewissen Abstand d vom Bereich 7 ausgebildet (vgl. Fig. 6), so kann die Durchschlagsspannung über die Grenzschicht J durch geeignete Wahl des Abstandes d in dem erforderliche Maße erhöht werden.
Der Bereich 10, mit dem die Elektrode 9 verbunden ist, wird von dem Kanalstopperbereich 7 vollständig umgeben oder ist in diesem beim Ausführungsbeispiel gemäß Fig. 2 ausgebildet, so daß sich die Sperrschicht 20 von der Kollektor-Grenzschicht Jc nach außen erstreckt, wobei der zugehörige Kanal am Kanalstopperbereich 7 endet und den Bereich 10 nicht erreicht. Entsprechend sind bei den Ausführungsbeispielen der Fig. 4,5 und 6 die Bereiche 10 an einer Stelle ausgebildet, an der die Sperrschichten 20 von der Kollektor-Grenzschicht Jc nicht ankommen.
60 9 810/0651
ORIGINAL INSPECTED
253KV77
Wenn die Sperrschicht 20 von der Kollektor-Grenzschicht Jc den Bereich 10 erreicht, so erfolgt eine Beeinflussung durch das Basis-Potential über die Sperrschicht 20, so daß ein elektrisch schwimmender Zustand nicht aufrechterhalten werden kann.
Um praktisch die Lage des Bereiches 10 zu bestimmen, legt man die Breite der Sperrschicht 20, ausgedehnt durch eine Spannung unmittelbar vor der Durchschlagsspannung über die Kollektor-Grenzschicht Jc, durch die Störstellen-Konzentrationen des Halbleitersubstrates, des Kanalstopperbereiches usw. fest; dann wird der Bereich 10 entfernt von der Sperrschicht 20 vorgesehen.
Bei den obigen Ausführungsbeispielen der Erfindung sind PNP-Transistoren angenommen; die Erfindung ist jedoch selbstverständlich auch bei NPN-Transistoren anwendbar, wie Fig. 7 zeigt.
Die Erfindung ist ferner nicht auf Transistoren beschränkt, sondern kann beispielsweise auch bei einem Schaltelement der NPNP-Struktur (enthaltend eine mit einer entgegengesetzten Vorspannung gespeisten Grenzschicht) Verwendung finden. Fig. 8 zeigt ein weiteres Ausführungsbeispiel, bei dem die Erfindung bei einem gesteuerten Halbleiter-Gleichrichter (des gate-turn-off-Typs) Verwendung findet, der eine hohe Durchschlagsspannung und einen kleinen Fehlerstrom aufweisen soll. Bei diesem Ausführungsbeispiel wird ein Bereich 12 mit P-Leitfähigkeit, unterschiedlich von der des Silizium-Halbleiterkörpers 1, selektiv auf der Hauptfläche la des Halbleiterkörpers 1 von verhältnismäßig niedriger Störstellen-Konzentration und N-Leitfähigkeit durch Diffusion erzeugt; weiterhin wird ein Bereich 11 mit N-Leitfähigkeit, unterschiedlich von der Leitfähigkeit
6 0 9 8 10/0651 nmrslM
OWGJNAL INSPECTED
25:^/77
des Bereiches 12, durch Diffusion in diesem Bereich 12 erzeugt. Schließlich wird auf der anderen Hauptseite Ib des Körpers 1 durch Diffusion selektiv ein Bereich I1I mit P-Leitfähigkeit, somit unterschiedlich von der Leitfähigkeit des Körpers 1, hergestellt. In diesem Falle wirken die Bereiche 11 und 12 als erste und zweite Bereiche, ein N-Typ-Bereich 13 des Körpers 1 als dritter Bereich und der Bereich 14 als vierter Bereich, so daß eine NPNP-Struktur entsteht.
In Fig. 8 sind mit den Bezugszeichen 15U, 15G und 15A die Kathoden, Gate (Steuer-) und Anodenelektroden bezeichnet; sie stehen in Ohmschen Kontakt mit dem ersten, zweiten bzw. vierten Bereich. Bei dem Ausführungsbeispiel der Fig. 8 sind die Hauptflächen la und Ib des Körpers 1 mit Isolierschichten 4 überzogen, die beispielsweise aus Siliziumdioxyd SiOp bestehen. Eine Grenzschicht zwischen dem zweiten und dritten Bereich 12, 13 besitzt einen großen Einfluß auf die Eigenschaften des Elementes; demgemäß stellen der Fehlerstrom durch die Grenzschicht j und ihre Durchschlagsspannung ein Problem dar. Aus diesem Grunde sind bei dem Ausführungsbeispiel der Fig. 8 auf der Hauptfläche la des Körpers 1 der Kanalstopperbereich 7> die Elektrode 9 und der Bereich 10 ausgebildet, der die Elektrode 9 mit dem Substratbereich bzw. dem dritten Bereich 13 verbindet. Wie bei den bereits erläuterten Ausführungsbeispielen umgeben die genannten Elemente 7, 9 und 10 die Außenseite der Grenzschicht j, die sich zur Hauptseite la des Körpers 1 hin erstreckt. Die Ausbildung und Wirkung der Elektrode 9 und der Bereiche 7 und 10 entsprechen den Ausführungsbeispielen der Fig. 2 bis 7, so daß - zumal gleiche .Bezugszeichen ver wendet sind - sich eine nochmalige Beschreibung erübrigt.
60981 0/0651
ORIGINAL INSPECTED
25:^/77
Bei den erläuterten Ausführungsbeispielen ist die Elektrode 9 mit dem Bereich 5c oder 13 über die PN-Grenzschicht J verbunden, die als gleichrichtende Barriereschicht wirkt; die Elektrode 9 kann jedoch mit dem Bereich 5c oder 13 durch eine elektrische Barriereschicht, beispielsweise eine Schottky-Barriere, verbunden sein; es besteht somit keine Beschränkung auf die obige Barriereschicht durch die PN-Grenzschicht.
6098 1 0/065 1
ORIGINAL INSPECTED

Claims (5)

  1. - 13 Patentansprüche
    Halbleiteranordnung, gekennzeichnet
    durch:
    a) eine erste Halbleiterschicht eines Leitfähigkeitstyps mit niedriger Störstellen-Konzentration;
    b) einen zweiten Halbleiterbereich des entgegengesetzten Leitfähigkeitstyps, der mit der ersten Halbleiterschicht eine PN-Grenzschicht bildet;
    c) einen dritten Halbleiterbereich des einen Leitfähigkeitstyps, vorgesehen in der ersten Halbleiterschicht, die PN-Grenzschicht umgebend und zusammen mit der ersten Halbleiterschicht eine LH-Grenzschicht bildend;
    d) eine Passivierungsschicht, die wenigstens die PN-
    und LH-Grenzschichten bedeckt und
    e) eine sich über die Passivierungsschicht erstreckende
    leitfähige Schicht, die wenigstens den inneren Umfang des dritten Halbleiterbereiches bedeckt und durch
    eine elektrische Barriereschicht mit der ersten Halbleiterschicht verbunden ist.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterschicht als Kollektor
    dient, der zweite Halbleiterbereich als Basis und daß
    ein Emitter in die Basis diffundiert ist gle.'.ihve iMg
    mit der Diffusion des dritten Halbleiterbereiches in der ersten Halbleiterschicht, so daß ein Transistor gebildet ist.
    60981 0/0651
    ORIGINU
  3. 3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Barriereschicht eine PN-Grenzschicht ist, die zwischen der ersten Halbleiterschicht des einen Leitfähigkeitstyps und dem zweiten Halbleiterbereich des entgegengesetzten Leitfähigkeitstyps ausgebildet ist.
  4. 1J. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Barriereschicht genügend weit entfernt ist von einer PN-Grenzschicht zwischen der ersten Halbleiterschicht und dem zweiten Halbleiterbereich.
  5. 5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die elektrische Barriereschicht im dritten Halbleiterbereich ausgebildet ist.
    609810/0 651
DE19752536277 1974-08-19 1975-08-14 Halbleiteranordnung Withdrawn DE2536277A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9482074A JPS573225B2 (de) 1974-08-19 1974-08-19

Publications (1)

Publication Number Publication Date
DE2536277A1 true DE2536277A1 (de) 1976-03-04

Family

ID=14120681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752536277 Withdrawn DE2536277A1 (de) 1974-08-19 1975-08-14 Halbleiteranordnung

Country Status (7)

Country Link
US (1) US4024564A (de)
JP (1) JPS573225B2 (de)
CA (1) CA1037160A (de)
DE (1) DE2536277A1 (de)
FR (1) FR2282723A1 (de)
GB (1) GB1520921A (de)
NL (1) NL7509859A (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
JPS5779665A (en) * 1980-11-05 1982-05-18 Toshiba Corp Semiconductor controlled rectifier element
DE3117804A1 (de) * 1981-05-06 1982-11-25 Robert Bosch Gmbh, 7000 Stuttgart "planare transistorstruktur"
DE3141203A1 (de) * 1981-10-16 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Planares halbleiterbauelement
DE3142616A1 (de) * 1981-10-28 1983-05-05 Robert Bosch Gmbh, 7000 Stuttgart "planare transistorstruktur"
EP0083060B2 (de) * 1981-12-24 1992-08-05 Nippondenso Co., Ltd. Halbleiteranordnung mit Überspannungsschutzdiode
JPS58111369A (ja) * 1981-12-24 1983-07-02 Nippon Denso Co Ltd 半導体装置
JPS58134467A (ja) * 1982-02-05 1983-08-10 Nippon Denso Co Ltd 半導体装置
JPS58223345A (ja) * 1982-06-21 1983-12-24 Toshiba Corp 半導体装置
JPS5963766A (ja) * 1982-10-04 1984-04-11 Mitsubishi Electric Corp 半導体メモリ装置
JPS5976466A (ja) * 1982-10-25 1984-05-01 Mitsubishi Electric Corp プレ−ナ形半導体装置
US4531055A (en) * 1983-01-05 1985-07-23 The United States Of America As Represented By The Secretary Of The Air Force Self-guarding Schottky barrier infrared detector array
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
JP2633545B2 (ja) * 1987-02-09 1997-07-23 株式会社東芝 高耐圧プレーナ型半導体素子
JPS63207178A (ja) * 1987-02-23 1988-08-26 Nec Corp プレ−ナ型高耐圧サイリスタ
JPH02260538A (ja) * 1989-03-31 1990-10-23 Fujitsu Ltd 半導体装置
JPH03280071A (ja) * 1990-03-29 1991-12-11 Konica Corp 印刷版の形成方法
JPH06204236A (ja) * 1992-12-28 1994-07-22 Canon Inc 半導体装置、半導体製造装置、集積回路、半導体装置の製造方法および半導体製造方法
DE10217935B4 (de) * 2001-04-23 2007-06-28 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauteil
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
US20070215873A1 (en) * 2004-10-12 2007-09-20 Guy Silver Near natural breakdown device
US20080097069A1 (en) * 2006-10-20 2008-04-24 Hua Guo Poly(arylene ether) method and composition
US9653617B2 (en) 2015-05-27 2017-05-16 Sandisk Technologies Llc Multiple junction thin film transistor
KR102226206B1 (ko) * 2020-02-06 2021-03-11 포항공과대학교 산학협력단 이중 pn 접합을 포함하는 메모리 소자 및 그 구동방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL282779A (de) * 1961-09-08
NL6715013A (de) * 1967-11-04 1969-05-06
NL6904619A (de) * 1969-03-25 1970-09-29
NL6904543A (de) * 1969-03-25 1970-09-29
GB1311748A (en) * 1969-06-21 1973-03-28 Licentia Gmbh Semiconductor device
NL161304C (nl) * 1969-07-01 1980-01-15 Philips Nv Halfgeleiderinrichting met een laagvormig gebied en een door een isolerendelaag van het laagvormig gebied gescheiden elektrodelaag, zodat bij het aanleggen van een geschikte potentiaal op de elektrodelaag in het laagvormig gebied een uitputtingszone wordt gevormd.
US3601668A (en) * 1969-11-07 1971-08-24 Fairchild Camera Instr Co Surface depletion layer photodevice
DE2006729C3 (de) * 1970-02-13 1980-02-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Halbleiterdiode
US3751722A (en) * 1971-04-30 1973-08-07 Standard Microsyst Smc Mos integrated circuit with substrate containing selectively formed resistivity regions
US3684933A (en) * 1971-06-21 1972-08-15 Itt Semiconductor device showing at least three successive zones of alternate opposite conductivity type

Also Published As

Publication number Publication date
JPS573225B2 (de) 1982-01-20
CA1037160A (en) 1978-08-22
NL7509859A (nl) 1976-02-23
JPS5122379A (de) 1976-02-23
FR2282723B1 (de) 1979-02-02
FR2282723A1 (fr) 1976-03-19
GB1520921A (en) 1978-08-09
US4024564A (en) 1977-05-17

Similar Documents

Publication Publication Date Title
DE2536277A1 (de) Halbleiteranordnung
DE69305909T2 (de) Leistungsanordnung mit isoliertem Gate-Kontakt-Gebiet
DE3881304T2 (de) MOS-Transistor.
DE3410427C2 (de)
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE2706623C2 (de)
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE3047738C2 (de) Halbleiteranordnung
DE3877533T2 (de) Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain.
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2047166A1 (de) Halbleitervorrichtung
EP0037105A2 (de) Feldeffekttransistor
DE3806164A1 (de) Halbleiterbauelement mit hoher durchbruchspannung
DE2832154C2 (de)
DE2234973A1 (de) Mis-halbleitervorrichtung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE1789119C3 (de) Halbleiterbauelement. Ausscheidung aus: 1514855
DE69722150T2 (de) Halbleiteranordnung mit einem Schutzmittel
DE2059072A1 (de) Halbleiter-Einrichtung
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE3103785A1 (de) Halbleiteranordnung mit hoher durchbruchspannung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination