CN100546034C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100546034C
CN100546034C CNB2006800044520A CN200680004452A CN100546034C CN 100546034 C CN100546034 C CN 100546034C CN B2006800044520 A CNB2006800044520 A CN B2006800044520A CN 200680004452 A CN200680004452 A CN 200680004452A CN 100546034 C CN100546034 C CN 100546034C
Authority
CN
China
Prior art keywords
insulating barrier
conductive layer
semiconductor device
layer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800044520A
Other languages
English (en)
Other versions
CN101124677A (zh
Inventor
藤井严
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101124677A publication Critical patent/CN101124677A/zh
Application granted granted Critical
Publication of CN100546034C publication Critical patent/CN100546034C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的目的是以低成本提供制造较高可靠性的存储器装置和半导体装置的技术,该半导体装置装配有存储器装置。本发明的半导体装置具有第一导电层,与第一导电层的侧端部接触的第一绝缘层,在第一导电层和第一绝缘层上提供的第二绝缘层,以及在第二绝缘层上提供的第二导电层。第二绝缘层是由绝缘材料形成的,且在绝缘材料流体化时对流体化物质的可润湿性比第一导电层的高。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
近年来,在制造,管理等方面有用的物体识别技术得到很多的注意,该技术就是分配ID(识别号)给单个物体并保持对它们的精确跟踪记录。进一步,可以发送和接受数据而无需接触的半导体装置已经开始被开发。作为这样的半导体装置,RFID(射频识别的缩写;也称为ID标签,IC标签、IC芯片,RF标签(射频),无线标签,电子标签,和无线芯片)等开始在公司,市场等方面应用。
许多这样的半导体装置,每个都包括天线,和使用硅(Si)等半导体衬底的电路(这里也称为IC(集成电路)芯片),其中IC芯片由存储器电路(以下称为存储器),控制电路等制成。而且,有机薄膜晶体管(以下称为TFT)、在其控制电路中使用有机化合物的有机存储器等、存储器电路等正被积极开发(例如,日本专利公开No.H7-22669)。
发明内容
然而,在其中存储器元件是通过在一对电极之间提供有机化合物而形成的使用有机化合物的存储器电路中,取决于有机化合物层的厚度或存储器电路的尺寸,电流流动不容易,且因此,写入电压的增加也就成为一个问题。
因此,本发明的目的是通过降低写入电压,从而以低成本提供用于制造较高可靠性存储装置和半导体装置的技术。
当含绝缘材料的物质的温度升高到材料的玻璃转换温度时,衬底变成流体。因此,由含绝缘材料的物质形成的绝缘层在玻璃转换温度或该温度以上变成流体,且不能保持恒定的形式,因此行为类似液体。当绝缘层变为流体成分时,在固体状态时受影响不大的形成区域的表面可润湿性开始影响该成分的形式,且这显著地影响成分流动的方向,速度等。
作为形成物质的固体表面的可润湿性受表面的化学特性影响。如果物质对流体成分具有低可润湿性,那么表面就变成对流体成分具有低可润湿性的区域(以下也称为低可润湿区)。另一方面,如果物质对流体成分具有高可润湿性,那么表面就成为对流体成分具有高可润湿性的区域(以下也称为高可润湿性区域)。对于本发明,形成区域表面的可润湿性是受材料和工艺处理的选择控制的。因此在施加电压且温度变为玻璃转换温度或该温度以上后,绝缘层变成流体成分的情形中,绝缘层将在具有不同可润湿性的区域上形成。
具有不同可润湿性的区域是对流体成分具有不同可润湿性的区域,且这里流体成分的接触角不同。流体成分的接触角大的区域是低可润湿性区域(以下也称为低润湿区域),且接触角小的区域是具有高可润湿性的区域(以下也称为高可润湿性区域)。当接触角大时,流体成分不润湿区域表面,这是因为其被排斥且不在表面上扩散。另一方面,当接触角小时,流体成分在表面上扩散,并很好地润湿表面。因此,具有不同可润湿性的区域的表面能也不同。低可润湿性区域的表面能低,而高可润湿性区域的表面能高。
在本发明中,绝缘层也被称为存储器层,其组成包括在存储装置中的存储器元件的一部分,该绝缘层被形成以便与第一导电层,和覆盖第一导电层端部的分隔区(绝缘层)接触,或者被形成以便与第一导电层端部接触或包围它。当电压被施加在第一导电层和第二导电层之间时,电流流到绝缘层并产生热。当绝缘层的温度升高到玻璃转换温度,且绝缘层变为流体成分时,对于分隔区(绝缘层)来说对流体成分的可润湿性比对第一导电层表面来说要高。流体成分在较高可润湿性的方向上移动,因此流体成分流进具有较高可润湿性的分隔区(绝缘层),而不保持其在固体时的形式。因此,绝缘层的厚度变得不均匀,且绝缘层改变形状,且第一导电层和第二导电层短路。而且,有这样的情形,其中电场被集中在薄绝缘层区域,且发生介电击穿,这会导致第一和第二导电层短路。因此,存储元件的导电率在施加电压前后是不同的。注意,在存储器层中(该存储器层在本说明书中被称为绝缘层并包括在存储元件中)当存储器层的材料处于薄膜状态时,少量的电流流过,而在块状时,展示出绝缘特性。
注意,在本发明中,半导体装置指可通过利用半导体特性发生作用的装置。通过使用本发明,可以制造半导体装置,诸如具有处理器电路的芯片(以下也称为处理器芯片),等等。
本发明半导体装置的一个方面具有第一导电层,与第一导电层的侧端部接触的第一绝缘层,在第一导电层和第一绝缘层上的第二绝缘层,和在第二绝缘层上的第二导电层。第二绝缘层是由绝缘材料形成的,且在绝缘材料被流体化时,对流体化的物质的可润湿性对第一绝缘层比对第一导电层高。
制造本发明半导体装置的方法的另一个方面包括以下步骤,形成第一导电层,形成与第一导电层侧端部接触的第一绝缘层,在第一导电层和第一绝缘层上形成第二绝缘层,以及在第二绝缘层上形成第二导电层。第二绝缘层是由绝缘材料形成的,在绝缘材料流体化时,对流体化物质的可润湿性对第一绝缘层比对第一导电层高。
制造本发明半导体装置的方法的另一个方面包括以下步骤,形成具有液体排斥层的第一导电层,形成与第一导电层的侧端部接触的第一绝缘层,在第一导电层和第一绝缘层上形成第二绝缘层,以及在第二绝缘层上形成第二导电层。
通过本发明,可以低成本制造具有较低写入电压的较高可靠度的半导体装置。
附图说明
在附图中:
图1A和1B是描绘本发明的示意图;
图2A到2C描绘本发明的存储器装置;
图3描绘本发明的存储器装置;
图4A和4B描绘本发明的存储器装置;
图5描绘本发明的存储器装置;
图6描绘本发明的存储器装置;
图7描绘本发明的存储器装置;
图8A描绘存储器装置,而图8B描绘本发明的激光设备***;
图9描绘本发明的存储器装置;
图10描绘本发明的半导体装置;
图11描绘本发明的半导体装置;
图12A和12B每个都描绘本发明的半导体装置;
图13A到13G每个都描绘本发明的半导体装置;
图14A示出存储器的元件的电流-电压特征曲线,而图14B描绘本发明的存储器装置;
图15A和15B每个都描绘本发明的存储器装置;
图16A到16C描绘本发明存储器装置的制造方法;
图17A到17C描绘本发明存储器装置的制造方法;
图18A到18C描绘本发明的存储器装置;以及
图19A到19C描绘本发明的存储器装置。
具体实施方式
按照本发明的实施方式将在下面参考附图说明。然而,本发明不局限于以下的描述,且本领域技术人员易于理解,这里揭示的模式和细节可以不同的方式修改而不偏离本发明的精神和范畴。因此,本发明不应理解为受以下给出的实施方式的描述限制。应该注意,以下描述的本发明的结构中,不同附图中相同的附图标记表示同一部分或具有相似功能的部分,且其描述将被省略。
实施方式1
在该实施方式中,包括在本发明存储器装置中的存储器元件的结构的一个例子将参考附图说明。更具体地,将描述存储器装置的结构是无源矩阵型的情形。
本发明的存储器元件及其工作机理将参考图1A和1B描述。在图1A和1B中,提供了分隔区(绝缘层)51a和分隔区(绝缘层)51b以便覆盖第一导电层50的端部。分隔区(绝缘层)51a和51b也用作将一个存储器元件与另一个存储器元件分开的分隔区。然后,在分隔区(绝缘层)51a和51b、和第一导电层50上形成绝缘层52。而且,第二导电层53在绝缘层52上形成。
作为第一导电层50和第二导电层53的材料,可使用高导电率的元素,化合物等。对于绝缘层52的材料,在该实施模式中使用可通过电作用或光作用改变形态,导电率或晶型的物质。因为具有上述结构的存储器元件的导电率在施加电压之前和之后会改变,所以相应于“初始状态”和“导电率变化后”的两个值可存储在存储器中。在施加电压之前和之后存储器元件导电率的改变将在下面解释。
形成绝缘层的、包括绝缘材料的物质,在温度升高至材料的玻璃转换温度时变为流体。因此,绝缘层在玻璃转换温度或该温度以上变为流体成分因此不保持恒定的形态,且行为如同液体。当包括绝缘材料的物质变为流体成分时,如果包括绝缘材料的物质处于固体状态,则将不受太大影响的形成区域表面的可润湿性开始影响成分的形成,且这显著影响成分流动的方向、速度等。
作为形成物质的固体表面的可润湿性受表面的化学特性影响。如果物质对流体成分具有低可润湿性,则表面对流体成分变为低可润湿性区域。另一方面,如果物质对流体成分具有高可润湿性,则表面对流体成分变为高可润湿性,那么表面对流体成分变为高可润湿性。对于本发明,形成区域表面的可润湿性受材料和工艺处理的选择的影响。于是在施加电压后在绝缘层变为流体成分且温度变为玻璃转换温度或其以上时的情形,绝缘层将在具有不同可润湿性的区域上形成。
具有不同可润湿性的区域是对流体成分具有不同可润湿性的区域,且在此流体成分的接触角不同。流体成分的接触角大的区域是较低可润湿性的区域,且接触角小的区域是较高可润湿性的区域。当接触角大时,流体成分不润湿该区域表面,因为其被排斥且不能在表面上扩散。另一方面,当接触角小时,流体成分扩散,且很好地润湿表面。因此,不同可润湿性的区域的表面能也不同。低可润湿性区域的表面能低,而高可润湿性区域的表面能高。
在该实施方式中,形成绝缘层52以便与第一导电层50,和覆盖第一导电层50端部的分隔区(绝缘层)51a和51b接触。当电压施加在第一导电层50和第二导电层53之间时,电流流入绝缘层52中并发生热如焦耳热。当绝缘层52的温度升高到其玻璃转换温度且绝缘层52转化为流体成分时,分隔区(绝缘层)51a和51b的表面对流体成分的可润湿性比第一导电层50的表面对流体成分的可润湿性高。对于转化为流体化合物的形成绝缘层的绝缘材料,第一导电层50的表面的接触角和分隔区(绝缘层)51a和51b的表面的接触角之间的差优选为30度或更大;更优选为40度。进一步,因为只要在第一导电层50上的绝缘层的膜厚度变得不均匀,则都是可以接受的,通过形成绝缘层的材料在第一导电层50上移动,或者分隔区(绝缘层)51a或者分隔区(绝缘层)51b的表面可润湿性需要比第一导电层50表面的可润湿性高。
流体成分在较高可润湿性的方向上移动,并在由箭头54a和箭头54b所指示的方向上流入具有高可润湿性的分隔区(绝缘层)51a和51b,而不维持其在固体时的形态。因此,绝缘层52的厚度变得不均匀且绝缘层52改变形状,其中第一导电层50和第二导电层53部分地彼此接触,如图1B中区域55所示。结果,第一导电层50和第二导电层53短路。而且,也有这样的情形,其中电场集中于绝缘层薄的区域,并发生介电击穿,这将短路第一和第二导电层。因此,存储器元件的导电率在施加电压前后不同。
结果,可以低功率消耗实现写入。
本发明存储器装置的一个配置例子在图3中示出。配置例子具有存储器单元阵列722(其中存储器单元721是以矩阵形式提供的),具有读出电路和写入电路的电路726,包括行解码器724a和电平转换器724b的解码器724以及解码器723。注意,这里示出的存储装置716仅是一个例子,且存储装置可还具有其他电路,如感测放大器,输出电路,缓冲器,执行与外部电路交互作用的接口,等等。
存储器单元721具有第一导电层,每个第一导电层都连接到位线Bx(1≤x≤m),第二导电层,每个第二导电层都连接至字线Wy(1≤y≤n),和绝缘层。绝缘层是作为单层提供的或作为第一导电层和第二导电层之间的叠压层提供的。
存储器单元阵列722的顶视图在图2A中示出,沿图2A中线A-B的横截面示图在图2B和2C中示出。注意,在图2A中,绝缘层752和绝缘层754没有示出,但它们都提供在存储器单元阵列722中,如图2B所示。
存储器单元阵列722具有在第一方向延伸的第一导电层751a,751b,和751c;被提供来覆盖第一导电层751a,751b和751c的绝缘层752;和在垂直于第一方向(参考图2A)的第二方向延伸的第二导电层753a,753b和753c。绝缘层752被提供在第一导电层751a,751b和751c和第二导电层753a,753b和753c之间。而且,绝缘层754被提供来覆盖第二导电层753a,753b和753c并用作其保护膜(参考图2B)。注意,在考虑每个彼此相邻的存储器单元之间的横向电场的影响时,提供给每个存储器单元的绝缘层752可以分开。
图2C是图2B中形状改变的例子,其在衬底760上具有导电层761a,761b,和761c,分隔区(绝缘层)765,绝缘层762,第二导电层763b,和作为保护层的绝缘层764。如图2C中第一导电层761a,761b,和761c所示,第一导电层可具有倾斜的端部,且覆盖端部的分隔区(绝缘层)765可具有这样的形式,其曲率半径连续改变。分隔区(绝缘层)765这样的形式可通过使用滴加法(droplet dischargingmethod)等形成。当分隔区(绝缘层)765的弯曲表面具有这样的曲率时,绝缘层和导电层覆盖良好。
对于形成绝缘层的绝缘材料的成分被流体化,当第一导电层表面和绝缘层形成物质的分隔区(绝缘层)的表面的可润湿性差大时,则流体化成分移动更自由。这是因为流体成分由于被作为低可润湿性区域的第一导电层表面排斥而不能保持,且被拉向作为高可润湿性区域的分隔区(绝缘层)。
为了以这种方式使可润湿性差变大,可以处理第一导电层表面以便使其为更加较低可润湿性的区域。这可以通过在第一导电层上形成具有低可润湿性的物质而实现,并形成更加排斥液体的低可润湿性区域。图15A示出一个例子,其中液体排斥层776a,776b,和776c是由具有低可润湿性的物质形成,并分别是在第一导电层771a,771b和771c上形成的。在该实施方式中,分隔区(绝缘层)775是通过吸附包括绝缘材料的液体成分,然后烘烤,干燥等而固化的。因此,其不具有覆盖第一导电层771a,771b,和771c的端部的结构,但其被形成以便与第一导电层771a,771b,和771c的侧端部分接触。对于这样的结构,分隔区(绝缘层)可以形成一定的稳定性,因为其不接触液体排斥层,即使液体排斥层776a,776b,和776c是在第一导电层771a,771b,和771c的上形成的,如图15A所示。然而,当分隔区(绝缘层)是用干法工艺形成的,如蒸发法,分隔区(绝缘层)可以覆盖第一导电层的端部,即使第一导电层的整个表面上具有液体排斥层。绝缘层772,第二导电层773b,和保护膜(绝缘层)774是通过干法工艺,如蒸发法在液体排斥层776a,776b,和776c上形成的。进一步,液体排斥层可具有几个纳米的厚度,根据形成方法,膜连续性不是必须的。
作为具有低可润湿性的物质,可以使用包括碳氟基团(碳氟链),或包括硅烷偶联剂的物质。因为硅烷偶联剂可形成单分子膜,所以可有效地执行分解和改性,且可在短时间内改变可润湿性。而且,单分子膜可被认为是自组织膜。进一步,具有碳氟基团(碳氟链)的硅烷偶联剂也可以使用,但因为硅烷偶联剂具有烷基并在其布置在衬底上时具有低可润湿性,所以也可以使用。而且,因为根据其是否包括碳氟链或烷基作为功能团,硅烷偶联剂可不同程度地降低可润湿性的效力,因此可适当选择材料以便获得必要的可润湿性。
作为具有低可润湿性的物质,可使用包括碳氟基团(碳氟链)的物质,或包括硅烷偶联剂的物质。硅烷偶联剂由化学式Rn-Si-X(4-n)(n=1,2,3)表示。这里R包括相对惰性基团,如烷基基团。而且,X是水解基团,其中键合可通过与吸收水或衬底表面上羟基基团如卤素,甲氧基基团,乙氧基基团或乙酰氧基基团缩聚实现。
作为具有低可润湿性的衬底,也可使用作为硅烷偶联剂的烷氧基硅烷,其具有烷基基团R。例如,十八烷基三甲氧基硅烷等可用作有机硅烷。优选,可使用具有2到30个碳原子的烷氧基硅烷。典型地,可使用癸基三甲氧基硅烷,乙基三甲氧基硅烷,丙基三甲氧基硅烷,辛基三甲氧基硅烷,癸基三乙氧基硅烷,十二烷基三乙氧基硅烷,十八烷基三乙氧基硅烷(ODS),二十烷基三乙氧基硅烷,和三十烷基三乙氧基硅烷。注意,优选使用具有长链烷基基团的硅烷化合物,因为其特别可以减小可润湿性。而且,可使用癸基三氯硅烷,四癸基三氯硅烷,十八烷基三氯硅烷,二十三氯硅烷,二十二烷基三氯硅烷等。
作为硅烷偶联剂的代表例子,通过使用基于氟的具有氟代烷基基团R的硅烷偶联剂(氟代烷基硅烷(FAS)),可润湿性可降低更多。FAS的R具有可表达为(CF3)(CF2)x(CH2)y(x:从0到10的整数,y:从0到4的整数)的结构,且当多个R和X与Si键合时,R可以全部相同或不同,且X也可以全部相同或不同。代表性的,FAS是氟代烷基硅烷,如十七氟四氢癸基三乙氧基硅烷,十七氟四氢癸基三氯硅烷,十三氟四氢癸基三氯硅烷,三氟丙基三甲氧基硅烷,和十三氟辛基三甲氧基硅烷。而且,具有卤素作为水解基团的偶联剂,如十三氟辛基三氯硅烷也可以使用。注意,不局限于给定的化合物。
而且,作为具有低可润湿性的物质,钛酸盐偶联剂,或铝酸盐偶联剂也可以使用。例如,可使用异丙基三聚异辛酰氧基钛酸酯,异丙基(二辛基焦磷酸酰氧基)钛酸酯,异丙基三(十八烷酰氧基)钛酸酯,异丙基三(二辛基焦磷酸酰氧基)钛酸酯,异丙基二(甲基丙稀酰基)异十八烷酰氧基钛酸酯,乙酰烷氧基丙氧化铝(acetoalkoxyaluminum diisopropylate)等。
为了形成具有低可润湿性的衬底,如上面提到的形成区域上的膜,可以使用气相沉积方法,其中液体形态的衬底被蒸发,且膜在形成区域(例如,衬底)上形成。而且,低可润湿性物质也可通过旋涂法,浸镀法,滴加法,或印刷法(如丝网印刷和胶印法)形成,且其可以是溶液,其中物质被溶解在溶剂中。
作为含低可润湿性物质的溶液的溶剂,可使用水,乙醇,丙酮,碳氢化合物溶剂(如脂肪族碳氢化合物,芳香族碳氢化合物,卤代碳氢化合物),醚基化合物,或它们的混合物。例如,甲醇,乙醇,丙醇,丙酮,丁酮,正戊烷,正己烷,正庚烷,正辛烷,正癸烷,二环戊烷,苯,甲苯,二甲苯,杜烯,茚,四氢萘,十氢萘,三十碳六烯,四氯化碳,氯仿,二氯甲烷,三氯乙烷,***,二氧杂环乙烷,二甲氧基乙烷,或四氢呋喃。对于上述溶液的浓度没有特殊的限制,重量比可在0.001%到20%的范围。
而且,胺如嘧啶,三乙胺,或二甲基苯胺可与上述低可润湿性物质混合。而且,可添加羧酸如蚁酸和醋酸作为催化剂。
如上所述,对于使用旋涂法形成单分子膜的处理,其中液体形式的低可润湿性物质粘附到形成区域上,处理温度可以在室温(约25℃)到200℃温度之间,处理时间可以从几分钟到12小时。处理条件可以按照可润湿性物质的特性,溶液的浓度,处理温度以及处理时间适当设定。
而且,在要形成(无论何种形成方法)的薄膜以溶剂清洗时,可除去未反应的低可润湿性物质,该溶剂可以在形成含上述低可润湿性物质时使用。此时,可使用超声清洗器等。
可用在本发明中含低可润湿性物质的膜可以是厚度为0.3nm到10nm的膜。注意,使用旋涂法等形成的低可润湿性物质的薄膜是极其薄的,且该薄膜是厚度为0.3nm到10nm的单分子膜,其中低可润湿性物质以液体形式沉积在形成区域上。
进一步,作为控制降低可润湿性并形成低可润湿性区域的成分的例子,可以使用具有碳氟基团(碳氟链)的材料(氟基树脂)。作为氟基树脂,可以使用聚四氟乙烯(PTFE:聚四氟乙烯树脂),全氟烷氧基树脂(PFA:四氟乙烯全氟烷基乙烯基醚共聚树脂),全氟乙烯丙稀共聚物(PFEP:四氟乙烯六氟丙稀共聚树脂),乙烯-四氟乙烯共聚物(ETFE:四氟乙烯-乙烯共聚物树脂),聚偏四氟乙烯(PVDF:聚偏四氟乙烯树脂),聚氯三氟乙烯(PCTFE:聚三氟氯乙烯树脂),乙烯-氯三氟乙烯共聚物(ECTFE:聚三氟氯乙烯-乙烯共聚物树脂),聚四氟乙烯-全氟二恶茂烷共聚物(TFE/PDD),聚氟乙烯(PVF:氟化乙烯树脂),等等。
而且,当在包括氟和碳(如CHF3)的气体环境下对导电层执行等离子体处理时,可降低可润湿性。如图15B所示,等离子体处理是在包括氟的气体环境下对第一导电层781a,781b,和781c执行的,且表面分别变成液体排斥区域786a,786b,和786c。该处理可以在形成分隔区(绝缘层)785后执行,以便覆盖第一导电层781a,781b,和781c的端部。绝缘层782,第二导电层783b,和绝缘层784是在液体排斥区域786a,786b,和786c上通过干燥工艺,如蒸发法形成的。
作为将第一导电层上的液体排斥层处理成所需形式的方法,可使用第一导电层作为掩膜从衬底的后侧执行后侧曝光。在衬底600上形成第一导电层601a,601b,和601c,然后,由具有低可润湿性的物质形成的液体排斥层602通过旋涂法等形成(参考图16A)。作为液体排斥层602的没有被第一导电层601a,601b,和601c掩盖的部分的区域607a,607b,和607c被执行改性处理,这里光606是从光源603发出,通过衬底600并分解区域607a,607b,和607c上的液体排斥层(参考图16B)。因此,液体排斥层608a,608b,和608c被处理并分别在第一导电层601a,601b,或601c上形成所需的形式(参考图16C)。
为了提供光辐照的处理效率,在光波长范围内具有吸收区的光吸收剂可混合到液体排斥层中。在光波长范围内具有吸收区的光吸收剂吸收发射的光,并在周围区域辐照(辐射)能量,如热。辐照能量对周围物质作用,结果改变和改性物质的物理特性。通过使用本发明,光吸收剂可按照光的波长选择,且光选择的范围变宽。因此,可选择衬底吸收不好的波长区域,且可以执行作为表面改性处理以便获得良好的可控性的光辐照。而且,因为辐照效率也可以提高,即使光自身具有低能量,也可以执行充分的处理。因此,因为装置和操作被简化,成本和时间被减少,且生产力被提高。
对于光吸收剂,有机材料,无机材料,包括无机材料和有机材料的物质等等都可使用,根据所使用的光波长,可选择吸收范围在光波长内的光吸收剂。其可以是导电材料,如金属,或绝缘材料如有机树脂。作为无机材料,铁,金,铜,硅,锗等等都可使用。作为有机材料,颜料或塑料如聚酰亚胺或丙烯酸可以使用。例如,相应于532nm光波长的颜料,若丹明B,曙红(Eosine)Y,甲基橙,玫瑰红等都可使用;作为相应于300nm到400nm的光波长的颜料,基于香豆素的颜料(香豆素6H,香豆素30,香豆素102,香豆素152,香豆素153,香豆素545T等等)和Bis-MSB(1,4-二(邻甲基苯乙烯基)苯都可使用。作为颜料,碳黑,着色剂的黑树脂等都可以使用。作为另一种颜料,若丹明6G,二氰亚甲基吡喃衍生物(DCM)等都可使用。
作为光吸收剂,具有光催化功能的物质(以下简单称为光催化物质)都可使用。因为光催化物质具有光催化活性,光催化物质被光辐照激活,且物质表面可由其能量修饰。
形成作为光吸收剂的光催化物质的例子在图17A,17B,和17C中示出。在图17A,17B,和17C中,由光催化物质形成的光吸收层614与第一导电层611a,611b,和611c接触,第一导电层611a,611b,和611c在物质610上和液体排斥层612下形成。以类似的的方式,从光源613发出的光616通过物质610,且光吸收层614以光616辐照。吸收区域在光波长范围内的光吸收剂吸收发射的光并辐照(辐射)能量,如周围区域中的热。辐照的能量与液体排斥层612作用,结果分解液体排斥层612,并改性区域617a,617b,和617c(参考图17B)。因此,液体排斥层618a,618b,和618c是以所需的形式在第一导电层611a,611b,和611c上处理并形成(参考图17C)。光吸收层614可在液体排斥层被处理后除去。
对于光催化物质,氧化钛(TiOx),钛酸锶(SrTiO3),硒化镉(CdSe),钛酸钾(KTaO3),硫化镉(CdS),氧化锆(ZrO2),氧化铌(Nb2O5),氧化锌(ZnO),氧化铁(Fe2O3),氧化钨(WO3)等都是优选的。光催化活性可由这些光催化物质在紫外辐射区内(400nm或更短的光,优选380nm或更短)的光辐照产生。
对于改性处理所使用的光没有特殊的限制,且红外光,可见光,紫外光,或他们的组合都可使用。例如,从紫外线灯发射的光,黑光,卤素灯,金属卤化物灯,氙弧灯,碳弧灯,高压钠蒸气灯,或高压汞蒸气灯都可使用。在该情形中,灯光源可被激励所需的时间段以便携带辐照,或可多次执行辐照。
而且,也可以使用激光。可振荡紫外光,可见光,或红外光的激光振荡器都可使用。作为激光振荡器,KrF,ArF,XeCl,或Xe准分子激光振荡器等;He,He-Cd,Ar,He-Ne,或HF气体激光振荡器等,使用晶体的固体激光振荡器,其中晶体如YAG,GdVO4,YVO4,YLF,或YAlO3被掺杂以Cr,Nd,Er,Ho,Ce,Co,Ti,或Tm;或半导体激光振荡器,如GaN,GaAs,GaAlAs,或InGaAsP都可使用。至于固体激光振荡器,应用基本谐波,二次谐波,或三次谐波都是优选的。为了调整从激光振荡器发出的激光的形状和方向,可设置光学***,包括如快门,反射镜,如平面反光镜或半反光镜,圆柱形透镜,凸透镜等。
对于上述存储器单元结构中的衬底750,衬底760,衬底770,和衬底780,石英衬底,硅衬底,金属衬底,不锈钢衬底等都可代替玻璃衬底或挠性衬底使用。柔性衬底是可弯曲(易曲的)衬底。例如,由聚碳酸酯,polyalylate,聚醚砜等形成的塑料衬底都可使用。而且,膜(由聚丙稀,聚酯,乙烯,氟化聚乙烯,氯化聚乙烯等形成),由纤维材料,基膜(如聚酯,聚酰胺,无机沉积膜,和纸)等等形成的纸都可使用。此外,存储器单元阵列722可提供在场效应晶体管(FET)上,该场效应晶体管在半导体衬底,如Si,或薄膜晶体管(TFT)上形成,该薄膜晶体管在玻璃衬底等上形成。
对于第一导电层751a到751c;第一导电层761a到761c;第一导电层771a到771c;第一导电层781a到781c;第二导电层753a到753c;第二导电层763a到763c;第二导电层773a到773c;和第二导电层783a到783c,高导电元素或化合物等都可使用。通常,单个型元素或包括多种元素的合金的单层或叠层结构都可使用,元素从下面元素中选择:金(Au),银(Ag),铂(Pt),镍(Ni),钨(W),铬(Cr),钼(Mo),铁(Fe),钴(Co),铜(Cu),钯(Pd),碳(C),铝(Al),锰(Mn),钛(Ti),钽(Ta)等等。作为上述包括多种元素的合金,例如包括Al和Ti的合金;包括Al,Ti和C的合金;包括Al和Ni的合金;包括Al和C的合金;包括Al,Ni和C的合金;包括Al和Mo的合金等等都可以使用。
第一导电层751a到751c;第一导电层761a到761c,第一导电层771a到771c,第一导电层781a到781c,第二导电层753a到753c,第二导电层763a到763c,第二导电层773a到773c,第二导电层783a到793c可用蒸发法,溅射法,CVD法,印刷法,配制法(dispensermethod),或滴加法形成。
在该实施方式中,对存储器单元的数据写入是通过施加电效应或光学效应执行。当数据写入由光学效应执行时,在第一导电层751a到751c;第一导电层761a到761c,第一导电层771a到771c,第一导电层781a到781c,第二导电层753a到753c,第二导电层763a到763c,第二导电层773a到773c,第二导电层783a到793c中,提供第一导电层或第二导电层或这两者,以便具备光传输特性。具有光传输特性的导电层是用透明导电材料形成的,或如果不是透明导电材料,则就用允许光传输的厚度形成。作为透明导电材料,具有光传输特性的氧化物导电材料,如氧化铟锡(ITO),氧化锌(ZnO),氧化铟锌(IZO),掺锗氧化锌(GZO)等等都可使用。可以使用用靶形成的氧化物导电材料,靶中重量百分比为2%到20%的氧化锌(ZnO)与包括氧化硅的氧化铟,氧化铟锡,或包括氧化硅的氧化铟锡(以下称为ITSO)混合。
作为存储器层的绝缘层752,762,772,和782是由有机绝缘体,导电率由电作用或光作用改变的有机化合物,无机绝缘体,或通过混合有机化合物和无机化合物形成的层形成的。绝缘层752,762,772,和782可以单层提供或以叠加的多层提供。而且,他们可以通过叠加有机化合物和无机化合物以及由有机化合物形成的其他层而形成,其导电率由电学效应或光学效应改变。
作为可形成绝缘层752,762,772,和782的无机绝缘体,可使用氧化硅,氮化硅,氧氮化硅,氮氧化硅等。
作为可形成绝缘层752,762,772,和782的有机绝缘体,可使用由聚酰亚胺,丙稀酰基树脂,聚酰胺,苯并环丁烯,环氧树脂等代表的有机树脂。
作为可形成绝缘层752,762,772,和782的有机化合物,该有机化合物的导电性可由电作用或光作用改变,具有高空穴输运特性的有机化合物材料,或具有高电子输运特性的有机化合物材料都可使用。
作为具有高空穴输运特性的有机化合物材料,芳香胺化合物(换句话说,具有苯环-氮键)如4,4’-双[N-(1-萘基)-N-苯基-氨基]-二苯基(略写为α-NPD),4,4’-双[N-(3-甲基苯基)-N-苯基-氨基]-二苯基(略写为TPD),4,4’,4”-三(N,N-(1-二苯基-氨基)-三苯基胺(略写为TDATA),4,4,4”-三[N-(3-甲基苯基)-N-苯基-氨基]-二苯胺(略写为MTDATA),4,4’-双(N-(4-(N,N-二-间甲苯胺基)苯基)-N-苯基-氨基]-二苯基(略写为DNTPD),或酞氰蓝化合物,如酞氰蓝(略写为H2Pc),铜酞氰蓝(略写为:CuPc),酞菁氧钒(略写为:VOPc)都可以使用。这里提到的物质主要是空穴迁移率为10-6cm2/Vs或更高的物质。然而,如果物质的空穴输运特性高于其电子输运特性,则这里提到的物质以外的其他物质也可以使用。
在提供有机化合物和无机化合物混合层的情形中,优选混合具有高空穴输运特性的有机化合物材料和容易接受电子的无机化合物材料。对于这样的结构,大量空穴载流子是在有机化合物中产生的,有机化合物内部通常具有非常少的载流子,且具有极其优越的空穴注入和输运特性。因此,有机化合物层可获得优异的导电率。
作为容易接受电子的无机化合物材料,金属氧化物,金属氮化物,或元素周期表中第4族到第12族的过渡金属氮氧化物都可使用。特别地,氧化钛(TiOx),氧化锆(ZrOx),氧化钒(VOx),氧化钼(MoOx),氧化钨(WOx),氧化钽(TaOx),氧化铪(HfOx),氧化铌(NbOx),氧化钴(CoOx),氧化铼(ReOx),氧化钌(RuOx),氧化锌(ZnO),氧化镍(NiOx),氧化铜(CuOx)等都可使用。即使氧化物是作为特殊例子给出的,但不用说,这些金属的氮化物和氮氧化物也可以使用。
作为具有高电子输运特性的有机化合物材料,由具有喹啉结构或苯并喹啉结构的金属配合物形成的材料,如三(8-羟基喹啉)铝(略写为Alq3),三(4-甲基-8-羟基喹啉)铝(略写为Almq3),双(10-羟基-苯并(h)喹啉铍(略写为BeBq2),和双(2-甲基-8-喹啉)-4-苯基酚铝(略写为BAlq)都可使用。而且,材料如,具有唑络合物或噻唑络合物的金属配合物,如双(2-(2-羟基苯)唑锌(略写为:Zn(BOX)2),和双(2-(2-羟基苯)噻唑锌(略写为:Zn(BTZ)2)都可使用。而且,除了金属复合物,2-(4-二苯基)-5-(4-特-丁基苯基)-1,3,4-恶二唑(略写为PBD),1,3-双(5-(对特丁基苯基)-1,3,4-恶二唑-2-基)苯(略写为OXD-7),3-(4-特-丁基苯基)-4-苯基-5-(4-二苯基)-1,2,4-***(略写为TAZ),3-(4-特-丁基苯基)-4-(4-乙基苯基)-5-(4-二苯基)-1,2,4-***(略写为p-EtTAZ),向红菲咯啉(BPhen),2,9-二甲基-4,7-二苯基-1,10-邻二氮菲(BCP)等等都可使用。这里提到的物质主要是电子迁移率为10-6cm2/Vs或更高的物质。然而,如果其电子输运特性高于空穴输运特性,则其他物质也可以使用。
在提供有机化合物和无机化合物混合层的情形中,优选混合具有高电子输运特性的有机化合物材料和容易贡献电子的无机化合物材料。对于这样的结构,大量电子载流子是在有机化合物中产生的,该有机化合物内部通常具有非常少的载流子,并具有极其优良的电子注入和输运特性。因此,有机化合物层可获得良好的导电性。
作为容易贡献电子的无机化合物材料,碱金属氧化物,碱土金属氧化物,稀土金属氧化物,碱金属氮化物,碱土金属氮化物,和稀土金属氮化物都可使用。特别地,氧化锂(LiOx),氧化锶(SrOx),氧化钡(BaOx),氧化铒(ErOx),氧化钠(NaOx),氮化锂(LiNx),氮化镁(MgNx),氮化钙,氮化镱(YNx),氮化镧(LaNx)等等都可使用。
而且,无机化合物材料可以是任何无机化合物,只要其易于接受来自有机化合物的电子,或易于贡献电子给有机化合物的无机化合物材料。除了氧化铝(AlOx),氧化镓(GaOx),氧化硅(SiOx),氧化锗(GeOx),氧化铟锡(ITO)等等都可使用,不同金属氧化物,金属氮化物,或金属氮化物氧化物都可以使用。
而且,当绝缘层752,762,772,和782在化合物是由从金属氧化物或金属氮化物中选择的化合物形成时,且该化合物具有高电子输运特性,则该结构可加上具有甚至更大空间势垒(具有三维扩展的结构而非平面结构的化合物)。作为大空间势垒化合物,5,6,11,12-四苯基并四苯(略写为红荧烯(rubrene)是优选的。然而,六苯基苯,特丁基苝,9,10-双(苯基)蒽,香豆素545T,等等都可替换使用。而且,树枝状聚合物等也是有效的。
而且,光发射物质,如4-二亚甲基氰-2-甲基-6-(1,1,7,7-四甲基久洛里基-9-烯炔基)-4H-吡喃(略写为DCJT),4-二亚甲基氰-2-特-丁基-6-(1,1,7,7-四甲基久洛里基-9-烯炔基)-4H-吡喃,派立复南烯(periflanthene),2,5-二氰基-1,4-双(10-甲氧基-1,1,7,7-四甲基久洛里基-9-烯炔基)苯,N,N’-二甲基喹吖酮(略写为DMQd),香豆素6,香豆素545T,三(8-羟基喹啉)铝(略写为Alq3),9,9’-二蒽基,9,10-二苯基蒽(略写为DPA),9,10-双(2-萘基)蒽(略写为DNA),2,5,8,11-四-特-丁基二萘嵌苯(略写为:TBP)等可提供在由高电子输运特性的有机化合物材料和高空穴输运特性的有机化合物材料形成的层之间。
对于绝缘层752,762,772,和782,可使用电阻由光作用改变的材料。例如,可使用掺杂有化合物的共轭高分子量的材料,该材料在吸收光后产生酸(光致酸发生剂)。作为共轭高分子量材料,聚乙炔,聚苯乙炔,聚噻吩,聚苯胺,聚对亚苯基亚乙炔基等等都可使用。而且,作为光致酸发生剂,芳基磺酸盐,芳基碘盐,邻硝基苄基对甲苯磺酸盐,芳基磺酸邻硝基苄基酯,磺酰苯乙酮,铁芳烃复合物PF6等等都可使用。
绝缘层752,762,772,和782可用蒸发法,电子束蒸发方法,溅射法,CVD法等形成。包括有机化合物和无机化合物的混合层可通过同时沉积每个材料形成。可以通过组合相同的方法或不同的方法形成,如通过电阻加热蒸发的共蒸发,通过电子束蒸发的共蒸发,通过电阻加热蒸发和电子束蒸发的共蒸发,通过电阻加热蒸发和溅射的沉积,通过电子束蒸发和溅射的沉积等等。
注意,绝缘层752,762,772和782是以这样的膜厚度形成的,使得存储器元件的导电性由电作用和光作用改变。
作为分隔区(绝缘层)755,765,775,和785,无机绝缘材料,如氧化硅,氮化硅,氧氮化硅,氧化铝,氮化铝,或氧氮化铝,丙烯酸,甲基丙烯酸,及其衍生物,热阻高分子量材料如聚酰亚胺,芳香族聚酰胺,或聚苯并咪唑,或硅氧烷材料都可使用。注意硅氧烷材料相应于包括Si-O-Si键的树脂。硅氧烷的骨架结构是通过硅(Si)和氧(O)之间的键形成的。作为取代基团,至少包括氢的有机基团(如烷基基团或芳香族碳氢化合物)都可以使用。进一步,至少包括氢的有机基团,氟基团也可用作取代基团。而且,乙烯树脂,如聚乙烯醇,或聚乙烯醇缩丁醛,或树脂材料,如环氧树脂,苯酚树脂,酚醛环氧树脂,丙烯酸树脂,三聚氰胺树脂,或氨基甲酸酯树脂都可使用。而且,有机材料,如苯并环丁烯,聚对二甲苯,或聚酰亚胺,其中化合物是聚合的聚合物,或包括水溶均聚物和水溶共聚物的复合材料都可使用。作为制备方法,蒸气生长法,如等离子体CVD法或热CVD法,或溅射法都可使用。而且,滴加法,配制法,或印刷法(其中形成图案的方法,如丝网印刷或胶印法)都可使用。通过旋涂法获得的薄膜等也可使用。
在通过排放成分形成导电层,绝缘层等后,可以压力压挤表面从而平面化,以便增加平整度。作为压挤的方法,通过在表面上以辊状物体滚动扫描而减小粗糙度,或表面可以平的板状物体垂直压挤。在压挤时,可执行加热步骤。而且,表面可通过熔化材料而软化或溶解,且表面上粗糙的部分可以气刀除去。进一步,可使用CMP法抛光。该工艺可在粗糙是由于滴加法导致且表面有待平面化时采用。
而且,在该实施方式中,对于上述结构,具有整流特性的元件可分别提供在第一导电层751a到751c,第一导电层761a到761c,第一导电层771a到771c,第一导电层781a到781c,和绝缘层752,绝缘层762,绝缘层772,和绝缘层782之间。具有整流特性的元件是晶体管,其中栅极和漏极连接到一起,也可以是二极管。以该方式,错误被减小因为电流仅在一个方向上流动,且读出冗余被改善。注意具有整流特性的元件可以分别提供在绝缘层752,绝缘层762,绝缘层772,绝缘层782,和,第二导电层753a到753c,第二导电层763a到763c,第二导电层773a到773c,以及第二导电层783a到783c,之间。
通过本发明的存储器元件,数据写入过程的驱动电压可降低。作为结果,可以低成本提供低功率消耗的存储器装置和半导体装置。
实施方式2
在该实施方式中,描述了具有与上面实施方式1不同结构的存储器装置。特别地,描述了存储器装置的结构是有源矩阵的情形。
图5示出本实施方式中描述的存储器装置结构的例子,其包括存储器单元阵列232,其中存储器单元231是以矩阵的形式提供的;还包括位线驱动电路226,其具有列解码器226a,读出电路226b,和选择器226c;还包括字线驱动电路224,其具有行解码器224a和电平转换器224b;以及接口223,其执行与外部电路的交互作用并具有写入电路等。注意,这里所示的存储器装置216的结构仅是例子,且可以包括其他电路,如感测放大器,输出电路,或缓冲器,且写入电路可提供在位线驱动电路中。
单个存储器单元231具有构成字线Wy(1≤y≤n)的第一布线(wiring),构成位线Bx(1≤x≤m)的第二布线,晶体管210a,和存储器元件215b。存储器元件215b具有这样的结构,其中绝缘层***置一对导电层之间。
存储器单元阵列232的顶视图在图4A中示出,沿图4A中线E-F的横截面示图在图4B中示出。而且,绝缘层212和绝缘层214被略去且没有在图4A中示出,但他们每个都如图4B所示那样提供。
对于存储器单元阵列232,第一布线205a和205b在第一方向延伸,而第二布线202在第二方向延伸,该第二方向垂直于第一方向,第一布线和第二布线以矩阵形式提供。而且,第一布线被连接到晶体管210a和晶体管210b的源极或漏极,而第二布线连接到晶体管210a和210b的栅极。第一导电层206a和206b连接到晶体管210a和210b的源极或漏极,该晶体管210a和210b没有连接到第一布线。进一步,提供存储器元件215a和存储器元件215b,其结构为在第一导电层206a和206b上堆叠绝缘层212和第二导电层213。分隔区(绝缘层)207提供在每个彼此邻近的存储器单元231之间,绝缘层212和第二导电层213被堆叠并提供在第一导电层和分隔区(绝缘层)207上。绝缘层214提供在第二导电层213上作为保护层。而且,作为晶体管210a和210b,可使用薄膜晶体管(参考图4A和4B)。图4B中的存储器装置提供在衬底200上并具有绝缘层201a,201b,208,209和211,形成晶体管210a的半导体层204a,栅极层202a,作为源极层或漏极层的第一布线205a,形成晶体管210b和栅极层202b的半导体层204b。
以该实施方式,形成绝缘层212以便与覆盖第一导电层的端部的分隔区(绝缘层)207和第一导电层206a接触。当在第一导电层206a和第二导电层213之间施加电压时,电流流过绝缘层212并发生热,如焦耳热。而且在该实施方式中,当绝缘层212的温度升高到其玻璃转换温度并转换为流体成分时,分隔区(绝缘层)207表面对流体成分的可润湿性高于第一导电层206a表面的可润湿性。
流体成分沿较高可润湿性的方向移动,因此流体成分向高可润湿性分隔区(绝缘层)207流动的过程中不保持其在固体时的形态。因此,绝缘层的厚度变得不均匀且绝缘层改变形状,且第一导电层206和第二导电层213短路。而且,也有这样的情形,其中电场集中在绝缘层薄的区域,并发生介电击穿,这将短路第一和第二导电层。因此,存储器元件的导电率在施加电压之前和之后不同。对于存储器元件215b也同样,其包括第一导电层206b,分隔区(绝缘层)207,绝缘层212,和第二导电层213,如同存储器元件215a。
结果,可以低功率消耗执行写入。
而且,如图6所示,存储器元件265a和265b可分别连接至在单晶半导体衬底250上提供的场效应晶体管260a和260b。这里,存储器元件265a和265b形成这样的结构,以便提供绝缘层270从而至少部分覆盖场效应晶体管260a和260b的源极层或漏极层255a到255d,并在绝缘层270上,提供了第一导电层256a,第一导电层256b,分隔区(绝缘层)267,绝缘层262a,和262b,和第二导电层263。如同绝缘层262a和262b,通过使用掩膜等技术,绝缘层可以选择性地仅为单个存储器单元提供。进一步,图6中所示的存储器装置也具有元件隔离区268,绝缘层269,261,和264。
在存储器元件265a和265b中,第一导电层256a和第一导电层256b的表面都被控制,以便通过等离子体处理形成液体排斥区域,该等离子体处理使用包括氟的气体,如点线所示。因此,第一导电层256a的表面和第一导电层256b的表面对形成绝缘层262a和262b的材料的流体成分的可润湿性比分隔区(绝缘层)267的表面较低。因此,当绝缘材料被流体化时,形成绝缘层262a和262b的材料的流体成分沿分隔区(绝缘层)267的方向移动,且存储器元件265a和265b易于短路。
以该方式,通过提供绝缘层270形成存储器元件,第一导电层可自由设置。换句话说,在图4B所示的结构中,需要在避开晶体管210a和210b的多个区域提供存储器元件215a和215b;然而,通过上述结构,存储器元件215a和存储器元件215b可在例如,晶体管210a和210b上形成。结果,可实现较高集成度的存储器装置216。
进一步,如果晶体管210a和210b可用作开关元件,他们可以采用任何类型的结构。而且,各种半导体可用于半导体层,如非晶半导体,晶体半导体,多晶半导体,和微晶半导体,以及使用有机化合物的有机晶体管。虽然图4A中示出在具有绝缘特性的衬底上提供平面型薄膜晶体管的例子,但是晶体管可形成为具有交错型或反向交错型结构。
在图7中示出使用具有反向交错型结构的薄膜晶体管的例子。在衬底280上,提供了作为具有反向交错型结构的薄膜晶体管的晶体管290a和晶体管290b。晶体管290a具有绝缘层288,栅极层281,非晶半导体层282,一种导电类型的半导体层283a和283b,和源极层或漏极层285,且源极层或漏极层是第一导电层286a,其构成存储器元件。存储器元件295a和295b结构由堆叠分隔区(绝缘层)287形成,以便覆盖第一导电层286a和286b的端部,然后在第一导电层286a,第一导电层286b,和分隔区(绝缘层)287上形成绝缘层292,第二导电层293,和作为保护层的绝缘层294。至于图7中所示的存储器装置,栅极层281,源极层或漏极层285,第一导电层286a,第一导电层286b,以及分隔区(绝缘层)287都是用滴加法形成的。滴加法中,包括形成流体材料的组分的成分是以液滴排放(喷射)的从而形成所需的图案。含形成材料的组分的液滴被排放至组分形成区域并通过烘烤和干燥等固化,从而以所需的图案形成组分。
而且,任何种结构都可用于包括在晶体管中的半导体层,例如,可以形成杂质区域(包括源极区,漏极区,和LDD区),或晶体管可形成为p沟道型或n沟道型。而且,可以形成绝缘层(侧壁)以便与栅极的侧表面接触,且可以对栅极和源极与漏极区中的一个或两者来形成硅化物层。作为硅化物层的材料,镍,钨,钼,钴,铂等都可使用。
对于该实施方式中示出的第一导电层206a,206b,256a,256b,286a,和286b以及第二导电层213,263,和293,上面实施方式1中示出的任何材料和形成方法都可使用并以相同的方式执行。
而且,绝缘层212,262a,262b,和292可通过使用与上面实施方式1中所示的绝缘层752相同的材料和形成方法提供。
具有整流特性的元件可在第一导电层206a,256a,256b,286a,和286b,与绝缘层212,262a,262b,和292之间提供。具有整流特性的元件是二极管或其中栅极和漏极彼此连接的晶体管。例如,可使用通过堆叠N型半导体层和P型半导体层而形成的PN结二极管。以该实施方式,通过提供具有整流特性的二极管,因为电流仅在一个方向上流动,所以误差可减少,且读出冗余可改善。注意,当提供二极管时,可使用不同结构的二极管,如具有PIN结的二极管或雪崩二极管取代PN结二极管。具有整流特性的元件可以提供在绝缘层212,262a,262b和292,与第二导电层213,263,和293之间。
通过本发明的存储器元件,可降低数据写入过程中的驱动电压。结果,可以低成本提供低功率消耗的存储器装置和半导体装置。
实施方式3
在该实施方式中,下面参考附图说明上述实施例中示出的具有存储器装置的半导体装置的例子。
该实施方式中示出的半导体装置的特征是不接触也可能实现数据读出和写入。数据传输方法被宽泛地分为3类,并可使用下面的任何一种:通过一对彼此相反设置的线圈互感实现的电磁耦合通信方法;通过感应电磁场实现的电磁感应通信方法;或使用电波的电波通信方法。而且,可以两种方式提供传输数据的天线。一个方式是在其上形成有多个元件和存储器元件的衬底上提供天线;另一种方式是为其上形成有多个元件和存储器元件的衬底提供端子部分从而将另一个衬底上提供的天线与端子部分接触。
首先,一个半导体装置结构的例子中,天线是在衬底上提供的,该衬底上提供了多个元件和存储器元件,这将参考图10说明。
图10示出这样的半导体装置,其具有作为有源矩阵类型构成的存储器装置,其中元件形成层335包括具有晶体管310a和310b的晶体管部分330,和具有晶体管320a和320b的晶体管部分340,和绝缘层301a,301b,308,311,316,和314都提供在衬底300上。进一步,存储器元件部分325,和用作天线的导电层343提供在元件形成层335上。
注意,虽然这里所示的情形是提供用作天线的导电层343和元件形成层335上的存储器元件部分325,但结构不限于此,且用作天线的导电层343和存储器元件部分325可提供在元件形成层335的同一层或其下方。
存储器元件部分325是通过存储器元件315a和315b形成的。存储器元件315a是通过在第一导电层306a上堆叠分隔区(绝缘层)307a和307b,绝缘层312和第二导电层313形成的;而存储器元件315b是通过在第一导电层306b上堆叠分隔区(绝缘层)307b和307c,绝缘层312和第二导电层313形成的。而且,形成用作保护膜的绝缘层314以便覆盖第二导电层313。进一步,形成多个存储器元件315a和315b的第一导电层306a和306b分别电连接至晶体管310a和晶体管310b的源极或漏极层。换句话说,每个存储器元件电连接至晶体管。而且,虽然这里绝缘层312是在整个表面上形成的以便覆盖第一导电层306a和306b,和分隔区(绝缘层)307a,307b和307c,但可选择性地为每个存储器单元而形成。注意,存储器元件315a和315b可用上面实施方式中所示的材料或制造方法形成。
对于存储器元件315a和315b,第一导电层306a和306b的表面对形成绝缘层312的流体成分的可润湿性比分隔区(绝缘层)307a,307b,和307c表面的可润湿性低。因此,当绝缘层被流体化时,形成绝缘层312的材料的流体成分向分隔区(绝缘层)307a,307b,和307c移动,并且存储器元件315a和315b易于短路。
而且,在存储器元件315a中,具有整流特性的元件可提供在第一导电层306a和绝缘层312之间,或绝缘层312和第二导电层313之间,如上面实施方式所示。作为具有整流特性的元件,可使用上面所提到元件。注意,同样可应用至存储器元件315b。
这里,用作天线的导电层343提供在以与第一导电层306a和306b相同的层形成的导电层341上,以与第二导电层313相同的层形成的导电层342上。注意,用作天线的导电层可以与第二导电层313相同的层形成。
作为用作天线的导电层343的材料,可以是从下面选择的单一元素,金(Au),铂(Pt),镍(Ni),钨(W),钼(Mo),钴(Co),铜(Cu),铝(Al),锰(Mn),钛(Ti)等,含这些元素中多种元素的合金等都可以使用。而且,对于用作天线的导电层343的形成方法,可以使用蒸发,溅射,CVD法,配制法,各种印刷法,如丝网印刷或凹版(gravure)印刷,滴加法等。
包括在元件形成层335中的每个晶体管310a,310b,320a和320b可作为P沟道型TFT或n沟道型TFT提供。而且,任何类型的结构都可用于包括在晶体管310a,310b,320a和320b中的半导体层。例如,可形成杂质区域(包括源极区,漏极区,和LDD区),或可形成p沟道型或n沟道型。而且,可形成绝缘层(侧壁)以便与栅极的侧表面接触,且可为栅极和源极及漏极区中的一个或两个形成硅化物层。作为硅化物层的材料,可使用镍,钨,钼,钴,铂等。
而且,包括在元件形成层335中的晶体管310a,310b,320a,和320b可以有机晶体管提供,其中形成晶体管的半导体层是以有机化合物形成的。在该情形中,包括有机晶体管的元件形成层335可以印刷法,滴加法等直接在由具有挠性的衬底如塑料形成的衬底300上形成。使用印刷法,滴加法等形成可以较低的成本制造半导体装置。
元件形成层335,存储器元件315a和315b以及用作天线的导电层343可使用蒸发法,溅射法,CVD法,印刷法,配制法,滴加法等形成,如上所述。注意,在不同位置使用不同方法是可接受的。例如,需要高速操作的晶体管可通过形成半导体层提供,该半导体层由Si等形成,然后通过热处理晶化;因此,用作开关元件的晶体管可以印刷法或滴加法在元件形成层上形成有机晶体管来提供。
注意,可提供连接到晶体管的传感器。作为传感器,可提供检测温度,湿度,亮度,气体,重力,压力,声振动,加速和其他通过物理和化学装置测量的特征的元件。传感器通常是以半导体元件,如电阻元件,电容耦合元件,电感耦合元件,光伏元件,光电转换元件,温差电动势(thermo-electromotive force)元件,晶体管,热敏电阻器(thermistor),或二极管形成。
然后,给出了为衬底提供端子部分的半导体装置的结构的例子,该衬底上有多个元件和存储器元件,下面参考图11解释将另一个衬底上提供的天线连接至端子部分。
图11示出半导体装置,该半导体装置具有无源矩阵型存储器装置,其中元件形成层385是在衬底350上提供的,存储器元件部分375是在元件形成层385上提供的,而用作天线的导电层393是邻近衬底396提供的以便通过导电层391和392电连接至元件形成层385。注意,虽然这里示出了这样的情形,其中在元件形成层385上提供了存储器元件375或用作天线的导电层393,但不局限于该结构,且存储器元件部分375可在与元件形成层385相同的层中或其下面提供,或用作天线的导电层393可在元件形成层385下面提供。
在图11中,元件形成层385是在衬底350上提供的,该元件形成层385包括具有晶体管360a和360b的晶体管部分380,具有晶体管370a和370b的晶体管部分390,绝缘层351a,351b,358,361,366,和364。
存储器元件部分375由存储器元件365a和365b形成。存储器元件365a是通过在第一导电层356上堆叠分隔区(绝缘层)357a和357b,绝缘层362a,和第二导电层363a而形成的;而存储器元件365b是通过在第一导电层356上堆叠分隔区(绝缘层)357b,分隔区(绝缘层)357c,绝缘层362b和第二导电层363b形成的。而且,形成用作保护膜的绝缘层364以便覆盖第二导电层363a和363b。而且,形成多个存储器元件365a和365b的第一导电层356被连接到单个晶体管360b的源极层或漏极层。换句话说,多个存储器元件被连接到同一个晶体管。而且,对于绝缘层362a和362b,分隔区(绝缘层)357a,357b和357c被提供来分开每个存储器单元的绝缘层;然而,如果不考虑邻近存储器单元之间横向上的电场干扰,绝缘层可以在整个表面上形成。注意,存储器元件365a和365b可用上面实施方式中的材料或制造方法形成。
在存储器元件365a和365b中,第一导电层356的表面对形成绝缘层362a和362b的材料的流体成分的可润湿性比分隔区(绝缘层)357a,357b和357c的表面低。因此,当绝缘材料流体化时,形成绝缘层362a和362b的材料的流体成分在分隔区(绝缘层)357a,357b和357c的方向上移动,且存储器元件365a和365b易于短路。
提供有元件形成层385和存储器元件部分375的衬底,和提供有用作天线的导电层393的衬底396与具有粘附特性的树脂395固定到一起。元件形成层385和导电层393是通过包含在树脂395中的导电精细颗粒394电连接的。而且,导电粘接剂,如银浆,铜浆,或碳浆,或执行焊接的方法可用来将包括元件形成层385和存储器元件部分375的衬底和提供有用作天线的导电层393的衬底396固定到一起。
以该方式可形成设有存储器装置和天线的半导体装置。在该实施方式中,可通过在衬底上形成薄膜晶体管提供元件形成层,或元件形成层也可通过使用Si半导体衬底等作为衬底,并在衬底上形成场效应晶体管而提供。而且,使用SOI衬底作为衬底,元件形成层可提供于其上。在该情形中,SOI衬底可通过使用固定晶片的方法,或所谓的SIMOX方法形成,在SIMOX方法中,绝缘层是通过在Si衬底中注入氧离子而在内部形成的。
而且,提供有用作天线的导电层的衬底可提供有存储器元件部分。而且,可提供连接到晶体管的传感器。
注意该实施方式可与上面的实施方式自由组合和执行。而且,以该实施方式制造的半导体装置可通过剥离工艺将其从衬底上剥离,并通过将其粘附到挠性衬底上而提供于挠性衬底上,因此可获得具有挠性的半导体装置。挠性衬底相应于由聚丙烯,聚酯(polyester),乙烯(vinyl),氟化乙烯(vinyl fluoride),氯化乙烯等形成的膜;由纤维材料形成的纸张,基膜(如聚酯,聚酰胺,无机蒸发膜,或纸张)的层压膜,粘性合成树脂膜(丙烯酸合成树脂,环氧合成树脂等),等等。通过加热处理和挤压处理,可在膜上对处理对象执行热压缩。当加热处理和挤压处理被执行时,在膜最外表面上提供的粘附层,或作为最外层(不是粘附层)提供的层被加热处理熔化,然后,通过施加压力将其固定。而且,粘附层可以提供在基底上,也可以不提供在基底上。粘附层相应于含有粘附剂的层,如热固树脂,紫外固化树脂,环氧树脂,或树脂添加剂。
通过本发明的存储器元件,可降低数据写入过程中的驱动电压。结果,可以较低的成本提供低功率消耗的存储器装置和半导体装置。
实施方式4
在该实施方式中,具有上述结构的半导体装置中数据读取和写入将在下面解释。
数据写入到具有上述结构的半导体装置可通过应用光学效应或电学效应执行。数据写入是通过施加电学效应执行的情形将被首先说明(参考图3)。
当数据写入是通过施加电学效应执行时,一个存储器单元721被行解码器724a,列解码器726a和选择器726c选择,并使用写入电路将数据写入到存储器单元721。特别地,高压被选择性地应用至所需部分的绝缘层752,因此高电流流过,且引起第一导电层751b和第二导电层753b之间短路。
与其他部分相比,短路部分的电阻显著降低。以该方式,通过利用由应用电学效应引起的两个导电层之间电阻的改变,数据写入得以执行。例如,当绝缘层没有被施加电学效应时为数据“0”,而当数据“1”要被写入时,电阻通过选择性地施加高电压至所需绝缘层部分而短路降低,因此大电流流过。
数据写入是通过光学效应执行的情形将在下面解释(参考图8A和8B)。
当数据写入是通过施加光学效应执行时,以激光从具有光传输特性的导电层(这里是第二导电层753a)侧辐照绝缘层752。这里,绝缘层752所需的部分以激光选择性地辐照,且绝缘层752被破坏。因为被破坏的绝缘层由于碳化变得更绝缘,与其他部分相比,其电阻显著变高。以该方式,数据写入是通过利用绝缘层752的电阻通过激发辐照改变执行的。例如,当激光没有辐照绝缘层时数据为“0”,在数据“1”要被写入时,通过以激光选择性地辐照绝缘层所需部分并将其破坏,电阻变得较高。
因为只要存储器元件的电阻值在写入之前和之后改变,写入可以执行,存储器元件的电阻值的改变可以光学效应或电学效应中的任何一种引起。例如,借助光辐射的能量(如热),存储器元件中第一导电层和第二导电层通过第一导电层或第二导电层的形态改变而变得更近,且因此绝缘层可以改变形状。
在以激光辐照的情形中,绝缘层752的电阻的改变,虽然取决于存储器单元721的尺寸,但是通过激光辐照实现的,对于该激光辐照,通过使用光学***,如透镜减小束斑直径至微米或纳米量级。例如,当直径为1微米的激光束以10m/sec的线性速度通过时,通过包括在一个激光辐照的存储器单元721中的绝缘层的时间长度为100nsec。例如,为了在100nsec的短时间内改变相态,激光功率可以是10mW,且功率密度可以是10kW/mm2。而且,在以激光选择性辐照的情形中,优选使用脉冲激光辐照仪器。
这里,激光辐照仪器的例子将参考图8B简单介绍。激光辐照仪器1001装配有在发射激光时执行多种控制的计算机(以下称为PC)1002,输出激光的激光振荡器1003,激光振荡器1003的电源1004,衰减激光的光学***(ND滤波器)1005,调制激光强度的声光调制器(AOM)1006,由透镜形成并用来会聚激光横截面的光学***1007,用于改变光学路径等的反光镜,具有x轴台和y轴台的移动机构1009,用于从PC输出的控制数据的数字模拟转换的D/A转换器部分1010,响应从D/A转换器部分输出的模拟电压控制AOM 1006的驱动器1011,输出驱动信号以便驱动移动机构1009的驱动器1012,和用于将激光聚焦在辐照物体上的自动聚焦机构1013。
作为激光振荡器1003,可振荡紫外光,可见光,或红外光的激光振荡器都可使用。作为激光振荡器,KrF,ArF,XeCl,或Xe准分子激光振荡器,和He,He-Cd,Ar,He-Ne,HF气体激光振荡器等,使用晶体的固体激光振荡器,晶体包括掺Cr,Nd,Er,Ho,Ce,Co,Ti,或Tm的YAG,GdVO4,YVO4,YLF,YAlO3等,或半导体激光振荡器,如GaN,GaAs,GaAlAs,或InGaAsP都可使用。至于固体激光振荡器,施加基频波或二次到五次谐波都是优选的。
然后描述使用激光辐照仪器的辐照方法。当提供有绝缘层752的衬底750被固定到移动机构1009时,检测绝缘层752的位置的PC1002和照相机没有在图中示出,该绝缘层752将被激光辐照。然后,基于检测位置数据,PC 1002产生移动数据以便移动移动机构1009。
随后,通过PC 1002经驱动器1011控制AOM 1006的输出光量,从激光振荡器1003输出的激光光量在被光学***1005衰减后由AOM 1006控制为规定的光量。对于从AOM 1006输出的激光光学路径和束斑形式都被光学***1007改变,且在被透镜会聚后,激光被发射到衬底750。
此时,移动机构1009被控制并在x方向和y方向上按照由PC1002产生的移动数据移动。结果,预定位置被激光辐照,激光的光能量密度被转换为热能量,且衬底750上提供的绝缘层可选择性地被激光辐照。注意,这里描述了通过移动移动机构1009执行激光辐照的例子;然而,激光也可以在x方向和y方向上通过调整光学***1007移动。
从存储器装置执行数据读出的操作将在下面描述(参考图9)。这里,读出电路726b具有包括电阻元件746和感测放大器747的结构。然而,读出电路726b的结构不局限于上述结构,并可以具有任何类型的结构。
数据读出是通过在第一导电层751b和第二导电层752b之间应用电压,且读取绝缘层752的电阻而执行的。例如,如上所述,当数据写入是通过应用电学效应而执行时,没有应用电学效应的电阻值Ra1和应用电学效应从而引起两个导电膜之间短路的电阻值Rb1满足Ra1>Rb1。数据读出是通过电学读取这两个电阻值之间差值而执行的。
而且,如上所述,当数据写入是通过以激光辐照绝缘层而执行时,没有被激光辐照时的电阻值Ra2和绝缘层被激光辐照而破坏的电阻值Rb2满足Ra2<Rb2。数据读出是通过电学读取这两个电阻值之间差值而执行的。
例如,当为包括在存储器单元阵列722中多个存储器单元721中位于列x,行y的存储器单元721执行数据读出时,首先,列x中位线Bx和行y中字线Wy是通过行解码器724,列解码器726a,和选择器726c选择的。执行该操作后,包括存储器单元721和电阻元件746中的绝缘层变成串联。以该方式,当电压被施加到两个串联的电阻元件的两端时,节点α的电势根据绝缘层752的电阻Ra和Rb的值而变为电阻分割的电势。于是,节点α的电势被提供给感测放大器747,且在感测放大器747中,所包含的信息“0”或“1”被判断。因此,在感测放大器747中含信息“0”或“1”的信号被提供给外部。
按照上面的方法,绝缘层的电阻状况是用电阻值之间差和电阻分压(resistance division)以电压值读取的。然而,比较电流值的方法也可接受。例如,利用满足状态Ia1<Ib1,其中Ia1是电学效应没有施加到绝缘层时的电流值,而Ib1是电学效应施加到绝缘层从而引起两个导电膜之间短路时的电流值。而且,当数据写入是通过以激光辐照绝缘层而执行的时,当绝缘层被激光辐照时的电流值Ia2,和当绝缘层被激光辐照破坏时的电流值Ib2,满足Ia2>Ib2。以该方式,数据读出可以通过电读取两个电流值之间的差异而执行。
具有上述结构的存储器元件和装配有存储器元件的半导体装置是非易失性存储器,因此,不需要保持数据的电池。可以提供紧凑的尺寸,薄型,轻重量半导体装置。而且,虽然数据写入(额外的数据写入)可以通过使用在上面实施方式中用作绝缘层的绝缘材料实现,但数据的改写却无法执行。因此,可防止假冒且可提供具有可靠安全性的半导体装置。
注意,在该实施方式中,已经解释了使用无源矩阵型存储器元件的例子,其具有简单的存储器电路结构和装配有存储器元件的半导体装置;然而,即使是在具有有源矩阵型存储器电路的情形中,数据写入或读出可以相似的方式执行。
这里,在有源矩阵型存储器元件部分通过电学效应实现的数据读出将通过图14A和14B中特定的例子解释。
图14A示出当数据“0”被写入到存储器元件部分时,存储器元件部分的电流-电压特征951,当数据“1”被写入时存储器元件的电流-电压特征952,和电阻元件246的的电流-电压特征953。这里,示出了晶体管被用于电阻元件246的情形。而且,对于数据读出的操作电压,在第一导电层243和第二导电层245之间施加3V的情形将在下面解释。
对于具有存储器元件部分的图14A中的存储器单元,其中数据“0”被写入,存储器元件部分的电流-电压特征951954和晶体管的电流-电压特征953的交叉点变为操作点,且此时节点α的电势为V2(V)。节点α的电势被提供给感测放大器247,且在感测放大器247中,存储在上述存储器单元的数据被判断为“0”。
另一方面,对于具有存储器元件部分的存储器单元,数据“1”被写入,存储器元件部分的电流-电压特征952和晶体管的电流-电压特征953的交叉点955变成操作点,且此时节点α的电势为V1(V)(V1<V2)。节点α的节点电势被提供给感测放大器247,且在感测放大器247中,存储在上述存储器单元中的数据被判断为“1”。
以该方式,按照存储器元件部分241的电阻值,通过读取电阻分割的电势,可以判断存储在存储器单元中的数据。
注意,该实施方式可以以上述实施方式中描述的存储器元件和装配有存储器元件的半导体装置自由组合并执行。
实施方式5
该实施方式的半导体装置的结构将参考图12A和12B解释。如图12A所示,本发明的半导体装置20具有无接触地数据交换的功能,并具有电源电路11,时钟发生电路12,数据解调/调制电路13,控制另一个电路的控制电路14,接口电路15,存储器电路16,数据总线17,天线(天线线圈)18,传感器21,传感器电路22。
电源电路11是基于从天线18输入的交流信号,发生提供给半导体装置20内每个电路的不同电源的电路。时钟发生电路12是发生不同时钟信号的电路,基于从天线18输入的交流信号,该时钟信号被提供给半导体装置20内的每个电路。数据解调/调制电路13具有解调/调制与读取器/写入器19通信的数据的功能。控制电路14具有控制存储器电路16的功能。天线18具有执行电磁场或电磁波的发射/接收的功能。读取器/写入器19控制涉及与半导体装置通信、半导体装置的控制、以及其中数据的过程。注意,半导体装置不局限于上述结构,例如,该结构可以增加其他部件,如电源电压的限压电路或代码处理专用硬件。
存储器电路16的特征为具有存储器元件,其中绝缘层或相变层被设置在一对导电层之间。存储器电路16可仅具有存储器元件,其中绝缘层或相变层被设置在一对导电层之间,或可以具有其他结构的存储器电路。其他结构的存储器电路相应于,例如,一个或多个DRAM,SRAM,FeRAM,掩膜ROM,PROM,EPROM,EEPROM,和闪存。
传感器21是通过半导体元件形成的,如电阻元件,电容耦合元件,电感耦合元件,光伏元件,光电转换元件,温差电动势元件,晶体管,热敏电阻器,或二极管。传感器电路22检测阻抗,电抗,感抗,电压,或电流中的变化,然后执行模拟/数字转换(A/D转换),并输出信号至控制电路14。
实施方式6
通过本发明,可形成用作处理器芯片(也称为无线芯片,无线处理器,无线存储器,和无线标签)的半导体装置。虽然,本发明的半导体装置具有宽泛的使用范围,但也可以这样使用,即将其固定在票据,硬币,证券,证书,不记名债券,包装箱,书籍,记录介质,个人物品,交通工具,食品,服装,卫生用品,生活用品,医药,电子装置等上。
票据和硬币表示市场中的流通物并包括在特定区域(现金凭单)以与流通物,纪念币等相同方式使用的某些物品。证券表示支票,股票证明,本票(promissory bill)等并可提供有处理器芯片90(参考图13A)。证书表示驾驶员执照,居住卡等并可提供有处理器芯片91(参考图13B)。个人物品表示包裹,眼镜等并可以提供有处理器芯片97(参考图13C)。不记名债券表示邮票,米券,多种礼券等。包装箱表示午餐盒的包裹纸张等,塑料瓶等并可提供有处理器芯片93(参考图13D)。书籍表示书,卷宗等并可提供有处理器芯片94(参考图13E)。记录介质表示DVD软件,视频带等并可提供有处理器芯片95(参考图13F)。交通工具表示有轮的车辆,如自行车,船只等并可提供有处理器芯片96(参考图13G)。食品表示食物,饮料等。服装表示衣物,鞋子等。卫生物品表示医疗设备,卫生用品等。生活用品表示家具,照明设备等。医药表示药物,农业化学产品等。电子装置表示液晶显示装置,EL显示装置,电视设备(电视机和薄型电视机),移动电话等。
本发明的半导体装置是通过固定在印制电路板上,通过附加在表面上,或通过焊接等而固定在物品上。例如,可通过嵌入到纸张中而固定在书籍中,或通过将其嵌入到有机树脂中而固定在由有机树脂制成的包装箱上。因为本发明的半导体装置实现尺寸的紧凑性,厚度薄,和重量轻,因此不会在其固定到物品上后破坏物品自身的设计。而且,通过在票据,硬币,证券,不记名债券,证明等上提供本发明的半导体装置,可以提供鉴定功能,并通过利用该鉴定/识别功能,防止假冒。而且,通过在包装箱,记录介质,个人物品,食品,服装,生活用品,电子装置等上提供本发明的半导体装置,可以提高检测***等的效率。
一个电子装置的实施方式将参考附图说明,其中固定有本发明的半导体装置。这里的例子示出移动电话,其具有外罩2700和2706,面板2701,外壳2702,印制线路板2703,操作按钮2704,和电池2705(参考图12B)。面板2701是可拆卸地包括在外壳2702中,且外壳2702被装配到印制线路板2703中。外壳2702的形式和尺寸根据面板要装入其中的电子装置适当改变。在印制线路板2703上,固定了多个封装的半导体装置,本发明的半导体装置可作为其中一个使用。固定在印制线路板2703上的多个半导体装置具有下面任一功能,即控制器,中央处理单元(CPU),存储器,电源电路,音频处理电路,发射/接收电路等。
面板2701经连接膜2708连接到印制线路板2703上。面板2701,外壳2702,和印制线路板2703连同操作按钮2704和电池2705一起被封闭在外罩2700和2706内部。包括在面板2701中的像素区域2709被定位以便其可从敞开的窗口中看到,该敞开的窗口提供在外罩2700上。
本发明的半导体装置尺寸紧凑,厚度薄,重量轻,且由于这些特征,电子装置外罩2700和2706内有限的空间可得到有效的利用。
因为本发明的半导体装置具有存储器元件,其具有设置在一对导电层之间的绝缘层的简单结构,因此可提供使用价格便宜的半导体装置的电子装置。而且,因为对本发明的半导体装置来说,容易实现较高的集成度,因此可提供使用半导体装置的电子装置,该半导体装置具有高容量存储器电路。
包括在本发明半导体装置中的存储器装置是通过光学效应和电学效应执行数据写入的,是非易失性的,并且其特征是额外的数据写入也是可能的。通过上述特征,可防止改写而假冒,且新数据可额外地写入。因此,使用半导体装置的电子装置实现了较高的功能和较高的附加值。
注意,对于外罩2700和2706,移动电话的外部形式是作为例子示出的,且按照该实施方式的电子装置可按照功能和用途转换为多种模式。
实施方式7
在该实施方式中,解释了具有上述结构的存储器装置的数据读取或写入。
本发明存储器装置结构的一个例子在图18A到18C中示出,其具有存储器单元阵列1722,具有读出电路和写入电路的电路1726,解码器1724,和解码器1723,其中存储器单元1721是以矩阵形式提供的。注意,这里示出的存储器装置1716的结构仅是一个例子,且其可以具有其他电路,如感测放大器,输出电路,缓冲器,或执行与外部电路相互作用的接口。
单个存储器单元1721具有连接到位线Bx(1≤x≤m)的第一导电层,连接到字线Wy(1≤y≤n)的第二导电层,和绝缘层。绝缘层提供在第一导电层和第二导电层之间作为单个层或作为层压层。
执行数据写入到无源阵列型存储器装置的存储器元件的操作是参考图18B和18C解释的。数据写入是通过光学效应或电学效应执行的。首先解释通过电学效应实现的数据写入。注意,写入是通过改变存储器单元的电学特性而执行的,且存储器单元初始状态的数据(当电学效应没有施加时的状态)是数据“0”,而电学特性改变的状态为“1”。
当在存储器单元1721中写入数据“1”时,存储器单元1721是通过解码器1723和1724和选择器1725选择的。具体地,预定电压V2通过解码器1724应用到连接至存储器单元1721的字线Wy。而且,通过解码器1723和选择器1725,连接至存储器单元1721的位线Bx被连接到电路1726。然后,写入电压V1从电路1726输出至位线Bx。以该方式,电压Vw=V1-V2被施加在形成存储器单元1721的第一导电层和第二导电层之间。通过适当选择电压Vw,提供在导电层之间的绝缘层被物理或电学改变,并执行数据“1”的写入。具体地,在读出操作电压,优选在数据“1”的状态下改变第一导电层和第二导电层之间的电阻,以便相比较数据“0”的状态显著降低。例如,电压可以在范围(V1,V2)=(0V,5到15V)或(3到5V,-12到-2V)内适当选择。电压Vw可以是5到15V,或-5V到-15V。
注意,控制未选择字线和未选择位线,以便数据“1”没有写入到连接到其上的存储器单元中。例如,未选择字线和未选择位线可以悬置。要求第一导电层和第二导电层具有二极管特征等,通过他们可精确选择所需线。
另一方面,通过不对存储器单元1721施加电学效应,数据“0”被写入到存储器单元1721中。按照电路操作,存储器单元1721被解码器1723和1724,和选择器1725以与“1”被写入时相同的方式选择;然而,电路1726对位线Bx的输出电势与所选字线Wy的电势或构成存储器单元1721的第一导电层和第二导电层之间未选择字线的电势相比拟,可施加不改变存储器单元1721的电学特性的电压(例如,-5到5V)。
下面解释通过光学效应执行数据写入的情形。在该情形中,第二导电层需要传输激光。通过从具有光传输特性的导电层侧以激光辐照绝缘层执行数据写入。这里,绝缘层被选择性地以激光辐照所需部分的绝缘层而被破坏。因为被破坏的绝缘层变得更绝缘,电阻显著高于其他部分。在该方式中,数据写入是通过利用激光辐照夹在绝缘层两侧的两个导电层之间而导致电阻改变执行的。例如,当没有被激光辐照的绝缘层为数据“0”时,数据“1”是通过以激光选择性辐照所需部分绝缘层,破坏它,并使电阻变高而写入的。
当激光辐照是在使用共轭高分子量材料(该共轭高分子量材料被掺杂化合物以吸收光后产生酸(光致酸发生剂))作为绝缘层的情形中执行时,仅被激光辐照的部分导电率增加,而没有被激光辐照的部分不具有导电性。因此,数据写入是通过利用电阻改变而执行的,电阻改变是通过以激光选择性地辐照所需部分的绝缘层而产生的。例如,当没有被激光辐照的绝缘层为数据“0”时,则当数据“1”被写入时,所需部分的绝缘层以激光选择性辐照从而增加导电率。
按照本发明通过激光辐照执行数据写入的结构可容易对存储器装置写入数据。因此,可提供廉价的存储器装置和半导体装置。
下面解释对于无源矩阵型存储器装置,从存储器元件执行数据读出的操作(参考图18A到18C)。数据读出时通过利用第一导电层和第二导电层之间电子特性的差异执行的,该第一导电层和第二导电层形成具有数据“0”的存储器单元的和具有数据“1”的存储器单元。作为例子,下面解释利用电阻差读出的方法,这里,形成具有数据“0”存储器单元的第一导电层和第二导电层之间有效的电阻差(以下简单称为存储器单元的电阻)在读出电压时为R0,而在具有数据“1”的存储器单元的读出电压时电阻为R1。注意R1<<R0。对于读出/写入电路的读出部分的结构,例如,可以考虑使用电阻元件1746和如图18B所示的微分放大器1747的电路1726。电阻元件1746具有电阻值Rr,R1<Rr<R0。也可以使用晶体管1748取代电阻元件1746,时钟控制反相器1749取代微分放大器(图18C)。在时钟控制反相器1749中,输入信号
Figure C20068000445200411
或反相信号
Figure C20068000445200412
(其在执行读出时变为Hi,并在读出没有执行时变为Lo)。无需说明,电路结构不局限于图18A到18C中所示结构。
当从存储器单元1721中读出数据被执行时,存储器单元1721被解码器1723和1724和选择器1725首先选择。具体地,通过解码器1724,预定的电压Vy被应用至连接到存储器单元1721的字线Wy。而且,通过解码器1723和选择器1725,连接到存储器单元1721的位线Bx被连接到电路1726的端子P。结果,端子P的电势Vp的值由电阻元件246(电阻值Rr)和存储器元件1721(电阻值R0或R1)实现的电阻分割决定的。因此,当存储器单元1721具有数据“0”时,Vp0=Vy+(V0-Vy)×R0/(R0+Rr)。以及,当存储器单元1721具有数据“1”时,Vp1=Vy+(V0-Vy)×R1/(R1+Rr)。结果,在图18B中,通过选择Vref使得在Vp0和Vp1之间,在图18C中,通过选择时钟控制反相器的变化点使得在Vp0和Vp1之间,可响应“0”/“1”,通过输出Lo/Hi(或Hi/Lo)作为输出电势Vout而执行读出。
例如,微分放大器是以Vdd=3V操作的,其中Vy=0V,V0=3V,且Vref=1.5V。假定R0/Rr=Rr/R1=9,那么在存储器单元的数据为“0”,Vp0=2.7V的情形中,Hi作为Vout输出;而在存储器单元数据为“1”,Vp1=0.3V的情形中,Lo作为Vout输出。以该方式,可执行存储器单元的读出。
按照上面的方法,绝缘层的电阻状态是通过利用电阻值差和电阻分割以电压值读取。无需说明,读出方法不局限于该方法。例如,不使用电阻差,可以使用电流值差执行读出。而且,当存储器单元的电学特性具有二极管特征时,这里阈值电压与数据“0”和“1”不同,阈值电压中的差可以用于读出。
在有源矩阵型存储器装置的存储器元件中执行数据写入时的操作将在下面解释(参考图19A到19C)。
图19A到19C示出在该实施方式中示出的存储器装置的一个结构例子,其包括存储器单元阵列1232,电路1226,解码器1224,和解码器1223,该存储器单元阵列1232中存储器单元1231是以矩阵形式提供的。电路1226具有读出电路和写入电路。注意,这里所示的存储器装置1216的结构仅是一个例子,可以包括另外的电路,如感测放大器,输出电路,缓冲器和执行与外部的相互作用的接口等。
存储器单元阵列1232具有连接到位线Bx(1≤x≤m)的第一布线,连接到字线Wy(1≤y≤n)的第二布线,晶体管1201a,存储器元件1215b,和存储器单元1231。存储器元件1215b具有这样的结构,其中绝缘层设置在一对导电层之间。晶体管的栅极连接到字线,或者源极或者漏极连接到位线上,而另一个连接到存储器元件的两个端子中的一个上。存储器元件的另一个端子连接到公共极(电势为Vcom)上。
首先解释通过电学效应执行数据写入的操作。注意,写入是通过改变存储器单元的电学特性而执行的,且存储器单元初始状态(没有施加电学效应的状态)的数据是数据“0”,而电学特性改变的状态为“1”。
这里解释位于行n和列m的存储器单元1231的数据写入。当数据“1”写入存储器单元1231时,存储器单元1231首先由解码器1223和1224,和选择器1225选择。具体地,通过解码器1224,规定的电压V22被施加到连接至存储器单元1231的字线Wy。而且,通过解码器1223和选择器1225,连接到存储器单元1231的位线Bx被连接至具有读出电路和写入电路的电路1226。然后,写入电压V21从电路1226输出至位线Bx。
以该方式,形成存储器单元的晶体管1210a导通,位线被电连接至存储器单元1215b,且施加的电压约为Vw=Vcom-V21。注意,存储器元件1215b的电极连接至具有电势Vcom的公共电极。通过适当地选择电势Vw,在导电层之间提供的绝缘层被物理或电学改变,并执行数据“1”的写入。具体地,在读出操作电压,数据“1”状态下第一导电层和第二导电层之间的电阻被改变以便相对数据“0”的状态显著降低,或它们可以简单地短路。电势可适当地在范围(V21,V22,Vcom)=(5到15V,5到15V,0V)或(-12V到0V,-12V到0V,3到5V)内选择。电势Vw可以是5到15V或-5到-15V。
未选择的字线和未选择的位线被控制,以便数据“1”没有写入连接到其上的存储器单元。具体地,截止所连接的存储器单元的晶体管的电压(例如,0V)可施加至未选择的字线,且未选择的位线可悬置,或可施加约等于Vcom的电势。
另一方面,通过不对存储器单元1231施加电学效应,数据“0”被写入到存储器单元1231。根据电路操作,例如,以与写入“1”时相同的方式,存储器单元1231被解码器1223和1224,和选择器1225选择;然而,从电路1226输出至位线Bx的电势与Vcom大约相当,或位线Bx悬置。结果,低电压(例如,-5到5V)或没有电压施加到存储器元件1215b;因此,电学特性不改变,且实现了数据“0”的写入。
下面解释由光学效应执行数据写入的情形。在该情形中,通过激光辐照设备从绝缘层上具有光传输特性的导电层侧执行激光辐照。对于激光辐照设备,可使用类似于参考图8B解释的无源型存储器装置的装置。
当有机化合物材料被用作绝缘层时,由于氧化或碳化,绝缘层被激光辐照变得更绝缘。因此,以激光辐照的存储器元件的电阻值增加,而没有被激光辐照的存储器元件的电阻值不改变。而且,当掺杂以光致酸发生剂的共轭高分子量的材料被使用时,绝缘层由于激光辐照而产生导电特性。换句话说,以激光辐照的存储器元件产生导电特性,且没有被激光辐照的存储器元件不产生导电特性。
下面解释通过电学效应执行数据读出时的操作。这里,电路1226具有包括电阻元件1246和微分放大器1247的结构。然而,电路1226的结构不局限于上述结构,并可以具有任何类型的结构。
下面解释通过电学效应对有源矩阵型存储器元件执行数据读出的操作。数据读出是通过利用具有数据“0”的存储器元件和具有数据“1”的存储器元件电学特性之间的差执行的。作为例子,下面说明利用电阻的差执行读出的方法,其中形成具有数据“0”的存储器单元的第一导电层和第二导电层之间电阻在读出电压下为R0,具有数据“1”的存储器单元的电阻在读出电压下为R1。注意到R1<<R0。对于读出/写入电路的读出部分的结构,例如,可以考虑使用如图19B所示的电阻元件1246和微分放大器1247的电路。电阻元件具有电阻值Rr,R1<Rr<R0。也可以使用晶体管1249取代电阻元件1246,时钟控制反相器1248取代微分放大器(图19C)。无需说明,电路结构不局限于图19A到图19C所示的结构。
当数据读出时从位于行x和列y的存储器单元1231执行的时,存储器单元1231首先由解码器1223和1224,和选择器1225选择。具体地,通过解码器1224,规定的电压V24被施加到连接至存储器单元1231的字线Wy,且晶体管1210a导通。而且,通过解码器1223和选择器1225,连接至存储器单元1231的位线Bx连接至电路1226的端子P。结果,端子P的电势Vp由电阻元件1246(电阻值Rr)和存储器元件1215b对电势Vcom和V0的分割决定。因此,当存储器单元1231具有数据“0”时,Vp0=Vcom+(V0-Vcom)×R0/(R0+Rr)。而且当存储器单元1231具有数据“1”时,Vp1=Vcom+(V0-Vcom)×R1/(R1+Rr)。结果,在图19B中,通过选择Vref在Vp0和Vp1之间,并在图19C中,通过选择时钟控制反相器的变化点在Vp0和Vp1之间,可通过响应数据“0”/“1”,输出Lo/Hi(或Hi/Lo)作为输出电势Vout执行读出。
例如,微分放大器是在Vdd=3V下操作的,其中Vcom=0V,V0=3V,且Vref=1.5V。假定R0/Rr=Rr/R1=9,且如果晶体管1210a的导通电阻可以忽略,那么在存储器单元的数据为“0”,Vp0=2.7V的情形中,Hi被输出为Vout;且在存储器单元的数据为“1”,Vp1=0.3V的情形中,Lo被输出为Vout。以该方式,可以执行存储器单元的读出。
按照上述方法,读出是利用存储器单元1215b的电阻值差和电阻分割通过电压值执行的。无需说明,读出方法不局限于该方法。例如,不使用电阻差,读出可以通过使用电流值差执行。而且,当存储器单元的电学特性具有二极管特征时,该二极管对于数据“0”和“1”具有不同的阈值电压,则阈值电压的差可用于读出。
具有上述结构的存储器元件和存储器装置以及装配有该存储器元件的半导体装置是非易失性存储器;因此,保持数据的电池不必是内置的,且可提供紧凑的尺寸,薄厚度,和轻重量的半导体装置。而且,虽然数据写入(额外的数据写入)可通过使用绝缘材料而实现,该绝缘材料在上面的实施方式中用作绝缘层,数据的改写不能执行。因此,可防止假冒,并可提供具有可靠安全性的存储器装置和半导体装置。
注意该实施方式可以上述实施方式中描述的存储器元件的结构,装配有该存储器元件的存储器装置和半导体装置自由组合并执行。
本申请基于2005年2月10日在日本特许厅申请的日本专利申请No.2005-035258,该申请的整个内容包括在此以供参考。

Claims (10)

1.一种半导体装置,其包括:
第一导电层;
第一绝缘层,其与所述第一导电层的侧端部接触;
第二绝缘层,其在所述第一导电层和第一绝缘层之上;以及
第二导电层,其在所述第二绝缘层之上,
其中第二绝缘层包括绝缘材料,且第一绝缘层对绝缘材料的流体化物质的可润湿性比第一导电层的高。
2.如权利要求1所述的半导体装置,进一步包括在所述第一导电层上的液体排斥层。
3.如权利要求2所述的半导体装置,其中所述液体排斥层包括具有碳氟基团的物质。
4.如权利要求2所述的半导体装置,其中所述液体排斥层包括具有硅烷偶联剂的物质。
5.如权利要求4所述的半导体装置,其中所述硅烷偶联剂具有烷基基团。
6.如权利要求1所述的半导体装置,其中所述第二绝缘层包括有机材料。
7.如权利要求1所述的半导体装置,其中在数据写入到半导体装置后,所述第一导电层和第二导电层部分地彼此接触。
8.如权利要求1所述的半导体装置,其中在数据写入到半导体装置后,第二绝缘层的厚度改变。
9.如权利要求1所述的半导体装置,其中少量电流流过第二绝缘层。
10.一种制造半导体装置的方法,其包括以下步骤:
形成第一导电层;
形成与第一导电层的侧端部接触的第一绝缘层;
在第一导电层和第一绝缘层之上形成第二绝缘层;以及
在第二绝缘层之上形成第二导电层,
其中所述第二绝缘层由绝缘材料形成,且第一绝缘层对绝缘材料的流体化物质的可润湿性比第一导电层的高。
CNB2006800044520A 2005-02-10 2006-02-07 半导体装置及其制造方法 Expired - Fee Related CN100546034C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005035258 2005-02-10
JP035258/2005 2005-02-10

Publications (2)

Publication Number Publication Date
CN101124677A CN101124677A (zh) 2008-02-13
CN100546034C true CN100546034C (zh) 2009-09-30

Family

ID=36793203

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800044520A Expired - Fee Related CN100546034C (zh) 2005-02-10 2006-02-07 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US8242486B2 (zh)
CN (1) CN100546034C (zh)
WO (1) WO2006085637A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604547B2 (en) * 2005-02-10 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
EP1846952A4 (en) * 2005-02-10 2012-11-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
EP1886261B1 (en) 2005-05-31 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
JP5467537B2 (ja) * 2009-07-22 2014-04-09 株式会社村田製作所 アンチヒューズ素子
CN102214729A (zh) * 2010-04-09 2011-10-12 陕西众森电能科技有限公司 一种太阳电池正面电极结构及其制作方法
CN103189984A (zh) * 2011-10-26 2013-07-03 丰田自动车株式会社 半导体装置
CN104900299B (zh) * 2015-04-10 2017-01-18 西北核技术研究所 一种表面具有均匀空穴分布的聚合物绝缘子及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224418A1 (en) * 1985-11-29 1987-06-03 Fujitsu Limited A programmable element for a semiconductor integrated circuit chip
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5502326A (en) * 1992-11-20 1996-03-26 U.S. Philips Corporation Semiconductor device provided having a programmable element with a high-conductivity buried contact region
CN1489181A (zh) * 2002-09-18 2004-04-14 ������������ʽ���� 半导体装置的制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409604A (en) 1981-01-05 1983-10-11 Dennison Manufacturing Company Electrostatic imaging device
US5206665A (en) 1989-08-10 1993-04-27 Canon Kabushiki Kaisha Recording medium, method for preparing the same, recording and reproducing device, and recording, reproducing and erasing method by use of such recording medium
JP2794348B2 (ja) 1991-06-21 1998-09-03 キヤノン株式会社 記録媒体、その製造方法、情報処理装置
US5579135A (en) 1992-07-06 1996-11-26 Chisso Corporation Optical element
EP0599388B1 (en) 1992-11-20 2000-08-02 Koninklijke Philips Electronics N.V. Semiconductor device provided with a programmable element
JPH0722669A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
US5641985A (en) 1994-09-29 1997-06-24 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
JP3104843B2 (ja) 1994-08-19 2000-10-30 川崎製鉄株式会社 アンチヒューズ型半導体集積回路装置
US5565702A (en) 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US5679974A (en) 1994-09-29 1997-10-21 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
US5759876A (en) 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer
EP0821826B1 (en) 1996-02-16 2003-07-23 Koninklijke Philips Electronics N.V. Write-once read-many electrical memory element of a conjugated polymer or oligomer
EP0909841A4 (en) 1996-06-26 2001-12-19 Sumitomo Metal Ind CRYSTALLOGENESIS PROCESS, SOLID MEMBER AND CRYSTALLOGENESIS DEVICE USED IN THE SAME
JP3273001B2 (ja) * 1997-11-25 2002-04-08 株式会社東芝 半導体記憶装置とその製造方法
US6723396B1 (en) 1999-08-17 2004-04-20 Western Washington University Liquid crystal imprinting
JP3622598B2 (ja) 1999-10-25 2005-02-23 セイコーエプソン株式会社 不揮発性メモリ素子の製造方法
JP4010091B2 (ja) 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法
EP1344223A4 (en) 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
US6852416B2 (en) * 2001-03-30 2005-02-08 The Penn State Research Foundation High dielectric constant composites of metallophthalaocyanine oligomer and poly(vinylidene-trifluoroethylene) copolymer
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型icカード
US6828685B2 (en) 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4731913B2 (ja) 2003-04-25 2011-07-27 株式会社半導体エネルギー研究所 パターンの形成方法および半導体装置の製造方法
JP2005019955A (ja) 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
EP1846952A4 (en) 2005-02-10 2012-11-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7791066B2 (en) 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0224418A1 (en) * 1985-11-29 1987-06-03 Fujitsu Limited A programmable element for a semiconductor integrated circuit chip
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US5502326A (en) * 1992-11-20 1996-03-26 U.S. Philips Corporation Semiconductor device provided having a programmable element with a high-conductivity buried contact region
CN1489181A (zh) * 2002-09-18 2004-04-14 ������������ʽ���� 半导体装置的制造方法

Also Published As

Publication number Publication date
US8242486B2 (en) 2012-08-14
WO2006085637A1 (en) 2006-08-17
CN101124677A (zh) 2008-02-13
US20080087982A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
CN100546034C (zh) 半导体装置及其制造方法
TWI431827B (zh) 半導體裝置和其製造方法
US8212238B2 (en) Semiconductor device and manufacturing method thereof
US7977669B2 (en) Semiconductor memory device having a liquid-repellent layer
US8288197B2 (en) Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
JP5521006B2 (ja) 半導体装置
JP5046524B2 (ja) 記憶素子、記憶装置、及び電子機器
JP2006352104A (ja) 半導体装置、及び半導体装置の作製方法
JP5063084B2 (ja) 半導体装置の作製方法
JP2006237593A (ja) 記憶装置および半導体装置
JP4869613B2 (ja) 記憶装置、及び記憶装置の作製方法
JP4932268B2 (ja) 半導体装置、及び半導体装置の作製方法
JP4884791B2 (ja) 記憶素子及びその作製方法
JP4969141B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP5459894B2 (ja) 半導体装置
JP5230119B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20180207

CF01 Termination of patent right due to non-payment of annual fee