DE112006003036T5 - Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung - Google Patents

Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung Download PDF

Info

Publication number
DE112006003036T5
DE112006003036T5 DE112006003036T DE112006003036T DE112006003036T5 DE 112006003036 T5 DE112006003036 T5 DE 112006003036T5 DE 112006003036 T DE112006003036 T DE 112006003036T DE 112006003036 T DE112006003036 T DE 112006003036T DE 112006003036 T5 DE112006003036 T5 DE 112006003036T5
Authority
DE
Germany
Prior art keywords
semiconductor chip
clip
section
clip structure
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112006003036T
Other languages
English (en)
Inventor
Erwin Victor R. Cruz
Elsie Cabahug
Ti Ching Shian
Venkat Cupertino Iyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112006003036T5 publication Critical patent/DE112006003036T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Clipstruktur für ein Halbleitergehäuse, die
einen Hauptabschnitt,
mindestens einen sich vom Hauptabschnitt erstreckenden Vorsprung,
einen herabgesetzten Abschnitt und
einen Leitungsabschnitt enthält,
wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet.

Description

  • Hintergrund der Erfindung
  • Viele Halbleiterchipgehäuse (semiconductor die packages) benutzen Clips anstelle von Drähten, um externe Verbindungen zu externen Anschlüssen herzustellen. Solche Halbleiterchipgehäuse werden manchmal als „drahtlose" Gehäuse bezeichnet. Ein typisches drahtloses Gehäuse enthält einen Clip, der an einem Halbleiterchip befestigt ist. Drahtlose Gehäuse haben bessere elektrische und thermische Eigenschaften als Gehäuse, die aus Draht bestehende elektrische Verbindungen aufweisen.
  • Typischerweise müssen konventionelle drahtlose Gehäuse für die Schaltungsplatinen der Kunden angepasst entworfen werden, weil die Schaltungsplatinen einzigartige Anordnungsmuster (footprints) und Pin-Zuordnungen aufweisen. Es wäre wünschenswert, ein Halbleiterchipgehäuse bereitzustellen, das ein Anordnungsmuster und eine Pin-Zuordnung aufweist, die denen konventioneller Anordnungsmuster und Pin-Zuordnungen entsprechen und trotzdem gute elektrische und thermische Eigenschaften aufweisen.
  • Bei der Herstellung von drahtlosen Gehäusen ist es auch häufig schwierig, einen Clip (z. B. einen Source-Clip) herzustellen, der einen tiefen, herabgesetzten Abschnitt aufweist. Der „herabgesetzte Abschnitt" („downset”) eines Clips kann dem vertikalen Abstand zwischen einem Hauptabschnitt des Clips und dem Leitungsabschnitt des Clips entsprechen. Es wäre wünschenswert, einen Clip zu schaffen, der einen tieferen herabgesetzten Abschnitt als konventionelle Clips hat, so dass verschiedene Arten von Gehäusen hergestellt werden können.
  • Ein anderes Problem, das existiert, ist das Problem des Zuführens von inkonsistenten oder ungleichmäßigen Mengen an Lot zwischen dem Clip und dem Halbleiterchip. Wenn inkonsistente oder ungleichmäßige Mengen an Lot zwischen dem Clip und dem Halbleiterchip benutzt werden, können die resultierenden Gehäuse ungenügende Eigenschaften aufweisen.
  • Zusätzlich zu den oben aufgeführten Problemen wäre es von Vorteil, ein Verfahren vorzuschlagen, das benutzt werden kann, ein Halbleiterchipgehäuse schnell und zuverlässig herzustellen. Das Verfahren sollte vorzugsweise kompatibel mit bleifreier Verarbeitung sein.
  • Ausführungsformen der Erfindung sprechen die oben genannten Probleme und weitere Probleme an.
  • Zusammenfassung der Erfindung
  • Ausführungsformen der Erfindung sind auf Clipstrukturen, Halbleiterchipgehäuse einschließlich der Clipstrukturen sowie auf Verfahren zur Herstellung von Halbleiterchipgehäusen einschließlich der Clipstrukturen gerichtet.
  • Eine Ausführungsform der Erfindung ist auf eine Clipstruktur für ein Halbleitergehäuse gerichtet, die einen Hauptabschnitt, mindestens einen sich vom Hauptabschnitt erstreckenden Vorsprung, einen herabgesetzten Abschnitt und einen Leitungsabschnitt enthält, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet.
  • Eine andere Ausführungsform ist auf eine Clipstruktur für ein Halbleitergehäuse gerichtet, die einen Hauptabschnitt, einen herabgesetzten Abschnitt mit einer gestuften Konfiguration und einen Leitungsabschnitt enthält, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet.
  • Andere Ausführungsformen der Erfindung sind sowohl auf Halbleiterchipgehäuse gerichtet, die die oben beschriebenen Clipstrukturen enthalten, als auch auf Verfahren zur Herstellung der Halbleiterchipgehäuse mit den Clipstrukturen.
  • Eine andere Ausführungsform der Erfindung ist auf Halbleiterchipgehäuse gerichtet mit einer Clipstruktur, die einen Hauptabschnitt, mindestens einen sich vom Hauptabschnitt erstreckenden Vorsprung, einen herabgesetzten Abschnitt und einen Leitungsabschnitt enthält, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet und eine gestufte Konfiguration aufweist, mit einer Leitungsrahmenstruktur und mit einem Halbleiterchip, wobei der Halbleiterchip sich zwischen der Leitungsrahmenstruktur und der Clipstruktur befindet.
  • Eine weitere Ausführungsform der Erfindung ist auf ein Verfahren zum Herstellen eines Halbleiterchipgehäuses gerichtet, das gekennzeichnet ist durch Bereitstellen einer Clipanordnung, Bereitstellen einer Leitungsrahmenstruktur, die mindestens eine Ausrichtstruktur aufweist, wobei die Ausrichtstruktur die Clipanordnung gegenüber der Leitungsrahmenstruktur während der Montage eines Halbleiterchipgehäuses ausrichtet, Befestigen einer zweiten Fläche des Halbleiterchips an der Leitungsrahmenstruktur und Befestigen einer ersten Fläche des Halbleiterchips an der Clipanordnung.
  • Diese und weitere Ausführungen der Erfindung werden nachfolgend im Detail beschrieben.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine Querschnittansicht eines Chipgehäuses von der Seite nach einer Ausführung der Erfindung.
  • 2 zeigt eine Querschnittansicht eines Vorsprungs in einer Clipstruktur von der Seite nach einer Ausführung der Erfindung.
  • 3 zeigt eine Perspektivansicht eines Halbleiterchipgehäuses nach einer Ausführung der Erfindung.
  • 4 zeigt eine schematische Ansicht eines Halbleiterchipgehäuses nach einer Ausführung der Erfindung.
  • 5 zeigt eine Seitenansicht eines Halbleiterchipgehäuses nach einer Ausführung der Erfindung.
  • 6 zeigt eine Bodenansicht einer Leitungsrahmenstruktur nach einer Ausführung der Erfindung.
  • 7 zeigt eine Draufsicht auf eine Clipanordnung nach einer Ausführung der Erfindung.
  • 8 zeigt eine Querschnittansicht einer Clipstruktur von der Seite nach einer Ausführung der Erfindung.
  • 9 zeigt eine Querschnittansicht eines Vorsprungs von der Seite nach einer Ausführung der Erfindung.
  • 10 zeigt eine schematische Draufsicht auf ein Halbleiterchipgehäuse mit einem MOSFET-Chip und einem Schottky-Diodenchip;
  • 11 zeigt eine schematische Draufsicht auf ein Halbleiterchipgehäuse mit zwei MOSFET-Chips.
  • 12 zeigt ein Halbleiterchipgehäuse nach einer anderen Ausführungsform der Erfindung. In dieser Ausführung sind Flächen sowohl der Clipstruktur als auch der Leitungsrahmenstruktur durch das Gießmaterial offengelegt.
  • 13(a) bis 13(d) zeigen Querschnittansichten von Strukturen von der Seite, wie sie in Halbleiterchipgehäusen montiert sind.
  • Detaillierte Beschreibung
  • Ausführungsformen der Erfindung können drahtlose Gehäuse einschließen. Ein drahtloses Gehäuse nach einer Ausführungsform der Erfindung benutzt keine Drähte zum Verbinden mit Eingangs- und/oder Ausgangsanschlüssen eines elektrischen Bauelementes in einem Halbleiterchip. In anderen Ausführungsformen müssen die Halbleiterchipgehäuse nicht drahtlos sein. Wie zum Beispiel nachfolgend beschrieben wird, enthalten Ausführungsformen der Erfindung einzigartige Source-Clipstrukturen mit speziellen Konfigurationen. Solche Source-Clipstrukturen könnten in einem Halbleiterchipgehäuse mit einer Gate-Drahtbondung benutzt werden. Es werden jedoch drahtlose Halbleiterchipgehäuse bevorzugt, weil diese bessere elektrische und thermische Eigenschaften als solche Halbleiterchipgehäuse besitzen, die Drähte für Anschlussverbindungen benutzen.
  • In einer Ausführungsform eines Halbleiterchipgehäuses enthält das Halbleiterchipgehäuse eine Clipstruktur mit einem Hauptabschnitt, mindestens einem sich vom Hauptabschnitt erstreckenden Vorsprung, einem herabgesetzten Abschnitt und einem Leitungsabschnitt. Der herabgesetzte Abschnitt liegt zwischen dem Leitungsabschnitt und dem Hauptabschnitt und kann eine gestufte Konfiguration haben. Ein Halbleiterchip ist dazwischen aufgenommen und an der Clipstruktur und einer Leitungsrahmenstruktur befestigt.
  • In Ausführungsformen der Erfindung kann ein erstes Lotmaterial benutzt werden, um den Halbleiterchip mechanisch und elektrisch mit der Leitungsrahmenstruktur zu verbinden. Ein zweites Lotmaterial kann benutzt werden, um den Halbleiterchip mechanisch und elektrisch mit der Clipstruktur zu verbinden. Die ersten und zweiten Lotmaterialien können gleich oder verschieden sein. Sie sind vorzugsweise aus dem gleichen Material und können bleifreie Lotmaterialien enthalten.
  • 1 zeigt eine Querschnittansicht eines Halbleiterchipgehäuses von der Seite nach einer Ausführung der Erfindung. Das Halbleiterchipgehäuse 100 enthält einen Halbleiterchip 16, der zwischen einer Source-Clipstruktur 14 und einer Leitungsrahmenstruktur 18 angeordnet ist. Ein Gießmaterial 20 bedeckt zumindest teilweise den Halbleiterchip 16, die Clipstruktur 14 und die Leitungsrahmenstruktur 18. Das Gießmaterial 20 kann ein Epoxy-Gießmaterial oder irgendein kommerziell verfügbares geeignetes Gießmaterial sein.
  • Wie 1 zeigt, enthält das Halbleiterchipgehäuse 100 sowohl eine erste laterale Fläche 100(a) und eine zweite laterale Fläche 100(b), als auch eine obere Fläche 100(c) und eine herabgesetzte Fläche 100(d).
  • Auch wenn das resultierende Halbleiterchipgehäuse 100 eingebettete Drähte aufweist, kann das Halbleiterchipgehäuse 100 als „drahtloses" Gehäuse in dem Sinne bezeichnet werden, dass Drähte sich nicht über die Seitenflächen des Gießmaterials 20 hinaus erstrecken. Es kann auch die Form eines Blocks haben, und das Halbleiterchipgehäuse 100 kann auch in einigen Ausführungsformen als ein MLP-Gehäuse (Mikro-Leitungsrahmengehäuse) bezeichnet werden. Obwohl in dieser Anmeldung ein drahtloses Chipgehäuse im Detail beschrieben wird, soll hierunter verstanden werden, dass die Clipstruktur 14 stattdessen auch in einem mit Drähten ausgerüsteten Gehäuse verwendet werden kann.
  • Zwischen einer ersten Fläche 16(a) des Halbleiterchips 16 und der Clipstruktur 14 befindet sich Lotmaterial 24. Zwischen einer zweiten Fläche 16(b) des Halbleiterchips 16 und der Leitungsrahmenstruktur 18 befindet sich ebenfalls Lotmaterial 90.
  • Jedes geeignete Lotmaterial kann für das Lot 24 und 90 benutzt werden. Zum Beispiel kann für das Lot 24 und 90 Blei-Zinn-Lot benutzt werden. Vorzugsweise enthält das Lot 24 und 90 ein bleifreies Lotmaterial wie Indium-Zinn-basiertes Lot. Stattdessen kann auch ein leitender Polymer-Kleber (z. B. ein leitender Epoxy-Kleber) anstelle eines Lots benutzt werden.
  • Der Halbleiterchip 16 kann irgendein geeignetes Halbleiterbauelement enthalten. Geeignete Halbleiterbauelemente können Halbleitermaterialien wie Silizium einschließen und sowohl vertikale als auch horizontale Bauelemente enthalten. Vertikale Bauelemente haben mindestens einen Eingang auf einer Seite des Chips und einen Ausgang auf der anderen Seite des Chips, so dass Strom vertikal durch den Chip fließen kann. Horizontale Bauelemente haben mindestens einen Eingang auf einer Seite des Chips und einen Ausgang auf derselben Seite des Chips, so dass Strom horizontal durch den Chip fließen kann. Das Halbleiterbauelement in dem Halbleiterchip 16 ist vorzugsweise ein vertikaler Leistungstransistor.
  • Vertikale Leistungstransistoren schließen VDMOS-Transistoren und vertikale Bipolartransistoren ein. Ein VDMOS-Transistor ist ein MOSFET, der zwei oder mehr durch Diffusion geformte Halbleiterregionen aufweist. Er hat eine Source-Region, eine Drain-Region und ein Gate. Das Bauelement ist vertikal in der Weise, dass die Source-Region und die Drain-Region sich auf entgegengesetzten Flächen des Halbleiterchips befinden. Das Gate kann eine Trench-Gate-Struktur oder eine Planar-Gate-Struktur haben und auf derselben Fläche wie die Source-Region gebildet sein. Trench-Gate-Strukturen werden bevorzugt, weil diese schmäler sind und weniger Raum benötigen als Planar-Gate-Strukturen. Während des Betriebs erfolgt der Stromfluss von der Source-Region in die Drain-Region im Wesentlichen rechtwinklig zu den Chipflächen.
  • Im vorliegenden Beispiel enthält der Halbleiterchip 16 einen vertikalen MOSFET. Der vertikale MOSFET weist eine Source-Region und eine Gate-Region auf der ersten Fläche 16(a) und eine Drain-Region auf der zweiten Fläche 16(b) des Halbleiterchips 16 auf. Die Source-Region kann ein Source-Metall (z. B. ein lötbares oberes Metall oder Lotperlen) enthalten und elektrisch mit der Clipstruktur 14 (die eine Source-Clipstruktur sein kann) gekoppelt sein. Die Gate-Region kann elektrisch mit einer entsprechenden Gate-Clipstruktur (nicht gezeigt) gekoppelt sein, während die Drain-Region auf der zweiten Fläche 16(b) elektrisch mit dem Leitungsrahmen 18 gekoppelt sein kann.
  • Die Leitungsrahmenstruktur 18 enthält eine erste Fläche 18(a) und eine zweite Fläche 18(b). Die Leitungsrahmenstruktur 18 enthält außerdem einen Abschnitt 18(c), der durch ein Ätzverfahren gebildet wird, sowie einen Pad-Abschnitt 18(e) und einen Leitungsanschnitt 18(d). Der Pad-Abschnitt 18(e) kann den DAP (Chipbefestigungs-Pad) der Leitungsrahmenstruktur 18 bilden.
  • Wie 1 zeigt, erstreckt sich der Leitungsabschnitt 18(d) nicht über das Gießmaterial 20 hinaus und ist im Wesentlichen koplanar mit einer Bodenaußenfläche 20(a) des Gießmaterials 20. Die erste Lateralfläche 100(a) des Halbleiterchipgehäuses 100 trifft mit einer Seitenfläche des Gießmaterials 20 und einer Seitenfläche des Leitungsabschnitts 18(d) zusammen. Die Bodenfläche 100(d) des Halbleiterchipgehäuses 100 trifft mit einer Bodenfläche der Leitungsrahmenstruktur 18 und einer Bodenaußenfläche des Gießmaterials 20 zusammen.
  • Der Boden der Leitungsrahmenstruktur 18 ist durch das Gießmaterial 20 freigelegt. Die freigelegte Bodenfläche der Leitungsrahmenstruktur 18 ermöglicht sowohl eine zusätzliche Drain-Verbindung, als auch einen zusätzlichen Kühlpfad für das Halbleiterchipgehäuse 100.
  • Die Leitungsrahmenstruktur 18 kann jedes geeignete Material enthalten. Zum Beispiel kann die Leitungsrahmenstruktur 34 Kupfer, Kupferlegierungen oder jedes andere geeignete leitende Material enthalten. Sie kann auch, wenn gewünscht, mit einem lötbaren Metall überzogen sein.
  • Die Clipstruktur 14 kann irgendeine geeignete Konfiguration aufweisen. Im vorliegenden Beispiel enthält die Clipstruktur 14 einen Hauptabschnitt 14(a), einen Leitungsabschnitt 14(c) und einen herabgesetzten Abschnitt 14(b). Der herabgesetzte Abschnitt 14(b) ist zwischen dem Hauptabschnitt 14(a) und dem Leitungsabschnitt 14(c) angeordnet. Es weist eine Zick-Zack-Struktur auf. Obwohl 1 eine „Stufe" gezeigt ist, kann in anderen Ausführungsformen die Clipstruktur mehrere Stufen enthalten.
  • Die Clipstruktur 14 kann irgendein geeignetes Material enthalten. Zum Beispiel können leitende Materialien wie Kupfer, Aluminium und Edelmetalle (und deren Legierungen) in der Clipstruktur 14 benutzt werden. Die Clipstruktur 14 kann auch, wenn gewünscht, mit lötbaren Schichten plattiert werden.
  • Der gestufte herabgesetzte Abschnitt 14(b) der Clipstruktur 14 bietet eine Anzahl von Vorteilen. Zum Beispiel erlaubt die gestufte Struktur eine bessere Ausrichttoleranz zwischen der Bodenfläche des Leitungsabschnitts 14(c) und einer Bodenfläche der Leiterrahmenstruktur 18. Da der herabgesetzte Abschnitt 14(b) gebogen ist, kann er sich mehr „verbiegen" als ein nichtgestufter herabgesetzter Abschnitt. Dies lässt eine leichtere Ausrichtung des Leitungsabschnitts 14(c) gegenüber der Bodenfläche der Leiterrahmenstruktur 18. Außerdem erlaubt es der gestufte herabgesetzte Abschnitt 14(b), dass die Clipstruktur 14 einen tieferen herabgesetzten Abschnitt hat als konventionelle Clipstrukturen.
  • In der Clipstruktur 14 erstreckt sich eine Anzahl von diskreten Vorsprüngen 14(a)-1 nach unten und rechtwinklig zu der horizontalen Fläche des Hauptabschnitts 14(a) der Clipstruktur 14. Ein Vorsprung 14(a)-1 ist klarer in 2 gezeigt. Wie gezeigt, kann das Ende des Vorsprungs 14(a)-1 die erste Fläche 16(a) des Halbleiterchips 16 berühren, und Lot 24 umgibt den Vorsprung. Die Fläche der Clipstruktur 14 gegenüber dem Vorsprung 14(a)-1 ist etwas konkav. Diese konkave Struktur und der entsprechende Vorsprung 14(a)-1 können durch ein Verfahren wie Stanzen gebildet werden. Obwohl ein Stanzverfahren beschrieben wird, können die Vorsprünge nach den Ausführungsformen auch durch irgendein anderes geeignetes, dem Fachmann bekanntes Verfahren hergestellt werden. Zum Beispiel können Vorsprünge auf einer ebenen Clipstruktur durch Ätzen der Clipstruktur gebildet werden, so dass die geeigneten Vorsprünge geformt werden. Alternativ können Vorsprünge durch Plattieren oder durch Aufsetzen leitender Säulen auf eine flache Fläche einer Clipstruktur gebildet werden.
  • Die Vorsprünge 14(a)-1 in der Clipstruktur 14 bieten eine Anzahl von Vorteilen. Zum Beispiel bieten sie einen gleichmäßigen Abstand zwischen der Bodenfläche des Hauptabschnittes 14(a) der Source-Clipstruktur 14 und der ersten Fläche 16(a) des Halbleiterchips 16. Weil ein gleichmäßiger Abstand zwischen dem Hauptabschnitt 14(a) der Clipstruktur 14 und der ersten Fläche 16(a) des Halbleiterchips 16 existiert, befindet sich immer eine gleichmäßige Lotmenge zwischen ihnen. Überschüssiges Lot, falls überhaupt vorhanden, kann zwischen der Clipstruktur 14 und dem Halbleiterchip 16 herausgedrückt werden. Zusätzlich zur gleichmäßigeren Lotablage bieten die Vorsprünge 14(a)-1 auch eine größere Befestigungsfläche für die Clipstruktur 14, was zu einem besseren Bonden und zu einer besseren elektrischen Verbindung zwischen der Source-Clipstruktur 14 und dem Halbleiterchip 16 führt. Die Vorsprünge 14(a)-1 hindern die Clipstruktur 14 auch am unerwünschten „Kippen". Wären die Vorsprünge 14(a)-1 nicht vorhanden, könnte der Clip „kippen", was zu einem ungleichmäßigen Auftrag von Lot auf die obere Fläche des Halbleiterchips 16 führen würde.
  • 3 zeigt eine Perspektivansicht eines Halbleiterchipgehäuses nach einer Ausführung der Erfindung. In dieser Darstellung ist das Gießmaterial nicht gezeigt. Wie aus 3 zu sehen ist, kann der Halbleiterchip eine Source-Clipstruktur 14 und eine Gate-Clipstruktur 28 aufweisen. Die Gate-Clipstruktur 28 und die Source-Clipstruktur 14 sind elektrisch voneinander entkoppelt. Wie später noch detaillierter erläutert wird, können die Source-Clipstruktur 14 und die Gate-Clipstruktur 28 von einer Clipanordnung abgeleitet werden. In 3 ist wie in 1 der Halbleiterchip 16 zwischen der Source-Clipstruktur 14 und der Leitungsrahmenstruktur 18 angeordnet. Ebenso ist in 3 gezeigt, dass der Halbleiterchip 16 auch zwischen der Gate-Clipstruktur 28 und der Leitungsrahmenstruktur 18 angeordnet ist. Wie die Source-Clipstruktur 14 kann die Gate-Clipstruktur 28 auch einen oder mehrere Vorsprünge (nicht gezeigt) aufweisen, um eine gleichmäßige Lotablage zu ermöglichen.
  • 4 zeigt eine Draufsicht eines Halbleiterchipgehäuses in einer Gehäuseanordnung. Die gestrichelte Linie mit dem Bezugszeichen 40 zeigt, wo die Anordnung mit einer Säge oder dergleichen getrennt wird. Vor dem Trennen werden die Gate-Clipstruktur 18 und die Source-Clipstruktur 14 durch eine Brücken struktur 52 miteinander verbunden. Die Brückenstruktur 52 verbindet die Leitungen der Gate-Clipstruktur 18 und der Source-Clipstruktur 14 elektrisch und mechanisch miteinander. Zusätzlich ist vor dem Trennen die Leitungsrahmenstruktur 18 Teil der Leitungsrahmenanordnung, die eine Ausrichtschienenstruktur 70 einschließt. Die Ausrichtschienenstruktur 70 enthält zwei Ausrichtendstrukturen 70(a). In diesem Beispiel sind die Ausrichtendstrukturen 70(a) in der Form von Metallquadraten ausgebildet, sie können jedoch in anderen Ausführungsformen der Erfindung auch andere Formen annehmen. Die Ausrichtendstrukturen 70(a) begrenzen die Brückenstruktur 52, so dass die Clipanordnung 102 mit den Anschlüssen des Halbleiterchips 16 einwandfrei ausgerichtet ist. Insbesondere die Source-Clipstruktur 14 und die Vorsprünge 14(a)-1 der Source-Clipstruktur werden automatisch ausgerichtet, so dass sie elektrisch mit den Source-Anschlüssen des MOSFET in dem Halbleiterchip 16 gekoppelt werden. Zur gleichen Zeit werden die Gate-Clipstruktur 18 und der Gate-Vorsprung 18(a)-1 automatisch ausgerichtet, so dass sie elektrisch mit dem Gate-Anschluss des MOSFET in dem Halbleiterchip 16 gekoppelt werden. Die Ausrichtung nimmt einen Schritt ein, so dass Verarbeitungszeit und Kosten eingespart werden.
  • Wenn die Clipanordnung 102 und die Leitungsrahmenstruktur 18 unter Benutzung von Lot an dem Halbleiterchip 16 befestigt sind, kann die resultierende Anordnung einem Wiederaufschmelzlötverfahren unterworfen werden, um das gesamte Lot des Gehäuses gleichzeitig zu schmelzen. Um den Chip kann dann in einem Verkapselungsschritt Gießmaterial gebildet werden. Dann kann die Anordnung entlang der gestrichelten Linie 40 geschnitten werden. Hierdurch wird die Brückenstruktur 52 aus dem gebildeten Gehäuse getrennt, so dass die Gate-Leitungsstruktur 18 und die Source-Leitungsstruktur 16 entkoppelt werden. Da nur ein Wiederaufschmelzprozess benötigt wird, um das resultierende Gehäuse zu bilden, kann das Gehäuse schnell und effektiv hergestellt werden. Außerdem vermindert das Erfordernis nur eines Wiederaufschmelzprozesses die Chancen der Bildung von intermetallischen Verbindungen im Lot. Intermetallische Verbindungen bilden sich eher bei wiederholter Aufheizung. Intermetallische Verbindungen können auch zur Versprödung von Lötverbindungen und einer Zunahme der Wahrscheinlichkeit von fehlerhaften Lötverbindungen führen.
  • 5 zeigt die Anordnung nach 4 in Seitenansicht. Wie in 5 gezeigt, sind die Leitungsrahmenstruktur 18 und der Leitungsabschnitt 14(c) koplanar zueinander und auf einem temporären Substrat 34 angeordnet. Das temporäre Substrat 34 kann aus einem geeigneten Material hergestellt werden. Zum Beispiel kann das temporäre Substrat 34 aus Bandmaterial bestehen. Nachdem das Gehäuse geformt ist, kann das temporäre Substrat 34 entfernt werden.
  • 6 zeigt eine Bodenansicht einer Leitungsrahmenanordnung nach einer Ausführung der Erfindung. Die Leitungsrahmenanordnung enthält eine Leitungsrahmenstruktur 18, die eine Anzahl von Drain-Leitungen 18(a) und einen geätzten Abschnitt 18(c) enthält. Der geätzte Abschnitt 18(c) kann einen Drain-Pad 18(b) für das Halbleiterchipgehäuse bilden und schließlich mit einer Schaltungsplatine (nicht gezeigt) verlötet werden. Verbindungsschienen 20 können die Leitungsrahmenstruktur 18 mit einem Rahmen 74 verbinden. Der Rahmen 74 kann die vorher beschriebene Schienenstruktur 70 und die Ausrichtendstrukturen 70(a) enthalten und eine Öffnung 60 definieren. Die Leitungen der Source-Clipstruktur (nicht gezeigt) können sich während der Gehäusemontage in der Öffnung 60 befinden.
  • 7 zeigt eine Clipanordnung 102, bevor sie geschnitten wird. Wie 7 zeigt, koppelt eine Brückenstruktur 52 die Leitungen der Source-Clipstruktur 14 und die Leitung der Gate-Clipstruktur 18. Wie oben erläutert, wird die Brückenstruktur 52 von der Gate-Clipstruktur 18 und der Source-Clipstruktur 14 getrennt, und diese werden in dem gebildeten Halbleiterchipgehäuse elektrisch voneinander entkoppelt. Die anderen Elemente in 7 wurden bereits früher beschrieben.
  • 8 zeigt eine Seitenansicht einer Clipstruktur 14 nach einer Ausführung der Erfindung. Wie in 8 gezeigt, erinnert der Vorsprung 14(a)-1 an eine Mesa-Struktur. In anderen Ausführungsformen sind die Vorsprünge jedoch konisch, zylindrisch oder können irgendeine vorstehende Form haben. Auch kann die Herabsetzhöhe zwischen einer Bodenfläche des Hauptabschnitts 14(a) und der Bodenfläche des Leitungsabschnitts 14(c) durch die Höhe D bezeichnet werden. In bevorzugten Ausführungsformen kann die Herabsetzhöhe etwa zweimal der Dicke (oder mehr) der Leitungsrahmenstruktur 18 oder der Dicke der Clipstruktur 14 betragen. Die Dicke der Leitungsrahmenstruktur 18 und/oder der Clipstruktur 14 kann in einigen Ausführungen größer sein als etwa 100 Mikron.
  • Wie 9 zeigt, kann die Höhe des Vorsprungs 14(a)-1 etwa 50 Mikron betragen, während die Breite des Vorsprungs bei etwa 150 Mikron liegt. Natürlich können die Maße anderer Vorsprünge in anderen Ausführungen der Erfindung anders sein.
  • 10 zeigt ein Halbleiterchipgehäuse 202, das einen MOSFET-Chip 82 und einen Schottky-Diodenchip 84 enthält. Eine Clipanordnung 102 kann Anschlussverbindungen zu den Source- und Gate-Verbindungen in dem MOSFET-Chip 82 aufweisen sowie einen Eingang und/oder Ausgang zu dem Schottky-Diodenchip 84. Wie in früheren Ausführungsformen kann die Clipanordnung 102 eine Brückenstruktur 52 enthalten, die zwischen Ausrichtstrukturen 70(a) ausgerichtet ist.
  • 11 zeigt ein Halbleiterchipgehäuse 204, das zwei MOSFET-Chips 82 enthält. Eine Clipanordnung 102 kann Anschlussverbindungen zu den Source- und Gate-Verbindungen in den MOSFET-Chips 82 aufweisen. In früheren Ausführungsformen kann die Clipanordnung 102 eine Brückenstruktur 52 enthalten, die zwischen Ausrichtstrukturen 70(a) ausgerichtet ist.
  • 12 zeigt ein Halbleiterchipgehäuse einer anderen Ausführung der Erfindung. Diese Ausführung ist ähnlich der Ausführung nach 1, außer dass das Gießmaterial 20 am oberen Abschnitt des Gehäuses die obere Fläche der Clipstruktur 14 freilässt. Wenn erforderlich, kann eine Wärmeableitfläche (nicht gezeigt) an der oberen Fläche 14(f) der Clipstruktur 14 befestigt werden. Die freiliegende Fläche 14(f) der Clipstruktur ist im Wesentlichen koplanar mit einer äußeren Fläche 20(b) des Gießmaterials 20. Die freiliegende Fläche 14(f) lässt eine bessere Wärmeableitung zu und führt außerdem zu einem dünneren Halbleiterchipgehäuse. Die freiliegende Fläche 14(f) kann durch Abdecken der Fläche mit Band oder einer Gießform oder durch irgendein anderes geeignetes, dem Fachmann bekanntes Verfahren und anschließendes Ausgießen des Gießmaterials 20 um den Halbleiterchip 16 erzeugt werden. Die anderen Merkmale in 12 sind bereits früher beschrieben worden.
  • 13(a) bis 13(d) zeigen, wie Halbleiterchipgehäuse nach den Ausführungsformen der Erfindung montiert werden können.
  • 13(a) zeigt, wie Halbleiterchips 16 auf Leitungsrahmenstrukturen 34 montiert werden. Die Leitungsrahmenstruktur 34 können Leitungsrahmenstrukturen in einer Anordnung oder „Gruppe" sein. Die Gruppe kann eine zwei- oder eindimensionale Anordnung von Leitungsrahmenstrukturen sein, die durch Schienen oder dergleichen miteinander verbunden sind. Wie schon vorher beschrieben wurde, kann Lot (z. B. bleifreies Lot) benutzt werden, um die Halbleiterchips 16 auf Leitungsrahmenstrukturen 18 zu befestigen. An diesem Punkt des Verfahrens können die Leitungsrahmenstrukturen 18 auf einem temporären Substrat 34 wie einem Band angeordnet werden. Dies wird durchgeführt, um die Bodenfläche der Leitungsrahmenstruktur 18 abzudecken, so dass sie nicht mit Gießmaterial bedeckt wird. An diesem Punkt wird das Lot, das benutzt wurde, um die Leitungsrahmenstrukturen 18 an den Halbleiterchips 16 zu befestigen, nicht wieder aufgeschmolzen.
  • 13(b) zeigt, wie Clipstrukturen 14 auf den Halbleiterchips 16 abgelegt werden. Die herabgesetzten Abschnitte der Clipstrukturen 14 sind als nicht gestuft dargestellt. Es wird jedoch bemerkt, dass in anderen Ausführungsformen Clipstrukturen 14 mit gestuften herabgesetzten Abschnitten benutzt werden können. Wie in anderen Ausführungen können die Clipstrukturen 14 Vorsprünge 14(a)-1 aufweisen, die Hauptabschnitte der Clipstrukturen 14 auf Abstand von den oberen Flächen der Halbleiterchips 16 setzen.
  • In einigen Ausführungsformen kann Lot auf den oberen Flächen der Halbleiterchips 16 deponiert und die Clipstrukturen 14 darauf montiert werden. Alternativ oder zusätzlich kann Lot auf den Clipstrukturen 14 deponiert und die durch Lot bedeckten Clipstrukturen können auf den oberen Flächen der Halbleiterchips 16 befestigt werden.
  • Wie oben bemerkt, kann das Lotmaterial, das zum Befestigen der Halbleiterchips 16 an den Leitungsrahmenstrukturen 18 benutzt wurde, dasselbe oder anderes als das Lotmaterial sein, das zum Befestigen der Clipstrukturen 14 an den Halbleiterchips 16 benutzt wurde. Nachdem die Clipstrukturen 14 an den Halbleiterchips 16 befestigt wurden, wird das Lotmaterial, das zum Befestigen dieser Komponenten benutzt wurde, gleichzeitig wieder aufgeschmolzen. Geeignete Wiederaufschmelzverfahrensbedingungen sind dem Fachmann bekannt.
  • 13(c) zeigt die Anordnung, nachdem ein Vergießen erfolgt ist. Kommerziell verfügbare Gießwerkzeuge können benutzt werden, um das Vergießen durchzuführen. Gießmaterial wie Epoxy-Gießmaterialien können benutzt werden.
  • 13(d) zeigt das Verfahren der Vereinzelung. In einem Vereinzelungsverfahren werden Halbleiterchipgehäuse 100, die miteinander verbunden sind, voneinander getrennt. Ein beliebiges geeignetes Trennwerkzeug kann für diesen Zweck verwendet werden. Zum Beispiel kann ein Wasserstrahl, ein Laser, eine Säge usw. benutzt werden, um die Halbleiterchipgehäuse voneinander zu trennen.
  • Ausführungsformen der Erfindung bieten eine Anzahl von Vorteilen. Zum Beispiel können Ausführungsformen der Erfindung dasselbe Anordnungsmuster und dieselbe Pin-Zuordnung haben wie Typen konventioneller Gehäuse, während sie auch gute elektrische und thermische Eigenschaften aufweisen. Außerdem können die Verfahren nach den Ausführungen der Erfindung Ausrichtstrukturen benutzen, um Clipstrukturen auf der Oberseite eines Halbleiterchips mit einer Leitungsrahmenstruktur am Boden des Halbleiterchips auszurichten. Dies führt zu einer effizienteren Verarbeitung, und es müssen keine Flip-Chip-Montagen in den Ausführungsformen der Erfindung durchgeführt werden. Außerdem sind die Ausführungsformen der Erfindung robust. In einigen Ausführungsformen werden die Halbleiterchips nicht der Umgebung ausgesetzt.
  • Außerdem kann in den Ausführungsformen der Erfindung dieselbe Art von Lötpaste oder leitendem Kleber benutzt werden, um die Leitungsrahmenstruktur am Boden des Halbleiterchips und eine oder mehrere Clipstrukturen an der oberen Fläche des Halbleiterchips zu befestigen. Ein einziger Lötpasten-Wiederaufschmelzprozess kann sowohl zur Chipbefestigung als auch zur Clipbefestigung durchgeführt werden. Weil in diesem Beispiel nur ein Wiederaufschmelzprozess notwendig ist, wird die Bildung von überschüssigen Mengen von intermetallischen Verbindungen in den Lötverbindungen minimiert oder verhindert. Außerdem sind nicht zwei Arten von bleifreiem Lot mit verschiedenen Schmelzpunkten notwendig, weil in diesem Beispiel nur ein Wiederaufschmelzprozess durchgeführt werden muss.
  • Bei der konventionellen Verarbeitung wird der Chip an der Leitungsrahmenstruktur unter Benutzung von Lot befestigt und dann wieder aufgeschmolzen. Dann wird eine Clipstruktur an dem Halbleiterchip befestigt und ebenfalls wieder aufgeschmolzen. Das Lot zwischen dem Chip und der Leitungsrahmenstruktur wird zwei Aufheizvorgängen ausgesetzt. Dieses vermehrte Aufheizen erhöht die Chance, dass intermetallische Verbindungen entstehen können.
  • Die vorstehende Beschreibung ist illustrativ, aber nicht einschränkend. Dem Fachmann werden beim erneuten Lesen der Offenbarung viele Abänderungen der Erfindung einfallen. Der Schutzumfang der Erfindung sollte daher nicht unter Bezug auf die obige Beschreibung, sondern stattdessen unter Bezug auf die geltenden Ansprüche zusammen mit dem vollen Umfang und den Äquivalenten bestimmt werden. Darüber hinaus können ein oder mehrere Merkmale von einer oder mehreren Ausführungsformen mit einem oder mehreren Merkmalen von einer oder mehreren Ausführungsformen kombiniert werden, ohne sich vom Schutzumfang der Erfindung zu entfernen. Zum Beispiel können die Merkmale der Ausführungsformen der 10 und 11 mit Merkmalen irgendeiner anderen Ausführungsform kombiniert werden, ohne sich vom Schutzumfang der Erfindung zu entfernen.
  • Irgendein Bezug auf Positionen wie „Ober-", „Boden-", „obere", „untere" usw. beziehen sich auf die Zeichnungen und werden der Einfachheit halber benutzt. Sie sollen sich nicht auf die absoluten Positionen beziehen. Obwohl zum Beispiel 1 eine „Bodenfläche" eines Halbleiterchipgehäuses zeigt, versteht es sich von selbst, dass das Halbleiterchipgehäuse auch seitwärts, umgekehrt herum oder mit der rechten Seite nach oben montiert werden könnte und dennoch unter den Schutzumfang der Ansprüche fallen würde.
  • Eine Benutzung von „ein", „eine", „eines" usw. oder von „der", „die", „das" usw. soll „ein oder mehrere" bedeuten, es sei denn, dass das Gegenteil angezeigt wird.
  • Alle vorstehend erwähnten Patente, Patentanmeldungen, Veröffentlichungen und Beschreibungen sind hiermit durch Bezug in ihrer Gesamtheit für alle Zwecke eingeschlossen. Keines wird als bekannt anerkannt.
  • Zusammenfassung
  • Es wird eine Clipstruktur für ein Halbleitergehäuse offenbart. Die Clipstruktur enthält einen Hauptabschnitt, mindestens einen sich vom Hauptabschnitt erstreckenden Vorsprung, einen herabgesetzten Abschnitt und einen Leitungsabschnitt. Der herabgesetzte Abschnitt befindet sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt. Die Clipstruktur kann in einem MLP-Gehäuse (Mikro-Leitungsrahmengehäuse) benutzt werden.

Claims (26)

  1. Clipstruktur für ein Halbleitergehäuse, die einen Hauptabschnitt, mindestens einen sich vom Hauptabschnitt erstreckenden Vorsprung, einen herabgesetzten Abschnitt und einen Leitungsabschnitt enthält, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet.
  2. Clipstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Clipstruktur eine Source-Clipstruktur oder eine Gate-Clipstruktur ist.
  3. Clipstruktur nach Anspruch 1, dadurch gekennzeichnet, dass der herabgesetzte Abschnitt eine gestufte Konfiguration hat.
  4. Halbleiterchipgehäuse mit der Clipstruktur nach Anspruch 1, einem mit der Clipstruktur gekoppelten Halbleiterchip und einem Gießmaterial, das zumindest teilweise die Clipstruktur und den Halbleiterchip bedeckt.
  5. Halbleiterchipgehäuse nach Anspruch 4, weiter gekennzeichnet durch eine Leitungsrahmenstruktur, wobei der Halbleiterchip sich zwischen der Leitungsrahmenstruktur und der Clipstruktur befindet.
  6. Halbleiterchipgehäuse nach Anspruch 4, dadurch gekennzeichnet, dass der Halbleiterchip ein vertikaler Leistungs-MOSFET ist.
  7. Clipstruktur für ein Halbleitergehäuse, die einen Hauptabschnitt, einen herabgesetzten Abschnitt mit einer gestuften Konfiguration und einen Leitungsabschnitt enthält, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet.
  8. Clipstruktur nach Anspruch 7, dadurch gekennzeichnet, dass die Clipstruktur eine Source-Clipstruktur oder eine Gate-Clipstruktur ist.
  9. Clipstruktur nach Anspruch 7, dadurch gekennzeichnet, dass die Clipstruktur Kupfer enthält.
  10. Halbleiterchipgehäuse mit der Clipstruktur nach Anspruch 7, einem mit der Clipstruktur gekoppelten Halbleiterchip und einem Gießmaterial, das zumindest teilweise die Clipstruktur und den Halbleiterchip bedeckt.
  11. Halbleiterchipgehäuse nach Anspruch 10, weiter gekennzeichnet durch eine Leitungsrahmenstruktur, wobei der Halbleiterchip sich zwischen der Leitungsrahmenstruktur und der Clipstruktur befindet.
  12. Halbleiterchipgehäuse nach Anspruch 10, dadurch gekennzeichnet, dass der Halbleiterchip ein Leistungs-MOSFET ist.
  13. Halbleiterchipgehäuse mit einer Clipstruktur, die einen Hauptabschnitt, mindestens einen sich vom Hauptabschnitt erstreckenden Vorsprung, einen herabgesetzten Abschnitt und einen Leitungsabschnitt enthält, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet und eine gestufte Konfiguration aufweist, mit einer Leitungsrahmenstruktur und mit einem Halbleiterchip, wobei der Halbleiterchip sich zwischen der Leitungsrahmenstruktur und der Clipstruktur befindet.
  14. Halbleiterchipgehäuse nach Anspruch 13, weiter gekennzeichnet durch Gießmaterial, das zumindest teilweise die Clipstruktur, die Leitungsrahmenstruktur und den Halbleiterchip bedeckt.
  15. Halbleiterchipgehäuse nach Anspruch 13, dadurch gekennzeichnet, dass das Halbleiterchipgehäuse ein MLP-Gehäuse (Mikro-Leitungsrahmengehäuse) ist und einen Leistungs-MOSFET enthält.
  16. Verfahren zur Herstellung eines Halbleiterchipgehäuses, gekennzeichnet durch Herstellen einer Clipstruktur mit einem Hauptabschnitt, mindestens einem sich vom Hauptabschnitt erstreckenden Vorsprung, einem herabgesetzten Abschnitt und einem Leitungsabschnitt, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet; Herstellen eines Halbleiterchips und Befestigen der Clipstruktur an dem Halbleiterchip, wobei der mindestens eine Vorsprung dem Halbleiterchip gegenüberliegt.
  17. Verfahren nach Anspruch 16, weiter gekennzeichnet durch Befestigen des Halbleiterchips an einer Leitungsrahmenstruktur und Umgießen des Halbleiterchips mit einem Gießmaterial.
  18. Verfahren zum Formen eines Halbleiterchipgehäuses, gekennzeichnet durch Herstellen einer Clipstruktur mit einem Hauptabschnitt, einem herabgesetzten Abschnitt und einem Leitungsabschnitt, wobei der herabgesetzte Abschnitt sich zwischen dem Leitungsabschnitt und dem Hauptabschnitt befindet und eine gestufte Konfiguration hat; Herstellen eines Halbleiterchips und Befestigen der Clipstruktur an dem Halbleiterchip.
  19. Verfahren nach Anspruch 18, gekennzeichnet durch Befestigen des Halbleiterchips an einer Leitungsrahmenstruktur und Umgießen des Halbleiterchips mit einem Gießmaterial.
  20. Verfahren zum Herstellen eines Halbleiterchipgehäuses, gekennzeichnet durch Bereitstellen einer Clipanordnung, Bereitstellen einer Leitungsrahmenstruktur, die mindestens einer Ausrichtstruktur zugeordnet ist, wobei die Ausrichtstruktur die Clipanordnung gegenüber der Leitungsrahmenstruktur während der Montage eines Halbleiterchipgehäuses ausrichtet, Befestigen einer zweiten Fläche des Halbleiterchips an der Leitungsrahmenstruktur und Befestigen einer ersten Fläche des Halbleiterchips an der Clipanordnung.
  21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Clipanordnung und die Leitungsrahmenstruktur in Gruppen der Leitungsrahmenstrukturen und Clipanordnung vorhanden sind.
  22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Leitungsrahmenstruktur zwei Ausrichtstrukturen hat und dass sich eine Schiene der Clipanordnung zwischen den beiden Ausrichtstrukturen befindet.
  23. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Clipanordnung und die Leitungsrahmenstruktur Kupfer enthalten.
  24. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der Halbleiterchip ein vertikaler Leistungs-MOSFET ist.
  25. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Befestigen der zweiten Fläche des Halbleiterchips an der Leitungsrahmenstruktur unter Benutzung eines ersten Lotmaterials und das Befestigen der Clipanordnung an der ersten Fläche des Halbleiterchips unter Benutzung eines zweiten Lotmaterials erfolgt, und dass die ersten und zweiten Lotmaterialien in einem einzigen Wiederaufschmelzprozess aufgeschmolzen werden.
  26. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Ausrichtstruktur von der Leitungsrahmenstruktur getrennt wird.
DE112006003036T 2005-11-18 2006-10-24 Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung Withdrawn DE112006003036T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/282,967 US7285849B2 (en) 2005-11-18 2005-11-18 Semiconductor die package using leadframe and clip and method of manufacturing
US11/282,967 2005-11-18
PCT/US2006/041543 WO2007061558A2 (en) 2005-11-18 2006-10-24 Semiconductor die package using leadframe and clip and method of manufacturing

Publications (1)

Publication Number Publication Date
DE112006003036T5 true DE112006003036T5 (de) 2008-10-23

Family

ID=38052513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003036T Withdrawn DE112006003036T5 (de) 2005-11-18 2006-10-24 Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung

Country Status (7)

Country Link
US (2) US7285849B2 (de)
JP (2) JP2009516389A (de)
KR (1) KR101410514B1 (de)
CN (1) CN101495014B (de)
DE (1) DE112006003036T5 (de)
TW (1) TWI447876B (de)
WO (1) WO2007061558A2 (de)

Families Citing this family (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US7777315B2 (en) * 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
US8198134B2 (en) 2006-05-19 2012-06-12 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US8106501B2 (en) 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
JP5090088B2 (ja) * 2007-07-05 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
GB2452594B (en) * 2007-08-20 2012-04-25 Champion Aerospace Inc Switching assembly for an aircraft ignition system
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
RU2486336C2 (ru) * 2007-11-01 2013-06-27 Лоджинд Б.В. Способы имитации разрыва пласта-коллектора и его оценки и считываемый компьютером носитель
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US8106406B2 (en) 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
KR101463074B1 (ko) * 2008-01-10 2014-11-21 페어차일드코리아반도체 주식회사 리드리스 패키지
US20090179315A1 (en) * 2008-01-14 2009-07-16 Armand Vincent Jereza Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7972906B2 (en) * 2008-03-07 2011-07-05 Fairchild Semiconductor Corporation Semiconductor die package including exposed connections
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US7915721B2 (en) 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge
US8138585B2 (en) * 2008-05-28 2012-03-20 Fairchild Semiconductor Corporation Four mosfet full bridge module
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US20090283137A1 (en) * 2008-05-15 2009-11-19 Steven Thomas Croft Solar-cell module with in-laminate diodes and external-connection mechanisms mounted to respective edge regions
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US8227908B2 (en) * 2008-07-07 2012-07-24 Infineon Technologies Ag Electronic device having contact elements with a specified cross section and manufacturing thereof
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8884410B2 (en) * 2008-10-20 2014-11-11 Nxp B.V. Method for manufacturing a microelectronic package comprising at least one microelectronic device
US9059351B2 (en) 2008-11-04 2015-06-16 Apollo Precision (Fujian) Limited Integrated diode assemblies for photovoltaic modules
US8274164B2 (en) * 2008-11-06 2012-09-25 Microsemi Corporation Less expensive high power plastic surface mount package
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
DE202009000615U1 (de) * 2009-01-15 2010-05-27 Danfoss Silicon Power Gmbh Formmassenvergossenes Leistungshalbleiterelement
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8203200B2 (en) * 2009-11-25 2012-06-19 Miasole Diode leadframe for solar module assembly
US8486757B2 (en) 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
EP2650915B1 (de) * 2010-12-10 2017-07-26 Panasonic Intellectual Property Management Co., Ltd. Leiterbahn und halbleiterbauelement
KR101249745B1 (ko) * 2011-05-16 2013-04-03 제엠제코(주) 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US8531016B2 (en) * 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
CN103035631B (zh) * 2011-09-28 2015-07-29 万国半导体(开曼)股份有限公司 联合封装高端和低端芯片的半导体器件及其制造方法
US8951847B2 (en) * 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
US9018744B2 (en) 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
JP6161251B2 (ja) 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8884414B2 (en) * 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9589929B2 (en) * 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
US9054091B2 (en) * 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures
JP6147588B2 (ja) * 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
KR20150035253A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 전력 반도체 패키지
US9620475B2 (en) 2013-12-09 2017-04-11 Infineon Technologies Americas Corp Array based fabrication of power semiconductor package with integrated heat spreader
US9570379B2 (en) 2013-12-09 2017-02-14 Infineon Technologies Americas Corp. Power semiconductor package with integrated heat spreader and partially etched conductive carrier
US9704787B2 (en) * 2014-10-16 2017-07-11 Infineon Technologies Americas Corp. Compact single-die power semiconductor package
US9653386B2 (en) 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
JP2015144217A (ja) * 2014-01-31 2015-08-06 株式会社東芝 コネクタフレーム及び半導体装置
KR101569769B1 (ko) * 2014-02-19 2015-11-17 제엠제코(주) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR101561920B1 (ko) * 2014-02-19 2015-10-20 제엠제코(주) 반도체 패키지
EP2930747A1 (de) * 2014-04-07 2015-10-14 Nxp B.V. Leitung zum Anschluss an eine Halbleitervorrichtung
KR101673680B1 (ko) 2014-10-16 2016-11-07 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법
US9324640B1 (en) 2014-11-04 2016-04-26 Texas Instruments Incorporated Triple stack semiconductor package
KR101631232B1 (ko) * 2014-12-15 2016-06-27 제엠제코(주) 클립을 이용한 적층 패키지
CN104600050B (zh) * 2014-12-31 2018-07-27 杰群电子科技（东莞）有限公司 一种导线架及其芯片封装体
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
KR200478914Y1 (ko) * 2015-04-23 2015-12-03 제엠제코(주) 반도체 패키지
US9673097B2 (en) * 2015-05-11 2017-06-06 Texas Instruments Incorporated Integrated clip and lead and method of making a circuit
US9640465B2 (en) 2015-06-03 2017-05-02 Infineon Technologies Ag Semiconductor device including a clip
JP2017028639A (ja) * 2015-07-28 2017-02-02 新電元工業株式会社 半導体リレーモジュール
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
US9496208B1 (en) * 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
KR200482370Y1 (ko) * 2016-03-18 2017-02-02 제엠제코(주) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
CN109075151B (zh) * 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102017209780A1 (de) 2016-06-17 2017-12-21 Infineon Technologies Ag Durch flussfreies Löten hergestelltes Halbleiterbauelement
CN106098565A (zh) * 2016-07-04 2016-11-09 重庆平伟实业股份有限公司 双面散热带引脚薄型扁平封装功率半导体器件的生产方法
US9911684B1 (en) * 2016-08-18 2018-03-06 Semiconductor Components Industries, Llc Holes and dimples to control solder flow
US9941193B1 (en) * 2016-09-30 2018-04-10 Infineon Technologies Americas Corp. Semiconductor device package having solder-mounted conductive clip on leadframe
US10128170B2 (en) 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages
US9923059B1 (en) * 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
EP3584830A4 (de) * 2017-02-20 2020-08-26 Shindengen Electric Manufacturing Co., Ltd. Elektronische vorrichtung und verbinder
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US10262928B2 (en) * 2017-03-23 2019-04-16 Rohm Co., Ltd. Semiconductor device
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
WO2019156420A1 (ko) * 2018-02-07 2019-08-15 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
JP7150461B2 (ja) * 2018-04-24 2022-10-11 ローム株式会社 半導体装置
CN110914981B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN110945649B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
CN111261596A (zh) * 2018-12-03 2020-06-09 杰米捷韩国株式会社 利用多个夹件结构的半导体封装及其制造方法
IT201800020998A1 (it) 2018-12-24 2020-06-24 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US10964629B2 (en) 2019-01-18 2021-03-30 Texas Instruments Incorporated Siderail with mold compound relief
US11515244B2 (en) * 2019-02-21 2022-11-29 Infineon Technologies Ag Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
CN112913009A (zh) * 2019-04-10 2021-06-04 新电元工业株式会社 半导体装置以及引线框材料
EP3761359A1 (de) 2019-07-03 2021-01-06 Nexperia B.V. Leitungsrahmenanordnung für ein halbleiterbauelement
DE102019118174B3 (de) * 2019-07-04 2020-11-26 Infineon Technologies Ag Verarbeitung von einem oder mehreren trägerkörpern und elektronischen komponenten durch mehrfache ausrichtung
KR102587044B1 (ko) * 2019-07-12 2023-10-06 알파 앤드 오메가 세미컨덕터 (케이맨) 리미티드 고출력 밀도 충전 응용을 위한 초고속 과도 응답(str) ac/dc 컨버터
US11177197B2 (en) * 2019-09-25 2021-11-16 Texas Instruments Incorporated Semiconductor package with solder standoff
CN113646887A (zh) * 2019-10-15 2021-11-12 富士电机株式会社 半导体模块
KR102172689B1 (ko) 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
WO2022114280A1 (ko) * 2020-11-24 2022-06-02 서민석 반도체 패키지
US20220208686A1 (en) * 2020-12-30 2022-06-30 UTAC Headquarters Pte. Ltd. Semiconductor Device and Method of Forming Leadframe with Clip Bond for Electrical Interconnect
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
CN117916878A (zh) * 2021-08-26 2024-04-19 维谢综合半导体有限责任公司 用于针对电部件的改善热管理的增强冷却封装
KR20230031182A (ko) * 2021-08-26 2023-03-07 가부시키가이샤 신가와 본딩 장치 및 위치 맞춤 방법
WO2023199808A1 (ja) * 2022-04-12 2023-10-19 ローム株式会社 半導体装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001545A (en) * 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
JP3747525B2 (ja) * 1996-08-28 2006-02-22 株式会社日立製作所 並列データベースシステム検索方法
US6249041B1 (en) * 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6319755B1 (en) * 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
US6870254B1 (en) 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6989588B2 (en) 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
JP3274126B2 (ja) * 2000-05-26 2002-04-15 東芝コンポーネンツ株式会社 コネクター型半導体素子
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US6661082B1 (en) * 2000-07-19 2003-12-09 Fairchild Semiconductor Corporation Flip chip substrate design
JP3602453B2 (ja) * 2000-08-31 2004-12-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6391687B1 (en) * 2000-10-31 2002-05-21 Fairchild Semiconductor Corporation Column ball grid array package
US6580165B1 (en) * 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6798044B2 (en) * 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
KR100374629B1 (ko) * 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6891257B2 (en) 2001-03-30 2005-05-10 Fairchild Semiconductor Corporation Packaging system for die-up connection of a die-down oriented integrated circuit
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) * 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6774465B2 (en) * 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6674157B2 (en) * 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6566749B1 (en) * 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US6867489B1 (en) * 2002-01-22 2005-03-15 Fairchild Semiconductor Corporation Semiconductor die package processable at the wafer level
US6830959B2 (en) * 2002-01-22 2004-12-14 Fairchild Semiconductor Corporation Semiconductor die package with semiconductor die having side electrical connection
KR20040111395A (ko) * 2002-03-12 2004-12-31 페어차일드 세미컨덕터 코포레이션 웨이퍼 레벨의 코팅된 구리 스터드 범프
US6509582B1 (en) * 2002-03-27 2003-01-21 Fairchild Semiconductor Corporation Semiconductor pad construction enabling pre-bump probing by planarizing the post-sort pad surface
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package
US6805580B2 (en) * 2002-05-21 2004-10-19 Gregory H. Piedmont Electrical outlet safety cover
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6806580B2 (en) 2002-12-26 2004-10-19 Fairchild Semiconductor Corporation Multichip module including substrate with an array of interconnect structures
US7217594B2 (en) * 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US6867481B2 (en) 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
JP2005101293A (ja) 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置
DE102004041904B4 (de) * 2004-08-30 2011-08-18 Infineon Technologies AG, 81669 Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
CN100359686C (zh) * 2004-11-30 2008-01-02 万代半导体元件（上海）有限公司 金属氧化物半导体场效应晶体管和肖特基二极管结合的瘦小外形封装

Also Published As

Publication number Publication date
CN101495014B (zh) 2012-11-28
WO2007061558A3 (en) 2009-04-23
WO2007061558A2 (en) 2007-05-31
US7285849B2 (en) 2007-10-23
JP2011223016A (ja) 2011-11-04
TW200729442A (en) 2007-08-01
KR20080070068A (ko) 2008-07-29
US8058107B2 (en) 2011-11-15
JP2009516389A (ja) 2009-04-16
CN101495014A (zh) 2009-07-29
TWI447876B (zh) 2014-08-01
US20070114352A1 (en) 2007-05-24
US20080044946A1 (en) 2008-02-21
KR101410514B1 (ko) 2014-07-02

Similar Documents

Publication Publication Date Title
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE112004000258T5 (de) Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE112008002338T5 (de) Thermisch verbessertes dünnes Halbleiter-Package
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
AT504250A2 (de) Halbleiterchip-packung und verfahren zur herstellung derselben
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
DE10003671A1 (de) Halbleiter-Bauelement
DE102005050330A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102009005650A1 (de) Mehrchipmodul
DE102014221443B4 (de) Elektronikbauteil und Verfahren zur Herstellung von Elektronikbauteilen
DE102009010199B4 (de) Halbleiterpackage mit Formschlossentlüftung und Verfahren zu dessen Hersstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501