KR200478914Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200478914Y1
KR200478914Y1 KR2020150002668U KR20150002668U KR200478914Y1 KR 200478914 Y1 KR200478914 Y1 KR 200478914Y1 KR 2020150002668 U KR2020150002668 U KR 2020150002668U KR 20150002668 U KR20150002668 U KR 20150002668U KR 200478914 Y1 KR200478914 Y1 KR 200478914Y1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
bonding
lead
clip
Prior art date
Application number
KR2020150002668U
Other languages
English (en)
Other versions
KR20150002420U (ko
Inventor
최윤화
조정태
손동현
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR2020150002668U priority Critical patent/KR200478914Y1/ko
Publication of KR20150002420U publication Critical patent/KR20150002420U/ko
Application granted granted Critical
Publication of KR200478914Y1 publication Critical patent/KR200478914Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/84007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the strap connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

상호 적층된 하부 반도체 칩 및 상부 반도체 칩 사이에 도입된 하부 클립부를 구비하고 이들의 사이에 체결을 위한 접합부들과, 접합부들 각각을 감싸는 가드 월(guard wall)들을 반도체 패키지를 제시한다.

Description

반도체 패키지{Semiconductor package}
본 고안은 칩 패키지 기술에 관한 것으로서, 보다 상세하게는 클립부를 포함하는 반도체 패키지에 관한 것이다.
반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 이용하여 반도체 칩과 패키지 외부와의 전기적 신호 교환을 구현한 패키지의 경우 신호 교환의 속도가 느리고, 많은 수의 와이어가 사용되므로 반도체 칩에 전기적 특성 열화가 발생할 수 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다.
최근 들어 전자기기의 고속화, 대용량화 및 소형화가 진행되면서 후속의 열공정에 의한 영향을 최소화할 수 있는 다양한 형태의 기판 및 이를 사용하는 반도체 패키지에 대한 요구가 증가하고 있다. 예를 들면, 하나의 반도체 패키지 내에 복수 개의 반도체 칩을 적층하여 패키지 크기를 감소시키면서 다양한 기능의 반도체 소자를 제조하거나, 열 방출이 용이하고 열적 안정성이 우수한 패키지가 요구되고 있다.
본 고안이 해결하려는 과제는, 기판과 클립부 사이의 접합 신뢰도가 향상된 적층 반도체 패키지 구조를 제공하는 것이다.
본 고안의 일 관점은, 상호 이격도록 배치된 리드 프레임 패드, 리드 프레임 제1리드, 및 리드 프레임 제2리드; 상기 리드 프레임 패드 상에 배치된 하부 반도체 칩; 상기 하부 반도체 칩 상에 중첩되도록 수평한 제1주 부분(main portion) 및 상기 제1주 부분으로부터 연장되고 구부러져 단부가 상기 리드 프레임 제1리드에 연결되는 제1다운 셋(down set) 부분 및 상기 제1다운 셋 부분과 상기 제1주 부분 사이에 상기 하부 반도체 칩의 가장자리 부분에 대향되도록 배치된 오목한 단차홈을 포함하는 하부 클립(clip)부; 상기 하부 클립부의 제1주 부분과 상기 하부 반도체 칩을 체결시키는 제1접합부; 상기 제1접합부를 에워싸도록 배치된 제1가드 월(guard wall); 상기 하부 클립부의 제1다운 셋 부분과 상기 리드 프레임 제1리드를 체결시키는 제2접합부; 상기 제2접합부를 에워싸도록 배치된 제2가드 월; 상기 하부 클립부의 상기 제1주 부분 상에 배치된 상부 반도체 칩; 상기 하부 클립부의 제1주 부분과 상기 상부 반도체 칩을 체결시키는 제3접합부; 상기 제3접합부를 에워싸도록 배치된 제3가드 월; 상기 상부 반도체 칩 상에 중첩되도록 수평한 제2주 부분및 상기 제2주 부분으로부터 연장되고 구부러져 단부가 상기 리드 프레임 제2리드에 연결되는 제2다운 셋 부분을 포함하는 상부 클립부; 상기 상부 클립부의 제2주 부분과 상기 상부 반도체 칩을 체결시키는 제4접합부; 상기 제4접합부를 에워싸도록 배치된 제4가드 월; 상기 상부 클립부의 제2다운 셋 부분과 상기 리드 프레임 제2리드를 체결시키는 제5접합부; 상기 제5접합부를 에워싸도록 배치된 제5가드 월; 및 상기 상부 및 하부 반도체 칩들 및 상기 상부 및 하부 클립부들을 덮는 몰딩(molding)재를 포함하는 반도체 패키지를 제시한다.
본 고안에 따르면, 접합부로 이용되는 솔더(solder)가 제한될 수 있는 제한된 솔더 칩 패키지(Limited Solder Chip package) 구조의 반도체 패키지를 제시할 수 있다. 반도체 패키지는 복수의 반도체 칩들이 적층된 구조를 포함할 수 있다. 솔더를 포함하는 접합부를 감싸도록 배치된 가드 월(guard wall)로 인해 접합부가 형성되는 영역이 제한되므로, 솔더가 흘러나감에 따른 반도체 칩과 클립(clip)부 사이의 유동을 줄여 반도체 칩들과 클립부들 사이의 접합 신뢰도를 향상시킬 수 있다.
도 1은 클립부를 포함하는 반도체 패키지의 일 예를 보여주는 단면도이다.
도 2는 본 고안의 일 실시예에 따른 반도체 패키지의 단면을 보여주는 도면이다.
도 3은 본 고안의 다른 실시예에 따른 반도체 패키지의 단면을 보여주는 도면이다.
도 4 내지 도 7은 본 고안의 일 실시예에 따른 반도체 패키지의 가드 월(guard wall)의 다양한 실시예를 보여주는 도면들이다.
도 8 내지 도 16은 고안의 일 실시예에 따른 반도체 패키지 및 제조방법을 설명하는 도면들이다.
본 고안의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 고안의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 고안의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 안는다. 본 고안의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 고안을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다.
본 고안의 반도체 패키지는 접합부로 이용되는 솔더(solder)가 제한될 수 있는 제한된 솔더 칩(LSC: Limited Solder Chip) 패키지 구조로 제시할 수 있다. LSC 패키지는 리드 프레임(lead frame)이나 클립(chlip) 또는 반도체 칩들 상호 간의 접합 또는 부착을 위해서 도입되는 접합부를 제한하는 가드 월(guard wall)을 도입함으로써, 가드 월에 의해 접합부로 도입된 부재, 예컨대 솔더가 위치하는 영역이 제한될 수 있다. 가드 월에 의해 솔더가 위치하는 영역이 제한되므로, 솔더가 접합 부분 외측으로 원하지 않게 흘러나가 소모되어, 접합 구조에 직접적으로 참여하는 솔더의 양이 극심하게 부족해져 접합 구조가 취약해지거나 또는 전기적으로 단락되는 불량 현상이 유발되는 것을 유효하게 방지할 수 있다.
본 고안의 반도체 패키지는 반도체 칩과 리드 프레임을 전기적으로 연결하는 구조로서 클립(clip) 형상의 구조를 도입할 수 있다. 외부 터미널(terminal)로의 외부 연결부를 와이어(wire) 대신에 클립(clip)을 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩에 부착되는 클립을 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립을 구비한 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다.
도 1은 클립부를 포함하는 반도체 패키지의 일 예를 보여주는 단면도이다.
도 1을 참조하면, 클립부를 포함하는 일 예의 반도체 패키지(100)는, 실질적으로 반도체 칩(120)이 실장되는 리드프레임 패드(111)와 반도체 칩(120)으로부터 패키지 외부로의 신호전달을 위한 리드(112, 113)로 구성되는 리드프레임(110)을 포함한다. 리드프레임 패드(111) 상에는 반도체 칩(120)이 실장되고, 반도체 칩(120) 위에는 클립(130)의 일 단이 위치하고 클립의 다른 일 단은 리드프레임 리드(112)에 부착된다. 리드프레임(110), 반도체 칩(120), 클립(130) 및 접합층(115)의 적어도 일부를 덮는 몰딩재(140)가 더 구비된다. 리드프레임 패드(111)와 반도체 칩(120), 반도체 칩(120)과 클립(130), 클립(130)과 리드프레임 리드(112)는 각각 접합층(115)을 매개로 접착될 수 있다. 접합층(115)은 에폭시 접착제 또는 솔더(solder) 물질로 이루어질 수 있다.
접합층(115)을 형성하는 방법에는 여러 가지가 있을 수 있다. 예를 들면, 솔더(solder) 물질을 도포하는 방법이 있는데, 이것은 섀도우 마스크(shadow mask)를 이용하여 노출된 부분에만 솔더 물질을 증착(evaporation)하거나, 희생층을 이용하여 솔더 물질을 도금한 후 리플로우(reflow)시키는 방법이다. 다른 방법으로는 스크린 인쇄(screen printing) 방법으로 솔더 페이스트(solder paste)를 선택적으로 전사한 후 리플로우시켜 접합층을 형성할 수 있다.
접합층을 형성하기 위하여 리드프레임 패드, 반도체 칩 또는 리드프레임 리드 표면에 솔더 물질을 도포 또는 증착한 후 리플로우하는 과정에서, 솔더 물질이 녹으면서 옆으로 흐르거나 퍼지는 현상이 발생할 수 있다. 이 경우 리드프레임 패드와 반도체 칩, 반도체 칩과 클립, 또는 클립과 리드프레임 리드 사이의 접착력이 약화되거나 원하는 두께의 접합층을 형성하지 못하여 접합 신뢰도가 악화되는 경우가 발생할 수 있다. 본 고안은 이러한 솔더의 소모를 유효하게 방지하기 위해서 솔더를 제한하는 가드 월(guide wall)을 도입한다.
도 2는 본 고안의 일 실시예에 따른 반도체 패키지의 단면을 보여주는 도면이다.
도 2를 참조하면, 본 고안의 일 실시예에 따른 반도체 패키지(200)는 단층 반도체 칩(220)을 포함하는 구조로서, 리드프레임 기판(210), 반도체 칩(220), 접합 구조(230), 클립부(240) 및 패키지 바디(package body: 250)를 포함할 수 있다. 패키지 구조에서 하부 기판일 수 있는 리드프레임 기판(210)은, 실질적으로 상부 기판으로서의 반도체 칩(220)이 그 상에 실장되는 리드프레임 패드(211)와 패키지 외부로의 신호전달을 위한 리드들(lead: 212, 213)로 구성될 수 있다. 리드프레임 패드(211)는 상호 반대되는 제1 표면(211a) 및 제2 표면(211b)을 가지며 제1 표면(211a) 상에 반도체 칩(220)이 실장된다. 리드프레임 패드(211)의 주변 영역에는 소정의 갭(gap)을 두고서 복수의 리드들(212, 213)이 배치된다.
리드프레임 패드(211)의 제2 표면(211b)과 리드(212)의 밑면(212b)은 몰딩(molding)재에 의해 노출됨으로써 패키지 외부로 노출될 수 있다. 이때, 리드프레임 패드(211)의 제2 표면(211b) 및 리드의 밑면(212b)은 모두가 노출되거나, 또는 일부만이 노출 될 수도 있다. 리드프레임 기판(210)의 노출된 하측 표면은 반도체 패키지(200)를 위한 추가적인 드레인(drain) 연결 및 추가적인 냉각 경로가 접속될 부분을 제공할 수 있다. 리드프레임 기판(210)은 모든 적절한 물질을 포함할 수 있다. 예를 들어, 리드프레임 기판(210)은 구리, 구리 합금들, 또는 다른 모든 적절한 전도성 물질을 포함할 수 있다. 필요한 경우, 솔더링 가능한 금속으로 도금될 수도 있다.
반도체 칩(220)은 솔더(solder)와 같은 전도성 접착제에 의해 리드프레임 패드(211)의 제1 표면(211a) 상에 부착될 수 있다. 경우에 따라, 에폭시 접착제 등과 같은 절연성 접착제 또는 절연성 테이프(tape)를 통해 리드프레임 패드(211)의 제1 표면(211a) 상에 부착될 수 있으나, 리드프레임 패드(211)에 드레인 연결을 고려할 때 솔더와 같은 전도성 접착제로 부착되는 경우가 보다 유효할 수 있다.
반도체 칩(220)은 다양한 반도체 소자들을 포함할 수 있다. 적절한 반도체 소자들은 실리콘과 같은 반도체 물질을 포함할 수 있고, 수직 또는 수평 소자들을 포함할 수 있다. 반도체 칩(220) 내의 반도체 소자는 예를 들면 다이오드, 트랜지스터, 다이리스터(thyristor), 또는 IGBT와 같은 전원 반도체 장치, 선형 장치, 집적 회로(IC), 논리 회로 등 다양한 반도체 장치를 포함할 수 있다. 그럼에도 불구하고, 전원 반도체 장치로서의 반도체 칩(220)이 보다 유효하다. 적층형 반도체 패키지의 경우에는 반도체 칩(220) 상부에 또 다른 반도체 칩이 하나 또는 그 이상 실장될 수 있다. 이때, 하부의 반도체 칩(220)과 또 다른 반도체 칩은 에폭시 접착제 또는 솔더로 접착될 수 있다.
반도체 칩(220) 상부에는 제1접합 구조(230)를 매개로 클립부(240)가 배치될 수 있다. 클립부(240)는 반도체 칩(200) 상에 중첩되도록 수평한 주 부분(240a)과, 주 부분으로부터 연장되며 주 부분의 표면으로부터 일정 각도 구부러진 다운셋(down set) 부분(240b)을 포함할 수 있다. 다운셋 부분(240b)은 주 부분(240a)과 리드(212) 사이에 위치할 수 있다. 다운셋 부분(240b)과 주 부분(240a)의 사이에 단차홈(240c)에 의해 제공되는 단차 구조 또는 지그재그(zigzag) 구조가 유도될 수 있다. 단차의 경우 하나 또는 둘 이상의 다중 단차들을 포함할 수 있다. 또한, 클립부(240)의 단차 다운셋 부분(240b)은 많은 이점을 제공한다. 예를 들어, 상기 단차 구조는 리드의 하측 표면(212b)과 리드프레임 패드의 하측 표면(211b) 사이에 더 좋은 정렬 공차(tolerance)를 제공할 수 있다. 또한 다운셋 부분(240b)은 구부러지기 때문에, 단차없는 다운셋에 비하여 더 유연할 수 있다.
클립부(240)의 일 단은 반도체 칩(220) 상부에 위치하고 다른 일 단은 리드프레임 리드(212) 상에 위치하여, 리드프레임 리드(212)를 통해 반도체 칩(220)과 외부와의 전기적 신호를 전달하는 역할을 한다. 클립부(240)는 전원 반도체 칩(220)의 소스부에 전기적으로 연결되는 소스 클립 또는 게이트부에 전기적으로 연결되는 게이트 클립일 수 있으며, 반도체 칩(220)의 전기적 신호를 외부로 출력하기 위한 전도성 물질로 이루어질 수 있다. 도면에는 하나의 반도체 칩(220)과 하나의 클립부(240)를 갖는 반도체 패키지가 예시되어 있지만, 반도체 칩(220) 상부에 하나 이상의 반도체 칩이 실장되고, 그 반도체 칩과 외부와의 전기신호의 통로 역할을 하도록 하나 이상의 클립부를 더 포함할 수 있다.
클립부(240)의 다운셋 부분(240b)의 일단은 리드프레임 리드(212)와 제2접합 구조(237)에 의해 체결되고, 전기적으로 연결될 수 있다.
패키지 바디(250)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)와 같은 몰딩재로 이루어진다. 패키지 바디(250)는 적어도 리드프레임 리드(212)의 밑면(212b) 및 측면 (212c)과 리드프레임 패드(211)의 제2 표면(212b)의 일부를 노출하면서, 리드프레임 패드(211)와 리드(212) 사이의 갭(gap)을 채우고 리드프레임 패드(211), 반도체 칩(220), 리드(212, 213), 제1접합 구조(230), 제2접합 구조(237) 및 클립부(240)를 둘러싼다. 패키지 바디(250)의 측면은 도시된 것과 같이 패키 지 바디의 하부 면에 대해 수직한 구조이거나 비스듬하게 경사를 갖는 구조일 수 있는데, 이는 패키지 바디의 절단 방식에 따라 구분될 수 있다. 도시된 것과 같이 패키지 바디(250)의 측면이 수직인 경우는 블레이드(blade)와 같은 절단수단으로 절단하는 소잉형(sawing type)으로 형성하는 경우로, 이 경우에는 리드(212, 213)의 단부가 패키지 바디(250)의 외부로 돌출되지 않는다. 패키지 바디(250)의 측면이 비스듬한 경우는 금형을 이용하는 펀치드 타입(punched type)으로 형성하는 경우로, 이 경우 리드(212, 213)의 단부는 패키지 바디(250)로부터 돌출될 수 있다.
본 고안에 있어서, 제1접합 구조(230)는 실질적으로 반도체 칩(220)과 클립부(240) 사이의 접합을 위한 제1접합부(231)와 제1접합부(231)의 외주를 적어도 일부분 감싸도록 배치된 제1가드 월(guard wall)(232)을 포함할 수 있다. 제2접합 구조(237) 또한 실질적으로 리드(212)와 클립부(240) 사이의 접합을 위한 제2접합부(235)와, 제2접합부(235)의 외주를 적어도 일부분 감싸도록 배치된 제2가드 월(guard wall)(236)을 포함할 수 있다.
제1 및 제2접합부(231, 235)는 잘 알려진 전도성 접착 물질, 예를 들면 솔더(solder) 등으로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다. 제1 및 제2가드 월(232, 236)은, 반도체 칩(220)과 클립부 (240) 또는 리드(212)와 클립부(240)를 접착시키기 위하여 솔더 페이스트(solder paste)와 같은 접착 물질을 도포한 후 리플로우(reflow)하는 과정에서 접착 물질이 열 또는 압력에 의해 녹으면서 옆으로 흐르거나 퍼지는 것을 방지하여 제1 또는 제2접합부(231, 235)가 제한된 영역에서만 형성되도록 한다. 따라서, 제1 또는 제2접합부(231, 235)에서 솔더가 외측으로 흘러 소모됨으로써 충분한 솔더량이 확보되지 못해 접촉 불량이 유발되는 현상을 방지할 수 있다. 제1 및 제2가드 월(232, 236)은 에폭시(epoxy) 계열의 물질층 또는 금속(metal)층으로 이루어질 수 있다. 가드 월(232, 236)은 원활한 접착부(231, 235) 형성을 위하여 대략 1㎛ ∼ 150㎛ 정도의 두께일 수 있으며, 15㎛ ∼ 60㎛ 정도의 두께인 것이 더욱 바람직하다. 가드 월(232, 236)은 다양한 형태를 가질 수 있는데, 그것에 대해서는 다음에 설명하기로 한다.
도 2에 도시된 본 고안의 실시예는 단층의 반도체 칩(220)과 클립부(240) 사이에 제1가드 월(232)을 포함하는 접합 구조를 적용한 경우이지만, 둘 이상의 반도체 칩들이 적층되고, 각 반도체 칩들의 전기신호를 패키지 외부로 전달하기 위하여 둘 이상의 클립부들을 포함하는 스택(stack)형 패키지의 경우에도 본 고안의 적용할 수 있다. 또한, 단층 패키지거나 스택형 패키지의 경우, 반도체 칩과 클립부 사이뿐만 아니라, 클립부와 리드프레임 리드, 리드프레임 패드와 반도체 칩 사이의 접합에도 가드 월을 포함하는 본 고안의 접합 구조를 적용할 수 있다.
도 3은 본 고안의 다른 실시예에 따른 반도체 패키지의 단면을 보여주는 도면이다.
본 실시예는, 두 개의 반도체 칩이 적층된 스택 패키지의 예로서, 하부 반도체 칩(331)과 리드프레임 리드(312)가 하부 클립부(341)로 연결되고, 상부 반도체 칩(332)과 리드프레임 리드(313)가 상부 클립부(342)로 연결된 구조가 구비될 수 있다. 또한, 본 실시예에는 리드프레임 패드(311)와 하부 반도체 칩(331), 하부 반도체 칩(331)과 하부 클립부(341), 하부 클립부(341)와 상부 반도체 칩(332), 상부 반도체 칩(332)과 상부 클립부(342), 하부 클립부(341)와 리드프레임 리드(312), 그리고 상부 클립부(342)와 리드프레임 리드(313)가 본 고안의 접합 구조(320a+320b, 320c+320d)를 갖는 경우가 제시될 수 있다. 예컨대, 리드프레임 패드(311)와 하부 반도체 칩(331), 하부 반도체 칩(331)과 하부 클립부(341), 하부 클립부(341)와 상부 반도체 칩(332), 상부 반도체 칩(332)과 상부 클립부(342)의 사이 부분에는 제1접합 구조(320a +320b)가 적용될 수 있고, 마찬가지로 하부 클립부(341)와 리드프레임 리드(312), 그리고 상부 클립부(342)와 리드프레임 리드(313) 사이 부분에는 제2접합 구조(320c+320d)가 적용될 수 있다. 실질적으로 제2접합 구조(320a +320b)는 제1접합 구조(320a+320b)와 유사하거나 동일하거나 대등한 구조로 구비될 수 있다.
보다 구체적으로, 본 고안의 실시예에 따른 반도체 패키지는 상호 이격도록 배치된 리드 프레임 패드(311), 리드 프레임 제1리드(312), 및 리드 프레임 제2리드(313)을 포함하는 리드 프레임(310)을 구비할 수 있다. 하부 반도체 칩(331)이 리드 프레임 패드(311) 상에 배치될 수 있다. 리드 프레임 패드(311)와 하부 반도체 칩(331) 사이를 체결하는 제6접합부(320b-1)가 접합 구조의 일부로 도입될 수 있다. 제6접합부(320b-1)의 주위를 에워싸도록 제6가드 월(320a-1)이 도입될 수 있다.
하부 반도체 칩(331) 상에 전기적으로 커플링(coupling)되도록 중첩되며 수평한 제1주 부분(main portion: 341a) 및 제1주 부분(341a)으로부터 연장되고 구부러져 단부가 리드 프레임 제1리드(312) 부분에 연결되는 제1다운 셋(down set) 부분(341b) 및 제1다운 셋 부분(341b)과 제1주 부분(341a) 사이에 하부 반도체 칩(331)의 가장자리 부분(331e)에 대향되도록 배치된 오목한 형상의 제1단차홈(341c)을 포함하는 하부 클립부(341)가 도입될 수 있다.
하부 클립부(341)의 제1단차홈(341c)은 하부 반도체 칩(331)의 가장자리 부분(331e)와 하부 클립부(341) 부분, 특히 제1다운셋 부분(341b) 사이의 이격 간격을 보다 넓게 확보하기 위하여 도입된다. 전력 반도체일 수 있는 하부 반도체 칩(341)의 경우 가장자리 부분(331e)는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 제1다운셋 부분(341b)은 제1주 부분(341a)로부터 구부러진 형상을 가지므로 이러한 가장자리 부분(331e)에 상대적으로 근접하게 위치할 수 있으며, 경우에 따라서 가장자리 부분(331e)에 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 이들 사이의 이격을 보다 넓게 확보할 수 있도록 가장자리 부분(331e)에 대향되는 부분에 제1단차홈(341c)을 구비할 수 있다.
하부 클립부(341)의 제1주 부분(341a)과 하부 반도체 칩(331)을 체결시키는 제1접합부(320b-2)가 도입되고, 제1접합부(320b-2)를 에워싸도록 제1가드 월(320a-2)가 배치될 수 있다. 하부 클립부(341)의 제1다운 셋 부분(341b)과 리드 프레임 제1리드(312)를 체결시키는 제2접합부(320d-1) 및 제2접합부(320d-1)를 에워싸도록 제2가드 월(320c-1)이 배치될 수 있다.
하부 클립부(341)의 제1주 부분(341a) 상에 상부 반도체 칩(332)이 적층될 수 있다. 상부 반도체 칩(332) 상에 중첩되도록 수평한 제2주 부분(342a) 및 제2주 부분(342a)으로부터 연장되고 구부러져 단부가 리드 프레임 제2리드(313)에 연결되는 제2다운 셋 부분(342b)을 포함하는 상부 클립부(342)가 상부 반도체 칩(332)에 전기적으로 커플링되도록 연결될 수 있다. 하부 클립부(341)는 하부 반도체 칩(331)과 상부 반도체 칩(332)에 함께 전기적으로 커플링(coupling)되는 공통 단자로 도입될 수 있다. 제2다운 셋 부분(342b)과 제2주 부분(342a) 사이에 오목한 형상의 제2단차홈(342c)가 구비될 수 있다.
하부 클립부(341)의 제1주 부분(341a)과 상부 반도체 칩(332)을 체결시키는 제3접합부(320b-3)와 제3접합부(320b-3)를 에워싸도록 제3가드 월(320a-2)이 배치될 수 있다. 상부 클립부(342)의 제2주 부분(342a)과 상부 반도체 칩(332)을 체결시키는 제4접합부(320b-4)와 제4접합부(320b-4)를 에워싸도록 배치된 제4가드 월(320a-4)이 구비될 수 있다. 상부 클립부(342)의 제2다운 셋 부분(342b)과 리드 프레임 제2리드(313)를 체결시키는 제5접합부(320d-2) 및 제5접합부(320d-2)를 에워싸도록 배치된 제5가드 월(320c-2)를 구비할 수 있다.
상부 및 하부 반도체 칩들(331, 332) 및 상부 및 하부 클립부들(341, 342)을 덮는 몰딩재(350)을 포함하고, 몰딩재(350)는 리드 프레임 패드(311), 리드 프레임 제1리드(312), 및 리드 프레임 제2리드(313)들의 하측 표면 부분을 노출하여 원활한 발열 효과를 유도할 수 있다.
이는 하나의 예시로서, 본 고안이 이에 한정되는 것은 아니다. 이와 같이 스택 패키지의 경우에도 리드프레임 패드, 반도체 칩, 클립부 및 리드프레임 리드 사이의 해당 접합부에 가드 월을 포함하는 본 고안의 접합 구조를 적용하면, 솔더 페이스트(solder paste)와 같은 접착 물질을 도포한 후 리플로우(reflow)하는 과정에서 접착 물질이 녹으면서 옆으로 흐르거나 퍼지는 것을 방지할 수 있다. 따라서, 접합부에서 솔더가 흘러 소모됨으로써 충분한 솔더량이 확보되지 못해 접촉 불량이 유발되는 현상을 방지할 수 있다.
각각의 리드프레임 기판(310), 반도체 칩(331, 332), 접합 구조(320a, 320b), 클립부(341, 342) 및 패키지 바디(350)는 도 2에 도시된 실시예와 동일 또는 유사할 수 있다.
도 4 내지 도 7은 본 고안에 따른 반도체 패키지의 접합 구조의 일부인 가드 월(guard wall)의 다양한 형태를 예시한 도면들이다.
본 고안의 가드 월(guard wall)(320a)은 접합부를 형성하기 위하여 예컨대 솔더 페이스트를 반도체 칩 또는 클립부와 같은 일종의 기판 표면에 도포한 후 리플로우시키는 과정에서 솔더 물질이 녹으면서 흐르거나 퍼져 원하는 접합층 높이를 얻을 수 없게 되거나, 접합력이 약화되는 현상을 방지하기 위한 것이다. 따라서, 리플로우 과정에서 솔더 물질이 녹아 흐르는 영역을 제한할 수 있도록, 상부에 정렬 및 접합되는 기판, 예컨대 반도체 칩 또는 클립을 벗어나지 않는 범위 내에서 수평 단면이 다각형 또는 폐곡선을 가질 수 있다. 도 4 내지 도 7에 도시된 형태 외에도 본 고안의 목적을 이루기 위한 다양한 형태를 가질 수 있다. 도 4, 도 6 및 도 7의 경우 리드프레임 패드(311) 상에만 가드 월(320a)이 배치된 것을 도시하고 있지만, 도 5와 같이 리드프레임 리드(312, 313) 상에도 가드 월을 배치하여 클립부와 리드프레임 리드(312, 313) 사이의 접합 신뢰도를 개선할 수도 있다. 도 4 내지 도 7에서 도 3에 도시된 것과 동일한 참조번호는 동일한 부분을 나타내므로 상세한 설명은 생략한다.
도 8 내지 도 16은 본 고안의 일 실시예에 따른 반도체 패키지 및 제조방법을 설명하기 위하여 나타내보인 도면들이다. 본 실시예는 두 개의 반도체 칩이 적층된 스택 패키지의 경우로서, 하부 반도체 칩과 리드프레임 리드, 상부 반도체 칩과 리드프레임 리드가 각각 클립으로 연결된 경우를 일 예로 들었다.
도 8를 참조하면, 반도체 칩이 실장되는 리드프레임 패드(311)와, 반도체 칩과 패키지 외부와의 신호 전달을 위한 리드(312, 313)를 포함하는 리드프레임 기판(310)를 준비한다. 본 실시예에서는 하나의 반도체 패키지를 제조하는 경우를 설명하지만, 복수 개의 패키지를 제조하는 경우, 리드프레임 기판이 매트릭스 형태로 복수 개 배열되어 있는 멀티 리드프레임 어레이(multi lead frame array)를 준비한다. 리드프레임 기판(310)는 실질적으로 반도체 칩이 실장되는 리드프레임 패드(311)와 패키지 외부로의 신호전달을 위한 리드들(312, 313)로 구성된다. 리드프레임 패드(311)는 상호 반대되는 두 표면들을 가지며, 리드프레임 패드(311)의 주변 영역에는 소정의 갭(gap)을 두고서 복수의 리드들(312, 313)이 배치된다.
도 9를 참조하면, 리드프레임 패드(311) 또는/및 리드프레임 리드(312, 312) 상에 접합부가 형성될 영역을 한정하기 위한 가드 월(321a)들을 형성한다. 가드 월(321a)은 에폭시(epoxy) 계열의 물질 또는 금속을 이용하여 형성할 수 있다. 에폭시 계열의 물질로 형성할 경우, 스크린 프린팅(screen printing), 니들 도팅(needle dotting) 또는 니들 라이팅(needle writing) 방식을 사용하여 리드프레임 패드(311) 상에 물질층을 형성한 후 자외선을 조사하여 물질층을 경화시켜 가드 월(321a)을 형성할 수 있다. 금속으로 형성할 경우에는 전기 도금 또는 증착 방법으로 형성할 수 있다. 원활한 솔더링을 위하여 가드 월(321a)은 1㎛ ∼ 150㎛ 정도의 두께, 바람직하게는 15㎛ ∼ 60㎛의 두께로 형성할 수 있다. 또한, 가드 월(321a)은 도 4a 내지 도 4d에 도시된 것과 같이 여러 가지 형태로 형성할 수 있다. 가드 월(321a)은 후속 단계에서 솔더링 물질을 이용하여 접합부를 형성할 때, 열 또는 압력에 의해 솔더링 물질이 녹으면서 옆으로 흐르거나 퍼지는 것을 제한하는 장벽 역할을 하게 된다.
가드 월(321a)이 형성되어 있는 리드프레임 패드(311) 또는/ 및 리드프레임 리드(312, 313) 상에, 리드프레임 패드(311)와 반도체 칩 사이를 접합시키기 위해서 또는/및 리드프레임 리드(312, 313)와 클립부 사이를 접합시키기 위해서 접합부(321b)를 형성한다. 접합부(321b)는 솔더(solder) 등으로 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
접합부(321b)는 예를 들면 솔더 페이스트 프린팅(solder paste printing) 공정을 이용하여 형성할 수 있다. 보다 상세히 설명하면, 가드 월(321a)이 형성되어 있는 리드프레임 패드(311) 상부에 스크린 프린팅 마스크를 올려놓는다. 스크린 프린팅 마스크는 가드 월(321a) 내측을 포함하는 영역에 개구부를 가지고 있다. 스크린 프린팅 마스크 상에 솔더 페이스트를 올려놓고 스퀴즈(sqweeze)를 이용하여 솔더 페이스트를 개구부 내부로 밀어넣은 후 스크린 프린팅 마스크를 제거하면 가드 월(321a) 내측을 포함하는 영역에 접합부(321b)를 형성할 수 있다.
도 10을 참조하면, 접합부(321b)가 형성된 리드프레임 패드 상부에 하부 반도체 칩(331)을 정렬한 후 가압하여 반도체 칩을 리드프레임 패드에 부착시킨다. 하부 반도체 칩(331)은 모든 적절한 반도체 소자들을 포함할 수 있다. 적절한 반도체 소자들은 실리콘(Si)과 같은 반도체 물질을 포함할 수 있고, 수직 또는 수평 소자들을 포함할 수 있다.
도 11을 참조하면, 하부 반도체 칩(331)과 그 상부에 부착될 클립부와의 접합 구조를 형성하기 위하여, 먼저 하부 반도체 칩(331) 표면 상에 가드 월(322a)을 형성한다. 리드프레임 리드(312, 313) 상의 가드 월(도 9의 321a)은 가드 월(322a)를 형성할 때 형성될 수도 있다. 가드 월(322a)은 리드프레임 패드 상에 형성된 가드 월(321a)과 마찬가지로, 에폭시(epoxy) 계열의 물질 또는 금속을 이용하여 형성할 수 있다. 에폭시 계열의 물질로 형성할 경우, 스크린 프린팅(screen printing), 니들 도팅(needle dotting) 또는 니들 라이팅(needle writing) 방식을 사용하여 물질층을 형성한 후 자외선을 조사하여 물질층을 경화시켜 가드 월(322a)을 형성할 수 있다. 금속으로 형성할 경우에는 전기 도금 또는 증착 방법으로 형성할 수 있다. 원활한 접합부 형성을 위하여 가드 월(322a)은 1㎛ ∼ 150㎛ 정도의 두께, 바람직하게는 15㎛ ∼ 60㎛의 두께로 형성할 수 있다. 또한, 가드 월(322a)은 도 5 내지 도 7에 도시된 것과 같이 여러 가지 형태로 형성할 수 있다.
다음에, 가드 월(322a)의 내측을 포함하는 영역에, 반도체 칩과 클립부 사이를 접합시키기 위한 접합부(322b)를 형성한다. 접합부(322b)는 솔더(solder) 등으로 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다. 접합부(322b)는 예를 들면 솔더 페이스트 프린팅(solder paste printing) 공정을 이용하여 형성할 수 있다.
가드 월(322a) 및 접합부(322b)를 형성하는 단계에서, 리드프레임 패드(311) 측 뿐만 아니라, 리드프레임 리드(312) 상에도 가드 월 및 접합부를 포함하는 접합 구조를 형성할 수도 있다. 이는, 후속 단계에서 반도체 칩(331) 상부에 부착될 클립부의 다른 일 단과 리드프레임 리드(312)의 접합을 보다 신뢰성있게 구현하기 위한 것이다. 이 경우에도 가드 월은 다양한 형태로 형성할 수 있다.
도 12를 참조하면, 접합부(322b)가 형성된 하부 반도체 칩의 상부에 하부 클립부(341)를 부착한다. 하부 클립부(341)는 도시된 것과 같이 수평한 주 부분과, 주 부분으로부터 연장되며 주 부분의 표면으로부터 일정 각도 구부러진 다운셋 부분을 포함한 구조일 수 있다. 그러나, 클립의 구조가 도시된 것에 한정되지는 않는다. 하부 클립부(341)의 일 단은 하부 반도체 칩(331) 상부에 위치하고 다른 일 단은 리드프레임 리드(312) 상에 위치하여, 리드프레임 리드(312)를 통해 하부 반도체 칩(331)과 외부와의 전기적 신호를 전달하는 역할을 한다. 하부 클립부(341)은 소스 클립 또는 게이트 클립일 수 있으며, 하부 반도체 칩(331)의 전기적 신호를 외부로 출력하기 위한 전도성 물질로 이루어진다.
하부 반도체 칩 상부에 하부 클립부(341)을 부착한 다음에는, 하부 클립부 상부에 가드 월(323a) 및 접합부(323b)로 이루어진 접합 구조를 형성한다. 가드 월(323a) 및 접합부(323b)는 이미 설명한 것과 유사한 방법으로 형성할 수 있다. 접합 구조는 하부 클립부(341) 상부에 다른 반도체 칩을 적층하기 위한 것으로, 단층 패키지일 경우에는 생략할 수 있다.
도 13을 참조하면, 접합부가 형성된 하부 클립부(341) 상부에 상부 반도체 칩(332)을 정렬한 후 가압하여 상부 반도체 칩(332)을 하부 클립부(341)에 부착시킨다. 상부 반도체 칩(332)은 모든 적절한 반도체 소자들을 포함할 수 있다. 적절한 반도체 소자들은 실리콘(Si)과 같은 반도체 물질을 포함할 수 있고, 수직 또는 수평 소자들을 포함할 수 있다. 상부 반도체 칩(332)은 하부 반도체 칩(331)과 같은 종류의 반도체 칩이거나 다른 종류의 반도체 칩일 수 있다.
도 14를 참조하면, 상부 반도체 칩(332) 상부에 가드 월(324a) 및 접합부(324b)로 이루어진 접합 구조를 형성한다. 가드 월(324a) 및 접합부(324b)는 이미 설명한 것과 유사한 방법으로 형성할 수 있다. 접합 구조(324a+324b)는 상부 반도체 칩(332) 상부에 패키지 외부와의 전기적 신호 교환을 위한 상부 클립을 접합시키기 위하여 형성하는 것으로, 단층 패키지의 경우에는 생략할 수 있다. 또한, 도시되지는 않았지만, 상부 클립의 다른 일 단과 리드프레임 리드(313)과의 신뢰성있는 접합을 구현하기 위하여, 리드프레임 리드(313) 상부에도 가드 월 및 접합부로 이루어진 접합 구조를 함께 형성할 수 있다.
도 15를 참조하면, 접합 구조(324a+324b)가 형성된 상부 반도체 칩(332) 위에 상부 클립(342)을 정렬한 뒤 가압하여 상부 반도체 칩(332) 위에 부착시킨다. 상부 클립(342)의 일 단은 상부 반도체 칩(332) 상부에 위치하고 다른 일 단은 리드프레임 리드(313) 상에 위치하여, 리드프레임 리드(313)를 통해 상부 반도체 칩(332)과 외부와의 전기적 신호를 전달하는 역할을 한다. 상부 클립(342)은 소스 클립 또는 게이트 클립일 수 있으며, 상부 반도체 칩(332)의 전기적 신호를 외부로 출력하기 위한 전도성 물질로 이루어진다.
도 16을 참조하면, 반도체 칩과 클립, 클립과 리드프레임 리드 사이의 부착이 완료된 다음에는, 몰딩 장비로 이동시켜 몰딩 공정을 실시한다. 몰딩 공정의 일 예를 들면, 반도체 칩 및 클립이 부착된 리드프레임 상부를 덮는 상부 몰드 다이(도시되지 않음)와, 리드프레임의 하부를 덮는 하부 몰드 다이(도시되지 않음)를 근접시키고, 몰드 다이의 게이트를 통해 에폭시 몰딩 컴파운드(EMC)를 두 몰드 다이 사이의 공간에 흘려보낸다. 에폭시 콜딩 컴파운드는 액체로 변한 상태에서 몰드 내부의 공간에 균형있게 채워지게 되고, 이후 열과 압력에 의해 고체 상태로 변하게 된다. 밀봉 공정이 완료된 후 리드프레임을 몰딩 장비로부터 언로딩(unloading)하면 패키지 바디(350)가 완성된다. 도 16에서 320a는 가드 월(guard wall)들을, 320b는 접합부들을 각각 나타낸다.
한편, 본 실시예에서는, 접합이 이루어질 두 층간에 접합 구조를 형성할 때, 하부 층 상면에 가드 월(guard wall)을 형성한 다음 그 내측에 솔더 물질을 이용하여 접합부를 형성하는 경우를 예로 들었지만, 반대로 상부 층의 하면에 가드 월(guard wall)을 형성할 수도 있다.
상술한 바와 같이 본 고안의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 고안에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 고안에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 고안에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
210, 310: 리드프레임 기판,
220, 331, 332: 반도체 칩,
231, 235, 320a: 접합부,
232, 236, 320b: 가드 월.

Claims (5)

  1. 상호 이격도록 배치된 리드 프레임 패드, 리드 프레임 제1리드, 및 리드 프레임 제2리드;
    상기 리드 프레임 패드 상에 배치된 하부 반도체 칩;
    상기 하부 반도체 칩 상에 중첩되도록 수평한 제1주 부분(main portion) 및 상기 제1주 부분으로부터 연장되고 구부러져 단부가 상기 리드 프레임 제1리드에 연결되는 제1다운 셋(down set) 부분 및 상기 제1다운 셋 부분과 상기 제1주 부분 사이에 상기 하부 반도체 칩의 가장자리 부분에 대향되도록 배치된 오목한 단차홈을 포함하는 하부 클립(clip)부;
    상기 하부 클립부의 제1주 부분과 상기 하부 반도체 칩을 체결시키는 제1접합부;
    상기 제1접합부를 에워싸도록 배치된 제1가드 월(guard wall);
    상기 하부 클립부의 제1다운 셋 부분과 상기 리드 프레임 제1리드를 체결시키는 제2접합부;
    상기 제2접합부를 에워싸도록 배치된 제2가드 월;
    상기 하부 클립부의 상기 제1주 부분 상에 배치된 상부 반도체 칩;
    상기 하부 클립부의 제1주 부분과 상기 상부 반도체 칩을 체결시키는 제3접합부;
    상기 제3접합부를 에워싸도록 배치된 제3가드 월;
    상기 상부 반도체 칩 상에 중첩되도록 수평한 제2주 부분및 상기 제2주 부분으로부터 연장되고 구부러져 단부가 상기 리드 프레임 제2리드에 연결되는 제2다운 셋 부분을 포함하는 상부 클립부;
    상기 상부 클립부의 제2주 부분과 상기 상부 반도체 칩을 체결시키는 제4접합부;
    상기 제4접합부를 에워싸도록 배치된 제4가드 월;
    상기 상부 클립부의 제2다운 셋 부분과 상기 리드 프레임 제2리드를 체결시키는 제5접합부;
    상기 제5접합부를 에워싸도록 배치된 제5가드 월; 및
    상기 상부 및 하부 반도체 칩들 및 상기 상부 및 하부 클립부들을 덮는 몰딩(molding)재를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 가드 월(guard wall)은
    에폭시(epoxy) 계열의 물질 및 금속으로 이루어진 그룹에서 선택된 어느 하나로 이루어진 반도체 패키지.
  3. 제1항에 있어서,
    상기 몰딩(molding)재는
    상기 리드 프레임 패드, 리드 프레임 제1리드, 및 리드 프레임 제2리드들의 하측 표면 부분을 노출하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 하부 클립부는
    상기 하부 반도체 칩과 상기 상부 반도체 칩을 함께 전기적으로 커플링(coupling)하는 공통 단자인 반도체 패키지.
  5. 제1항에 있어서,
    상기 리드 프레임 패드와 상기 하부 반도체 칩 사이를 체결하는 제6접합부; 및
    상기 제6접합부를 에워싸도록 배치된 제6가드 월을 포함하는 반도체 패키지.
KR2020150002668U 2015-04-23 2015-04-23 반도체 패키지 KR200478914Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020150002668U KR200478914Y1 (ko) 2015-04-23 2015-04-23 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020150002668U KR200478914Y1 (ko) 2015-04-23 2015-04-23 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130154179 Division 2013-12-11

Publications (2)

Publication Number Publication Date
KR20150002420U KR20150002420U (ko) 2015-06-22
KR200478914Y1 true KR200478914Y1 (ko) 2015-12-03

Family

ID=53513698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020150002668U KR200478914Y1 (ko) 2015-04-23 2015-04-23 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200478914Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079891A (ja) * 2017-10-23 2019-05-23 トヨタ自動車株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040928A (ja) * 2004-07-22 2006-02-09 Nec Electronics Corp 半導体装置
KR20080070068A (ko) * 2005-11-18 2008-07-29 페어차일드 세미컨덕터 코포레이션 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
KR20120049319A (ko) * 2010-05-18 2012-05-16 도요타지도샤가부시키가이샤 반도체 장치 및 그 제조 방법
KR20130003917A (ko) * 2011-07-01 2013-01-09 대덕전자 주식회사 부품내장형 인쇄회로기판의 패드 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040928A (ja) * 2004-07-22 2006-02-09 Nec Electronics Corp 半導体装置
KR20080070068A (ko) * 2005-11-18 2008-07-29 페어차일드 세미컨덕터 코포레이션 리드프레임과 클립을 이용하는 반도체 다이 패키지 및 그제조방법
KR20120049319A (ko) * 2010-05-18 2012-05-16 도요타지도샤가부시키가이샤 반도체 장치 및 그 제조 방법
KR20130003917A (ko) * 2011-07-01 2013-01-09 대덕전자 주식회사 부품내장형 인쇄회로기판의 패드 제조 방법

Also Published As

Publication number Publication date
KR20150002420U (ko) 2015-06-22

Similar Documents

Publication Publication Date Title
US9147648B2 (en) Multi-die power semiconductor device packaged on a lead frame unit with multiple carrier pins and a metal clip
TWI447876B (zh) 利用引導框及晶片之半導體晶粒封裝及其製造方法
CN101136380B (zh) 具有多条散热通道的半导体封装结构及其制造方法
TWI502665B (zh) Semiconductor device and manufacturing method thereof
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20130009300A1 (en) Semiconductor device and method for manufacturing same
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
EP2698817B1 (en) Semiconductor device and method for manufacturing semiconductor device
TW201643998A (zh) 封裝模組、封裝模組堆疊結構及其製作方法
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
JP2018157157A (ja) 半導体装置とその製造方法
TWI406376B (zh) 晶片封裝構造
JP2007042762A (ja) 半導体装置およびその実装体
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP2012164880A (ja) 半導体装置及びその製造方法
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
KR200478914Y1 (ko) 반도체 패키지
CN111524873B (zh) 嵌入式封装模块及其封装方法
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
KR101561920B1 (ko) 반도체 패키지
US11552065B2 (en) Semiconductor device
KR100571273B1 (ko) 반도체패키지 및 그 제조 방법
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 5