DE10349749B3 - Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen - Google Patents

Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen Download PDF

Info

Publication number
DE10349749B3
DE10349749B3 DE10349749A DE10349749A DE10349749B3 DE 10349749 B3 DE10349749 B3 DE 10349749B3 DE 10349749 A DE10349749 A DE 10349749A DE 10349749 A DE10349749 A DE 10349749A DE 10349749 B3 DE10349749 B3 DE 10349749B3
Authority
DE
Germany
Prior art keywords
fuse
chip
pads
metallization
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10349749A
Other languages
English (en)
Inventor
Armin Dr. Fischer
Alexander von Dipl.-Ing. Glasow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10349749A priority Critical patent/DE10349749B3/de
Priority to CNB2004800310816A priority patent/CN100444375C/zh
Priority to PCT/DE2004/002284 priority patent/WO2005041248A2/de
Application granted granted Critical
Publication of DE10349749B3 publication Critical patent/DE10349749B3/de
Priority to US11/409,255 priority patent/US7919363B2/en
Priority to US13/032,248 priority patent/US8487453B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine Anti-Fuse-Verbindung für integrierte Schaltungen zur Aktivierung redundanter Schaltungen oder Chip-Funktionen von Flip-Chip-Anordnungen mit einer Under-Bump-Metallisierung auf Standard-Pads auf der Oberfläche eines Chips zur Aufnahme von Bumps sowie ein Verfahren zur Herstellung solcher Anti-Fuse-Verbindungen. Durch die Erfindung soll eine Anti-Fuse-Verbindung für integrierte Schaltungen zur Aktivierung redundanter Schaltungen geschaffen werden, die mit geringem Aufwand realisierbar ist. Erreicht wird das dadurch, dass auf der Oberfläche des Chips (2) neben den Standard-Pads (1) weitere Mini-Pads (4) angeordnet sind, die mit Funktionseinheiten im Chip elektrisch verbunden sind, und dass ausgewählte Mini-Pads (4) durch Anti-Fuse-Verbindungen (5) miteinander verbunden sind, die aus der Under-Bump-Metallisierung strukturiert sind.

Description

  • Die Erfindung betrifft eine Anti-Fuse-Verbindung für integrierte Schaltungen zur Aktivierung redundanter Schaltungen oder Chip-Funktionen von Flip-Chip-Anordnungen mit einer Under-Bump-Metallisierung auf Standard-Pads auf der Oberfläche eines Chips zur Aufnahme vom Bumps, sowie ein Verfahren zur Herstellung solcher Anti-Fuse-Verbindungen.
  • Üblicher Weise werden redundante Schaltungen bei integrierten Schaltungen mit integriert, um diese bedarfsweise aktivieren zu können. Die Aktivierung solcher redundanten Schaltungen erfolgt, wenn infolge einer fehlerhaften Prozessierung (z.B. Defekte, Partikel) einzelne Schaltungsteile nicht funktionsfähig sind. Die redundanten Schaltungen übernehmen dann die Aufgabe der fehlerhaften Schaltungen und der Gesamtchip ist voll funktionsfähig.
  • Um die redundante Schaltung zu aktivieren, muss die integrierte Schaltung von dem defekten Gebiet elektrisch getrennt und mit einer redundanten Schaltung (Ersatzschaltung) verbunden werden. Das geschieht durch Fuses zur Trennung von Strompfaden und Anti-Fuses zur Verbindung von Strompfaden.
  • Ein Beispiel für eine auftrennbare Verbindungsbrücke (Fuse) und eine verbindbare Leitungsunterbrechung (Anti-Fuse), sowie ein Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse geht aus der DE 196 04 776 A1 hervor.
  • Diese Fuses wurden bisher in den Metallisierungsschichten des integrierten Schaltkreises integriert. Um nun eine Fuse zu trennen, wird ein Laser-Strahl auf diese gerichtet und die Fuse durchgeschmolzen. Problematisch ist hierbei, dass die Fuse in ein Dielektrikum eingekapselt ist, so dass es beim Durchschmelzvorgang häufig zu einem Aufplatzen der einkapselnden dielektrischen Schicht kommt. Daraus resultieren dann Zuverlässigkeitsprobleme, wie Leckströme, Korrosion usw.
  • Aus der Patentschrift US 2003/0162331 A1 ist ein Verfahren bekannt, bei dem durchgebrannte Fuse vor weiterer bzw. wiederholter elektrischer Verbindung geschützt werden, bevor die Kontaktierungsflächen auf den wafer formatiert werden.
  • Dies geschieht dadurch, dass eine die aktive Oberfläche bedeckende dielektrische Schicht auf den Wafer aufgebracht wird. Diese Schicht bedeckt zu Beginn dieses Verfahrens auch die Kontaktierungsflächen und Fuse-Bereiche gleichermaßen, sodass diese Schicht auch in die Bereiche der durchgebrannten Fuse eindringt.
  • Hierbei wird die Lücke so geformt, dass es dem Material der dielektrischen Schicht erlaubt ist, diese Lücke zu füllen.
  • Nachfolgend wird ein entsprechender Teil der dielektrischen Schicht wieder entfernt. So verbleibt der Teil der dielektrischen Schicht, der die Fuse bedeckt, als ein Teil einer dielektrischen Bedeckung und die dielektrische Schicht über den Kontaktierungsflächen wird entfernt.
  • Dort wird dann die jeweilige Kontaktierungsfläche unter einer ballförmigen Metallisierung formiert, der es aber verwehrt ist, weder die jeweiligen zwei Seiten der Fuse zu bedecken noch die Lücke zwischen ihnen zu füllen. Auf diese Weise bleibt deren elektrische Isolation erhalten.
  • Nach der fertigen Prozessierung der Chips werden diese vor der Montage in ein Gehäuse elektrisch auf Funktionalität überprüft. Nicht funktionierende Chips werden wie vorstehend mit den Fuses repariert, bevor sie in Gehäuse montiert werden.
    •
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, eine Anti-Fuse-Verbindung für integrierte Schaltungen zur Aktivierung redundanter Schaltungen zu schaffen, die mit geringem Aufwand geschaffen werden kann und bei der die im Stand der Technik zu verzeichnenden Probleme nicht auftreten. Ferner soll ein Verfahren aufgezeigt werden, mit dem solche Anti-Fuse-Verbindungen hergestellt werden können.
  • Die der Erfindung zugrunde liegende Aufgabe wird dadurch gelöst, dass auf der Oberfläche des Chips neben den Standard-Pads weitere Mini-Pads angeordnet sind, die mit Funktionseinheiten im Chip elektrisch verbunden sind und dass ausgewählte Mini-Pads durch Anti-Fuse-Verbindungen miteinander verbunden sind, die aus der Under-Bump-Metallisierung strukturiert sind.
  • Damit werden Zuverlässigkeitsprobleme vermieden, weil die Anti-Fuses durch normale Strukturierung der UBM Metallisierung hergestellt werden und eine hochenergetische Laserbearbeitung unnötig ist.
  • Die der Erfindung zugrunde liegende Aufgabe wird ferner durch ein Verfahren zur Herstellung von Anti-Fuse-Verbindungen gelöst, das dadurch gekennzeichnet ist, dass zunächst die UBM Metallisierung auf dem Chip und auf dieser eine Fotolackschicht abgeschieden und die Bereiche der Standard-Pads belichtet werden, dass anschließend mittels eines Lasers oder eines Elektronenstrahls die für die Anti-Fuse-Verbindungen benötigten Flächen zusätzlich belichtet werden und dass im Anschluss daran der Fotolack entwickelt und die UBM-Metallisierung einschließlich der Anti-Fuse-Verbindungen strukturiert wird.
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungsfiguren zeigen:
  • 1: einen fertig prozessierten Chip mit Standard-Pads und zusätzlichen Mini-Pads für UBM-(Anti)-Fuses; und
  • 2: den fertig prozessierten Chip nach 1 nach dem Aufbringen und Strukturieren der UBM-Metallisierung und mit zusätzlichen UMB-Anti-Fuse Verbindungen.
    •
  • Bei der nachfolgend beschriebenen Erfindung wird für die Ausbildung von Fuses bzw. Anti-Fuses eine Metallisierungsebene genutzt, die für das Aufbringen sogenannter Bumps auf die Standard-Pads 1 auf einem Chip 2 einer Flip-Chip-Metallisierung (UBM: Under-Bump-Metallisierung) verwendet wird. Diese UBM Metallisierung 3 wird nach dem Fertig-Prozessieren des Wafers planar auf dem Wafer abgeschieden und durch eine anschließende Strukturierung nur über den Standard-Pads 1 belassen. Auf diese Standard-Pads 1 werden dann in einem weiteren Schritt (nicht dargestellte) Bumps aufgebracht, mit denen das Chip 1 dann mit einem Leadframe oder einer gedruckten Leiterplatte elektrisch kontaktiert werden kann.
  • Entsprechend 1 sind zusätzliche Mini-Pads 4 vorgesehen, die über dem Produkt an die Oberseite des Chips 2 geführt worden sind. Damit kann die UBM Metallisierungsschicht zur Herstellung elektrisch leitender Anti-Fuse-Verbindungen 5 zwischen den Mini-Pads 4 genutzt werden. Dabei werden ausgewählte Mini-Pads 4 durch die Anti-Fuse-Verbindungen 5 kurz geschlossen (2).
  • Der besondere Vorteil dieses „Anti-Fusing" ist darin zu sehen, dass eine Korrektur der Schaltung bis unmittelbar vor dem Packaging der Schaltung, also der Montage des Chips 2 auf einem Leadframe und nachfolgendem Molden (Verkapseln), d.h. bis zur abschließenden UBM Abscheidung und Strukturierung, möglich ist.
  • Ein weiterer Vorteil besteht darin, dass durch das erfindungsgemäße „Anti-Fusing" zu keinerlei Zuverlässigkeitsproblemen im Chip 1 führen kann, da sich die Anti-Fuse-Verbindungen 5 auf der Oberfläche des Chips 2 befinden und nur an den benötigten Stellen abgeschieden werden.
  • Darüber hinaus können im Gegensatz zu den bisher verwendeten Laser-Fuses auch unter den Anti-Fuse-Verbindungen 5 aktive oder passive Bauelemente angeordnet werden.
  • Die UBM Metallisierung kann erfindungsgemäß für die beschriebenen Anti-Fuse-Verbindungen 5 sowie zur Programmierung des Schaltkreises verwendet werden, d.h. die Funktion des Chips kann hier bei Chips mit mehreren Funktionen außerhalb der Fertigungslinie hardwaremäßig definiert werden. Weiterhin kann die UBM Metallisierung als Chip-Verdrahtungsebene verwendet werden, wodurch eine Metallisierungsebene eingespart werden kann, was zu eine bedeutenden Kosteneinsparung führt.
  • Bevor die Strukturierung der UBM Metallisierung vorgenommen wird, werden sämtliche Chips 2 auf einem Wafer auf ihre Funktionalität hin geprüft. Anschließend wird die UBM Metallisierung und darauf eine Fotolackschicht abgeschieden und die Bereiche der Standard-Pads 1 belichtet, aber noch nicht entwickelt. Anschließend werden dann beispielsweise mittels eines Lasers oder eines Elektronenstrahls die für die Anti-Fuse-Verbindungen 5 benötigten Flächen zusätzlich belichtet. Im Anschluss daran wird dann der Fotolack entwickelt und die UBM-Metallisierung strukturiert. Daran anschließend folgen dann die weiteren für die Flip-Chip-Montage notwendigen Prozesse.
    • 1
    Standard-Pad
    2
    Chip
    3
    UBM Metallisierung
    4
    Mini-Pad
    5
    Anti-Fuse-Verbindung

Claims (2)

  1. Anti-Fuse-Verbindung für integrierte Schaltungen zur Aktivierung redundanter Schaltungen oder Chip-Funktionen von Flip-Chip-Anordnungen mit einer Under-Bump-Metallisierung auf Standard-Pads auf der Oberfläche eines Chips zur Aufnahme vom Bumps, dadurch gekennzeichnet, dass auf der Oberfläche des Chips (2) neben den Standard-Pads (1) weitere Mini-Pads (4) angeordnet sind, die mit Funktionseinheiten im (Chip) elektrisch verbunden sind und dass ausgewählte Mini-Pads (4) durch Anti-Fuse-Verbindungen (5) miteinander verbunden sind, die aus der Under-Bump-Metallisierung strukturiert sind.
  2. Verfahren zur Herstellung von Anti-Fuse-Verbindungen nach Anspruch 1 und 2, dadurch gekennzeichnet, dass zunächst die UBM Metallisierung auf dem Chip (2) und auf dieser eine Fotolackschicht abgeschieden und die Bereiche der Standard-Pads (1) belichtet werden, dass anschließend mittels eines Lasers oder eines Elektronenstrahls die für die Anti-Fuse-Verbindungen (5) benötigten Flächen zusätzlich belichtet werden und dass im Anschluss daran der Fotolack entwickelt und die UBM-Metallisierung (3) einschließlich der Anti-Fuse-Verbindungen (5) strukturiert wird.
DE10349749A 2003-10-23 2003-10-23 Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen Expired - Fee Related DE10349749B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10349749A DE10349749B3 (de) 2003-10-23 2003-10-23 Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
CNB2004800310816A CN100444375C (zh) 2003-10-23 2004-10-14 具有通过凸点下金属化层所连接的附加微型焊盘的集成电路及其制造方法
PCT/DE2004/002284 WO2005041248A2 (de) 2003-10-23 2004-10-14 Integrierte schaltung mit zusätzlichen durch eine under-bump-metalliesierung verbundenen mini-pads und verfahren zu ihrer herstellung
US11/409,255 US7919363B2 (en) 2003-10-23 2006-04-21 Integrated circuit with additional mini-pads connected by an under-bump metallization and method for production thereof
US13/032,248 US8487453B2 (en) 2003-10-23 2011-02-22 Integrated circuit with pads connected by an under-bump metallization and method for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10349749A DE10349749B3 (de) 2003-10-23 2003-10-23 Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen

Publications (1)

Publication Number Publication Date
DE10349749B3 true DE10349749B3 (de) 2005-05-25

Family

ID=34485018

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10349749A Expired - Fee Related DE10349749B3 (de) 2003-10-23 2003-10-23 Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen

Country Status (4)

Country Link
US (2) US7919363B2 (de)
CN (1) CN100444375C (de)
DE (1) DE10349749B3 (de)
WO (1) WO2005041248A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103813625B (zh) * 2012-11-08 2018-01-16 上海斐讯数据通信技术有限公司 印制电路板焊盘
TWI575703B (zh) * 2013-03-29 2017-03-21 聯華電子股份有限公司 逆熔絲結構及其編程方法
US9437756B2 (en) 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
DE102014115770B4 (de) * 2014-10-30 2018-03-29 Infineon Technologies Ag Verfahren zur verbindung eines substrats
CN113471061A (zh) * 2021-06-30 2021-10-01 颀中科技（苏州）有限公司 晶圆表面介电层的制备方法、晶圆结构及凸块的成型方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604776A1 (de) * 1996-02-09 1997-08-14 Siemens Ag Auftrennbare Verbindungsbrücke (Fuse) und verbindbare Leitungsunterbrechung (Anti-Fuse), sowie Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse
US20030162331A1 (en) * 2002-02-27 2003-08-28 Ho-Ming Tong Method for preventing burnt fuse pad from further electrical connection

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
EP0481703B1 (de) * 1990-10-15 2003-09-17 Aptix Corporation Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
WO1992020095A1 (en) * 1991-04-26 1992-11-12 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
JPH05129441A (ja) * 1991-10-31 1993-05-25 Fujitsu Ltd 半導体装置及びその製造方法
US6222212B1 (en) * 1994-01-27 2001-04-24 Integrated Device Technology, Inc. Semiconductor device having programmable interconnect layers
TW369712B (en) * 1994-10-14 1999-09-11 Ibm Structure and method for connecting to integrated circuitry
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
US6054334A (en) * 1997-09-12 2000-04-25 Micron Technology, Inc. Methods and structures for pad reconfiguration to allow intermediate testing during manufacture of an integrated circuit
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
JPH11307719A (ja) * 1998-04-20 1999-11-05 Mitsubishi Electric Corp 半導体装置
US6424161B2 (en) * 1998-09-03 2002-07-23 Micron Technology, Inc. Apparatus and method for testing fuses
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
WO2000044041A1 (en) * 1999-01-22 2000-07-27 Hitachi, Ltd. Semiconductor integrated circuit and manufacture thereof
US6423582B1 (en) * 1999-02-25 2002-07-23 Micron Technology, Inc. Use of DAR coating to modulate the efficiency of laser fuse blows
US6288436B1 (en) * 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US6515344B1 (en) * 1999-10-28 2003-02-04 Advanced Micro Devices, Inc. Thin oxide anti-fuse
US6730989B1 (en) * 2000-06-16 2004-05-04 Infineon Technologies Ag Semiconductor package and method
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
US6417695B1 (en) * 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies
KR100389037B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 플립 칩형 반도체소자 및 그 제조방법
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6991970B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method and apparatus for circuit completion through the use of ball bonds or other connections during the formation of semiconductor device
US20030099907A1 (en) * 2001-11-29 2003-05-29 Ming-Ta Tei Process of rectifying a wafer thickness
JP2003168734A (ja) * 2001-11-29 2003-06-13 Mitsubishi Electric Corp 半導体装置及びその制御方法、その製造方法
DE10159466A1 (de) * 2001-12-04 2003-06-12 Koninkl Philips Electronics Nv Anordnung mit Kondensator
US6638794B2 (en) * 2002-01-04 2003-10-28 Vanguard International Semiconductor Corp. Method for fabricating an anti-fuse in programmable interconnections
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
FR2842351A1 (fr) * 2002-07-12 2004-01-16 St Microelectronics Sa Adaptation d'un circuit integre a des besoins specifiques
US6683365B1 (en) * 2002-08-01 2004-01-27 Micron Technology, Inc. Edge intensive antifuse device structure
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
TW558782B (en) * 2002-09-10 2003-10-21 Siliconware Precision Industries Co Ltd Fabrication method for strengthened flip-chip solder bump
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
JP4341249B2 (ja) * 2003-01-15 2009-10-07 セイコーエプソン株式会社 半導体装置の製造方法
US6911730B1 (en) * 2003-03-03 2005-06-28 Xilinx, Inc. Multi-chip module including embedded transistors within the substrate
JP4308797B2 (ja) * 2005-05-02 2009-08-05 株式会社アドバンストシステムズジャパン 半導体パッケージおよびソケット付き回路基板
US7388273B2 (en) * 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
ITBO20080777A1 (it) 2008-12-23 2010-06-24 Moussavi Alireza Ditta Individuale Macchina per il dosaggio di fluidi in contenitori

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604776A1 (de) * 1996-02-09 1997-08-14 Siemens Ag Auftrennbare Verbindungsbrücke (Fuse) und verbindbare Leitungsunterbrechung (Anti-Fuse), sowie Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse
US20030162331A1 (en) * 2002-02-27 2003-08-28 Ho-Ming Tong Method for preventing burnt fuse pad from further electrical connection

Also Published As

Publication number Publication date
US8487453B2 (en) 2013-07-16
WO2005041248A2 (de) 2005-05-06
US7919363B2 (en) 2011-04-05
WO2005041248A3 (de) 2005-09-01
US20110140236A1 (en) 2011-06-16
CN100444375C (zh) 2008-12-17
US20060258140A1 (en) 2006-11-16
CN1871703A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
EP1351298B1 (de) Method for producing a semiconductor wafer
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE10349749B3 (de) Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
DE10320579A1 (de) Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
DE102013109095A1 (de) Halbleitergehäusevorrichtung mit passiven energiebauteilen
DE19743344C2 (de) Verfahren zur Montage integrierter Schaltkreise mit Schutz der Schaltkreise vor elektrostatischer Entladung und entsprechende Anordnung von integrierten Schaltkreisen mit Schutz vor elektrostatischer Entladung
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE102017122096A1 (de) Gehäusetrukturen und Ausbildungsverfahren
DE102010030759A1 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102006017059B4 (de) Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102015101571B4 (de) Wafer-basierter beol-prozess für die chip-einbettung und vorrichtung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102015120647B4 (de) Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE10346460A1 (de) Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses
DE10157008B4 (de) Halbleiterbauteil mit einem Halbleiterplättchen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee