TWI575703B - 逆熔絲結構及其編程方法 - Google Patents

逆熔絲結構及其編程方法 Download PDF

Info

Publication number
TWI575703B
TWI575703B TW102111519A TW102111519A TWI575703B TW I575703 B TWI575703 B TW I575703B TW 102111519 A TW102111519 A TW 102111519A TW 102111519 A TW102111519 A TW 102111519A TW I575703 B TWI575703 B TW I575703B
Authority
TW
Taiwan
Prior art keywords
fuse
opening
conductor
metal layer
insulating layer
Prior art date
Application number
TW102111519A
Other languages
English (en)
Other versions
TW201438183A (zh
Inventor
林鉅富
郭建利
楊清利
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW102111519A priority Critical patent/TWI575703B/zh
Publication of TW201438183A publication Critical patent/TW201438183A/zh
Application granted granted Critical
Publication of TWI575703B publication Critical patent/TWI575703B/zh

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

逆熔絲結構及其編程方法
本發明係關於一種逆熔絲(anti-fuse)結構及其編程方法,尤其是關於利用雷射編程逆熔絲,並且利用凸塊底層金屬(under bump metallurgy)製程來導通逆熔絲的方法及所形成的逆熔絲結構。
熔絲和逆熔絲通常使用於在晶片的線路修補或是用來做為程式化連結性元件。舉例而言,當熔絲和逆熔絲作為線路修補元件時,其使用時點是在晶片上的電路功能測試之後,發現電路有問題時,即可以藉由斷接熔絲或是導通逆熔絲來重建電路。又或者當熔絲和逆熔絲作為可程式熔絲陣列可與電子電路相連接時,以熔絲為例,在進行資料輸入時,根據每一個位於陣列中之熔絲是否被導通,可相對應地提供1或0之邏輯訊號。
熔絲和逆熔絲兩者在運作原理正好相反的元件。對於熔絲而言,在未經處理的狀態下,熔絲是處於導通狀態,在編程後,則會呈現斷路狀態,反之,在未經處理的狀態下,逆熔絲是處於斷路狀態,在編程後,則會呈現導通狀態。
熔絲和逆熔絲已被廣泛應用於在現今半導體元件,如DRAM、SRAM、PROM或FPGA中,因此整合編程熔絲、逆熔絲與其它元件的製程步驟並且使熔絲、逆熔絲可以更加有彈性地被編程,為現今努力研究的方向。
為達到上述目的,本發明提供一種逆熔結構及其編程方法。
根據本發明之一實施例,係提供一種編程逆熔絲的方法。於初始階段,提供一絶緣層包含一逆熔絲區,一逆熔絲埋入於絶緣層的逆熔絲區內,逆熔絲包含至少一第一導體和一第二導體,然後,利用雷射移除部分之絶緣層以於絶緣層中形成一逆熔絲開口,並且藉由逆熔絲開口曝露出部分之第一導體和部分之第二導體,接著再形成一凸塊底層金屬層於逆熔絲開口中用以電連結第一導體和第二導體。
根據本發明之另一實施例,係提供另一種編程逆熔絲的方法。首先,提供一絶緣層包含一逆熔絲區和一電路區,一逆熔絲埋入於絶緣層的逆熔絲區內,逆熔絲包含至少一第一導體和一第二導體,一導電墊埋入於絶緣層的電路區內,導電墊電連結一組層間內連線,之後進行一微影製程移除位在電路區和逆熔絲區的部分之絶緣層,以形成一導電墊開口曝露出導電墊,並且形成一微影開口於逆熔絲上方,然後利用雷射移除微影開口下方的部分之絶緣層,以形成一雷射開口由微影開口下方延伸,並使得部分的第一導體和部分的第二導體由雷射開口曝露出來,其中雷射開口和微影開口組成一逆熔絲開口,最後形成一凸塊底層金屬層於逆熔絲開口和導電墊開口,且在逆熔絲開口中的凸塊底層金屬層電連結第一導體和第二導體。
根據本發明之另一實施例,係提供一逆熔絲結構。前述逆熔絲結構包含一逆熔絲設置於一絶緣層中,其中逆熔絲包含至少一第一導體和一第二導體,另外,一逆熔絲開口置於第一導體和第二導體之間,前述第一導體的一第一邊緣和第二導體的一第二邊緣藉由該逆熔絲開口曝露出來,此外一凸塊底層金屬層設於逆熔絲開口中,以電連結第一邊緣和該第二邊緣,其中第一導體和第二導體僅藉由凸塊底層金屬層電連結。
10‧‧‧絶緣層
12‧‧‧氮化矽
14‧‧‧氧化矽
16‧‧‧逆熔絲
18‧‧‧第一導體
20‧‧‧第二導體
22‧‧‧導電墊
24‧‧‧層間內連線
26‧‧‧第一微影開口、導電墊開口
28‧‧‧第二微影開口
30‧‧‧雷射開口
32‧‧‧逆熔絲開口、第三微影開口、雷射開口
34‧‧‧凸塊底層金屬層
36‧‧‧金屬層
40‧‧‧逆熔絲結構
181‧‧‧邊緣
201‧‧‧邊緣
200‧‧‧電路區
400‧‧‧逆熔絲區
第1圖至第5A圖為根據本發明之較佳實施例所繪製之逆熔絲的編程方法之示意圖。
第2A和2B圖繪示的是微影製程的不同實施例之示意圖。
第3A和3B圖繪示的是逆熔絲開口的不同實施例之示意圖。
第5B、5C和5D圖繪示的是逆熔絲結構的不同實施例之示意圖。
於下文中,係加以陳述本發明之逆熔絲結構及其編程方法之具體實施方式,俾使本技術領域中具有通常技術者可據以實施本發明。該些具體實施方式可參考相對應的圖式,使該些圖式構成實施方式之一部分。雖然本發明之實施例揭露如下,然而其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範疇內,當可作些許之更動與潤飾。
現在下文中將提供數個實施例搭配圖示來說明本發明之方法與結構。以下第1圖至第5圖為根據本發明之較佳實施例所繪製之逆熔絲的編程方法之示意圖,其中第2A、2B圖繪示的是微影製程的不同實施例之示意圖,第3A、3B圖繪示的是逆熔絲開口的不同實施例之示意圖,第5A、5B、5C、5D圖繪示的是逆熔絲結構的不同實施例之示意圖。
如第1圖所示,首先提供一基底(圖未示),基底可以為半導體基底、矽覆絶緣基底或是磊晶材料等,基底上已形成至少一主動元件,例如MOS電晶體,一絶緣層10覆蓋於基底上,絶緣層10定義至少有二區域,例如一逆熔絲區400以及一電路區200。絶緣層10可以為單層或是由多層材料所組成,例如由氧化矽、氮化矽或其它絶緣材料所成。根據本 實施例,絶緣層10較佳為由氮化矽12為下層,氧化矽14為上層所構成,但不限於此。在本實施例中,絶緣層10的逆熔絲區400中,設有至少一逆熔絲16埋入於絶緣層10中,其中逆熔絲16包含有至少二彼此絶緣的導體,例如:第一導體18和第二導體20,根據本發明之較佳實施例,第一導體18和第二導體20為矩形的條狀金屬,並且彼此以最長的邊長互相平行排列,但不以上述為限,第一導體18和第二導體20,可以依據不同產品需求,有不同的形狀和排列方式,另外第一導體18和第二導體20可以為銅或是其它導電材料,但第一導體18和第二導體20的材料可以相同或相異。請繼續參閱第1圖,在絶緣層10的電路區200中,設有一導電墊22埋入於絶緣層10中,導電墊22和至少一組層間內連線(interlayer connection)24電連結,導電墊22較佳為鋁或是其它導電材料。值得注意的是:本發明的逆熔絲16係利用形成層間內連線24之步驟,和層間內連線24同時形成,也就是說,利用同一曝光顯影蝕刻步驟於絶緣層10中形成數個溝渠,接著於所有溝渠中填入導電材料,在逆熔絲區400中的溝渠填入導電材料後,即形成逆熔絲16,在導電連線區200中的溝渠,在填入導電材料後,即成為層間內連線24。之後,再於層間內連線24上形成導電墊22,換句話說,逆熔絲16較導電墊22先完成。
如第2A圖所示,根據本發明之第一較佳實施例,進行一微影製程,於電路區200的導電墊22上形成第一微影開口26以及在逆熔絲區400的上方形成一個第二微影開口28,第一微影開口26在後續作為一導電墊開口26,此微影製程的原始功用只用來形成第一微影開口26使得導電墊22可經由導電墊開口26曝露出來,以連接銲球或是其它的導電線。然而,本發明另外利用此微影製程同時在逆熔絲區400中形成第二微影開口28,值得注意的是:由導電墊開口26曝露出導電墊22,而逆熔絲16還是埋入在絶緣層10中,更詳細來說第二微影開口28,是位在逆熔絲16的正上方且整個 第二微影開口28高於逆熔絲16,以利後續編程逆熔絲16。
根據本發明之第二較佳實施例,請參考第2B圖,在前述微影製程時,可以只打開電路區200的開口,而不形成開口於逆熔絲區400中,也就是說第二較佳實施例只形成了電路區200的導電墊26開口。
請由第2A圖接續第3A圖,在第一較佳實施例結束之後,進行雷射製程,利用雷射穿過第二微影開口28,移除第二微影開口28底部的絶緣層10並且移除部分的第一導體18和第二導體20,形成一雷射開口30,甚至雷射可以將第二微影開口28底部的絶緣層10移除至使雷射開口30之底部,低於整個逆熔絲16的程度,此時第一導體18和第二導體20各自的一邊緣181/201,剛好形成雷射開口30的部分側壁,換句話說第一導體18和第二導體20各自的邊緣181/201,由雷射開口30曝露出來,此時,第二微影開口28和雷射開口30共同組成一逆熔絲開口32,於本實施例中,逆熔絲開口32的截面較佳為矩形。
請由第2B圖接續第3A圖,若是經由第二較佳實施例,只有在電路區200形成了導電墊開口26的情況,在雷射製程時,則需完全利用雷射移除逆熔絲16的正上方的部分的絶緣層10,以形成一雷射開口32曝露出第一導體18和第二導體20各自的一邊緣181/201,同樣地,雷射會移除部分的第一導體18和第二導體20,於本實施例中,完成的雷射開口32則作為一逆熔絲開口32,逆熔絲開口32的截面較佳為矩形。
請參閱第3A圖,根據本發明之第三較佳實施例,係同時利用微影製程蝕刻電路區200和逆熔絲區400的絶緣層10,並分別形成一第一微影開口26和一第三微影開口32,第三微影開口32即作為後續的逆熔絲開口 32,和第一較佳實施例不同的是:第三較佳實施例,所形成在逆熔絲區400的第三微影開口32其深度較第一較佳實施例的第二微影開口28深,更詳細地說,第三較佳實施例中的微影製程,不但蝕刻逆熔絲區400的絶緣層10,也蝕刻了部分的第一導體18和部分的第二導體20,所以在微影製程完成後,第一導體18和第二導體20各自的一邊緣181/201可以藉由逆熔絲開口32曝露出來,於本實施例中,完成的第一微影開口26作為一導電墊開口26,完成的第三微影開口32則作為一逆熔絲開口32,逆熔絲開口32的截面較佳為矩形。
另外,請參閱第3B圖,第3B圖為第3A圖的變化型,第3B圖和第3A圖不同之處在於,第3B圖中,不論是利用雷射製程或是微影製程,都只蝕刻絶緣層10,舉例而言,利用雷射蝕刻絶緣層10以形成逆熔絲開口32時,調控雷射的參數,讓雷射只蝕刻絶緣層10,當遇到第一導體18和第二導體20時,僅會移除第一導體18和第二導體20表面的絶緣層10,但不會損害到第一導體18和第二導體20。相似地,若是利用微影製程,形成逆熔絲開口32時,蝕刻劑只蝕刻絶緣層10,當遇到第一導體18和第二導體20時,則僅會移除第一導體18和第二導體20表面的絶緣層10,但不會損害到第一導體18和第二導體20。由於只會移除絶緣層10,所以最後的逆熔絲開口32之截面會形成一反立的酒瓶形。
下文接續以逆熔絲開口32之截面為矩形為例,繼續說明,但截面為反立的酒瓶形的情況也適用於下文的製程。請參閱第4圖,全面形成一凸塊底層金屬層34順應地覆蓋於絶緣層10表面、導電墊開口26和逆熔絲開口32上,此時導電墊開口26和逆熔絲開口32都未被填滿,其中凸塊底層金屬層34的材料可以為多層結構,其材料可以包含鈦、銅、鎢或是其它的導電材料。接著,形成一導電層,例如一金屬層36,覆蓋凸塊底層金屬層34表面, 並且填滿導電墊開口26和逆熔絲開口32,金屬層36可以為鈦、銅、鎢或是其它的導電材料。
如第5A圖所示,圖案化金屬層36和凸塊底層金屬層34,移除逆熔絲開口32內部分的金屬層36和凸塊底層金屬層34,以及移除部分絶緣層10上表面的部分的金屬層36和凸塊底層金屬層34,在逆熔絲開口32的底部留下凸塊底層金屬層34,以及在導電墊開口26留下凸塊底層金屬層34和金屬層36。此時,在逆熔絲開口32中的凸塊底層金屬層34之截面呈現一矩形,且凸塊底層金屬層34電連結第一導體18和第二導體20曝露的邊緣181/201,因而導通逆熔絲16,另外在導電墊開口26中的金屬層36則可作為一銲球或是重新分配層(redistribution layer,RDL)導線、被動元件,而在導電墊開口26中的凸塊底層金屬層34,則作為緩衝層,至此本發明之逆熔絲結構40業已完成,值得注意的是:本實施例中,逆熔絲16完全僅靠凸塊底層金屬層34導通,逆熔絲開口32中除了逆熔絲16和凸塊底層金屬層34之外,沒有其它的導電材料。
另外,請參閱第5B圖,本實施例為本發明之逆熔絲結構40的另一實施態樣,和第5A圖不同的是:第5B圖中在逆熔絲開口32中的凸塊底層金屬層34之截面呈現一U形,換句話說,凸塊底層金屬層34不只位在逆熔絲開口32的底部,也位在逆熔絲開口32的側壁上。
再者,請參閱第5C圖,本實施例為本發明之逆熔絲結構40的另一實施態樣,和第5A圖不同的是:第5C圖中在逆熔絲開口32中的凸塊底層金屬層34和金屬層36皆沒有被移除,也就是說逆熔絲16係藉由凸塊底層金屬層34和金屬層36導通。
在經由本發明之逆熔絲編程方法將逆熔絲編程完成之後,本發明提供了以下的逆熔絲結構:
如第5A圖所示,根據本發明之一較佳實施例,逆熔絲結構40包含一逆熔絲16、一絶緣層10、一逆熔絲開口32設於絶緣層10中以及一凸塊底層金屬層34,其中絶緣層10可以為單層或是由多層材料所組成,例如由氧化矽、氮化矽或其它絶緣材料所成。根據本實施例,絶緣層10較佳為由氮化矽14為下層,氧化矽12為上層所構成,但不限於此,再者,逆熔絲16包含至少一第一導體18和一第二導體20,前述的逆熔絲開口32係位在第一導體18和第二導體20之間,並且第一導體18和第二導體20較佳為矩形的條狀金屬,彼此以最長的邊長互相平行排列,但不以上述為限,第一導體18和第二導體20,可以依據不同產品需求,有不同的形狀和排列方式,另外第一導體18和第二導體20可以為銅或是其它導電材料,但第一導體18和第二導體20的材料可以相同或相異。此外,第一導體18和第二導體20皆埋入於絶緣層10中,除了第一導體18和第二導體20各自的一邊緣181/201會由絶緣層10曝露出來。另外,凸塊底層金屬層34設置於逆熔絲開口32之底部,用於導通第一導體18和第二導體20,在本實施例中凸塊底層金屬層34的截面較佳為一矩形,且逆熔絲開口32的截面較佳為一矩形。值得注意的是:第一導體18和一第二導體20僅藉由凸塊底層金屬層34導通,逆熔絲開口32中除了逆熔絲16和凸塊底層金屬層34之外,沒有其它的導電材料。
請參閱第5B圖,第5B圖繪示的是本發明之另一逆熔絲結構40,第5B圖和第5A圖的差異在於:第5B圖的凸塊底層金屬層34之截面為一U形,相同地,於本實施例中,第一導體18和第二導體20亦僅藉由凸塊底層金屬層34導通,其它的元件位置及材料皆大致與第5A圖中相同,在此不再贅述。
請參閱第5C圖,第5C圖繪示的是本發明之另一逆熔絲結構40,第5C圖和第5A圖的差異在於:第5C圖的凸塊底層金屬層34順應地覆蓋在逆熔絲開口32的側壁以及底部,並且延伸到絶緣層10之上表面,因此,第一導體18和第二導體20的邊緣181/201皆不會曝露出來。此外,一金屬層36填入逆熔絲開口32,覆蓋凸塊底層金屬層34,更詳細地說,凸塊底層金屬層34和金屬層36共同填滿逆熔絲開口32。
請參閱第5D圖,第5D圖繪示的是本發明之另一逆熔絲結構40,第5D圖和第5A圖的差異在於:第5D圖中的逆熔絲開口32之截面為倒立的酒瓶形,其它的元件位置及材料皆大致與第5A圖中相同,在此不再贅述。
本發明揭露的編程逆熔絲的方法之優點在於:在第一較佳實施例中,先利用微影製程在蝕刻導電墊開口26時,同時蝕刻出第二微影開口28,之後可視晶片上的其餘電路損壞情況,決定是否要利用雷射繼續沿著第二微影開口28向下蝕刻,舉例而言,若是需要用第二微影開口28下方的逆熔絲16修補電路時,則可用雷射移除第二微影開口28下方的絶緣層10來編程逆熔絲16。由於使用雷射打開逆熔絲開口32,所以每片晶片都可視不同需求,用雷射打開不同位置的逆熔絲開口32,此外,因為已經用微影製程形成部分的逆熔絲開口32,因此,後續使用雷射時,則不會耗費太多能源。而一般製程大多使用設計好的光罩圖案,將逆熔絲開口打開,因此每片晶片都會被打開相同位置的逆熔絲開口,之後再將不需用到的開口填上。
在第二較佳實施例中,則是完全利用雷射打開逆熔絲開口32,同樣地具有可視不同需求,用雷射打開不同位置的逆熔絲開口32之優點。
在第三較佳實施例中,利用微影製程在蝕刻導電墊開口26時,同時蝕刻出逆熔絲開口32,此製程適用於設定制式的電路,大量生產,舉例而言,在主要電路都完成之後,依不同的客戶需求,利用微影製程統一將其它適當的電路連接或斷路,即可設定出客制化晶片。
10‧‧‧絶緣層
12‧‧‧氮化矽
14‧‧‧氧化矽
16‧‧‧逆熔絲
18‧‧‧第一導體
20‧‧‧第二導體
22‧‧‧導電墊
24‧‧‧層間內連線
26‧‧‧導電墊開口
32‧‧‧逆熔絲開口
34‧‧‧凸塊底層金屬層
36‧‧‧金屬層
40‧‧‧逆熔絲結構
181‧‧‧邊緣
201‧‧‧邊緣
200‧‧‧電路區
400‧‧‧逆熔絲區

Claims (20)

  1. 一種編程逆熔絲的方法,包含:提供一絶緣層包含一逆熔絲區,一逆熔絲埋入於該絶緣層的逆熔絲區內,該逆熔絲包含至少一第一導體和一第二導體;利用雷射移除部分之該絶緣層以於該絶緣層中形成一逆熔絲開口,並且藉由該逆熔絲開口曝露出部分之該第一導體和部分之該第二導體;以及形成一凸塊底層金屬層於該逆熔絲開口中以電連結該第一導體和該第二導體。
  2. 如請求項1所述之編程逆熔絲的方法,其中雷射只移除該絶緣層,使得該逆熔絲開口之截面呈一倒立的酒瓶形。
  3. 如請求項1所述之編程逆熔絲的方法,其中雷射同時移除部分之該絶緣層和部分的該第一導體和部分的該第二導體,使得該逆熔絲開口之截面呈一矩形。
  4. 如請求項1所述之編程逆熔絲的方法,其中該凸塊底層金屬層只位在該逆熔絲開口之底部,並且該凸塊底層金屬層之截面呈一矩形。
  5. 如請求項1所述之編程逆熔絲的方法,其中該凸塊底層金屬層位在該逆熔絲開口之底部和側壁,並且該凸塊底層金屬層之截面呈一U形。
  6. 如請求項1所述之編程逆熔絲的方法,其中該絶緣層另包含一電路區,一導電墊設置於該絶緣層中且該導電墊電連結一組層間內連線,並且在以雷射移除該絶緣層之前,利用一微影製程移除位在該電路區內的部分之該 絶緣層,以形成一導電墊開口,且該導電墊由該導電墊開口曝露出來。
  7. 如請求項6所述之編程逆熔絲的方法,另包含:在進行該微影製程時,同時移除位在該逆熔絲區內的該逆熔絲正上方的部分之該絶緣層,以形成一微影開口位在該逆熔絲上方,但在該部分之絶緣層移除後,依然維持該逆熔絲埋入在該絶緣層中。
  8. 如請求項6所述之編程逆熔絲的方法,其中當形成該凸塊底層金屬層於該逆熔絲開口中時,該凸塊底層金屬層亦順應地形成於該導電墊開口中。
  9. 如請求項8所述之編程逆熔絲的方法,另包含在形成該凸塊底層金屬層之後,形成一導電層於該導電墊開口以及該逆熔絲開口中。
  10. 一種編程逆熔絲的方法,包含:提供一絶緣層包含一逆熔絲區和一電路區,一逆熔絲埋入於該絶緣層的該逆熔絲區內,該逆熔絲包含至少一第一導體和一第二導體,一導電墊埋入於該絶緣層的該電路區內,該導電墊電連結一組層間內連線;進行一微影製程移除位在該電路區和該逆熔絲區的部分之絶緣層,以形成一導電墊開口曝露出該導電墊,並且形成一微影開口於該逆熔絲上方;利用雷射移除該微影開口下方的部分之該絶緣層,以形成一雷射開口由該微影開口下方延伸,並使得部分的該第一導體和部分的該第二導體由該雷射開口曝露出來,其中該雷射開口和該微影開口組成一逆熔絲開口;以及形成一凸塊底層金屬層於該逆熔絲開口和該導電墊開口,且在該雷射開口中的該凸塊底層金屬層電連結該第一導體和該第二導體。
  11. 如請求項10所述之編程逆熔絲的方法,其中雷射只移除部分之該絶緣 層,使得該逆熔絲開口之截面呈一倒立的酒瓶形。
  12. 如請求項10所述之編程逆熔絲的方法,其中雷射同時移除部分之該絶緣層、部分的該第一導體和部分的該第二導體,使得該逆熔絲開口之截面呈一矩形。
  13. 如請求項10所述之編程逆熔絲的方法,其中該凸塊底層金屬層只位在該逆熔絲開口之底部,並且該凸塊底層金屬層之截面呈一矩形。
  14. 如請求項10所述之編程逆熔絲的方法,其中該凸塊底層金屬層位在該逆熔絲開口之底部和側壁,並且該凸塊底層金屬層之截面呈一U形。
  15. 如請求項10所述之編程逆熔絲的方法,另包含在形成該凸塊底層金屬層之後,形成一導電層於該導電墊開口以及該逆熔絲開口中。
  16. 一種逆熔絲結構,包含:一逆熔絲設置於一絶緣層中,其中該逆熔絲包含至少一第一導體和一第二導體;一逆熔絲開口設置於該第一導體和該第二導體之間,該第一導體的一第一邊緣和該第二導體的一第二邊緣藉由該逆熔絲開口曝露出來;以及一凸塊底層金屬層設於該逆熔絲開口中,以電連結該第一邊緣和和該第二邊緣,其中該第一導體和該第二導體僅藉由該凸塊底層金屬層電連結。
  17. 如請求項16所述之逆熔絲結構,其中該第一導體和該第二導體皆為矩形的條狀金屬,且彼此平行排列。
  18. 如請求項16所述之逆熔絲結構,其中該逆熔絲開口之截面呈一矩形或一倒立的酒瓶形。
  19. 如請求項16所述之逆熔絲結構,其中該凸塊底層金屬層只位在該逆熔絲開口之底部,並且該凸塊底層金屬層之截面呈一矩形。
  20. 如請求項16所述之逆熔絲結構,其中該凸塊底層金屬層位在該逆熔絲開口之底部和側壁,並且該凸塊底層金屬層之截面呈一U形。
TW102111519A 2013-03-29 2013-03-29 逆熔絲結構及其編程方法 TWI575703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102111519A TWI575703B (zh) 2013-03-29 2013-03-29 逆熔絲結構及其編程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102111519A TWI575703B (zh) 2013-03-29 2013-03-29 逆熔絲結構及其編程方法

Publications (2)

Publication Number Publication Date
TW201438183A TW201438183A (zh) 2014-10-01
TWI575703B true TWI575703B (zh) 2017-03-21

Family

ID=52113463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111519A TWI575703B (zh) 2013-03-29 2013-03-29 逆熔絲結構及其編程方法

Country Status (1)

Country Link
TW (1) TWI575703B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649848B (zh) * 2014-12-26 2019-02-01 聯華電子股份有限公司 具有凸塊下層金屬的半導體結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182837A1 (en) * 1999-10-14 2002-12-05 International Business Machines Corporation Antifuse for use with low kappa dielectric foam insulators
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US20060258140A1 (en) * 2003-10-23 2006-11-16 Armin Fischer Integrated circuit with additional mini-pads connected by an under-bump metallization and method for production thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515343B1 (en) * 1998-11-19 2003-02-04 Quicklogic Corporation Metal-to-metal antifuse with non-conductive diffusion barrier
US20020182837A1 (en) * 1999-10-14 2002-12-05 International Business Machines Corporation Antifuse for use with low kappa dielectric foam insulators
US20060258140A1 (en) * 2003-10-23 2006-11-16 Armin Fischer Integrated circuit with additional mini-pads connected by an under-bump metallization and method for production thereof

Also Published As

Publication number Publication date
TW201438183A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US10522469B2 (en) Split rail structures located in adjacent metal layers
US9343659B1 (en) Embedded magnetoresistive random access memory (MRAM) integration with top contacts
CN104319258B (zh) 一种硅穿孔工艺
US20080169569A1 (en) Bonding pad of semiconductor integrated circuit, method for manufacturing the bonding pad, semiconductor integrated circuit, and electronic device
US20150076665A1 (en) Alignment mark structure
JP3685722B2 (ja) 半導体装置及びその製造方法
US8884398B2 (en) Anti-fuse structure and programming method thereof
US9252080B1 (en) Dielectric cover for a through silicon via
CN108257934B (zh) 焊垫开口及熔丝焊接口的制作方法与焊垫开口结构
TWI575703B (zh) 逆熔絲結構及其編程方法
US11856869B2 (en) Semiconductor device and manufacturing method thereof
US11387167B2 (en) Semiconductor structure and manufacturing method for the same
KR101997155B1 (ko) 반도체 소자의 제조 방법
KR20120103982A (ko) 퓨즈 패턴 및 그 제조 방법
US20210143056A1 (en) Spacer-based conductor cut
KR100558493B1 (ko) 반도체 기억소자의 배선 형성방법
US9997453B2 (en) Antifuse having comb-like top electrode
TWI559414B (zh) 基底穿孔製程
US20160343719A1 (en) Interposers for integrated circuits with one-time programming and methods for manufacturing the same
TWI666756B (zh) 一種電熔絲結構及其製造方法
KR100628220B1 (ko) 반도체 소자의 콘택 제조방법
US20100005441A1 (en) Method of Designing a Mask Layout
KR100861305B1 (ko) 반도체 소자의 제조방법
KR20070030428A (ko) 반도체 장치의 콘택 형성 방법
JP2008053458A (ja) 半導体装置の設計方法