DE102006017059B4 - Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements - Google Patents

Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements Download PDF

Info

Publication number
DE102006017059B4
DE102006017059B4 DE102006017059A DE102006017059A DE102006017059B4 DE 102006017059 B4 DE102006017059 B4 DE 102006017059B4 DE 102006017059 A DE102006017059 A DE 102006017059A DE 102006017059 A DE102006017059 A DE 102006017059A DE 102006017059 B4 DE102006017059 B4 DE 102006017059B4
Authority
DE
Germany
Prior art keywords
semiconductor device
pads
modifying
circuit
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006017059A
Other languages
English (en)
Other versions
DE102006017059A1 (de
Inventor
Harry Siebert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006017059A priority Critical patent/DE102006017059B4/de
Priority to US11/734,068 priority patent/US7786476B2/en
Publication of DE102006017059A1 publication Critical patent/DE102006017059A1/de
Application granted granted Critical
Publication of DE102006017059B4 publication Critical patent/DE102006017059B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zum Modifizieren eines Halbleiter-Bauelements (2a), wobei eine durch eine auf dem Halbleiter-Bauelement (2a) vorgesehene, fehlerhafte Schaltung (4, 5) bereitgestellte Funktion durch eine durch eine auf einem weiteren Halbleiter-Bauelement (2b) vorgesehene Schaltung bereitgestellte Funktion ersetzt wird, wobei zum Modifizieren des Halbleiter-Bauelements (2a) ein oder mehrere zusätzliche Schichten (17a, 17b) auf dem Halbleiter-Bauelement (2a) vorgesehen werden, und das weitere Halbleiter-Bauelement (2b) auf das Halbleiter-Bauelement (2a) mit der einen oder den mehreren Schichten (17a, 17b) aufgebracht wird, und wobei ein nach dem Modifizieren des Halbleiter-Bauelements (2a) zur Ein- und/oder Ausgabe von Signalen verwendetes Pad (3') in der einen oder den mehreren zusätzlichen Schichten (17a, 17b) ausgebildet wird.

Description

  • Die Erfindung betrifft ein Halbleiter-Bauelement-System, sowie ein Verfahren zum Modifizieren eines Halbleiter-Bauelements.
  • Halbleiter-Bauelemente, z.B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMs, insbesondere SRAMs und DRAMs), etc. können nach der Herstellung in ein entsprechendes Gehäuse, z.B. in ein steck- oder oberflächenmontierbares Gehäuse, z.B. BGA-(Ball Grid Array-) Gehäuse, etc., etc. eingebaut werden.
  • Dabei werden mittels Bond-Drähten am Halbleiter-Bauelement vorgesehene Anschlüsse – sog. Pads – mit am Bauelement-Gehäuse vorgesehenen Anschlüssen – sog. Pins – verbunden.
  • Demgegenüber sind sog. „Flip-"Halbleiter-Bauelemente bzw. „Flip-Chips" direkt – ohne separate Bond-Drähte – montiert.
  • Bei Flip Chips kann z.B. unterschieden werden zwischen sog. FCIP- (Flip Chip in Package-), und FCOB- (Flip Chip an Board-) Bauelementen.
  • FCOB-Bauelemente sind ungehäuste Bauelemente, bei denen entsprechende Bauelement-Anschlüsse direkt mit entsprechenden an einer Leiterplatte vorgesehenen Anschlüssen verbunden werden.
  • Demgegenüber sind bei FCIP-Bauelementen entsprechende am Bauelement vorgesehene Anschlüsse (direkt, ohne Bond-Draht) mit entsprechenden Anschlüssen eines FCIP-Bauelement-Gehäuses verbunden.
  • Der Name „Flip Chip" rührt daher, dass bei dieser Bauweise ein entsprechendes Bauelement mit seiner funktionellen Seite nach unten (upside down) auf die Leiterplatte/in das Bauelement-Gehäuse, etc. montiert wird.
  • Die Verbindung zwischen den Bauelement-Anschlüssen – z.B. entsprechenden am Bauelement vorgesehenen „Bumps" (Kontaktierhügeln), oder entsprechenden Bauelement-Kontaktflächen, etc. – und den Anschlüssen an der Leiterplatte/dem Bauelement-Gehäuse, etc. kann z.B. mittels entsprechender Reflow-Löt-, und/oder entsprechender Kleb-Prozesse hergestellt werden.
  • Beim Reflow-Löten wird Lot auf die Bauelement-Anschlüsse aufgebracht. Anschließend kann das Bauelement mit einem Klebstoff fixiert, und dann mittels Erwärmung das Lot zum Schmelzen gebracht werden.
  • Mit Hilfe der Flip-Chip-Bauweise können relativ hohe Packungsdichten erreicht werden.
  • In einem einzelnen Bauelement-Gehäuse können – statt eines einzelnen Halbleiter-Bauelements – alternativ auch mehrere, z.B. zwei oder drei Bauelemente angeordnet sein. Dadurch kann die Packungsdichte (noch weiter) erhöht werden.
  • Beispielsweise wird bei "Mikro-Flip-Chip-"Bauelementen ein entsprechendes – z.B. relativ kleine Abmessungen aufweisendes – erstes Halbleiter-Bauelement (und ggf. ein oder mehrere weitere Halbleiter-Bauelemente) mit seiner funktionellen Seite nach unten (upside down) auf ein zweites – Z.B. größere Abmessungen, als das erste Bauelement aufweisendes – Halbleiter-Bauelement montiert.
  • Dabei werden am ersten Halbleiter-Bauelement vorgesehene Anschlüsse (z.B. entsprechende Kontakthügel und/oder Kontaktflächen) direkt – ohne Bond-Draht – mit entsprechenden Anschlüssen des zweiten Halbleiter-Bauelements verbunden.
  • Das erste und zweite Halbleiter-Bauelement können gemeinsam in ein steck- oder oberflächenmontierbares Gehäuse, z.B. BGA-(Ball Grid Array-) Gehäuse, etc., montiert werden.
  • Am zweiten Halbleiter-Bauelement vorgesehene Anschlüsse (Pads) können mittels Bond-Drähten mit am Bauelement-Gehäuse vorgesehenen Anschlüssen (eins) verbunden sein, sodass über die Pins entsprechende Signale in das zweite Halbleiter-Bauelement eingegeben, bzw. aus dem zweiten Halbleiter-Bauelement ausgegeben werden können.
  • Zur Ein- bzw. Ausgabe von Signalen in das bzw. aus dem – upside down auf dem zweiten Halbleiter-Bauelement montierten – ersten Halbleiter-Bauelement können am zweiten Halbleiter-Bauelement ein oder mehrere weitere, zusätzliche Pads vorgesehen sein.
  • Die zusätzlichen Pads können über entsprechende im zweiten Halbleiter-Bauelement vorgesehene Leitungen mit den – ohne Bond-Draht – mit den o.g. Kontakthügeln/Kontaktflächen des ersten Halbleiter-Bauelements verbundenen Anschlüssen des zweiten Bauelements verbunden sein.
  • Die zusätzlichen Pads des zweiten Halbleiter-Bauelements können mittels Bond-Drähten mit am Bauelement-Gehäuse vorgesehenen Pins verbunden sein, sodass über die Pins entsprechende Signale – über die zusätzlichen Pads, die im zweiten Halbleiter-Bauelement vorgesehenen Leitungen, und die mit diesen verbundenen Kontakthügel/Kontaktflächen des ersten Halbleiter-Bauelements – an das erste Halbleiter-Bauelement weitergeleitet werden können (bzw. umgekehrt vom ersten Halbleiter-Bauelement ausgegebene Signale über die mit entsprechenden Kontakthügeln/Kontaktflächen des ersten Halbleiter-Bauelements verbundenen, im zweiten Halbleiter-Bauelement vorgesehenen Leitungen an die zusätzlichen Pads, und von dort aus an die Pins des Bauelement-Gehäuses).
  • Allerdings nehmen die am zweiten Halbleiter-Bauelement vorgesehenen zusätzlichen Pads eine relativ große Chipfläche in Anspruch.
  • Von Nachteil bei herkömmlichen Halbleiter-Bauelementen – Z.B. entsprechenden in ein steck- oder oberflächenmontierbares Gehäuse, z.B. BGA- (Ball Grid Array-) Gehäuse, etc., eingebauten Bauelementen – ist u.a., dass bei neuen bzw. geänderten, und/oder ergänzten Anforderungen an ein Halbleiter-Bauelement (und ggf. auch bei einem zunächst fehlerhaften Design) das entsprechende Halbleiter-Bauelement komplett redesigned werden muss.
  • Dies ist relativ zeitaufwendig, und mit relativ hohen Kosten verbunden.
  • Aus den Druckschriften US 6,133,629 A , US 6,916,682 B2 und US 6,301,121 B1 sind jeweils Verfahren bekannt, bei denen zum Modifizieren eines Halbleiter-Bauelements eine durch eine auf dem Halbleiter-Bauelement vorgesehene Schaltung bereitgestellte Funktion durch eine durch eine auf einem weiteren Halbleiter-Bauelement vorgesehene Schaltung bereitgestellte Funktion ersetzt bzw. geändert wird.
  • Die Erfindung hat zur Aufgabe, ein Halbleiter-Bauelement-System, sowie ein Verfahren zum Modifizieren eines Halbleiter-Bauelements zur Verfügung zu stellen, mit welchen die o.g. und/oder weitere Nachteile herkömmlicher Bauelemente bzw. Verfahren – zumindest teilweise – überwunden werden können.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1 und 10.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung einer Bauelement-Vorrichtung in einem ersten Zustand;
  • 2 eine schematische Darstellung der Bauelement-Vorrichtung in einem zweiten Zustand;
  • 3 eine schematische Detail-Schnitt-Darstellung eines Abschnitts der Bauelement-Vorrichtung bei dem in 1 gezeigten Zustand; und
  • 4 eine schematische Detail-Schnitt-Darstellung eines Abschnitts der Bauelement-Vorrichtung bei dem in 2 gezeigten zweiten Zustand.
  • In 1 ist eine schematische Darstellung einer Bauelement-Vorrichtung 1 gezeigt.
  • Die Vorrichtung 1 weist ein Halbleiter-Bauelement 2a auf (hier: einen Basis-Chip bzw. Base Chip).
  • Bei dem Halbleiter-Bauelement 2a kann es sich um einen beliebigen integrierten (analogen bzw. digitalen) Schaltkreis handeln, z.B. um einen Mikroprozessor oder Mikrocontroller, und/oder um ein Halbleiter-Speicherbauelement wie z.B. ein Funktionsspeicher-Bauelement (PLA, PAL, etc.) oder Tabellenspeicher-Bauelement (z.B. ROM oder RAM, insbesondere SRAM oder DRAM), etc., etc.
  • Das Halbleiter-Bauelement 2a ist in ein entsprechendes Gehäuse, z.B. in ein steck- oder oberflächenmontierbares Gehäuse, z.B. BGA- (Ball Grid Array-) Gehäuse, etc., eingebaut.
  • Wie in 1 schematisch veranschaulicht ist, weist das Halbleiter-Bauelement 2a an dessen Oberseite eine Vielzahl von Anschlüssen, sog. Pads 3 auf.
  • Die Pads 3 sind mittels Bond-Drähten mit am Bauelement-Gehäuse vorgesehenen Anschlüssen, sog. Pins verbunden.
  • Zur Herstellung der Bond-Draht-Verbindungen zwischen den Pads 3 und den entsprechenden Pins kann eine entsprechende herkömmliche Bonding-Maschine verwendet werden.
  • Bei den Pads 3 bzw. Pins kann es sich im Prinzip um beliebige (Nutz-)Daten-, Adress-, und/oder Steuer-Pads bzw. -Pins handeln.
  • Über die Pins, die damit verbundenen Bond-Drähte, und die an die Bond-Drähte angeschlossenen Pads 3 können somit entsprechende (Nutz-)Daten-, Adress-, und/oder Steuer-Signale in das Halbleiter-Bauelement 2a eingegeben werden, bzw. es können über die Pads 3, die damit verbundenen Bond-Drähte, und die an die Bond-Drähte angeschlossenen Pins entsprechende (Nutz-)Daten-, Adress-, und/oder Steuer-Signale aus dem Halbleiter-Bauelement 2a ausgegeben werden.
  • Wie aus 1 hervorgeht, weist das Halbleiter-Bauelement 2a eine Vielzahl von miteinander verbundenen und interagierenden, jeweils spezifische Funktionen bereitstellenden Schaltungs-Blöcken 4, 5 auf, z.B. einen oder mehrere Peripherie-Schaltungs-Blöcke 4, und einen oder mehrere – z.B. die eigentliche Kern-Funktion bzw. -Funktionen des Halbleiter-Bauelements 2a bereitstellende – weitere Schaltungs-Blöcke 5, etc.
  • Der oder die Peripherie-Schaltungs-Blöcke 4 können Z.B. entsprechende Receiver-Schaltungen aufweisen, und/oder entsprechende Driver-Schaltungen, und/oder entsprechende – z.B. als Zwischenspeicher fungierende – Flip-Flops, und/oder eine Vielzahl weiterer Schalt-Elemente, etc.
  • Die an den Pins bzw. Pads 3 eingegebenen Signale ((Nutz-) Daten-, Adress-, und/oder Steuer-Signale) werden über ein oder mehrere im Halbleiter-Bauelement 2a vorgesehene Signal-Leitungen 6 an den bzw. die Peripherie-Schaltungs-Blöcke 4 weitergeleitet, dort entsprechend weiterverarbeitet, und die weiterverarbeiteten Signale über ein oder mehrere weitere im Halbleiter-Bauelement 2a vorgesehene Signal-Leitungen 7 an den bzw. die weiteren Schaltungs-Blöcke 5 weitergeleitet.
  • Alternativ oder zusätzlich können von dem bzw. den weiteren Schaltungs-Blöcken 5 ausgegebene Signale ((Nutz-)Daten-, Adress-, und/oder Steuer-Signale) über die o.g. und/oder ein oder mehrere weitere im Halbleiter-Bauelement 2a vorgesehene Signal-Leitungen 7 an den bzw. die Peripherie-Schaltungs-Blöcke 4 weitergeleitet, dort entsprechend weiterverarbeitet, und die weiterverarbeiteten Signale über die o.g. und/oder ein oder mehrere weitere im Halbleiter-Bauelement 2a vorgesehene Signal-Leitungen 6 an das bzw. die Pads 3 weitergeleitet werden, und von dort aus über den bzw. die entsprechenden Bond-Drähte an den bzw. die hiermit verbundenen Pins.
  • Soll von dem Halbleiter-Bauelement 2a eine neue bzw. geänderte, und/oder ergänzte Funktion bereitgestellt werden, und/oder eine im Vergleich zu einer zunächst fehlerbehafteten Funktion dann fehlerfreie Funktion, etc. (insbesondere eine gegenüber der von dem bzw. den Schaltungs-Blöcken 4 bereitgestellten Funktion neue bzw. geänderte, und/oder ergänzte, und/oder fehlerfreie Funktion), wird – wie im folgenden noch genauer erläutert wird, und wie schematisch in 2 veranschaulicht ist – ein weiteres – die Funktion des oder der Schaltungs-Blöcke 4 übernehmendes – Halbleiter-Bauelement 2b verwendet (oder alternativ statt des in 2 gezeigten weiteren Halbleiter-Bauelements 2b mehrere weitere Halbleiter-Bauelemente).
  • Bei dem weiteren Halbleiter-Bauelement 2b kann es sich vorteilhaft um ein – z.B. relativ kleine Abmessungen aufweisendes – Mikro-Flip-Chip-Halbleiter-Bauelement handeln, welches – noch vor dem Einbau der Halbleiter-Bauelemente 2a, 2b in ein entsprechendes Gehäuse – mit seiner funktionellen Seite nach unten (upside down) auf die Oberseite des – Z.B. größere Abmessungen, als das weitere Halbleiter-Bauelement 2b aufweisende – Halbleiter-Bauelements 2a montiert wird.
  • Dabei werden am weiteren Halbleiter-Bauelement 2b vorgesehene Anschlüsse (z.B. entsprechende Kontakthügel und/oder Kontaktflächen, z.B. entsprechende Flip Pads) direkt – ohne Bond-Draht – mit entsprechenden an der Oberseite des Halbleiter-Bauelements 2a vorgesehenen Anschlüssen (z.B. entsprechenden Flip-Pads) verbunden.
  • Wie aus 1 und 2 hervorgeht, sind der oder die im Halbleiter-Bauelement 2a vorgesehenen (weiteren) Schaltungs-Blöcke 5 über die o.g. Signal-Leitung(en) 7 – außer an den bzw. die Schaltungs-Blöcke 4 – zusätzlich über eine oder mehrere weitere, mit der bzw. den Signal-Leitungen 7 verbundene Signal-Leitung(en) 8 an einen oder mehrere der o.g. an der Oberseite des Halbleiter-Bauelements 2a vorgesehenen Anschlüsse, insbesondere Flip-Pads angeschlossen, und damit an das weitere Halbleiter-Bauelement 2b.
  • Wie weiter aus 2 hervorgeht, ist das weitere Halbleiter-Bauelement 2b des weiteren über einen oder mehrere weitere der o.g. an der Oberseite des Halbleiter-Bauelements 2a vorgesehenen Anschlüsse, insbesondere Flip-Pads an eine oder mehrere weitere im Halbleiter-Bauelement 2a vorgesehene Signal-Leitung(en) 9 angeschlossen, die – wie im folgenden insbesondere anhand von 4 noch genauer erläutert wird – mit einem oder mehreren zusätzlichen am Halbleiter-Bauelement 2a gefertigten Pad(s) 3' verbunden ist/sind.
  • Das oder die zusätzlichen Pads 3' können – wie im folgenden noch genauer erläutert wird – genau oberhalb des bzw. der Pads 3 gefertigt sein, und elektrisch von diesem bzw. diesen isoliert sein, so dass das bzw. die zusätzlichen Pads 3' zwar – wie oben erläutert – über die o.g. Signal-Leitung(en) 9 mit dem weiteren Halbleiter-Bauelement 2b, nicht aber dem bzw. den im Halbleiter-Bauelement 2a vorgesehenen Schaltungs-Blöcken 4 verbunden sind.
  • Nach der Montage des weiteren Halbleiter-Bauelements 2b am Halbleiter-Bauelement 2a können die beiden Halbleiter-Bauelemente 2a, 2b gemeinsam in ein entsprechendes Gehäuse, z.B. in ein steck- oder oberflächenmontierbares Gehäuse, Z.B. BGA- (Ball Grid Array-) Gehäuse, etc., eingebaut werden.
  • Dabei können das oder die zusätzlichen am Halbleiter-Bauelement 2a vorgesehenen Pads 3' mittels Bond-Drähten mit einem oder mehreren entsprechenden am Bauelement-Gehäuse vorgesehenen Anschlüssen (eins) verbunden werden (insbesondere mit entsprechenden Pins, wie – beim im 1 gezeigten (ersten) Zustand der Bauelement-Vorrichtung 1 – die in 1 gezeigten Pads 3).
  • Zur Herstellung der Bond-Draht-Verbindungen zwischen den zusätzlichen Pads 3' und den entsprechenden Pins kann – entsprechend wie oben erläutert – eine herkömmliche Bonding-Maschine verwendet werden.
  • Die zusätzlichen Pads 3' bzw. Pins können – entsprechend korrespondierend zu den jeweils korrespondierenden, in Bezug auf 1 erläuterten Pads 3 bzw. Pins – jeweils entsprechende (Nutz-)Daten-, Adress-, und/oder Steuer-Pad- bzw. -Pin-Funktionen übernehmen.
  • Wie aus 2 hervorgeht, und wie im folgenden noch genauer erläutert wird, kann durch die Montage des weiteren Halbleiter-Bauelements 2b am Halbleiter-Bauelement 2a z.B. erreicht werden, dass an dem bzw. den o.g. Pins eingegebene Signale (z.B. entsprechende (Nutz-)Daten-, Adress-, und/oder Steuer-Signale) – statt wie beim im 1 gezeigten (ersten) Zustand der Bauelement-Vorrichtung 1 über die Pads 3 und die o.g. Signal-Leitungen 6 an den bzw. die Peripherie-Schaltungs-Blöcke 4 – über den bzw. die zusätzlichen Pads 3' und die o.g. weitere(n) Signal-Leitung(en) 9 an das weitere Halbleiter-Bauelement 2b weitergeleitet, und dort entsprechend weiterverarbeitet werden, und die weiterverarbeiteten Signale über die o.g. weitere(n) im Halbleiter-Bauelement 2a vorgesehene(n) Signal-Leitung(en) 8, und die o.g. Signal-Leitung(en) 7 an den bzw. die weiteren Schaltungs-Blöcke 5 weitergeleitet werden.
  • Alternativ oder zusätzlich können bei dem in 2 gezeigten (zweiten) Zustand der Bauelement-Vorrichtung 1 von dem bzw. den weiteren Schaltungs-Blöcken 5 ausgegebene Signale ((Nutz-)Daten-, Adress-, und/oder Steuer-Signale) – statt wie beim im 1 gezeigten (ersten) Zustand der Bauelement-Vorrichtung 1 über die o.g. Signal-Leitungen 6 an den bzw. die Schaltungs-Blöcke 4, und das bzw. die Pads 3 – über die o.g. mit der bzw. den Signal-Leitung(en) 7 verbundene(n) Signal-Leitung(en) 8 an das weitere Halbleiter-Bauelement 2b weitergeleitet, dort entsprechend weiterverarbeitet, und die weiterverarbeiteten Signale über die o.g. und/oder ein oder mehrere weitere im Halbleiter-Bauelement 2a vorgesehene Signal-Leitungen 9 an das bzw. die zusätzlichen Pads 3' weitergeleitet werden, und von dort aus über den bzw. die entsprechenden Bond-Drähte an den bzw. die hiermit verbundenen Pins.
  • In 3 ist eine schematische Schnitt-Darstellung eines Abschnitts der Bauelement-Vorrichtung 1 – bzw. genauer: des Halbleiter-Bauelements 2a – bei dem in 1 gezeigten ersten Zustand gezeigt.
  • Wie aus 3 hervorgeht, weist das Halbleiter-Bauelement 2a entsprechend wie herkömmliche Halbleiter-Bauelemente eine Vielzahl übereinanderliegender, z.B. mittels entsprechender herkömmlicher Beschichtungs- und/oder Belichtungs- und/oder Ätz- und/oder Diffusions- und/oder Implantations-Prozess-Schritte auf einem entsprechenden Silizium-Grundmaterial 10 gefertigter Schichten 11a, 11b, 11c, 11d, 11e, 11f, 11g, 12 auf, z.B. eine Vielzahl übereinanderliegender Metallisierungsschichten 11a, 11b, 11c, 11d, 11e, 11f, 11g, und eine darüber – d.h. an der Oberseite des Halbleiter-Bauelements 2a – liegende Passivierungsschicht 12.
  • Die Passivierungsschicht 12 dient dazu, das Halbleiter-Bauelement 2a vor Umwelteinflüssen zu schützen. Als Passivierungsschicht 12 kann z.B. entsprechend wie herkömmlich eine entsprechende Siliziumdioxidschicht oder Oxidnitridschicht, oder eine beliebige andere Passivierungsschicht, z.B. Glas-Passivierungsschicht verwendet werden.
  • In den Metallisierungsschichten 11a, 11b, 11c, 11d, 11e, 11f, 11g sind – z.B. entsprechend wie herkömmlich – die o.g. Pads 3, die Signal-Leitungen 6, 7, 8, und die Elemente der Schaltungs-Blöcke 4, 5, etc. ausgebildet.
  • Zur elektrischen Isolierung der Pads 3, Signal-Leitungen 6, 7, 8, Schaltungs-Block-Elemente, etc. können angrenzend an diese – wie herkömmlich – entsprechende Isolierungsschichten 14a, 14b, 14c, 14d ausgebildet sein (z.B. unterhalb der Pads 3, unter und/oder oberhalb der Signal-Leitungen 6, 7, 8, etc.).
  • Wie aus 3 hervorgeht, sind in der Passivierungsschicht 12 in Bereichen oberhalb der Pads 3 entsprechende Aussparungen geschaffen worden, so dass mittels der o.g. Bonding-Maschine die entsprechenden Bond-Drähte 13 an die Pads 3 angeschlossen, und auf diese Weise die Pads 3 elektrisch leitend mit den entsprechenden am Bauelement-Gehäuse vorgesehenen Pins verbunden werden können.
  • Das in 3 gezeigte Pad 3 ist elektrisch leitend mit der Signal-Leitung 6 verbunden, die – wie bereits oben unter Bezug auf 1 erläutert – elektrisch leitend mit dem o.g. Peripherie-Schaltungs-Block 4 verbunden ist (hier: über eine oder mehrere weitere Signal-Leitungen 21).
  • Des weiteren ist – wie aus 4 hervorgeht (und wie bereits oben unter Bezug auf 1 erläutert) – die Signal-Leitung 7 elektrisch leitend mit der Signal-Leitung 8 (hier: via 8) verbunden. Die Signal-Leitung 8 ist elektrisch leitend an einen in der Metallisierungsschicht 11g (d.h. der obersten Metallisierungsschicht des Halbleiter-Bauelements 2a beim in 3 gezeigten Zustand) ausgebildeten – im folgenden noch genauer erläuterten – zusätzlichen Anschluss-Kontakt 16 („Docking-Kontakt") angeschlossen.
  • Die Signal-Leitung 7 (und damit auch die Signal-Leitung 8, bzw. der o.g. zusätzliche Anschluss-Kontakt 16) sind elektrisch leitend mit dem o.g. weiteren Schaltungs-Block 5 (und dem Schaltungs-Block 4) verbunden.
  • Zur Kompensation von beim Bonding auftretenden mechanischen Belastungen können in Bereichen unterhalb der Pads 3 jeweils entsprechende Füllmaterialschichten 15a, 15b, 15c, 15d vorgesehen sein.
  • Soll von der Bauelement-Vorrichtung 1 statt der im in 3 gezeigten ersten Zustand bereitgestellten Funktion eine neue bzw. geänderte, und/oder ergänzte Funktion bereitgestellt werden, und/oder eine im Vergleich zu einer zunächst fehlerbehafteten Funktion dann fehlerfreie Funktion, etc., wird – wie in 4 veranschaulicht ist – vor dem Einbau des Halbleiter-Bauelements 2a in ein entsprechendes Gehäuse, bzw. vor dem o.g. Bonding das o.g. (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b mit seiner funktionellen Seite nach unten (upside down) auf die Oberseite des Halbleiter-Bauelements 2a montiert.
  • Hierzu kann wie aus 4 hervorgeht – nach dem Entfernen der in 3 gezeigten Passivierungsschicht 12, oder alternativ bereits vor dem Herstellen einer entsprechenden Passivierungsschicht – oberhalb der Metallisierungsschicht 11g des Halbleiter-Bauelements 2a eine (zusätzliche) Isolierungsschicht 14e geschaffen werden, mit der das Pad 3, die Signal-Leitung 6, etc. – nicht aber der Anschluss-Kontakt 16 („Docking-Kontakt"), und ein oder mehrere weitere in 4 nicht gezeigte („herkömmliche") Pads – nach oben hin elektrisch isoliert werden.
  • Um die elektrische Isolierung des Anschluss-Kontakts 16, und der o.g. weiteren Pads zu verhindern, kann die zusätzliche Isolierungsschicht 14e in Bereichen oberhalb des Anschluss-Kontakts 16 („Docking-Kontakt"), und der weiteren Pads jeweils entsprechend abgetragen, und dadurch der Anschluss-Kontakt 16 und die weiteren Pads freigelegt werden (oder z.B. der Anschluss-Kontakt 16 und die weiteren Pads gar nicht erst mit einer entsprechenden Isolierungsschicht versehen werden).
  • Oberhalb der zusätzlichen Isolierungsschicht 14e werden ein oder mehrere weitere Metallisierungsschichten 17a, 17b, hier: entsprechende Umleitschichten bzw. Redirection Lager (RDL) geschaffen.
  • In den Redirection Lagern 17a, 17b sind – wie aus 4 hervorgeht – das oder die o.g. zusätzlichen Pads 3', die o.g.
  • Signal-Leitung 9, ein oder mehrere weitere Signal-Leitungen 18, sowie die o.g. Flip Pads 19, 20, etc. ausgebildet.
  • Wie aus 4 hervorgeht, liegt bzw. liegen das oder die o.g. zusätzliche(n) Pads 3' genau senkrecht oberhalb des oder der korrespondierenden – in der Metallisierungsschicht 11g vorgesehenen – Pads 3, und weisen im Wesentlichen entsprechende Abmesssungen auf, wie das oder die korrespondierende(n) Pads) 3.
  • Des weiteren sind in den Redirection Lagern 17a, 17b jeweils in Bereichen oberhalb der o.g. weiteren („herkömmlichen") Pads elektrisch leitfähige Verbindungsschichten vorgesehen, die nach unten hin elektrisch leitfähig mit den o.g. weiteren Pads verbunden sind, und sich bis zur Oberfläche des obersten Redirection Lagers 17b erstrecken. Auf diese Weise werden die weiteren Pads auf dieselbe Höhe gebracht, wie das oder die zusätzlichen Pads 3'. Dadurch ist sichergestellt, dass die weiteren Pads – entsprechend wie beim in 3 gezeigten Zustand des Halbleiter-Bauelements 2a – über entsprechende Bond-Drähte mit entsprechenden Halbleiter-Bauelements-eins verbunden werden können.
  • Zur elektrischen Isolierung der o.g. zusätzlichen Pads 3', Signal-Leitungen 9, 18, Flip Pads 19, 20, etc. können angrenzend an diese – wie herkömmlich – entsprechende Isolierungsschichten 14f ausgebildet sein (z.B. unterhalb der Pads 3', der Signal-Leitung 9, des Flip Pads 20, etc.).
  • Oberhalb der Redirection Lager 17a, 17b – d.h. an der Oberseite des Halbleiter-Bauelements 2a – ist eine Passivierungsschicht 12' ausgebildet, mit der das Halbleiter-Bauelement 2a vor Umwelteinflüssen geschützt wird. Als Passivierungsschicht 12' kann z.B. entsprechend wie herkömmlich eine entsprechende Siliziumdioxidschicht oder Oxidnitridschicht, oder eine beliebige andere Passivierungsschicht, z.B. Glas-Passivierungsschicht verwendet werden.
  • Wie aus 4 hervorgeht (und wie bereits oben unter Bezug auf 1 erläutert) ist das zusätzliche Pad 3' elektrisch leitend mit der Signal-Leitung 9, und dem Flip Pad 20 verbunden.
  • Des weiteren ist das Flip Pad 19 elektrisch leitend mit der weiteren Signal-Leitung 18 verbunden, und damit über den o.g. zusätzlichen Anschluss-Kontakt 16 („Docking-Kontakt") mit der Signal-Leitung 8, der Signal-Leitung 7, und dem o.g. weiteren Schaltungs-Block 5, sowie dem Schaltungs-Block 4.
  • Wie aus 4 hervorgeht, sind in der Passivierungsschicht 12' in Bereichen oberhalb des bzw. der zusätzlichen Pads 3', und der o.g. weiteren (herkömmlichen, hier nicht dargestellten) Pads entsprechende Aussparungen geschaffen worden, so dass – nach der Montage des (Mikro-Flip-Chip-) Halbleiter-Bauelements 2b am Halbleiter-Bauelement 2a – mittels der o.g. Bonding-Maschine die entsprechenden Bond-Drähte 13' an das oder die zusätzlichen Pads 3', und die o.g. weiteren – herkömmlichen – Pads (bzw. genauer die o.g. mit diesen verbundenen leitfähigen Verbindungsschichten in den Redirection Lagern 17a, 17b) angeschlossen, und auf diese Weise das oder die zusätzlichen Pads 3', und die o.g. weiteren Pads elektrisch leitend mit den entsprechenden am Bauelement-Gehäuse vorgesehenen Pins verbunden werden können.
  • Zum elektrisch leitfähigen Anschluss des Halbleiter-Bauelements 2b am Halbleiter-Bauelement 2a weist die Passivierungsschicht 12' des weiteren auch in Bereichen oberhalb der Flip Pads 19, 20 entsprechende Aussparungen auf.
  • Wie aus 4 hervorgeht, weist das (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b entsprechend wie das Halbleiter-Bauelement 2a eine Vielzahl übereinanderliegender, z.B. mittels entsprechender herkömmlicher Beschichtungs- und/oder Belichtungs- und/oder Ätz- und/oder Diffusions- und/oder Implantations-Prozess-Schritte auf einem entsprechenden Silizium-Grundmaterial 110 gefertigter Schichten 111a, 111b, 111c, 117, 112 auf, z.B. eine Vielzahl übereinanderliegender Metallisierungsschichten 111a, 111b, 111c, einen – entsprechend wie oben in Bezug auf das Halbleiter-Bauelement 2a beschrieben gefertigten – Redirection Layer 117, und eine Passivierungsschicht 112.
  • In den Metallisierungsschichten 111a, 111b, 111c sind – z.B. entsprechend wie herkömmlich – entsprechende Signal-Leitungen 113, 114 ausgebildet, die z.B. mit entsprechenden Elementen eines im (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b vorgesehenen Schaltungs-Blocks verbunden sind, der – bei dem in 4 gezeigten Zustand der Bauelement-Vorrichtung 1 – den Schaltungs-Block 4 des Halbleiter-Bauelements 2a ersetzten soll.
  • Im Redirection Layer 117 des (Mikro-Flip-Chip-) Halbleiter-Bauelements 2b sind entsprechende Flip Pads 119, 120 gefertigt, die elektrisch leitfähig mit den Signal-Leitungen 113 bzw. 114 verbunden sind.
  • Zum elektrisch leitfähigen Anschluss des Halbleiter-Bauelements 2b am Halbleiter-Bauelement 2a weist die Passivierungsschicht 112 im Bereich der Flip Pads 119, 120 entsprechende Aussparungen auf.
  • Beim Anschluss des Halbleiter-Bauelements 2b am Halbleiter-Bauelement 2a werden die am Halbleiter-Bauelement 2b vorgesehenen Flip Pads 119, 120 direkt – ohne Bond-Draht – z.B. mit Hilfe entsprechender Lötverbindungen 121, 122 mit den entsprechenden an der Oberseite des Halbleiter-Bauelements 2a vorgesehenen Flip-Pads 19, 20 verbunden, z.B. unter Einsatz entsprechender Reflow-Löt-, und/oder Kleb-Prozesse, etc.
  • Beispielsweise kann Lot auf die Flip Pads 19, 20 und/oder 119, 120 aufgebracht, und anschließend das Halbleiter-Bauelement 2b (und/oder das Halbleiter-Bauelement 2a) mit einem Klebstoff am Halbleiter-Bauelement 2a (und/oder am Halbleiter-Bauelement 2b) fixiert, und dann mittels Erwärmung das Lot zum Schmelzen gebracht werden.
  • Durch das o.g. (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b kann für das Halbleiter-Bauelement 2a z.B. eine entsprechende Analogtransceiver-Funktion bereitgestellt werden, wobei eine durch den Peripherie-Schaltungs-Block 4 des Halbleiter-Bauelements 2a bereitgestellte Digitaltransceiver-Funktion durch die durch das (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b bereitgestellte Analogtransceiver-Funktion ersetzt wird.
  • Vom o.g. weiteren Schaltungs-Block 5 des Halbleiter-Bauelements 2a empfangene Digitalsignale können dann z.B. – statt durch den Schaltungs-Block 4 in Form entsprechender Digitalsignale – durch das (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b in Form entsprechender Analogsignale, z.B. dem USB-Standard (USB = Universal Serial Bus) genügender Analogsignale an den o.g. zusätzlichen Pads 3' ausgegeben werden (wobei durch das Halbleiter-Bauelement 2b eine entsprechende Digital-Analog-Umsetzung vorgenommen wird).
  • Umgekehrt können z.B. an den o.g. zusätzlichen Pads 3' entsprechende Analogsignale, z.B. dem USB-Standard (USB = Universal Serial Bus) genügende Analogsignale eingegeben werden, durch das (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b in entsprechende Digitalsignale umgewandelt, und an den weiteren Schaltungs-Block 5 weitergeleitet werden.
  • Die Ein-/Ausgabe der Analogsignale mittels des (Mikro-Flip-Chip-) Halbleiter-Bauelements 2b – im o.g. zweiten Zustand der Bauelement-Vorrichtung 1 (vgl. 2, 4) – kann z.B. mittels fünf zusätzlicher Pads 3' erfolgen (und die Ein- /Ausgabe der Digitalsignale mittels des Schaltungs-Blocks 4 im o.g. ersten Zustand der Bauelement-Vorrichtung 1 (vgl. 1, 3) über entsprechend weniger Pads 3, z.B. zwei Pads 3, wobei zwei der fünf o.g. – im zweiten Zustand der Bauelement-Vorrichtung 1 vorgesehenen – zusätzlichen Pads 3' direkt oberhalb der zwei Pads 3 liegend hergestellt werden können).
  • Des weiteren kann durch das o.g. (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b für das Halbleiter-Bauelement 2a z.B. eine entsprechend geänderte/verbesserte Analog-Digital-Wandel-Funktion bereitgestellt werden. Beispielsweise kann eine durch den Peripherie-Schaltungs-Block 4 des Halbleiter-Bauelements 2a bereitgestellte, auf einer 5V-Spannungsversorgung basierte Analog-Digital-Wandel-Funktion durch eine durch das (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b bereitgestellte auf einer 3.3V-Spannungsversorgung basierte Analog-Digital-Wandel-Funktion ersetzt werden, oder umgekehrt (wobei – im o.g. ersten Zustand der Bauelement-Vorrichtung 1 – z.B. am Pad 3 für den Peripherie-Schaltungs-Block 4 z.B. eine entsprechende 5V-Spannungsversorgung bereitgestellt werden kann, und – im o.g. zweiten Zustand der Bauelement-Vorrichtung 1 – z.B. am (zusätzlichen) Pad 3' für das (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b z.B. eine entsprechende 3.3V-Spannungsversorgung (oder umgekehrt)).
  • Außerdem ist z.B. denkbar, dass durch das o.g. (Mikro-Flip-Chip-) Halbleiter-Bauelement 2b für das Halbleiter-Bauelement 2a eine Funktion erfüllt werden kann, die aus bestimmten Gründen – z.B. aufgrund eines Kundenwunschs, aufgrund zu hoher Entwicklungskosten bzw. zu geringer Stückzahl, etc. – nicht durch das Halbleiter-Bauelement 2a selbst erfüllt werden soll oder kann, bzw. nicht auf dem Halbleiter-Bauelement 2a mit integriert werden soll oder kann (z.B., weil ein geheimzuhaltender Algorithmus betroffen ist, etc.).
  • Des weiteren kann eine neue, mit auf dem Halbleiter-Bauelement 2a zu integrierende Funktion – bzw. das zugehörige Design – dadurch getestet und/oder einem Kunden vorgestellt werden, dass zunächst ein auf dem neuen Design basiertes (Mikro-Flip-Chip-)Halbleiter-Bauelement 2b auf dem Halbleiter-Bauelement 2a montiert, und das sich ergebende Gesamt-System getestet und/oder dem Kunden vorgestellt wird, und nach erfolgreichem Test das entsprechende Design dann mit auf dem Halbleiter-Bauelement 2a integriert wird.
    • 1
    Bauelement-Vorrichtung
    2a
    Halbleiter-Bauelement
    2b
    Halbleiter-Bauelement
    3
    Pad
    3'
    Pad
    4
    Schaltungs-Block
    5
    Schaltungs-Block
    6
    Signal-Leitung
    7
    Signal-Leitung
    8
    Signal-Leitung
    9
    Signal-Leitung
    10
    Silizium-Grundmaterial
    11a
    Metallisierungsschicht
    11b
    Metallisierungsschicht
    11c
    Metallisierungsschicht
    11d
    Metallisierungsschicht
    11e
    Metallisierungsschicht
    11f
    Metallisierungsschicht
    11g
    Metallisierungsschicht
    12
    Passivierungsschicht
    12'
    Passivierungsschicht
    13
    Bond-Draht
    13'
    Bond-Draht
    14a
    Isolierungsschicht
    14b
    Isolierungsschicht
    14c
    Isolierungsschicht
    14d
    Isolierungsschicht
    14e
    Isolierungsschicht
    14f
    Isolierungsschicht
    15a
    Füllmaterialschicht
    15b
    Füllmaterialschicht
    15c
    Füllmaterialschicht
    15d
    Füllmaterialschicht
    16
    Anschluss-Kontakt
    17a
    Redirection Layer
    17b
    Redirection Layer
    18
    Signal-Leitung
    19
    Flip Pad
    20
    Flip Pad
    21
    Signal-Leitung
    110
    Silizium-Grundmaterial
    111a
    Metallisierungsschicht
    111b
    Metallisierungsschicht
    111c
    Metallisierungsschicht
    112
    Passivierungsschicht
    113
    Signal-Leitung
    114
    Signal-Leitung
    117
    Redirection Layer
    119
    Flip Pad
    120
    Flip Pad
    121
    Lötverbindung
    122
    Lötverbindung

Claims (14)

  1. Verfahren zum Modifizieren eines Halbleiter-Bauelements (2a), wobei eine durch eine auf dem Halbleiter-Bauelement (2a) vorgesehene, fehlerhafte Schaltung (4, 5) bereitgestellte Funktion durch eine durch eine auf einem weiteren Halbleiter-Bauelement (2b) vorgesehene Schaltung bereitgestellte Funktion ersetzt wird, wobei zum Modifizieren des Halbleiter-Bauelements (2a) ein oder mehrere zusätzliche Schichten (17a, 17b) auf dem Halbleiter-Bauelement (2a) vorgesehen werden, und das weitere Halbleiter-Bauelement (2b) auf das Halbleiter-Bauelement (2a) mit der einen oder den mehreren Schichten (17a, 17b) aufgebracht wird, und wobei ein nach dem Modifizieren des Halbleiter-Bauelements (2a) zur Ein- und/oder Ausgabe von Signalen verwendetes Pad (3') in der einen oder den mehreren zusätzlichen Schichten (17a, 17b) ausgebildet wird.
  2. Verfahren nach Anspruch 1, wobei das nach dem Modifizieren des Halbleiter-Bauelements (2a) zur Ein- und/oder Ausgabe von Signalen verwendete Pad (3') oberhalb eines vor dem Modifizieren des Halbleiter-Bauelements (2a) zur Ein- und/oder Ausgabe von Signalen verwendeten Pads (3) liegt.
  3. Verfahren nach Anspruch 2, wobei das nach dem Modifizieren des Halbleiter-Bauelements (2a) zur Ein- und/oder Ausgabe von Signalen verwendete Pad (3') senkrecht oberhalb des vor dem Modifizieren des Halbleiter-Bauelements (2a) zur Ein- und/oder Ausgabe von Signalen verwendeten Pads (3) liegt.
  4. Verfahren nach Anspruch 3, wobei die Pads (3', 3) im Wesentlichen identische Abmessungen aufweisen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das weitere Halbleiter-Bauelement (2b) ein Mikro-Flip-Chip-Halbleiter-Bauelement ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die durch die auf dem Halbleiter-Bauelement (2a) vorgesehener Schaltung (4, 5) bereitgestellte Funktion eine Digitaltransceiver-Funktion ist, die durch das Modifizieren des Halbleiter-Bauelements (2a) durch eine durch die auf dem weiteren Halbleiter-Bauelement (2b) vorgesehene Schaltung bereitgestellte Analogtransceiver-Funktion ersetzt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Bauelement (2a) einen Anschluss (16), insbesondere Docking-Anschluss (16) aufweist, der mit der auf dem Halbleiter-Bauelement (2a) vorgesehenen Schaltung, und/oder einer weiteren auf dem Halbleiter-Bauelement (2a) vorgesehenen Schaltung verbunden ist, und nach dem Modifizieren des Halbleiter-Bauelements (2a) mit der auf dem weiteren Halbleiter-Bauelement (2b) vorgesehenen Schaltung verbunden ist.
  8. Verfahren nach Anspruch 7, wobei der Anschluss (16), insbesondere Docking-Anschluss (16) in einer Metallisierungsschicht (11g) ausgebildet ist, welche vor dem Modifizieren des Halbleiter-Bauelements (2a) die oberste Metallisierungsschicht (11g) des Halbleiter-Bauelements (2a) darstellt.
  9. Verfahren nach Anspruch 8, wobei der Anschluss (16), insbesondere Docking-Anschluss (16) vor dem Modifizieren des Halbleiter-Bauelements (2a) von einer Passivierungsschicht abgedeckt wird.
  10. Halbleiter-Bauelement-System (1), mit einem Halbleiter-Bauelement (2a), und einem weiteren Halbleiter-Bauelement (2b), wobei eine durch eine auf dem Halbleiter-Bauelement (2a) vorgesehene Schaltung (4, 5) bereitgestellte Funktion durch eine durch eine auf dem weiteren Halbleiter-Bauelement (2b) vorgesehene Schaltung bereitgestellte Funktion ersetzt ist, und wobei ein oder mehrere zusätzliche Schichten (17a, 17b) auf dem Halbleiter-Bauelement (2a) vorgesehen sind, die ein Pad (3) abdecken, mit welchem die auf dem Halbleiter-Bauelement (2a) vorgesehene Schaltung (4, 5) verbunden ist, wobei sich die eine oder die mehreren Schichten (17a, 17b) zumindest teilweise zwischen dem Halbleiter-Bauelement (2a) und dem weiteren Halbleiter-Bauelement (2b) befinden, und wobei ein zur Ein- und/oder Ausgabe von Signalen verwendetes Pad (3') in der einen oder den mehreren zusätzlichen Schichten (17a, 17b), ausgebildet ist.
  11. System (1) nach Anspruch 10, wobei die auf dem weiteren Halbleiter-Bauelement (2b) vorgesehene Schaltung mit dem zur Ein- und/oder Ausgabe von Signalen verwendeten Pad (3') verbunden ist, welches oberhalb des Pads (3) liegt, mit welchem die auf dem Halbleiter-Bauelement (2a) vorgesehene Schaltung (4, 5) verbunden ist.
  12. System (1) nach Anspruch 11, wobei die Pads (3', 3) senkrecht übereinander liegen.
  13. System nach einem der Ansprüche 10 bis 12, wobei das Halbleiter-Bauelement (2a) einen Anschluss (16), insbesondere Docking-Anschluss (16) aufweist, der mit der auf dem Halbleiter-Bauelement (2a) vorgesehenen Schaltung, und/oder einer weiteren auf dem Halbleiter-Bauelement (2a) vorgesehenen Schaltung verbunden ist, und mit der auf dem weiteren Halbleiter-Bauelement (2b) vorgesehenen Schaltung.
  14. System nach Anspruch 13, wobei der Anschluss (16), insbesondere Docking-Anschluss (16) in einer obersten Metallisierungsschicht (11g) des Halbleiter-Bauelements (2a) angeordnet ist.
DE102006017059A 2006-04-11 2006-04-11 Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements Expired - Fee Related DE102006017059B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006017059A DE102006017059B4 (de) 2006-04-11 2006-04-11 Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
US11/734,068 US7786476B2 (en) 2006-04-11 2007-04-11 Semiconductor device system and method for modifying a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006017059A DE102006017059B4 (de) 2006-04-11 2006-04-11 Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102006017059A1 DE102006017059A1 (de) 2007-10-18
DE102006017059B4 true DE102006017059B4 (de) 2008-04-17

Family

ID=38514509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006017059A Expired - Fee Related DE102006017059B4 (de) 2006-04-11 2006-04-11 Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements

Country Status (2)

Country Link
US (1) US7786476B2 (de)
DE (1) DE102006017059B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009032219A1 (de) 2009-07-06 2011-02-24 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip
US10151843B2 (en) 2011-11-22 2018-12-11 Radio Systems Corporation Systems and methods of tracking position and speed in GNSS applications
US9557370B2 (en) * 2012-02-10 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation
KR101964045B1 (ko) * 2012-04-12 2019-04-01 삼성전자주식회사 반도체 메모리 모듈 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133629A (en) * 1999-03-20 2000-10-17 United Microelectronics Corp. Multi-chip module package
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133629A (en) * 1999-03-20 2000-10-17 United Microelectronics Corp. Multi-chip module package
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing

Also Published As

Publication number Publication date
US20070249068A1 (en) 2007-10-25
DE102006017059A1 (de) 2007-10-18
US7786476B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005035393B4 (de) Verfahren zur Herstellung eines Bauelementes mit mehreren Chips sowie ein solches Bauelement
DE102004004880B4 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen sowie integrierter Schaltungschip und integriertes Schaltungsgehäuse
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102008048420A1 (de) Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
DE102007052515A1 (de) Halbleiterchipstapelpackung
DE112009004069T5 (de) Integrierte-Schaltung-Befestigungsstruktur mitLötkugeln und Anschlussstiften
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE102006017059B4 (de) Halbleiter-Bauelement-System, sowie Verfahren zum Modifizieren eines Halbleiterbauelements
DE112011105977T5 (de) Raster-Interposer
WO2005076319A2 (de) Halbleiterbauteil mit einem halbleiterchipstapel auf einer umverdrahtungsplatte und herstellung desselben
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
EP1403921A2 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE10349749B3 (de) Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
US7105923B2 (en) Device and method for including passive components in a chip scale package
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee