DE102017122096A1 - Gehäusetrukturen und Ausbildungsverfahren - Google Patents

Gehäusetrukturen und Ausbildungsverfahren Download PDF

Info

Publication number
DE102017122096A1
DE102017122096A1 DE102017122096.8A DE102017122096A DE102017122096A1 DE 102017122096 A1 DE102017122096 A1 DE 102017122096A1 DE 102017122096 A DE102017122096 A DE 102017122096A DE 102017122096 A1 DE102017122096 A1 DE 102017122096A1
Authority
DE
Germany
Prior art keywords
die
dies
dummy
interposer
electrical connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017122096.8A
Other languages
English (en)
Inventor
Ying-Ching Shih
Chi-Hsi Wu
Chen-Hua Yu
Chih-Wei Wu
Jing-Cheng Lin
Pu Wang
Szu-Wei Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/675,288 external-priority patent/US10529690B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017122096A1 publication Critical patent/DE102017122096A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Ausführungsform ist ein Verfahren, das das Bonden eines ersten Dies an eine erste Seite eines Interposers unter Verwendung erster elektrischer Verbinder, das Bonden eines zweiten Dies mit der ersten Seite des Interposers unter Verwendung zweiter elektrischer Verbinder, das Befestigen eines ersten Dummy-Dies an der ersten Seite des Interposers benachbart zu dem zweiten Die, das Verkapseln des ersten Dies, des zweiten Dies und des ersten Dummy-Dies mit einem Verkapselungsmittel und das Vereinzeln des Interposers und des ersten Dummy-Dies umfasst, um eine Gehäusestruktur auszubilden.

Description

  • Diese Anmeldung beansprucht den Rang der vorläufigen US-Anmeldung Nr. 62/421 775 mit dem Titel „PACKAGE STRUCTURES AND METHODS OF FORMING THE SAME“, eingereicht am 14. November 2016, die hiermit durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Seit der Entwicklung der integrierten Schaltung (IC) hat die Halbleiterindustrie aufgrund der kontinuierlichen Verbesserung der Integrationsdichte verschiedener elektronischer Komponenten (d.h. Transistoren, Dioden, Widerständen, Kondensatoren usw.) ein anhaltendes, schnelles Wachstum erlebt. Diese Verbesserung der Integrationsdichte ergab sich zum größten Teil aus wiederholter Verringerung der minimalen Merkmalsgröße, wodurch mehr Komponenten in eine bestimmte Fläche integriert werden können.
  • Diese Integrationsverbesserung ist dem Wesen nach im Wesentlichen zweidimensional (2D), da die von den integrierten Komponenten eingenommene Fläche im Wesentlichen auf der Oberfläche des Halbleiterwafers liegt. Die erhöhte Dichte und die entsprechende Abnahme der Fläche der integrierten Schaltungen haben im Allgemeinen die Möglichkeiten des Bondens von integrierten Schaltungschips direkt auf ein Substrat zu bonden überholt. Es wurden Interposer (Zwischenelemente) verwendet, um Kugel-Kontaktflächen von Flächen des Chips zu größeren Flächen des Interposers umzuverteilen. Weiterhin haben Interposer ein dreidimensionales (3D) Gehäuse möglich gemacht, das mehrere Chips aufweist. Andere Gehäuse wurden auch entwickelt, um 3D-Aspekte zu integrieren.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass gemäß dem üblichen Vorgehen in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • Die 1 bis 14 sind Querschnittsansichten und Draufsichten in einem beispielhaften Verfahren zum Ausbilden einer Gehäusestruktur gemäß einigen Ausführungsformen.
    • Die 15A-15F zeigen Draufsichten von Gehäusestrukturen gemäß einigen Ausführungsformen.
    • Die 16A-16F zeigen Draufsichten von Gehäusestrukturen gemäß einigen Ausführungsformen.
    • Die 17A-17D zeigen Draufsichten von Gehäusestrukturen gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Beispielsweise kann das Ausbilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Elemente zwischen dem ersten Element und dem zweiten Element ausgebildet sein können, so dass das erste und das zweite Element nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier der Einfachheit der Beschreibung halber verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit anderen Element(en) oder Einrichtung(en) zu beschreiben, wie in den Figuren gezeigt ist. Die räumlich relativen Begriffe sollen verschiedene Orientierungen des Bauelements, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Hier beschriebene Ausführungsformen können in einem spezifischen Kontext beschrieben werden, nämlich einer Gehäusestruktur, die Dummy-Die-Strukturen benachbart zu den aktiven Dies aufweist, um Durchbiegung (engl. „warpage“) der Gehäusestruktur zu verringern. Diese Verringerung der Durchbiegung der Gehäusestruktur ermöglicht eine zuverlässigere Gehäusestruktur, indem die Wahrscheinlichkeit von kalten Lötstellen zwischen den aktiven Dies und dem Interposer verringert wird. In einigen Ausführungsformen liegen die Dummy-Dies entlang der Peripherie der Gehäusestruktur, etwa in oder nahe an den Ritzlinienbereichen.
  • Ausführungsformen werden in Bezug auf einen spezifischen Kontext beschrieben, nämlich ein gestapeltes Die-Interposer-Substrat-Gehäuse unter Verwendung von Chip-on-Wafer-on-Substrat- (CoWoS-) Verarbeitung. Andere Ausführungsformen können jedoch auch auf andere Gehäuse angewendet werden, wie z. B. ein gestapeltes Die-Die-Substrat-Gehäuse, und andere Verarbeitung. Ausführungsformen, die hierin beschrieben werden, sind Beispiele, um die Herstellung oder Verwendung des Gegenstandes dieser Offenbarung zu ermöglichen, und ein Fachmann wird leicht Modifikationen erkennen, die gemacht werden können, während er im erwogenen Bereich der unterschiedlichen Ausführungsformen verbleibt. Gleiche Bezugszeichen und Buchstaben in den folgenden Abbildungen beziehen sich auf gleiche Komponenten. Obwohl Verfahrensausführungsformen so beschrieben werden können, dass sie in einer bestimmten Reihenfolge ausgeführt werden, können andere Verfahrensausführungsformen in jeder logischen Reihenfolge ausgeführt werden.
  • 1 zeigt das Ausbilden eines oder mehrerer Dies 68. Ein Hauptkörper 60 der Dies 68 kann eine beliebige Anzahl von Dies, Substraten, Transistoren, aktiven Vorrichtungen, passiven Vorrichtungen oder dergleichen umfassen. In einer Ausführungsform kann der Hauptkörper 60 ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator- (SOI-) Substrat, ein mehrschichtiges Halbleitersubstrat oder dergleichen umfassen. Das Halbleitermaterial des Hauptkörpers 60 kann aus Silizium, Germanium, einem Verbundhalbleiter, der Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder Kombinationen davon bestehen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Der Hauptkörper 60 kann dotiert oder undotiert sein. Vorrichtungen, wie Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, können in und/oder auf einer aktiven Oberfläche 62 ausgebildet sein.
  • Eine Zwischenverbindungsstruktur 64, die eine oder mehrere dielektrische Schicht(en) und zugehörige Metallisierungsstrukturen aufweist, wird auf der aktiven Oberfläche 62 ausgebildet. Die Metallisierungsstruktur(en) in der/den dielektrischen Schicht(en) können elektrische Signale zwischen den Vorrichtungen leiten, wie z. B. durch Verwendung von Durchkontaktierungen und/oder Leiterbahnen, und können auch verschiedene elektrische Vorrichtungen wie Kondensatoren, Widerstände, Induktoren oder dergleichen aufweisen. Die verschiedenen Vorrichtungen und Metallisierungsstrukturen können miteinander verbunden werden, um eine oder mehrere Funktionen auszuführen. Die Funktionen können Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Leistungsverteilung, Eingabe/Ausgabe-Schaltungen oder dergleichen umfassen. Zusätzlich werden Die-Verbinder 66, wie beispielsweise leitfähige Säulen (die z. B. ein Metall wie Kupfer umfassen), in und/oder auf der Zwischenverbindungsstruktur 64 ausgebildet, um eine externe elektrische Verbindung mit den Schaltungen und Vorrichtungen bereitzustellen. In einigen Ausführungsformen stehen die Die-Verbinder 66 von der Zwischenverbindungsstruktur 64 vor, um eine Säulenstruktur zu bilden, die verwendet werden soll, wenn die Dies 68 an andere Strukturen gebondet werden. Ein Durchschnittsfachmann wird erkennen, dass die obigen Beispiele erläuternden Zwecken dienen. Andere Schaltungen können für eine gegebene Anwendung verwendet werden.
  • Insbesondere kann eine Zwischenmetallisierungs-Dielektrikums- (IMD-) Schicht in der Zwischenverbindungsstruktur 64 ausgebildet werden. Die IMD-Schicht kann beispielsweise aus einem low-k-dielektrischen Material wie Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), Fluorsilikatglas (FSG), SiOxCy, Spin-On-Glas, Spin-On-Polymer, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundstoffe davon, Kombinationen davon oder dergleichen, durch jedes geeignete Verfahren, das in der Technik bekannt ist, wie Rotationsbeschichtung, chemische Dampfabscheidung (CVD), plasmaverstärkte CVD (PECVD), hochdichte Plasma-chemische Dampfabscheidung (HDP-CVD) oder dergleichen ausgebildet werden. Eine Metallisierungsstruktur kann in der IMD-Schicht ausgebildet werden, beispielsweise unter Verwendung von Photolithographietechniken, um ein Photoresistmaterial auf der IMD-Schicht abzuscheiden und zu strukturieren, um Teile der IMD-Schicht freizulegen, die die Metallisierungsstruktur werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der IMD-Schicht zu erzeugen, die den freiliegenden Teilen der IMD-Schicht entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus Tantalnitrid, Tantal, Titannitrid, Titan, Kobalt-Wolfram, dergleichen oder einer Kombination davon umfassen, die durch Atomschichtabscheidung (ALD) oder dergleichen abgeschieden werden. Das leitfähige Material der Metallisierungsstrukturen kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, das durch CVD, physikalische Dampfabscheidung (PVD) oder dergleichen abgeschieden wird. Überschüssiges Material der Diffusionssperrschicht und/oder des leitfähigen Materials auf der IMD-Schicht können entfernt werden, wie beispielsweise durch Verwendung eines chemischmechanischen Polierens (CMP).
  • In 2 wird der Hauptkörper 60 mit der Zwischenverbindungsstruktur 64 in einzelne Dies 68 vereinzelt. Üblicherweise weisen die Dies 68 die gleichen Schaltungen auf, beispielsweise Vorrichtungen und Metallisierungsstrukturen, obwohl die Dies unterschiedliche Schaltungen aufweisen können. Das Vereinzeln kann Sägen, Schneiden oder dergleichen umfassen.
  • Jeder der Dies 68 kann eine oder mehrere Logik-Dies (z. B. eine zentrale Verarbeitungseinheit, eine Grafikverarbeitungseinheit, ein System-on-Chip, einen feldprogrammierbaren Gate-Array (FPGA), einen Mikrocontroller oder dergleichen), Speicher-Dies (z. B. einen dynamischen Direktzugriffsspeicher (DRAM), einen statischen Direktzugriffsspeicher (SRAM) oder dergleichen), Energieverwaltungs-Dies (z. B. eine integrierte Stromversorgungsschaltung (PMIC)), Hochfrequenz- (HF-) Dies, mikroelektromechanische (MEMS-) Dies, Signalverarbeitungs-Dies (z. B. digitale Signalverarbeitungs- (DSP-) Dies), Front-End-Dies (z. B. analoge Front-End- (AFE-) Dies), dergleichen oder eine Kombination davon umfassen. Auch können bei einigen Ausführungsformen die Dies 68 eine unterschiedliche Größe (z. B. eine unterschiedliche Höhe und/oder Fläche) haben und in anderen Ausführungsformen können die Dies 68 die gleiche Größe (z. B. die gleiche Höhe und/oder Fläche) haben.
  • 3 zeigt das Ausbilden einer ersten Seite von Komponenten 96 (siehe 13). Ein Substrat 70 umfasst während der Verarbeitung eine oder mehrere Komponenten 96. Die Komponenten 96 können ein Interposer oder ein anderer Die sein. Das Substrat 70 kann ein Wafer sein. Das Substrat 70 kann ein Bulk-Halbleitersubstrat, ein SOI-Substrat, ein mehrschichtiges Halbleitersubstrat oder dergleichen umfassen. Das Halbleitermaterial des Substrats 70 kann aus Silizium, Germanium, einem Verbundhalbleiter, der Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder Kombinationen davon bestehen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Das Substrat 70 kann dotiert oder undotiert sein. Vorrichtungen, wie Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, können in und/oder auf einer ersten Oberfläche 72 ausgebildet werden, die auch als aktive Oberfläche des Substrats 70 bezeichnet werden kann. In Ausführungsformen, in denen die Komponente 96 ein Interposer ist, weist die Komponente 96 im Allgemeinen keine aktiven Vorrichtungen auf, obwohl der Interposer passive Vorrichtungen umfassen kann, die in und/oder auf einer ersten Oberfläche 72 ausgebildet werden.
  • Durchkontaktierungen (TVs) 74 werden so ausgebildet, dass sie sich von der ersten Oberfläche 72 des Substrats 70 zu dem Substrat 70 erstrecken. Die TVs 74 werden auch manchmal als Substrat-Durchkontaktierungen bezeichnet, oder Silizium-Durchkontaktierungen, wenn das Substrat 70 ein Siliziumsubstrat ist. Die TVs 74 können durch Ausbilden von Vertiefungen in dem Substrat 70 beispielsweise durch Ätzen, Fräsen, Lasertechniken, eine Kombination davon und/oder dergleichen ausgebildet werden. Ein dünnes dielektrisches Material kann in den Vertiefungen ausgebildet werden, wie beispielsweise durch Verwendung einer Oxidationstechnik. Eine dünne Sperrschicht kann konform über der Vorderseite des Substrats 70 und in den Öffnungen abgeschieden werden, beispielsweise durch CVD, ALD, PVD, thermische Oxidation, eine Kombination davon und/oder dergleichen. Die Sperrschicht kann ein Nitrid oder ein Oxynitrid wie Titannitrid, Titanoxynitrid, Tantalnitrid, Tantaloxynitrid, Wolframnitrid, eine Kombination davon und/oder dergleichen umfassen. Ein leitfähiges Material kann über der dünnen Sperrschicht und in den Öffnungen abgeschieden werden. Das leitfähige Material kann durch ein elektrochemisches Plattierungsverfahren, CVD, ALD, PVD, eine Kombination davon und/oder dergleichen ausgebildet werden. Beispiele für leitfähige Materialien sind Kupfer, Wolfram, Aluminium, Silber, Gold, eine Kombination davon und/oder dergleichen. Überschüssige Anteile des leitfähigen Materials und der Sperrschicht werden von der Vorderseite des Substrats 70 beispielsweise durch CMP entfernt. Somit können die TVs 74 ein leitfähiges Material und eine dünne Sperrschicht zwischen dem leitfähigen Material und dem Substrat 70 umfassen.
  • Eine Umverteilungsstruktur 76 wird über der ersten Oberfläche 72 des Substrats 70 ausgebildet und wird verwendet, um die integrierten Schaltungsvorrichtungen, falls vorhanden, und/oder die TVs 74 miteinander und/oder mit externen Vorrichtungen elektrisch zu verbinden. Die Umverteilungsstruktur 76 kann eine oder mehrere dielektrische Schicht(en) und zugehörige Metallisierungsstruktur(en) in der/den dielektrischen Schicht(en) umfassen. Die Metallisierungsstrukturen können Durchkontaktierungen und/oder Leiterbahnen umfassen, um jegliche Vorrichtungen und/oder TVs 74 miteinander und/oder mit einer externen Vorrichtung zu verbinden. Die Metallisierungsstrukturen werden manchmal als Umverteilungsleitungen (RDL) bezeichnet. Die dielektrischen Schichten können Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, low-k-dielektrisches Material wie PSG, BPSG, FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymer, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundwerkstoffe davon, Kombinationen davon oder dergleichen umfassen. Die dielektrischen Schichten können durch jedes geeignete Verfahren, wie es in der Technik bekannt ist, wie Rotationsbeschichtung, CVD, PECVD, HDP-CVD oder dergleichen, abgeschieden werden. Eine Metallisierungsstruktur kann in der dielektrischen Schicht ausgebildet werden, beispielsweise unter Verwendung von Photolithographietechniken, um ein Photoresistmaterial auf der dielektrischen Schicht abzuscheiden und zu strukturieren, um Teile der dielektrischen Schicht freizulegen, die die Metallisierungsstruktur werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der dielektrischen Schicht zu erzeugen, die den freiliegenden Abschnitten der dielektrischen Schicht entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus TaN, Ta, TiN, Ti, CoW oder dergleichen umfassen, die durch ALD oder dergleichen abgeschieden werden, und das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, die durch CVD, PVC oder dergleichen abgeschieden werden. Alle überschüssigen Anteile der Diffusionssperrschicht und/oder des leitfähigen Materials auf der dielektrischen Schicht können entfernt werden, wie beispielsweise durch Verwendung eines CMPs.
  • Elektrische Verbinder 77/78 werden auf der oberen Fläche der Umverteilungsstruktur 76 auf leitfähigen Pads ausgebildet. In einigen Ausführungsformen umfassen die leitfähigen Pads Under-Bump-Metallurgien (UBMs). In der gezeigten Ausführungsform werden die Pads in Öffnungen der dielektrischen Schichten der Umverteilungsstruktur 76 ausgebildet. In einer weiteren Ausführungsform können sich die Pads (UBMs) durch eine Öffnung einer dielektrischen Schicht der Umverteilungsstruktur 76 erstrecken und sich auch über die obere Fläche der Umverteilungsstruktur 76 erstrecken. Als Beispiel zum Ausbilden der Pads wird zumindest in der Öffnung in der dielektrischen Schicht der Umverteilungsstruktur 76 eine Keimschicht (nicht gezeigt) ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Fotoresists entspricht den Pads. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Abziehverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Anteile der Keimschicht und des leitfähigen Materials bilden die Pads. In der Ausführungsform, in der die Pads anders ausgebildet werden, können mehr Photoresist- und Strukturierungsschritte verwendet werden.
  • In einigen Ausführungsformen umfassen die elektrischen Verbinder 77/78 eine Metallsäule 77 mit einer Metallkappenschicht 78, die eine Lötkappe sein kann, über der Metallsäule 77. Die elektrischen Verbinder 77/78 einschließlich der Säule 77 und der Kappenschicht 78 werden manchmal als Mikro-Bumps (Mikro-Kontakthügel) 77/78 bezeichnet. In einigen Ausführungsformen umfassen die Metallsäulen 77 ein leitfähiges Material wie Kupfer, Aluminium, Gold, Nickel, Palladium, dergleichen oder eine Kombination davon und können durch Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen 77 können lotfrei sein und haben im Wesentlichen vertikale Seitenwände. In einigen Ausführungsformen wird die Metallkappenschicht 78 auf der Oberseite der Metallsäule 77 ausgebildet. Die Metallkappenschicht 78 kann Nickel, Zinn, Zinn-Blei, Gold, Kupfer, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch ein Plattierungsverfahren ausgebildet werden.
  • In einer weiteren Ausführungsform weisen die elektrischen Verbinder 77/78 nicht die Metallsäulen auf und sind Lötkugeln und/oder Bumps, wie z. B. durch Flip-Chip- (C4-), Electroless Nickel Immersion Gold- (ENIG-), Electroless Nickel Electroless Palladium Immersion Gold- (ENEPIG-) Techniken oder dergleichen ausgebildete Bumps. In dieser Ausführungsform können die elektrischen Verbinder 77/78 ein leitfähiges Material wie Lötmittel, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. In dieser Ausführungsform werden die elektrischen Verbinder 77/78 durch anfängliches Ausbilden einer Lotschicht durch so allgemein verwendete Verfahren wie Verdampfen, Galvanisieren, Drucken, Lötübertragung, Kugelplatzierung oder dergleichen ausgebildet. Nachdem eine Lotschicht auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Bump-Form zu formen.
  • In 4 werden die Dies 68 und Dies 88 an der ersten Seite der Komponenten 96 beispielsweise durch Flip-Chip-Bonden über die elektrischen Verbinder 77/78 und Metallsäulen 79 auf den Dies befestigt, um leitfähige Verbindungen 91 auszubilden. Die Metallsäulen 79 können den Metallsäulen 77 ähneln und die Beschreibung wird hier nicht wiederholt. Die Dies 68 und die Dies 88 können auf den elektrischen Verbindern 77/78 unter Verwendung von beispielsweise einem Pick-and-Place-Werkzeug angeordnet werden. In einigen Ausführungsformen werden die Metallkappenschichten 78 auf den Metallsäulen 77 (wie in 3 gezeigt), den Metallsäulen 79 der Dies 68 und der Dies 88 oder beiden ausgebildet.
  • Die Dies 88 können durch eine ähnliche Verarbeitung ausgebildet werden, wie oben unter Bezugnahme auf die Dies 68 beschrieben ist. In einigen Ausführungsformen umfassen die Dies 88 eine oder mehrere Speicher-Dies, wie beispielsweise einen Stapel von Speicher-Dies (z. B. DRAM-Dies, SRAM-Dies, High Bandwidth Memory- (HBM-) Dies, Hybrid Memory Cube- (HMC-) Dies oder dergleichen). In den Ausführungsformen des Stapels von Speicher-Dies kann ein Die 88 sowohl Speicher-Dies als auch eine Speichersteuerung umfassen, wie beispielsweise einen Stapel von vier oder acht Speicher-Dies mit einer Speichersteuerung. Auch können bei einigen Ausfiihrungsformen die Dies 88 eine unterschiedliche Größe (z. B. eine unterschiedliche Höhe und/oder Fläche) haben und in anderen Ausführungsformen können die Dies 88 die gleiche Größe (z. B. die gleiche Höhe und/oder Fläche) haben.
  • In einigen Ausführungsformen können die Dies 88 eine ähnliche Höhe wie die Dies 68 haben (wie in 4 gezeigt), oder die Dies 68 und 88 können in einigen Ausführungsformen eine unterschiedliche Höhe haben.
  • Die Dies 88 umfassen einen Hauptkörper 80, eine Zwischenverbindungsstruktur 84 und Die-Verbinder 86. Der Hauptkörper 80 der Dies 88 kann eine beliebige Anzahl von Dies, Substraten, Transistoren, aktiven Vorrichtungen, passiven Vorrichtungen oder dergleichen umfassen. In einer Ausführungsform kann der Hauptkörper 80 ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator- (SOI-) Substrat, ein mehrschichtiges Halbleitersubstrat oder dergleichen umfassen. Das Halbleitermaterial des Hauptkörpers 80 kann aus Silizium, Germanium, einem Verbundhalbleiter, der Silizium-Germanium, Siliziumkarbid, Gallium-Arsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid aufweist; einem Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP aufweist; oder Kombinationen davon bestehen. Es können auch andere Substrate, wie mehrschichtige oder Gradientsubstrate, verwendet werden. Der Hauptkörper 80 kann dotiert oder undotiert sein. Vorrichtungen, wie Transistoren, Kondensatoren, Widerstände, Dioden und dergleichen, können in und/oder auf einer aktiven Oberfläche ausgebildet sein.
  • Eine Zwischenverbindungsstruktur 84, die eine oder mehrere dielektrische Schicht(en) und zugehörige Metallisierungsstruktur(en) aufweist, wird auf der aktiven Oberfläche ausgebildet. Die Metallisierungsstruktur(en) in der/den dielektrischen Schicht(en) können elektrische Signale zwischen den Vorrichtungen leiten, wie z. B. durch Verwendung von Durchkontaktierungen und/oder Leiterbahnen, und können auch verschiedene elektrische Vorrichtungen wie Kondensatoren, Widerstände, Induktoren oder dergleichen aufweisen. Die verschiedenen Vorrichtungen und Metallisierungsstrukturen können miteinander verbunden werden, um eine oder mehrere Funktionen auszuführen. Die Funktionen können Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Leistungsverteilung, Eingabe/Ausgabe-Schaltungen oder dergleichen umfassen. Zusätzlich werden Die-Verbinder 86, wie beispielsweise leitfähige Säulen (die z. B. ein Metall wie Kupfer umfassen), in und/oder auf der Zwischenverbindungsstruktur 84 ausgebildet, um eine externe elektrische Verbindung mit den Schaltungen und Vorrichtungen bereitzustellen. In einigen Ausführungsformen stehen die Die-Verbinder 86 von der Zwischenverbindungsstruktur 84 vor, um eine Säulenstruktur zu bilden, die verwendet werden soll, wenn die Dies 88 an andere Strukturen gebondet werden. Ein Durchschnittsfachmann wird erkennen, dass die obigen Beispiele erläuternden Zwecken dienen. Andere Schaltungen können nach Bedarf für eine gegebene Anwendung verwendet werden.
  • Insbesondere kann eine IMD-Schicht in der Zwischenverbindungsstruktur 84 ausgebildet werden. Die IMD-Schicht kann beispielsweise aus einem low-k-dielektrischen Material wie PSG, BPSG, FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymer; Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundwerkstoffen davon, Kombinationen davon oder dergleichen, durch irgendein geeignetes Verfahren, das in der Technik bekannt ist, wie Rotationsbeschichtung, CVD, PECVD, HDP-CVD oder dergleichen ausgebildet werden. Eine Metallisierungsstruktur kann in der IMD-Schicht ausgebildet werden, beispielsweise unter Verwendung von Photolithographietechniken, um ein Photoresistmaterial auf der IMD-Schicht abzuscheiden und zu strukturieren, um Teile der IMD-Schicht freizulegen, die die Metallisierungsstruktur werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der IMD-Schicht zu erzeugen, die den freiliegenden Teilen der IMD-Schicht entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus Tantalnitrid, Tantal, Titannitrid, Titan, Kobalt-Wolfram, dergleichen oder einer Kombination davon umfassen, die durch ALD oder dergleichen abgeschieden werden. Das leitfähige Material der Metallisierungsstruktur kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, das durch CVD, PVD oder dergleichen abgeschieden wird. Alle überschüssigen Anteile der Diffusionssperrschicht und/oder des leitfähigen Materials auf der IMD-Schicht können entfernt werden, wie beispielsweise durch Verwendung eines CMP.
  • Bei den Ausführungsformen, bei denen die Die-Verbinder 66 und 86 von den Zwischenverbindungsstrukturen 64 bzw. 84 vorstehen, können die Metallsäulen 79 von den Dies 68 und 86 weggelassen werden, da die vorstehenden Die-Verbinder 66 und 86 als Säulen für die Metallkappenschichten 78 verwendet werden können.
  • Die leitfähigen Verbindungen 91 verbinden die Schaltungen in den Dies 68 und den Dies 88 durch die Zwischenverbindungsstrukturen 84 bzw. 64 und die Die-Verbinder 86 bzw. 66 elektrisch mit der Umverteilungsstruktur 76 und den TVs 74 in den Komponenten 96.
  • In einigen Ausführungsformen werden die elektrischen Verbinder 77/78 vor dem Verbinden der elektrischen Verbinder 77/78 mit einem Flussmittel (nicht gezeigt), wie z.B. einem rückstandfreien Flussmittel, beschichtet. Die elektrischen Verbinder 77/78 können in das Flussmittel eingetaucht werden oder das Flussmittel kann auf die elektrischen Verbinder 77/78 ausgestoßen werden. In einer anderen Ausführungsform kann das Flussmittel auch auf die elektrischen Verbinder 79/78 aufgebracht werden. In einigen Ausführungsformen können die elektrischen Verbinder 77/78 und/oder 79/78 ein Epoxidflussmittel (nicht gezeigt) aufweisen, das darauf ausgebildet wird, bevor sie aufgeschmolzen werden, wobei wenigstens ein Teil des Epoxidteils des Epoxidflussmittels übrigbleibt, nachdem die Dies 68 und die Dies 88 an den Komponenten 96 befestigt wurden. Dieser verbleibende Epoxidanteil kann als Unterfüllung dienen, um die Belastung zu verringern und die Verbindungen zu schützen, die sich aus dem Aufschmelzen der elektrischen Verbinder 77/78/79 ergeben.
  • Das Bonden zwischen den Dies 68 und 88 und den Komponenten 96 kann ein Lötbonden oder ein direktes Metall-Metall- (wie ein Kupfer-Kupfer- oder Zinn-Zinn-) Bonden sein. In einer Ausführungsform werden die Dies 68 und die Dies 88 durch ein Aufschmelzverfahren mit den Komponenten 96 gebondet. Während dieses Aufschmelzverfahrens stehen die elektrischen Verbinder 77/78/79 in Kontakt mit den Die-Verbindern 66 bzw. 86 und den Pads der Umverteilungsstruktur 76, um die Dies 68 und die Dies 88 physisch und elektrisch mit den Komponenten 96 zu verbinden. Nach dem Bondverfahren kann sich an der Grenzfläche der Metallsäulen 77 und 79 und der Metallkappenschichten 78 ein IMC (nicht gezeigt) bilden.
  • In 4 und den nachfolgenden Figuren sind ein erster Gehäusebereich 90 und ein zweiter Gehäusebereich 92 zum Ausbilden eines ersten Gehäuses bzw. eines zweiten Gehäuses gezeigt. Ritzlinienbereiche 94 liegen zwischen benachbarten Gehäusebereichen. Wie in 4 gezeigt, sind ein erster Die und mehrere zweite Dies in sowohl dem ersten Gehäusebereich 90 als auch dem zweiten Gehäusebereich 92 angebracht.
  • In einigen Ausführungsformen sind die Dies 68 ein System-on-Chip (SOC) oder eine Graphikverarbeitungseinheit (GPU) und die zweiten Dies Speicher-Dies, die von den Dies 68 verwendet werden können. In einer Ausführungsform sind die Dies 88 gestapelte Speicher-Dies. Beispielsweise können die gestapelten Speicher-Dies 88 DDR-Speichermodule mit niedriger Leistung (LP), wie beispielsweise LPDDR1, LPDDR2, LPDDR3, LPDDR4 oder ähnliche Speichermodule umfassen.
  • In 5 wird ein Unterfüllungsmaterial 100 in die Zwischenräume zwischen den Dies 68, den Dies 88 und der Umverteilungsstruktur 76 abgegeben. Das Unterfüllungsmaterial 100 kann sich entlang der Seitenwand der Dies 68 und der Dies 88 erstrecken. Das Unterfüllungsmaterial 100 kann irgendein geeignetes Material sein, etwa ein Polymer, ein Epoxidharz, eine Formunterfüllung oder dergleichen. Das Unterfüllungsmaterial 100 kann durch ein Kapillarströmungsverfahren ausgebildet werden, nachdem die Dies 68 und 88 befestigt sind, oder kann durch ein geeignetes Abscheidungsverfahren ausgebildet werden, bevor die Dies 68 und 88 befestigt sind.
  • Die 6A, 6B, 6C, 6D, 6E und 6F zeigen Draufsichten von Gehäusestrukturen, die Dummy-Dies 106 umfassen, die an den Komponenten 96 angeklebt sind. 7 ist eine Querschnittsansicht, die die Dummy-Dies 106 in der Gehäusestruktur zeigt. 7 ist entlang der Linie AA der Draufsicht der 6C genommen. Die Dummy-Dies 106 können auf den Komponenten 96 unter Verwendung von beispielsweise einem Pick-and-Place-Werkzeug angeordnet werden.
  • In 6A sind die Dummy-Dies 106 in den Ritzlinienbereichen 94 angebracht und erstrecken sich entlang der Ritzlinienbereiche 94, die entlang einer ersten Richtung (z. B. der vertikalen Richtung von 6A) angeordnet sind. In 6B sind die Dummy-Dies 106 zwischen benachbarten Dies 88 des gleichen Bereichs 90 und/oder 92 angebracht. In 6C sind die Dummy-Dies 106 in den Ritzlinienbereichen 94 angebracht und erstrecken sich entlang der Ritzlinienbereiche 94, die entlang einer ersten Richtung und einer zweiten Richtung (z. B. sowohl der vertikalen als auch der horizontalen Richtungen von 6C) angeordnet sind, und sind auch zwischen benachbarten Dies 88 des gleichen Bereichs 90 und/oder 92 angeordnet.
  • In 6D sind die Dummy-Dies 106 zwischen benachbarten Dies 88 des gleichen Bereichs 90 und/oder 92 befestigt und befinden sich nicht in den Ritzlinienbereichen 94, jedoch in der Nähe der Ritzlinienbereiche 94. In 6E ist die Konfiguration der Dummy-Dies 106 ähnlich der Konfiguration von 6D, außer dass die Dummy-Dies 106 auch in der Nähe der Ecken der Bereiche 90 und/oder 92 benachbart zu den Dies 88 angebracht sind. Wiederum liegen bei dieser Ausführungsform die Dummy-Dies 106 nicht in den Ritzlinienbereichen 94, jedoch in der Nähe der Ritzlinienbereiche 94. In 6F sind die Dummy-Dies 106 in der Nähe der Ecken der Bereiche 90 und/oder 92 benachbart zu den Dies 88 angebracht und befinden sich nicht in den Ritzlinienbereichen 94, jedoch in der Nähe der Ritzlinienbereiche 94.
  • Die Dummy-Dies 106, die in oder nahe den Ritzlinienbereichen 94 angeordnet sind, können dazu beitragen, eine Durchbiegung während und nach der Vereinzelung der Gehäuse (siehe 13) in die ersten und zweiten Gehäusebereiche 90 und 92 zu verhindern. Beispielsweise kann die Ausführungsform von 6C (und das vereinzelte Gehäuse in 15C, das später beschrieben wird) die Durchbiegung des Gehäuses um bis zu etwa 60% im Vergleich zu einem Gehäuse ohne irgendwelche Dummy-Dies 106 verringern.
  • Eine Möglichkeit, wie die Dummy-Dies 106 beim Verringern der Durchbiegung helfen können, ist, eine Unterstützung des Gehäuses während des eigentlichen Vereinzelungsverfahrens bereitzustellen. Eine andere Möglichkeit, wie die Dummy-Dies 106 eine Durchbiegung verhindern können, besteht darin, den Unterschied des Wärmeausdehnungskoeffizienten (CTE) zwischen den Komponenten 96 und dem nachfolgend ausgebildeten Verkapselungsmittel 112 zu verringern (siehe 8), da die Dummy-Dies 106 einen ähnlichen CTE wie die Komponenten 96 haben und sie die in dem Gehäuse nötige Menge an Verkapselungsmaterial 112 verringern.
  • Unter Bezugnahme auf 7 werden die Dummy-Dies 106 in den Ritzlinienbereichen 94 benachbart zu den Dies 88 angeklebt. Die Dummy-Dies 106 werden an den Komponenten 96 mit einer Befestigungsstruktur 104 befestigt. In einigen Ausführungsformen ist die Befestigungsstruktur 104 ein Klebstoff, der die Dummy-Dies 106 an die Komponenten 96 klebt. In einigen Ausführungsformen besteht die Befestigungsstruktur 104 aus einer oder mehreren Metallsäulen mit Metallkappenschichten (manchmal auch als Mikro-Bumps bezeichnet), die die Dummy-Dies 106 mit den Komponenten verbinden. Die Dummy-Dies 106 können aus Silizium, einem dielektrischen Material, dergleichen oder einer Kombination davon bestehen. In einigen Ausführungsformen sind die Dummy-Dies 106 tatsächlich defekte aktive Dies, die als Dummy-Dies 106 wiederverwendet worden sind. In einigen Ausführungsformen sind die oberen Flächen der Dummy-Dies 106 mit den Rückseiten der Dies 68 plan.
  • Bei den Ausführungsformen der Klebstoff-Befestigungsstruktur 104 befindet sich der Klebstoff 104 auf Bodenflächen der Dummy-Dies 106 und befestigt die Dummy-Dies 106 an den Komponenten 96, beispielsweise der Umverteilungsstruktur 76 in der Darstellung. Der Klebstoff 104 kann ein beliebiger geeigneter Klebstoff, Epoxidharz, Die-Befestigungsfilm (DAF) oder dergleichen sein. Der Klebstoff 104 kann auf eine Bodenfläche der Dummy-Dies 106 oder über der Oberfläche der Umverteilungsstruktur 76 aufgebracht werden. Die Dummy-Dies 106 können an die Umverteilungsstruktur 76 durch den Klebstoff 104 unter Verwendung von beispielsweise einem Pick-and-Place-Werkzeug geklebt werden. Die Unterfüllung 100 kann vor oder nach dem Ankleben der Dummy-Dies 106 gehärtet werden.
  • Bei den Ausführungsformen der Mikro-Bump-Befestigungsstruktur 104 werden die Mikro-Bumps 104 auf Bodenflächen der Dummy-Dies 106, den oberen Flächen der Komponenten 96 oder beiden ausgebildet. Die Mikro-Bumps 104 können gleichzeitig mit denjenigen Mikro-Bumps ausgebildet werden (z. B. den elektrischen Verbindern 77/78), die die Dies 68 und 88 bonden. Die Mikro-Bumps 104 bonden die Dummy-Dies 106 mit den Komponenten 96, wie beispielsweise der Umverteilungsstruktur 76 in der Darstellung. Die Mikro-Bumps 104 der Dummy-Dies 106 können zusammen mit den elektrischen Verbindern 77/78/79 der Dies 68 und 88 aufgeschmolzen werden. Die Dummy-Dies 106 können auf den Mikro-Bumps 104 angeordnet werden, indem beispielsweise ein Pick-and-Place-Werkzeug verwendet wird. Die Unterfüllung 100 kann vor oder nach dem Bonden der Dummy-Dies 106 gehärtet werden.
  • In 8 wird ein Verkapselungsmittel 112 auf den verschiedenen Komponenten ausgebildet. Das Verkapselungsmittel 112 kann eine Formmasse, ein Epoxidharz oder dergleichen sein und kann durch Formpressen, Transferformen oder dergleichen aufgebracht werden. Ein Härtungsschritt wird durchgeführt, um das Verkapselungsmittel 112 zu härten, wie z. B. eine thermische Härtung, eine Ultraviolett- (UV-) Härtung oder dergleichen. In einigen Ausführungsformen sind die Dies 68, die Dies 88 und die Dummy-Dies 106 in dem Verkapselungsmittel 112 vergraben und nach Aushärten des Verkapselungsmittels 112 kann ein Planarisierungsschritt durchgeführt werden, wie z. B. ein Schleifen, um überschüssige Teile des Verkapselungsmittels 112 zu entfernen, die über den oberen Flächen der Dies 68, der Dies 88 und der Dummy-Dies 106 liegen. Dementsprechend sind die oberen Flächen der Dies 68, der Dies 88 und der Dummy-Dies 106 freiliegend und mit einer oberen Fläche des Verkapselungsmittels 112 plan. In einigen Ausführungsformen können die Dies 88 und/oder die Dummy-Dies 106 eine andere Höhe als die Dies 68 haben und die Dies 88 und/oder die Dies 106 sind nach dem Planarisierungsschritt noch von dem Verkapselungsmittel 112 bedeckt. In einigen Ausführungsformen haben die Dies 106 eine größere Höhe als sowohl die Dies 68 als auch 88, und sowohl die Dies 68 als auch 88 sind nach dem Planarisierungsschritt noch von der Verkapselung 112 bedeckt.
  • Die 9 bis 12 zeigen das Ausbilden der zweiten Seite der Komponenten 96. In 9 wird die Struktur von 8 umgedreht, um das Ausbilden der zweiten Seite der Komponenten 96 vorzubereiten. Obwohl nicht gezeigt, kann die Struktur auf einem Träger oder einer Stützstruktur für das Verfahren der 9 bis 12 angeordnet werden. Wie in 9 gezeigt, haben in diesem Stadium der Verarbeitung das Substrat 70 und die Umverteilungsstruktur 76 der Komponenten 96 eine kombinierte Dicke T1 in einem Bereich von etwa 50 µm bis etwa 775 µm, wie etwa 775 µm. Die Dummy-Dies 106 (einschließlich der Befestigungsstruktur 104) haben eine Dicke T2 in einem Bereich von etwa 30 µm bis etwa 775 µm, wie etwa 760 µm. In einigen Ausführungsformen haben die Dies 68 und/oder 88 (einschließlich der leitfähigen Verbindungen 91) die Dicke T2.
  • In 10 wird ein Ausdünnungsverfahren auf die zweite Seite des Substrats 70 angewendet, um das Substrat 70 auf eine zweite Oberfläche 116 zu verdünnen, bis die TVs 74 freigelegt sind. Das Ausdünnungsverfahren kann ein Ätzverfahren, ein Schleifverfahren, dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen haben das Substrat 70 und die Umverteilungsstruktur 76 der Komponenten 96 nach dem Ausdünnungsverfahren eine kombinierte Dicke T3 in einem Bereich von etwa 30 µm bis etwa 200 µm, wie etwa 100 µm.
  • In 11 wird eine Umverteilungsstruktur auf der zweiten Oberfläche 116 des Substrats 70 ausgebildet und wird verwendet, um die TVs 74 miteinander und/oder mit externen Vorrichtungen elektrisch zu verbinden. Die Umverteilungsstruktur umfasst eine oder mehrere dielektrische Schichten 117 und Metallisierungsstrukturen 118 in der einen oder den mehreren dielektrischen Schichten 117. Die Metallisierungsstrukturen können Durchkontaktierungen und/oder Leiterbahnen umfassen, um die TVs 74 miteinander und/oder mit einer externen Vorrichtung zu verbinden. Die Metallisierungsstrukturen 118 werden manchmal als Umverteilungsleitungen (RDLs) bezeichnet. Die dielektrischen Schichten 117 können Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Siliziumoxynitrid, low-k-dielektrisches Material, wie PSG, BPSG, FSG, SiOxCy, Spin-On-Glas, Spin-On-Polymer, Silizium-Kohlenstoffmaterial, Verbindungen davon, Verbundstoffe davon, Kombinationen davon oder dergleichen umfassen. Die dielektrischen Schichten 117 können durch jedes geeignete in der Technik bekannte Verfahren abgeschieden werden, wie Rotationsbeschichtung, CVD, PECVD, HDP-CVD oder dergleichen. Die Metallisierungsstrukturen 118 können in der dielektrischen Schicht 117 beispielsweise unter Verwendung von Photolithographietechniken zum Abscheiden und Strukturieren eines Photoresistmaterials auf der dielektrischen Schicht 117 ausgebildet werden, um Teile der dielektrischen Schicht 117 freizulegen, die die Metallisierungsstrukturen 118 werden sollen. Ein Ätzverfahren, wie ein anisotropes Trockenätzverfahren, kann verwendet werden, um Vertiefungen und/oder Öffnungen in der dielektrischen Schicht 117 zu erzeugen, die den freiliegenden Abschnitten der dielektrischen Schicht 117 entsprechen. Die Vertiefungen und/oder Öffnungen können mit einer Diffusionssperrschicht ausgekleidet und mit einem leitfähigen Material gefüllt werden. Die Diffusionssperrschicht kann eine oder mehrere Schichten aus TaN, Ta, TiN, Ti, CoW oder dergleichen umfassen, die durch ALD oder dergleichen abgeschieden werden, und das leitfähige Material kann Kupfer, Aluminium, Wolfram, Silber und Kombinationen davon oder dergleichen umfassen, das durch CVD, PVD, Plattieren oder dergleichen abgeschieden wird. Alle überschüssigen Anteile der Diffusionssperrschicht und/oder des leitfähigen Materials auf der dielektrischen Schicht können entfernt werden, wie beispielsweise durch Verwendung eines CMPs.
  • In 12 werden auch elektrische Verbinder 120 auf den Metallisierungsstrukturen 118 ausgebildet und mit den TVs 74 elektrisch verbunden. Die elektrischen Verbinder 120 werden an der oberen Fläche der Umverteilungsstruktur auf den Metallisierungsstrukturen 118 ausgebildet. In einigen Ausführungsformen umfassen die Metallisierungsstrukturen 118 UBMs. In der gezeigten Ausführungsform sind die Pads in Öffnungen der dielektrischen Schichten 117 der Umverteilungsstruktur ausgebildet. In einer weiteren Ausführungsform können sich die Pads (UBMs) durch eine Öffnung einer dielektrischen Schicht 117 der Umverteilungsstruktur und sich zudem über die oberen Fläche der Umverteilungsstruktur erstrecken.
  • Als ein Beispiel zum Ausbilden der Pads wird eine Keimschicht (nicht gezeigt) zumindest in der Öffnung in einer der dielektrischen Schichten 117 der Umverteilungsstruktur ausgebildet. In einigen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die eine Mehrzahl von Teilschichten umfasst, die aus unterschiedlichen Materialien ausgebildet sind. In einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann unter Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Ein Photoresist wird dann auf der Keimschicht ausgebildet und strukturiert. Der Photoresist kann durch Rotationsbeschichtung oder dergleichen ausgebildet werden und kann Licht zur Strukturierung ausgesetzt werden. Die Struktur des Fotoresists entspricht den Pads. Die Strukturierung bildet Öffnungen durch den Photoresist aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Photoresists und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, etwa Galvanisieren oder stromloses Plattieren oder dergleichen, ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Photoresist und Teile der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Photoresist kann durch ein geeignetes Veraschungs- oder Entfernungsverfahren entfernt werden, beispielsweise durch Verwenden eines Sauerstoffplasmas oder dergleichen. Sobald der Photoresist entfernt ist, werden freiliegende Abschnitte der Keimschicht entfernt, beispielsweise durch Verwendung eines geeigneten Ätzverfahrens, etwa durch Nass- oder Trockenätzen. Die verbleibenden Anteile der Keimschicht und des leitfähigen Materials bilden die Pads. In der Ausführungsform, in der die Pads anders ausgebildet werden, können mehr Photoresist- und Strukturierungsschritte verwendet werden.
  • In einigen Ausführungsformen sind die elektrischen Verbinder 120 Lötkugeln und/oder Bumps, wie Ball-Grid-Array- (BGA-) Kugeln, C4-Mikro-Bumps, durch ENIG ausgebildete Bumps, durch ENEPIG ausgebildete Bumps oder dergleichen. Die elektrischen Verbinder 120 können ein leitfähiges Material wie Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination davon umfassen. In einigen Ausführungsformen werden die elektrischen Verbinder 120 durch anfängliches Ausbilden einer Lotschicht durch solche üblicherweise verwendeten Verfahren wie Verdampfen, Galvanisieren, Drucken, Lotübertragung, Ballplatzierung oder dergleichen ausgebildet. Nachdem eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Aufschmelzen durchgeführt werden, um das Material in die gewünschte Höckerform zu formen. In einer weiteren Ausführungsform sind die elektrischen Verbinder 120 Metallsäulen (wie Kupfersäulen), die durch Sputtern, Drucken, Galvanisieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen können lotfrei sein und haben im Wesentlichen vertikale Seitenwände. In einigen Ausführungsformen wird eine Metallkappenschicht (nicht gezeigt) auf der Oberseite der Metall-Säulenverbinder 120 ausgebildet. Die Metallkappenschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination davon umfassen und kann durch ein Plattierungsverfahren ausgebildet werden.
  • Die elektrischen Verbinder 120 können verwendet werden, um an eine zusätzliche elektrische Komponente zu bonden, die ein Halbleitersubstrat, ein Gehäusesubstrat, eine Leiterplatte (PCB) oder dergleichen sein kann (siehe 300 in 14).
  • In 13 werden die Komponenten 96 und die Dummy-Dies 106 zwischen benachbarten Bereichen 90 und 92 entlang der Ritzlinienbereiche 94 vereinzelt, um Komponentengehäuse 200 auszubilden, die unter anderem einen Die 68, eine Komponente 96, die Dies 88 und Abschnitte 106' der Dummy-Dies 106 umfassen. Das Vereinzeln kann durch Sägen, Schneiden oder dergleichen erfolgen. Wie oben beschrieben, helfen die Dummy-Dies 106 dabei, die Belastung und Durchbiegung zu verringern, die während und nach dem Vereinzelungsverfahren verursacht werden.
  • Nach dem Vereinzelungsverfahren haben die verbleibenden Abschnitte 106' der Dummy-Dies 106 Seitenwandflächen, die mit den seitlichen Ausmaßen des Komponentengehäuses 200 bündig sind (siehe z. B. die 13 und 14).
  • 14 zeigt das Befestigen eines Komponentengehäuses 200 auf einem Substrat 300. Elektrische Verbinder 120 werden mit Bondpads des Substrats 300 ausgerichtet und gegen diese gepresst. Die elektrischen Verbinder 120 können aufgeschmolzen werden, um einen Bond zwischen dem Substrat 300 und der Komponente 96 herzustellen. Das Substrat 300 kann ein Gehäusesubstrat umfassen, wie beispielsweise ein Aufbausubstrat, das einen Kern darin aufweist, ein Laminatsubstrat, das eine Mehrzahl von laminierten dielektrischen Filmen aufweist, eine PCB oder dergleichen. Das Substrat 300 kann elektrische Verbinder (nicht gezeigt), wie etwa Lötkugeln, gegenüber dem Komponentengehäuse aufweisen, um zu ermöglichen, dass das Substrat 300 an einer anderen Vorrichtung angebracht wird. Ein Unterfüllungsmaterial (nicht gezeigt) kann zwischen dem Komponentengehäuse 200 und dem Substrat 300 ausgegeben werden und die elektrischen Verbinder 120 umgeben. Das Unterfüllungsmaterial kann ein beliebiges geeignetes Material sein, wie ein Polymer, ein Epoxidharz, eine Formunterfüllung oder dergleichen.
  • Zusätzlich können eine oder mehrere Oberflächenvorrichtungen 140 mit dem Substrat 300 verbunden werden. Die Oberflächenvorrichtungen 140 können verwendet werden, um dem Komponentengehäuse 200 oder dem Gehäuse als Ganzes zusätzliche Funktionalität oder Programmierung zu ermöglichen. In einer Ausführungsform können die Oberflächenvorrichtungen 140 oberflächenmontierte Vorrichten (SMDs) oder integrierte passive Vorrichtungen (IPDs) umfassen, die passive Vorrichtungen wie Widerstände, Induktoren, Kondensatoren, Jumper, Kombinationen davon oder dergleichen umfassen, die in Verbindung mit dem Komponentengehäuse 200 oder anderen Teilen des Gehäuses verwendet und mit ihnen verbunden werden sollen. Die Oberflächenvorrichtungen 140 können gemäß verschiedenen Ausführungsformen auf einer ersten Hauptfläche des Substrats 300, einer gegenüberliegenden Hauptfläche des Substrats 300 oder beiden angeordnet werden.
  • Die 15A, 15B, 15C, 15D, 15E und 15F zeigen Draufsichten der vereinzelten Gehäusestrukturen in jeder der Ausführungsformen des Dummy-Dies 106, die in den 6A, 6B, 6C, 6D, 6E bzw. 6F gezeigt sind. Diese Ausführungsformen sind symmetrisch, wobei Dies 88 und Dummy-Dies 106 auf gegenüberliegenden Seiten der Dies 68 liegen.
  • Die 16A, 16B, 16C, 16D, 16E und 16F zeigen Draufsichten einer vereinzelten Gehäusestruktur in weiteren Ausführungsformen jeder der Ausführungsformen des Dummy-Dies 106, die in den 6A, 6B, 6C, 6D, 6E bzw. 6F gezeigt sind. Bei diesen Ausführungsformen sind die vereinzelten Gehäusestrukturen asymmetrisch, da die Dies 88 und die Dummy-Dies 106 nur auf einer Seite (z. B. der Oberseite der Draufsicht in den 16A, 16B, 16C, 16D, 16E und 16F) des Dies 68 liegen. Diese Gehäusestrukturen können unter Verwendung ähnlicher Materialien, Strukturen und Verfahren hergestellt werden, wie sie oben in den 1 bis 5 und 7 bis 14 beschrieben wurden, und die Beschreibung wird hier nicht wiederholt
  • Die 17A, 17B und 17C zeigen Draufsichten an einem ähnlichen Verarbeitungspunkt und ähnlich zu den Konfigurationen des Dummy-Dies 106 wie in den 6A, 6B bzw. 6C mit der Ausnahme, dass in diesen Ausführungsformen in jeder der Gehäusestrukturen mehr Dies 88 vorhanden sind. Diese Gehäusestrukturen können unter Verwendung ähnlicher Materialien, Strukturen und Verfahren hergestellt werden, wie sie oben in den 1 bis 5 und 7 bis 14 beschrieben wurden, und die Beschreibung wird hier nicht wiederholt.
  • 17D zeigt eine Draufsicht einer weiteren Ausführungsform einer Konfiguration eines Dummy-Dies 106, die derjenigen in den 17A-17C ähnelt, mit der Ausnahme, dass in dieser Ausführungsform die Dummy-Dies 106 innerhalb der Bereiche 90 und 92 und nicht in den Ritzlinienbereichen 94 liegen. Diese Gehäusestrukturen können unter Verwendung ähnlicher Materialien, Strukturen und Verfahren hergestellt werden, wie sie oben in den 1 bis 5 und 7 bis 14 beschrieben wurden, und die Beschreibung wird hier nicht wiederholt. Diese Art von Konfiguration (z. B. ohne Dummy-Dies 106 in den Ritzlinienbereichen 94) kann auch auf irgendeine der oben beschriebenen vorherigen Konfigurationen angewendet werden.
  • Die offenbarten Ausführungsformen einer Gehäusestruktur, die Dummy-Die-Strukturen benachbart zu den aktiven Dies aufweist, können dazu beitragen, die Durchbiegung der Gehäusestruktur zu verringern. Diese Verringerung der Durchbiegung der Gehäusestruktur ermöglicht eine zuverlässigere Gehäusestruktur, indem die Wahrscheinlichkeit von kalten Lötstellen zwischen den aktiven Dies und dem Interposer verringert wird. Zum Beispiel können die offenbarten Ausführungsformen die Durchbiegung des Gehäuses um etwa 60% im Vergleich zu einem Gehäuse ohne irgendwelche Dummy-Dies verringern. In einigen Ausführungsformen liegen die Dummy-Dies in oder nahe den Ritzlinienbereichen, um dazu beizutragen, eine Durchbiegung während und nach der Vereinzelung der Dies zu verhindern. Eine Möglichkeit, wie die Dummy-Dies zur Verringerung der Durchbiegung beitragen können, liegt darin, das Gehäuse während des eigentlichen Vereinzelungsverfahrens zu stützen. Eine andere Möglichkeit, wie die Dummy-Dies eine Durchbiegung verhindern können, liegt darin, die CTE-Fehlanpassung zwischen dem Interposer und dem Verkapselungsmittel zu verringern, da die Dummy-Dies einen ähnlichen CTE wie der Interposer haben und die Dummy-Dies die Menge an Verkapselungsmittel verringern, die in dem Gehäuse erforderlich ist.
  • In einer Ausführungsform umfasst ein Verfahren: Bonden eines ersten Dies an eine erste Seite eines Interposers unter Verwendung erster elektrischer Verbinder; Bonden eines zweiten Dies mit der ersten Seite des Interposers unter Verwendung zweiter elektrischer Verbinder; Befestigen eines ersten Dummy-Dies an der ersten Seite des Interposers benachbart zu dem zweiten Die; Verkapseln des ersten Dies, des zweiten Dies und des ersten Dummy-Dies mit einem Verkapselungsmittel; und Vereinzeln des Interposers und des ersten Dummy-Dies, um eine Gehausestruktur auszubilden.
  • Ausführungsformen können eines oder mehrere der folgenden Merkmale umfassen. Das Verfahren, wobei der Interposer ein dritter Die ist. Das Verfahren, wobei der Interposer ein Massensubstrat ist, das eine Umverteilungsstruktur aufweist, wobei der erste Die und der zweite Die an die Umverteilungsstruktur gebondet sind. Das Verfahren, wobei das Vereinzeln das Sägen durch den Interposer und den ersten Dummy-Die umfasst, um die Gehäusestruktur auszubilden. Das Verfahren, wobei der erste Die einen oder mehrere Logik-Dies aufweist und wobei der zweite Die einen oder mehrere Speicher-Dies aufweist. Das Verfahren, ferner umfassend: Ausbilden einer Unterfüllung zwischen dem Interposer und dem ersten Die und dem zweiten Die und den ersten elektrischen Verbinder und den zweiten elektrischen Verbinder umgebend, wobei das Verkapselungsmittel über der Unterfüllung ausgebildet wird. Das Verfahren, ferner umfassend: Ausbilden von Durchkontaktierungen, die sich durch den Interposer erstrecken, wobei der erste und der zweite Die elektrisch mit den Durchkontaktierungen verbunden sind; Ausbilden von dritten elektrischen Verbindern auf einer zweiten Seite des Interposers, wobei die zweite Seite der ersten Seite gegenüberliegt, wobei die dritten elektrischen Verbinder elektrisch mit den Durchkontaktierungen verbunden sind; Befestigen der Gehäusestruktur an einem Substrat unter Verwendung der dritten elektrischen Verbinder; und Bonden einer oberflächenmontierten Vorrichtung (SMD) an das Substrat. Das Verfahren, wobei der erste Dummy-Die Silizium umfasst. Das Verfahren, wobei das Befestigen des ersten Dummy-Dies an der ersten Seite des Interposers umfasst: Kleben des ersten Dummy-Dies an die erste Seite des Interposers mit einer Klebeschicht. Das Verfahren, wobei das Befestigen des ersten Dummy-Dies an der ersten Seite des Interposers umfasst: Bonden des ersten Dummy-Dies an die erste Seite des Interposers mit vierten elektrischen Verbindern.
  • In einer Ausführungsform umfasst ein Verfahren: Ausbilden von Durchkontaktierungen in einem Substrat; Ausbilden einer ersten Umverteilungsstruktur auf einer ersten Seite des Substrats, wobei die erste Umverteilungsstruktur elektrisch mit den Durchkontaktierungen verbunden ist; Bonden eines Logik-Dies an die erste Umverteilungsstruktur unter Verwendung erster elektrischer Verbinder, wobei die ersten elektrischen Verbinder elektrisch mit der ersten Umverteilungsstruktur verbunden sind; Bonden eines Stapels von Speicher-Dies mit der ersten Umverteilungsstruktur unter Verwendung zweiter elektrischer Verbinder, wobei der Stapel von Speicher-Dies zu dem Logik-Die benachbart ist, wobei die zweiten elektrischen Verbinder elektrisch mit der ersten Umverteilungsstruktur verbunden sind; Befestigen eines Dummy-Dies über der ersten Umverteilungsstruktur in Ritzlinienbereichen benachbart zu dem Stapel von Speicher-Dies; und Vereinzeln des Substrats, der ersten Umverteilungsstruktur und des Dummy-Dies, um eine Gehäusestruktur auszubilden.
  • Ausführungsformen können eines oder mehrere der folgenden Merkmale umfassen. Das Verfahren, wobei das Vereinzeln das Sägen durch das Substrat, die erste Umverteilungsstruktur und den Dummy-Die in den Ritzlinienbereichen umfasst, um die Gehäusestruktur auszubilden. Das Verfahren ferner umfassend: Ausbilden einer Unterfüllung zwischen der ersten Umverteilungsstruktur und dem Logik-Die und dem Stapel von Speicher-Dies und den ersten elektrischen Verbinder und den zweiten elektrischen Verbinder umgebend; und Verkapseln des Logik-Dies, des Stapels von Speicher-Dies und des Dummy-Dies mit einem Verkapselungsmittel, wobei das Verkapselungsmittel benachbart zu Teilen der Unterfüllung ist. Das Verfahren, wobei der Dummy-Die aus Silizium besteht. Das Verfahren, wobei das Befestigen des Dummy-Dies über der ersten Umverteilungsstruktur umfasst: Kleben des Dummy-Dies an die erste Umverteilungsstruktur mit einer Klebeschicht. Das Verfahren, wobei das Befestigen des Dummy-Dies über der ersten Umverteilungsstruktur umfasst: Bonden des Dummy-Dies an die erste Umverteilungsstruktur mit dritten elektrischen Verbindern. Das Verfahren, ferner umfassend: Ausdünnen einer zweiten Seite des Substrats, um Enden der Durchkontaktierungen freizulegen, wobei die zweite Seite der ersten Seite gegenüberliegt; Ausbilden einer zweiten Umverteilungsstruktur auf der zweiten Seite des Substrats, wobei die zweite Umverteilungsstruktur elektrisch mit den freiliegenden Enden der Durchkontaktierungen verbunden ist; Ausbilden von vierten elektrischen Verbindern auf und elektrisch verbunden mit der zweiten Umverteilungsstruktur; Bonden der vierten elektrischen Verbinder mit einem zweiten Substrat; und Bonden einer oberflächenmontierten Vorrichtung (SMD) mit dem zweiten Substrat benachbart zu einem der vierten elektrischen Verbinder.
  • In einer Ausführungsform umfasst eine Struktur: eine erste Seite eines Interposers, die an ein Substrat gebondet ist; einen Logik-Die und einen Speicherstapel, die mit einer zweiten Seite des Interposers gebondet sind, wobei die zweite Seite der ersten Seite gegenüberliegt; einen Dummy-Die, der an der zweiten Seite des Interposers befestigt ist, wobei der Dummy-Die zu dem Logik-Die oder dem Speicher-Stack benachbart ist; und ein Formmaterial, das sich entlang Seitenwänden des Logik-Dies, des Speicherstapels und des Dummy-Dies erstreckt, wobei die oberen Flächen des Logik-Dies und des Dummy-Dies durch das Formmaterial freigelegt sind.
  • Ausführungsformen können eines oder mehrere der folgenden Merkmale umfassen. Die Struktur, wobei der Dummy-Die eine Seitenwandfläche aufweist, die mit seitlichen Ausmaßen des Interposers bündig ist. Die Struktur, wobei der Dummy-Die aus Silizium besteht.
  • Das Vorangehende beschreibt Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder zu modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62421775 [0001]

Claims (20)

  1. Verfahren, umfassend: Bonden eines ersten Dies an eine erste Seite eines Interposers unter Verwendung erster elektrischer Verbinder; Bonden eines zweiten Dies mit der ersten Seite des Interposers unter Verwendung zweiter elektrischer Verbinder; Befestigen eines ersten Dummy-Dies an der ersten Seite des Interposers benachbart zu dem zweiten Die; Verkapseln des ersten Dies, des zweiten Dies und des ersten Dummy-Dies mit einem Verkapselungsmittel; und Vereinzeln des Interposers und des ersten Dummy-Dies, um eine Gehäusestruktur auszubilden.
  2. Verfahren nach Anspruch 1, wobei der Interposer ein dritter Die ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Interposer ein Massensubstrat ist, das eine Umverteilungsstruktur aufweist, wobei der erste Die und der zweite Die an die Umverteilungsstruktur gebondet sind.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Vereinzeln das Sägen durch den Interposer und den ersten Dummy-Die umfasst, um die Gehäusestruktur auszubilden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Die einen oder mehrere Logik-Dies aufweist und wobei der zweite Die einen oder mehrere Speicher-Dies aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Ausbilden einer Unterfüllung zwischen dem Interposer und dem ersten Die und dem zweiten Die und die ersten elektrischen Verbinder und die zweiten elektrischen Verbinder umgebend, wobei das Verkapselungsmittel über der Unterfüllung ausgebildet wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, ferner umfassend: Ausbilden von Durchkontaktierungen, die sich durch den Interposer erstrecken, wobei der erste und der zweite Die elektrisch mit den Durchkontaktierungen verbunden sind; Ausbilden von dritten elektrischen Verbindern auf einer zweiten Seite des Interposers, wobei die zweite Seite der ersten Seiteentgegengesetzt ist, wobei die dritten elektrischen Verbinder elektrisch mit den Durchkontaktierungen verbunden sind; Befestigen der Gehäusestruktur an einem Substrat unter Verwendung der dritten elektrischen Verbinder; und Bonden einer oberflächenmontierten Vorrichtung (SMD) an das Substrat.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Dummy-Die aus Silizium besteht.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Befestigen des ersten Dummy-Dies an der ersten Seite des Interposers umfasst: Kleben des ersten Dummy-Dies an die erste Seite des Interposers mit einer Klebeschicht.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Befestigen des ersten Dummy-Dies an der ersten Seite des Interposers umfasst: Bonden des ersten Dummy-Dies an die erste Seite des Interposers mit vierten elektrischen Verbindern.
  11. Verfahren, umfassend: Ausbilden von Durchkontaktierungen in einem Substrat; Ausbilden einer ersten Umverteilungsstruktur auf einer ersten Seite des Substrats, wobei die erste Umverteilungsstruktur elektrisch mit den Durchkontaktierungen verbunden ist; Bonden eines Logik-Dies an die erste Umverteilungsstruktur unter Verwendung erster elektrischer Verbinder, wobei die ersten elektrischen Verbinder elektrisch mit der ersten Umverteilungsstruktur verbunden sind; Bonden eines Stapels von Speicher-Dies mit der ersten Umverteilungsstruktur unter Verwendung zweiter elektrischer Verbinder, wobei der Stapel von Speicher-Dies zu dem Logik-Die benachbart ist, wobei die zweiten elektrischen Verbinder elektrisch mit der ersten Umverteilungsstruktur verbunden sind; Befestigen eines Dummy-Dies über der ersten Umverteilungsstruktur in Ritzlinienbereichen benachbart zu dem Stapel von Speicher-Dies; und Vereinzeln des Substrats, der ersten Umverteilungsstruktur und des Dummy-Dies, um eine Gehäusestruktur auszubilden.
  12. Verfahren nach Anspruch 11, wobei das Vereinzeln das Sägen durch das Substrat, die erste Umverteilungsstruktur und den Dummy-Die in den Ritzlinienbereichen umfasst, um die Gehäusestruktur auszubilden.
  13. Verfahren nach Anspruch 11 oder 12, ferner umfassend: Ausbilden einer Unterfüllung zwischen der ersten Umverteilungsstruktur und dem Logik-Die und dem Stapel von Speicher-Dies und die ersten elektrischen Verbinder und die zweiten elektrischen Verbinder umgebend; und Verkapseln des Logik-Dies, des Stapels von Speicher-Dies und des Dummy-Dies mit einem Verkapselungsmittel, wobei das Verkapselungsmittel benachbart zu Teilen der Unterfüllung ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei der Dummy-Die aus Silizium besteht.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Befestigen des Dummy-Dies über der ersten Umverteilungsstruktur umfasst: Kleben des Dummy-Dies an die erste Umverteilungsstruktur mit einer Klebeschicht.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei das Befestigen des Dummy-Dies über der ersten Umverteilungsstruktur umfasst: Bonden des Dummy-Dies an die erste Umverteilungsstruktur mit dritten elektrischen Verbindern.
  17. Verfahren nach einem der Ansprüche 11 bis 16, ferner umfassend: Ausdünnen einer zweiten Seite des Substrats, um Enden der Durchkontaktierungen freizulegen, wobei die zweite Seite der ersten Seite entgegengesetzt ist; Ausbilden einer zweiten Umverteilungsstruktur auf der zweiten Seite des Substrats, wobei die zweite Umverteilungsstruktur elektrisch mit den freiliegenden Enden der Durchkontaktierungen verbunden ist; Ausbilden von vierten elektrischen Verbindern auf und elektrisch verbunden mit der zweiten Umverteilungsstruktur; Bonden der vierten elektrischen Verbinder mit einem zweiten Substrat; und Bonden einer oberflächenmontierten Vorrichtung (SMD) mit dem zweiten Substrat benachbart zu einem der vierten elektrischen Verbinder.
  18. Struktur, umfassend: eine erste Seite eines Interposers, die an ein Substrat gebondet ist; einen Logik-Die und einen Speicherstapel, die mit einer zweiten Seite des Interposers gebondet sind, wobei die zweite Seite der ersten Seite entgegengesetzt ist; einen Dummy-Die, der an der zweiten Seite des Interposers befestigt ist, wobei der Dummy-Die zu dem Logik-Die oder dem Speicher-Stack benachbart ist; und ein Formmaterial, das sich entlang Seitenwänden des Logik-Dies, des Speicherstapels und des Dummy-Dies erstreckt, wobei obere Flächen des Logik-Dies und des Dummy-Dies durch das Formmaterial freigelegt sind.
  19. Struktur nach Anspruch 18, wobei der Dummy-Die eine Seitenwandfläche aufweist, die mit seitlichen Ausmaßen des Interposers bündig ist.
  20. Struktur nach Anspruch 18 oder 19, wobei der Dummy-Die aus Silizium besteht.
DE102017122096.8A 2016-11-14 2017-09-25 Gehäusetrukturen und Ausbildungsverfahren Pending DE102017122096A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662421775P 2016-11-14 2016-11-14
US62/421,775 2016-11-14
US15/675,288 US10529690B2 (en) 2016-11-14 2017-08-11 Package structures and methods of forming the same
US15/675,288 2017-08-11

Publications (1)

Publication Number Publication Date
DE102017122096A1 true DE102017122096A1 (de) 2018-05-17

Family

ID=62026845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017122096.8A Pending DE102017122096A1 (de) 2016-11-14 2017-09-25 Gehäusetrukturen und Ausbildungsverfahren

Country Status (1)

Country Link
DE (1) DE102017122096A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118624A1 (de) * 2019-05-17 2020-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Platzierung vom dummy-dies ohne rückseitenaussplitterung
CN112820702A (zh) * 2019-11-15 2021-05-18 三星电子株式会社 具有加强结构的半导体封装件
DE102020114002A1 (de) 2020-05-19 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package-struktur

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118624A1 (de) * 2019-05-17 2020-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Platzierung vom dummy-dies ohne rückseitenaussplitterung
US10861799B1 (en) 2019-05-17 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy die placement without backside chipping
DE102019118624B4 (de) * 2019-05-17 2021-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Platzierung von dummy-dies ohne rückseitenaussplitterung
US11515267B2 (en) 2019-05-17 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy die placement without backside chipping
US11990429B2 (en) 2019-05-17 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy die placement without backside chipping
CN112820702A (zh) * 2019-11-15 2021-05-18 三星电子株式会社 具有加强结构的半导体封装件
EP3823015A1 (de) * 2019-11-15 2021-05-19 Samsung Electronics Co., Ltd. Halbleitergehäuse mit versteifungsstruktur
US11315886B2 (en) 2019-11-15 2022-04-26 Samsung Electronics Co., Ltd. Semiconductor package having stiffening structure
US11776918B2 (en) 2019-11-15 2023-10-03 Samsung Electronics Co., Ltd. Semiconductor package having stiffening structure
DE102020114002A1 (de) 2020-05-19 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package-struktur
US11282825B2 (en) 2020-05-19 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102018116743B4 (de) Halbleiter-Bauelement und Verfahren
DE102021111153B4 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102015105855B4 (de) Halbleitergehäuse und Verfahren zu ihrer Ausbildung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102016119033A1 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102019120381B4 (de) Integriertes schaltungs-package und verfahren
DE102020120137A1 (de) Halbleiterpackage und verfahren
DE102020114141B4 (de) Integriertes schaltungspackage und verfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018122228A1 (de) Integriertes Multichip-Fan-Out-Package
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102017122096A1 (de) Gehäusetrukturen und Ausbildungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102021112540B4 (de) Antennenvorrichtung und -verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication