DE102012219330A1 - Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht - Google Patents

Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht Download PDF

Info

Publication number
DE102012219330A1
DE102012219330A1 DE102012219330A DE102012219330A DE102012219330A1 DE 102012219330 A1 DE102012219330 A1 DE 102012219330A1 DE 102012219330 A DE102012219330 A DE 102012219330A DE 102012219330 A DE102012219330 A DE 102012219330A DE 102012219330 A1 DE102012219330 A1 DE 102012219330A1
Authority
DE
Germany
Prior art keywords
layer
forming
heat
conductive
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012219330A
Other languages
English (en)
Inventor
Frank Kuechenmeister
Lothar Lehmann
Alexander Platz
Gotthard Jungnickel
Sven Kosgalwies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102012219330A1 publication Critical patent/DE102012219330A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

Ein hierin offenbartes beispielhaftes Verfahren umfasst ein Bilden eines leitenden Pads in einer Schicht aus isolierendem Material, ein Bilden einer Passivierungsschicht über dem leitenden Pad, ein Durchführen von wenigstens einem Ätzprozess auf der Passivierungsschicht, um eine Öffnung in der Passivierungsschicht festzulegen, die wenigstens einen Bereich des leitenden Pads freilegt, ein Bilden einer Schutzschicht auf der Passivierungsschicht, in der Öffnung und auf dem freiliegenden Bereich des leitenden Pads, ein Bilden einer durch Wärme ausheilbaren Materialschicht über der Schutzschicht, ein Durchführen eines Ätzprozesses, um eine strukturierte durch Wärme ausheilbare Materialschicht festzulegen, die eine Öffnung aufweist, welche einen Bereich der Schutzschicht freilegt, ein Durchführen eines Ätzprozesses auf der Schutzschicht, um dadurch wenigstens einen Bereich des leitenden Pads freizulegen, und ein Bildens eines leitenden Höckers, der mit dem leitenden Pad leitend verbunden ist.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Offenbarung betrifft im Allgemeinen die Herstellung von komplexen Halbleitervorrichtungen und insbesondere verschiedene Verfahren zum Bilden von leitenden Höckerstrukturen auf integrierten Schaltungsvorrichtungen und Vorrichtungen, die solche Strukturen umfassen.
  • 2. Beschreibung des Stands der Technik
  • Bei der Herstellung von modernen integrierten Schaltungen ist es für gewöhnlich erforderlich, elektrische Verbindungen zwischen verschiedenen Halbleiterchips bereitzustellen, die eine mikroelektronische Vorrichtung bilden. Abhängig vom Chiptyp und den gesamten Anforderungen an den Vorrichtungsentwurf können diese elektrischen Verbindungen auf verschiedene Arten erreicht werden, wie beispielsweise durch Drahtbonden, Tape-Automated Bonding (TAB), Flip-Chip-Bonden und dergleichen. In den vergangenen Jahren wurde die Verwendung der Flip-Chip-Technologie, bei der Halbleiterchips an Substraten, Trägern oder anderen Chips mittels Lötkugeln, den sogenannten Lothöckern, verbunden werden, ein wichtiger Aspekt für die Halbleiter verarbeitende Industrie. In der Flip-Chip-Technologie werden Lotkugeln auf einer Kontaktschicht von wenigstens einem der Chip gebildet, der zu verbinden ist, beispielsweise auf einer dielektrischen Passivierungsschicht, die über der letzten Metallisierungsschicht eines Halbleiterchips gebildet ist, der eine Vielzahl von integrierten Schaltungen aufweist. Bondpads von adäquater Größe und geeigneter Anordnung sind auf einem anderen Chip, beispielsweise einem Trägerpaket, in ähnlicher Weise gebildet, wobei jedes Bondpad einer entsprechenden Lotkugel entspricht, die auf dem Halbleiterchip gebildet ist. Die zwei Einheiten, insbesondere der Halbleiterchip und das Trägerpaket, werden dann durch „Flipping” oder „Umdrehen” des Halbleiterchips elektrisch verbunden und die Lotkugeln werden mit dem Bondpad in physischen Kontakt gebracht. Es wird ein „Reflow”- oder „Aufschmelz”-Prozess durchgeführt, so dass jede Lotkugel eine Bond-Verbindung mit einem entsprechenden Bondpad bildet. Typischerweise können hunderte oder sogar tausende von Lotkugeln über die gesamte Chipfläche verteilt sein, wodurch beispielsweise die I/O-Fähigkeit bereitgestellt wird, die für moderne Halbleiterchips erforderlich ist, welche für gewöhnlich komplexe Schaltungen umfassen, wie etwa Mikroprozessoren, Speicherschaltungen, dreidimensionale (3D-)Chips und dergleichen, und/oder eine Vielzahl von integrierten Schaltungen umfassen, die ein vollständiges, komplexes Schaltungssystem bilden.
  • Die 1A bis 1F stellen einen bekannten beispielhaften Prozessfluss zum Bilden von leitenden Höckern für eine Halbleitervorrichtung dar. 1A stellt eine bekannte beispielhafte Vorrichtung 100 in einer frühen Herstellungsphase dar. Wie darin gezeigt, ist eine Vielzahl von leitenden Pads 12 in einer Schicht aus isolierendem Material 10 gebildet. Eine beispielhafte Passivierungsschicht 14 ist über der Schicht aus isolierendem Material gebildet. Gemäß einem anschaulichen Beispiel kann die Passivierungsschicht 14 in Vielzahl von Materialschichten umfassen. Insbesondere kann die Passivierungsschicht 14 gemäß dem dargestellten Beispiel eine Schicht aus Siliziumkohlenstoffnitrid (BLOK) 14a mit einer anschaulichen Dicke von ungefähr 100 nm, eine Schicht aus Siliziumdioxid 14b mit einer anschaulichen Dicke von ungefähr 450 nm und eine Schicht aus Siliziumnitrid 14c mit einer anschaulichen Dicke von ungefähr 400 nm umfassen. Die Schichten 14a, 14b und 14c können unter Verwendung von herkömmlichen Abscheidungsprozessen gebildet sein, wie etwa chemische Gasphasenabscheidungsprozesse (CVD-Prozesse).
  • Als nächstes werden Öffnungen 16 in der Passivierungsschicht 14 gebildet, wie in der 1B dargestellt ist, um dadurch Bereiche der leitenden Pads 12 freizulegen. Die Öffnungen 16 können unter Verwendung von herkömmlichen Fotolithografie und Ätzprozessen gebildet werden. Insbesondere werden ein oder mehrere Ätzprozesse mittels einer strukturierten Fotolackmaske (nicht dargestellt) durchgeführt, um die Öffnungen 16 zu bilden. Die Größe der Öffnungen 16 kann abhängig von der besonderen Anwendung variieren.
  • Als nächstes wird eine Polyimidschicht 18 gebildet, wie in 1C dargestellt ist. Die Polyimidschicht 18 wird herkömmlicherweise durch ein anfängliches Ablagern des Polyimidmaterials unter Verwendung einer Rotationsbeschichtungstechnik und anschließendem Durchführen eines Heizprozesses bei einer Temperatur von beispielsweise ungefähr 360°C zum Ausheilen der Polyimidschicht 18 gebildet. In einigen Fällen kann die Polyimidschicht 18 eine Dicke von ungefähr 2 μm bis 10 μm aufweisen. Unglücklicherweise wird während des Bildungsprozesses der Polyimidschicht 18 ein Oxidmaterial 19, beispielsweise Kupferoxid, an der Grenze zwischen der Polyimidschicht 18 und dem leitenden Pad 12 gebildet. Es wird angemerkt, dass die Oxidation in der Praxis nicht so gleichförmig über das leitende Pad 12 verteilt ist, obwohl die Oxidschicht 19 als eine gleichförmige Schicht dargestellt ist. Die Gegenwart eines solchen Oxidmaterials 19 kann lokal zu einer Erhöhung des Widerstands zwischen dem leitenden Pad 12 und einem leitenden Höcker führen, der über dem leitenden Pad 12 gebildet wird. Ein solcher erhöhter Widerstand kann die Leistungsfähigkeit der sich ergebenden Halbleitervorrichtung verringern.
  • 1D stellt die Vorrichtung 100 nach der Durchführung verschiedener Prozessoperationen dar. Als erstes wurde die Polyimidschicht 18 unter Verwendung bekannter Fotolithografie und Ätztechniken strukturiert. Insbesondere werden ein oder mehrere Ätzprozesse durch eine strukturierte Fotolackmaske (nicht dargestellt) hindurch durchgeführt, die über der Polyimidschicht 18 gebildet ist, um die in 1D dargestellte strukturierte Polyimidschicht 18 zu bilden. Anschließend wird eine Unterhöckermetallisierungs-(UBM-, under-bump-metallization)Schicht 20 über der Vorrichtung 100 flächig abgeschieden. Die UBM-Schicht 20 kann eine Vielzahl von Materialschichten aufweisen und unter Durchführung eines oder mehrerer Abscheidungsprozesse gebildet werden. Gemäß einem Beispiel kann die UBM-Schicht 20 eine Eingangsschicht aus Titan und eine zweite Schicht aus Kupfer aufweisen.
  • Anschließend wird über der Vorrichtung 100 eine strukturierte Maskenschicht 22, beispielsweise eine Fotolackmaske, und auf der Vorrichtung 100 ein leitendes Material 24 für den leitenden Höcker gebildet, wie in 1E dargestellt ist. Gemäß einem anschaulichen Beispiel wird ein Galvanisierungsprozess durchgeführt, um eine Schicht aus Nickel (nicht dargestellt) auf freiliegenden Bereichen der Vorrichtung gefolgt durch einen weiteren Prozess zur Bildung des Bulks aus leitendem Material 24 zu bilden. Gemäß einem anschaulichen Beispiel weist das leitende Material 24 Zinn-Silver auf, jedoch können auch andere Materialien vorgesehen sein.
  • 1F stellt die Vorrichtung 100 nach zusätzlichen durchgeführten Prozessoperationen dar. Anfänglich wurde die strukturierte Maskenschicht 22 (vgl. 1E) entfernt. Daraufhin wird ein Heiz- oder Reflow-Prozess durchgeführt, der in der Bildung der beispielhaften leitenden Höcker 24B resultiert, wie in 1F dargestellt ist.
  • Die vorliegende Offenbarung ist auf verschiedene Verfahren zum Bilden von leitenden Höckern auf einer Halbleitervorrichtung gerichtet, die wenigstens eines oder mehrere der vorangehend genannten Probleme verringern oder eliminieren.
  • Darstellung der Erfindung
  • Im Folgenden wird eine vereinfachte Zusammenfassung der Erfindung gegeben, um ein grundsätzliches Verständnis von einigen Aspekten der Erfindung bereitzustellen. Diese Zusammenfassung stellt nicht einen vollständigen Überblick über die Erfindung dar. Es ist nicht beabsichtigt, Schüsselelemente oder kritische Elemente der Erfindung zu identifizieren oder den Rahmen der Erfindung zu begrenzen. Es ist nur beabsichtigt, einige Konzepte in einer einfachen Form im Vorfeld zu der detaillierteren Beschreibung vorzustellen, die weiter unten erfolgt.
  • Die vorliegende Offenbarung ist im Allgemeinen auf verschiedene Verfahren zum Bilden von leitenden Höckerstrukturen auf integrierten Schaltungsvorrichtungen, gemäß einigen Ausführungsformen ist hierin eine Schutzschicht vorgesehen, und auf Vorrichtungen gerichtet, die entsprechende Strukturen aufweisen. Gemäß einem Beispiel umfasst das Verfahren ein Bilden eines leitenden Pads in einer Schicht aus isolierendem Material, ein Bilden einer Passivierungsschicht über dem leitenden Pad und der Schicht aus isolierendem Material, ein Durchführen von wenigstens einem Ätzprozess auf der Passivierungsschicht, um eine Öffnung in der Passivierungsschicht festzulegen, die wenigstens einen Bereich des leitenden Pads freilegt, und ein Bilden einer Schutzschicht auf der Passivierungsschicht, in der Öffnung und auf dem freiliegenden Bereich des leitenden Pads. In diesem Beispiel umfasst das Verfahren ferner die Schritte des Bildens einer Schicht aus durch Wärme ausheilbarem (heat-curable) Material (wie z. B. eine Polyimidschicht oder eine PBO-Schicht) über der Schutzschicht, des Durchführens eines Ätzprozesses auf der durch Wärme ausheilbaren Materialschicht, um eine strukturierte durch Wärme ausheilbare Materialschicht festzulegen, welche eine Öffnung aufweist, die wenigstens einen Bereich der Schutzschicht freilegt, des Durchführens eines Ätzprozesses zum Entfernen des freiliegenden Bereichs der Schutzschicht, wodurch wenigstens ein Bereich des leitenden Pads freigelegt wird, und des Bildens eines leitenden Höckers, welcher mit dem leitenden Pad leitend verbunden ist, nach einem Schritt des Entfernens des freiliegenden Bereichs der Schutzschicht.
  • Gemäß einer anschaulichen Ausführungsform umfasst eine hierin offenbarte Vorrichtung beabstandete erste und zweite leitende Pads, die in einer Schicht aus isolierendem Material angeordnet sind, erste und zweite Unterhöckermetallisierungsschichten, die mit den entsprechenden ersten und zweiten leitenden Pads leitend verbunden sind, und beabstandete erste und zweite leitende Höcker, wobei ein jeder davon mit der entsprechenden ersten und zweiten Unterhöckermetallisierungsschicht leitend verbunden ist. Gemäß diesem Beispiel umfasst die Vorrichtung ferner eine Passivierungsschicht, die über der Schicht aus isolierendem Material zwischen den ersten und zweiten beabstandeten leitenden Höckern angeordnet ist, und eine Schutzschicht, die auf der Schicht aus isolierendem Material angeordnet ist, wobei sich die Schutzschicht zwischen der ersten und zweiten Unterhöckermetallisierungsschicht erstreckt und damit in Kontakt steht.
  • Ein weiteres hierin offenbartes anschauliches Verfahren umfasst ein Bilden eines leitenden Pads in einer Schicht aus isolierendem Material, ein Bilden einer Multischicht-Passivierungsschicht über dem leitenden Pad und über der Schicht aus isolierendem Material, wobei eine erste Schicht der Multischicht-Passivierungsschicht mit dem leitenden Pad und der Schicht aus isolierendem Material in Kontakt steht, ein Durchführen von wenigstens einem Ätzprozess auf der Multischicht-Passivierungsschicht, um wenigstens eine Schicht der Multischicht-Passivierungsschicht zu entfernen, wodurch eine geätzte Passivierungsschicht festgelegt wird, die eine Ausnehmung aufweist, welche wenigstens einen Bereich der ersten Schicht freilegt, und ein Bilden einer durch Wärme ausheilbaren Materialschicht über der geätzten Passivierungsschicht und dem freiliegenden Bereich der ersten Schicht. In diesem Beispiel umfasst das Verfahren ferner ein Durchführen eines Ätzprozesses auf der durch Wärme ausheilbaren Materialschicht, um eine strukturierte durch Wärme ausheilbare Materialschicht festzulegen, die eine Öffnung aufweist, welche einen Bereich der geätzten Passivierungsschicht und den freiliegenden Bereich der ersten Schicht freilegt, ein Durchführen eines Ätzprozesses, um den freiliegenden Bereich der ersten Schicht zu entfernen, wodurch wenigstens ein Bereich des leitenden Pads freigelegt wird, und ein Bilden eines leitenden Höckers, der mit dem leitenden Pad leitend verbunden ist, nach einem Entfernen des freiliegenden Bereichs der ersten Schicht.
  • Kurze Beschreibung der Figuren
  • Die Erfindung kann mit Bezug auf die folgende Beschreibung zusammen mit den beigefügten Figuren verstanden werden, wobei ähnliche Bezugszeichen ähnliche Elemente bezeichnen, und in welchen die:
  • 1A bis 1F eine anschauliche Technik gemäß dem Stand der Technik darstellen, die zur Bildung von Höckerstrukturen auf einer integrierten Schaltung verwendet wird;
  • 2A bis 2G einen anschaulichen Prozessfluss gemäß der vorliegenden Offenbarung darstellen, um leitende Höckerstrukturen auf integrierten Schaltungsvorrichtungen zu bilden, wobei die Höckerstruktur eine Schutzschicht umfasst; und
  • 3A bis 3G einen weiteren anschaulichen Prozessfluss gemäß der vorliegenden Offenbarung darstellen, um leitende Höckerstrukturen auf integrierten Schaltungsvorrichtungen zu bilden.
  • Während der hierin offenbarte Gegenstand verschiedenen Modifizierungen und alternativen Ausbildungen ausgesetzt sein kann, werden besondere Ausführungsformen davon beispielhaft in den Figuren dargestellt und hierin im Detail beschrieben. Es wird angemerkt, dass die Beschreibung von besonderen Ausführungsformen hierin jedoch nicht zur Beschränkung der Erfindung auf die hierin offenbarten besonderen Ausführungsformen dient, sondern im Gegenteil, die Erfindung sämtliche Modifizierungen, Äquivalente und Alternativen abdecken soll, die in den Bereich und den Rahmen der Erfindung fallen, die in den beigefügten Ansprüchen definiert ist.
  • Detaillierte Beschreibung
  • Verschiedene anschauliche Ausführungsformen der Erfindung werden nachstehend beschrieben, Um einer klaren Darstellung willen sind nicht alle Merkmale einer tatsächlichen Implementierung in dieser Beschreibung beschrieben. Es wird angemerkt, dass in der Entwicklung einer beliebigen tatsächlichen Ausführungsform eine Vielzahl von bzgl. einer Implementierung spezifischen Entscheidungen getroffen werden müssen, um die besonderen Absichten und Ziele des Entwicklers zu erreichen, wie etwa Übereinstimmung mit systembezogenen und geschäftsbezogenen Bedingungen, die sich von einer Implementierung zur anderen ändern. Darüber hinaus wird angemerkt, dass ein Entwicklungsbestreben sehr komplex und zeitaufwändig sein kann, jedoch für den Fachmann eine Routine darstellt, der die vorliegende Offenbarung zur Kenntnis nimmt.
  • Der vorliegende Gegenstand wird nun mit Bezug auf die beigefügten Figuren beschrieben. Verschiedene Strukturen, Systeme und Vorrichtungen sind in den Figuren lediglich zu Erläuterungszwecke schematisch dargestellt, um die vorliegende Offenbarung nicht mit bekannten Details zu verschleiern. Die Figuren sind jedoch beigefügt, um anschauliche Beispiele der vorliegenden Offenbarung zu beschreiben und zu erläutern. Die hierin verwendeten Worte und Sätze sind in einer Bedeutung zu verstehen und zu interpretieren, die mit dem Verständnis dieser Worte und Sätze durch den Fachmann konsistent sind. Keine spezielle Definition eines Terms oder eines Satzes, insbesondere einer Definition, die von der gewöhnlichen und gängigen Bedeutung gemäß dem Verständnis des Fachmanns abweicht, ist durch die konsistente Verwendung des Terms oder Satzes hierin beabsichtigt. In dem Rahmen, wie einem Term oder Satz eine besondere Bedeutung zukommen soll, insbesondere eine Bedeutung, die von dem Verständnis des Fachmanns abweicht, wird eine besondere Definition in der Beschreibung in einer definierenden Art und Weise angegeben, die die spezielle Definition für diesen Term oder Satz direkt und unmissverständlich bereitstellt.
  • Die vorliegende Offenbarung ist auf verschiedene Verfahren zum Bilden leitender Höckerstrukturen auf integrierten Schaltungsvorrichtungen gerichtet. Wie der Fachmann erkennen wird, sind die hierin offenbarten Verfahren auf eine Vielzahl von Vorrichtungen anwendbar, die ASICs, Logikvorrichtungen, Speichervorrichtungen usw, umfassen, jedoch nicht darauf beschränkt sind. Mit Bezug auf die 2A bis 2G und 3A bis 3G werden verschiedene hierin offenbarte anschauliche Ausführungsformen der Verfahren und Vorrichtungen nun in größerem Detail beschrieben. In dem Rahmen, wie gleiche Bezugszeichen in den 1A bis 1F und den 2A bis 2G oder 3A bis 3G verwendet werden, ist die vorangehende Beschreibung dieser Strukturen im gleichen Maße auf die 2A bis 2G und 3A bis 3G anwendbar.
  • Die 2A bis 2G stellen einen offenbarungsgemäßen anschaulichen Prozessfluss zum Bilden von leitenden Höckern für eine Halbleitervorrichtung 200 dar. 2A stellt die neue Vorrichtung 200 in einer frühen Herstellungsphase dar. Eine Vielzahl von beabstandeten leitenden Pads 12 sind, gemäß der Darstellung in 2A, in einer Schicht aus isolierendem Material 10 gebildet. Die Schicht aus isolierendem Material 10 kann unterschiedliche isolierende Materialien umfassen, beispielsweise ein Low-k(k-Wert < 3)-Material bzw. ein Material mit geringer Dielektrizitätskonstante ε (ε < 3), Siliziumdioxid usw. Die Schicht aus isolierendem Material 10 kann durch Durchführen verschiedener bekannter Abscheidungsprozesse, beispielsweise einem CVD-Prozess, gebildet werden. Die leitenden Pads 12 können verschiedene Materialien, beispielsweise Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung usw., umfassen. Die leitenden Pads 12 können eine beliebige gewünschte Konfiguration aufweisen und unter Verwendung herkömmlicher Techniken gebildet sein. In 2A ist auch eine strukturierte Passivierungsschicht 14 dargestellt, die über der Schicht aus isolierendem Material 10 gebildet ist. Die in 2A dargestellte Vorrichtung 200 entspricht im Allgemeinen der Vorrichtung 100 gemäß der Darstellung in 1B. In einem anschaulichen Beispiel kann die Passivierungsschicht 14 eine Vielzahl von Materialschichten umfassen. Insbesondere kann die Passivierungsschicht 14 gemäß dem dargestellten Beispiel eine Schicht aus Siliziumkohlenstoffnitrid (BLOK) 14a mit einer beispielhaften Dicke von ungefähr 100 nm, eine Schicht aus Siliziumdioxid 14b mit einer beispielhaften Dicke von ungefähr 450 nm und eine Schicht aus Siliziumnitrid mit einer beispielhaften Dicke von ungefähr 400 nm umfassen. In einigen Fällen kann die Reihenfolge der Schichten 14a, 14b und 14c umgekehrt sein, während in anderen Fällen die Anzahl der zur Bildung einer Multischicht-Passivierungsschicht verwendeten Schichten mehr als 3 betragen, wie z. B. eine 4-Schicht-Passivierungsschicht 14 (BLOK/SiO2/SiN/SiO2). Der Fachmann wird erkennen, dass die Passivierungsschicht 14 verschiedene Materialien, wie z. B. Siliziumdioxid, Siliziumnitrid, TEOS, FTEOS, SiOF usw., sowie Kombinationen davon, umfassen kann. Die Schichten 14a, 14b und 14c können unter Verwendung herkömmlicher Abscheidungsprozesse, wie z. B. CVD-Prozesse, gebildet sein. Eine Vielzahl von Öffnungen 16 kann in der Passivierungsschicht 14 gebildet sein, wie in 2A dargestellt ist, um dadurch Bereiche der leitenden Pads 12 freizulegen. Die Öffnungen 16 können unter Verwendung herkömmlicher Fotolithografie- und Ätzprozesse gebildet sein. Insbesondere werden ein oder mehrere Ätzprozesse durch eine strukturierte Fotolackmaske (nicht dargestellt) durchgeführt, um die Öffnungen 16 zu bilden. Die Größe der Öffnungen 16 kann abhängig von besonderen Anwendungen variieren.
  • Als nächstes wird eine Schutzschicht 202 über der Vorrichtung 200 und insbesondere über den freiliegenden Bereichen der leitenden Pad 12 gebildet, wie in 2B dargestellt ist. Gemäß einem anschaulichen Beispiel kann die Schutzschicht 202 Siliziumdioxid, Siliziumoxifluorid (SiOF), Siliziumnitrid, Siliziumkohlenstoffnitrid (SiCN) usw. umfassen und kann eine Dicke von ungefähr 20 bis 300 nm aufweisen und kann durch Durchführen von verschiedenen bekannten Abscheidungsprozessen, z. B. CVD, Atomlagenabscheidung (ALD) oder plasmaunterstützte Versionen solcher Prozesse, durchgeführt werden.
  • Dann wird eine durch Wärme ausheilbare Materialschicht 218 gebildet, wie in 2C dargestellt ist. Die durch Wärme ausheilbare Materialschicht 218 kann unterschiedliche Materialien, beispielsweise Polyimid, Polybenzoxadiaziole (PBO) usw. umfassen. Die durch Wärme ausheilbare Materialschicht 218 wird herkömmlicherweise durch anfängliches Abscheiden des durch Wärme ausheilbaren Materials unter Verwendung einer Rotationsbeschichtungstechnik gebildet und anschließend wird ein Heizprozess bei einer Temperatur von beispielsweise ungefähr 360°C durchgeführt, um die durch Wärme ausheilbare Materialschicht 218 auszuheilen. In einigen Fällen kann die durch Wärme ausheilbare Materialschicht 218 eine Dicke von ungefähr 2 bis 10 μm aufweisen. Die Schutzschicht 202 dient u. a. zum Schutz der darunterliegenden leitenden Pads 12 vor unerwünschter Oxidation, die während des Heizprozesses auftreten kann, der zum Ausheilen der Polyimidschicht 18 unter Verwendung des herkömmlichen Prozessflusses, wie er in den 1A bis 1F dargestellt ist, durchgeführt wird.
  • 2D stellt die Vorrichtung 200 nach der Strukturierung der durch Wärme ausheilbaren Materialschicht 218 unter Verwendung bekannter Fotolithografie- und Ätztechniken dar. Ein oder mehrere Ätzprozesse werden insbesondere durch eine strukturierte Fotolackmaske (nicht dargestellt) durchgeführt, die über der durch Wärme ausheilbaren Materialschicht 218 zum Bilden der strukturierten durch Wärme ausheilbaren Materialschicht 218a gebildet wird, wie in 2D dargestellt ist.
  • Als nächstes wird, wie in 2E dargestellt, ein Ätzprozess auf der Schutzschicht 202 durch die strukturierte durch Wärme ausheilbare Materialschicht 218a durchgeführt, um die strukturierte Schutzschicht 202a zu bilden, wie in 2E dargestellt ist. Dieser Ätzprozess legt Bereiche der leitenden Pads 12 für die weitere Bearbeitung frei.
  • 2F stellt die Vorrichtung 200 nach verschiedenen durchgeführten Prozessoperationen dar. Als erstes wird eine Unterhöckermetallisierungs-(UBM-)Schicht 20 flächig über der Vorrichtung 200 abgeschieden. Die UBM-Schicht 20 kann eine Vielzahl von Materialschichten umfassen und unter Durchführung von einem oder mehreren Abscheidungsprozessen gebildet werden. In einem Beispiel kann die UBM-Schicht 20 eine anfängliche Schicht aus Titan (nicht dargestellt) mit einer Dicke von ungefähr 50 bis 300 nm und eine Schicht aus Kupfer (nicht dargestellt) mit einer Dicke von 100 bis 500 nm aufweisen, die auf der Schicht aus Titan oder einer Schicht aus Titanwolfram gebildet ist. Die UBM-Schicht 20 kann unter Durchführung einer Vielzahl von bekannten Techniken gebildet sein, beispielsweise unter Durchführung von einem oder mehreren physikalischen Gasphasenabscheidungsprozessen (PVD). Daraufhin wird, mit weiterer Bezugnahme auf 2F, eine strukturierte Maskenschicht 22, z. B. eine Fotolackmaske, über der Vorrichtung 200 gebildet und ein leitendes Material 24 für die leitenden Höcker wird auf der Vorrichtung 200 gebildet. Gemäß einem anschaulichen Beispiel wird ein Galvanisierungsprozess zur Bildung einer Schicht aus Nickel (nicht dargestellt) auf den freiliegenden Bereichen der Vorrichtung 200 gefolgt durch einen weiteren Galvanisierungsprozess gebildet, der den Bulk aus leitendem Material 24 bildet. Gemäß einem anschaulichen Beispiel umfasst das leitende Material 24 Zinn-Silber, jedoch können auch andere Materialien, beispielsweise SnCu oder SnAgCu, verwendet werden.
  • 2G stellt die Vorrichtung 200 nach durchgeführten zusätzlichen Prozessoperationen dar. Anfänglich wurde die strukturierte Maskenschicht 22 (siehe 2F) entfernt. Daraufhin wird ein Heiz- oder Reflow-Prozess durchgeführt, der die Bildung der illustrativen leitenden Höcker 24b ergibt, die in 2G dargestellt sind.
  • Wie aus 2G ersichtlich, umfasst die neue Vorrichtung 200 gemäß der vorliegenden Offenbarung erste und zweite beabstandete leitende Pads 12, die in einer Schicht aus isolierendem Material 10 angeordnet sind, erste und zweite beabstandete Unterhöckermetallisierungsschichten 20, die mit den entsprechenden ersten und zweiten leitenden Pads 12 leitend verbunden sind, und erste und zweite beabstandete leitende Höcker 24b, die jeweils mit den entsprechenden ersten und zweiten Unterhöckermetallisierungsschichten 20 leitend verbunden sind. In diesem Beispiel umfasst die Vorrichtung 200 eine Passivierungsschicht, die über der Schicht aus isolierendem Material 10 zwischen den ersten und zweiten beabstandeten leitenden Höckern 24b angeordnet ist, und eine Schutzschicht 202, die auf der Schicht aus isolierendem Material 10 angeordnet ist, wobei sich die Schutzschicht 202 zwischen der ersten und zweiten Unterhöckermetallisierungsschicht 20 erstreckt und damit in Kontakt steht.
  • Die 3A bis 3G stellen einen anderen anschaulichen Prozessfluss zum Bilden leitender Höcker für eine offenbarungsgemäße Halbleitervorrichtung 300 dar. 3A stellt die neue Vorrichtung 300 in einer frühen Herstellungsphase dar. Darstellungsgemäß ist eine Vielzahl von beabstandeten leitenden Pads 12 in einer Schicht aus isolierendem Material 10 gebildet. Auch ist in 2A eine Multischicht-Passivierungsschicht 14 dargestellt. In dem dargestellten Beispiel umfasst die Multischicht-Passivierungsschicht 14 eine Schicht aus Siliziumkohlenstoffnitrid (BLOK) 302 mit einer anschaulichen Dicke von ungefähr 100 nm, die auf der Schicht aus isolierendem Material 10 gebildet ist, eine Schicht aus Siliziumdioxid 14b mit einer anschaulichen Dicke von ungefähr 450 nm, die auf der Schicht 302 gebildet ist, und eine Schicht aus Siliziumnitrid 14c mit einer anschaulichen Dicke von ungefähr 400 nm, die auf der Schicht 14b gebildet ist. Alternative Materialien für die Passivierungsschicht 14 wurden vorangehend diskutiert. Die Schichten 302, 14b und 14c können unter Verwendung herkömmlicher Abscheidungsprozesse, wie etwa CVD-Prozesse, gebildet werden. In 3A wurden auf der Passivierungsschicht 14 ein oder mehrere Ätzprozesse durch eine strukturierte Maskenschicht (nicht dargestellt), beispielsweise eine Fotolackmaske, durchgeführt, um weniger als die Materialschichten zu entfernen, die die Multischicht-Passivierungsschicht 14 bilden. Diese Ätzprozesse bilden Öffnungen 16 in der Passivierungsschicht 14 und legen Bereiche der Schicht 302, der mit dem leitenden Pad 12 in Kontakt stehenden Schicht und der Schicht aus isolierendem Material 10 frei.
  • Wie in 3B gezeigt, wird dann die durch Wärme ausheilbare Materialschicht 218 gebildet, wie weiter oben erläutert ist. Die erste Schicht 302 dient u. a. zum Schutz der darunterliegenden leitenden Pads 12 vor unerwünschter Oxidation, die während der Bildung der Polyimidschicht 18 unter Verwendung des herkömmlichen Prozessflusses auftreten, wie in den 1A bis 1F dargestellt ist.
  • 3C zeigt die Vorrichtung 300, nachdem die durch Wärme ausheilbare Materialschicht 218 unter Verwendung bekannter Lithografie- und Ätztechniken strukturiert wurde. Insbesondere werden ein oder mehrere Ätzprozesse durch eine strukturierte Fotolackmaske (nicht dargestellt) durchgeführt, die über der durch Wärme ausheilbaren Materialschicht 218 zum Bilden der strukturierten durch Wärme ausheilbaren Materialschicht 218a gebildet wird, wie in 3C dargestellt ist.
  • Als nächstes wird ein Ätzprozess auf der Schicht 302 durch die strukturierte durch Wärme ausheilbare Materialschicht 218A durchgeführt, wie in 3D dargestellt ist, um die strukturierte Schicht 302A zu bilden, die in 3D dargestellt ist. Dieser Ätzprozess legt die leitenden Pads 12 für die weitere Verarbeitung frei.
  • 3E stellt die Vorrichtung 300 dar, nachdem eine Unterhöckermetallisierungs-(UBM-)Schicht 20 über die Vorrichtung 300 flächig abgeschieden wurde. Die UBM-Schicht 20 kann mehrere Materialschichten umfassen und unter Durchführung von einem oder mehrerer Abscheidungsprozessen gebildet sein. In einem Beispiel kann die UBM-Schicht 20 eine anfängliche Schicht aus Titan (nicht dargestellt) mit einer Dicke von ungefähr 50 bis 300 nm und eine Schicht aus Kupfer (nicht dargestellt) mit einer Dicke von 100 bis 500 nm umfassen, die auf der Schicht aus Titan oder Titan-Wolfram gebildet ist. Die UBM-Schicht 20 kann durch Durchführen einer Vielzahl von bekannten Techniken, beispielsweise unter Durchführung von einem oder mehreren physikalischen Gasphasenabscheidungsprozessen (PVD) gebildet werden.
  • Dann wird, wie in 3F gezeigt, eine strukturierte Maskenschicht 22, beispielsweise eine Fotolackmaske, über der Vorrichtung 300 und leitendes Material 24 für die leitenden Höcker auf der Vorrichtung 300 gebildet. In einem anschaulichen Beispiel wird ein Galvanisierungsprozess zum Bilden einer Schicht aus Nickel (nicht dargestellt) auf den freiliegenden Bereichen der Vorrichtung 300 gefolgt von einem anderen Galvanisierungsprozess zum Bilden des Bulks aus leitendem Material 24 durchgeführt. In einem anschaulichen Beispiel umfasst das leitende Material 24 Zinn-Silber, kann aber auch andere Materialien, wie etwa SnCu oder SnAgCu, umfassen.
  • 3G stellt die Vorrichtung 300 nach durchgeführten zusätzlichen Prozessoperationen dar. Anfänglich wurde die strukturierte Maskenschicht 22 (siehe 3F) entfernt. Daraufhin wurde ein Heiz- oder Reflow-Prozess durchgeführt, der in der Bildung der beispielhaften leitenden Höcker 24b resultiert, die in 3G dargestellt sind.
  • Im Rahmen der vorliegenden Offenbarung werden verschiedene Verfahren zum Bilden leitender Höckerstrukturen auf integrierten Schaltungsvorrichtungen und Vorrichtungen offenbart, die solche Strukturen umfassen. In einem Beispiel umfasst das Verfahren ein Bilden eines leitenden Pads in einer Schicht aus isolierendem Material, ein Bilden einer Passivierungsschicht über dem leitenden Pad und der Schicht aus isolierendem Material, ein Durchführen von wenigstens einem Ätzprozess auf der Passivierungsschicht, um eine Öffnung in der Passivierungsschicht festzulegen, die wenigstens einen Bereich des leitenden Pads freilegt, und ein Bilden einer Schutzschicht auf der Passivierungsschicht, in der Öffnung und auf dem freiliegenden Bereich des leitenden Pads. In diesem Beispiel umfasst das Verfahren ferner die Schritte des Bildens einer durch Wärme ausheilbaren Materialschicht über der Schutzschicht, des Durchführens eines Ätzprozesses auf der durch Wärme ausheilbaren Materialschicht, um eine strukturierte durch Wärme ausheilbare Materialschicht festzulegen, die eine Öffnung aufweist, welche einen Bereich der Schutzschicht freilegt, des Durchführens eines Ätzprozesses zum Entfernen des freiliegenden Bereichs der Schutzschicht, um dadurch wenigstens einen Bereich des leitenden Pads freizulegen, und des Bildens eines leitenden Höckers, der mit dem leitenden Pad leitend verbunden ist, nachdem der freiliegende Bereich der Schutzschicht entfernt wurde. Ein hierin offenbartes beispielhaftes Verfahren umfasst ein Bilden eines leitenden Pads in einer Schicht aus isolierendem Material, ein Bilden einer Passivierungsschicht über dem leitenden Pad, ein Durchführen von wenigstens einem Ätzprozess auf der Passivierungsschicht, um eine Öffnung in der Passivierungsschicht festzulegen, die wenigstens einen Bereich des leitenden Pads freilegt, ein Bilden einer Schutzschicht auf der Passivierungsschicht, in der Öffnung und auf dem freiliegenden Bereich des leitenden Pads, ein Bilden einer durch Wärme ausheilbaren Materialschicht über der Schutzschicht, ein Durchführen eines Ätzprozesses, um eine strukturierte durch Wärme ausheilbare Materialschicht festzulegen, die eine Öffnung aufweist, welche einen Bereich der Schutzschicht freilegt, ein Durchführen eines Ätzprozesses auf der Schutzschicht, um dadurch wenigstens einen Bereich des leitenden Pads freizulegen, und ein Bildens eines leitenden Höckers, der mit dem leitenden Pad leitend verbunden ist.
  • Die hierin offenbarten besonderen Ausführungsformen sind lediglich anschaulich, da die Erfindung modifizierbar und in unterschiedlichen, aber äquivalenten Weisen ausführbar ist, wie für den Fachmann angesichts der vorliegenden Lehre ersichtlich ist. Beispielsweise können die vorangehenden Prozessschritte in einer unterschiedlichen Reihenfolge durchgeführt werden. Darüber hinaus ist keine Beschränkung der Konstruktions- oder Entwurfsdetails, die hierin dargestellt sind, beabsichtigt, anders als in den nachstehenden Ansprüchen beschrieben ist. Es ist folglich ersichtlich, dass besondere Ausführungsformen, die vorangehend offenbart sind, geändert oder modifiziert sein können und all diese Variationen in den Rahmen und den Bereich der Erfindung fallen. Dementsprechend wird der Schutzbereich durch die nachfolgenden Ansprüche definiert.

Claims (25)

  1. Verfahren, umfassend: Bilden eines leitenden Pads (12) in einer Schicht aus isolierendem Material (10); Bilden einer Passivierungsschicht (14) über dem leitenden Pad (12) und der Schicht aus isolierendem Material (10); Durchführen von wenigstens einem Ätzprozess auf der Passivierungsschicht (14), um eine Öffnung (16) in der Passivierungsschicht (14) festzulegen, die wenigstens einen Bereich des leitenden Pads (12) freilegt; Bilden einer Schutzschicht (202) auf der Passivierungsschicht (14), in der Öffnung (16) und auf dem freiliegenden Bereich des leitenden Pads (12); Bilden einer durch Wärme ausheilbaren Materialschicht (218) über der Schutzschicht (202); Durchführen eines Ätzprozesses auf der durch Wärme ausheilbaren Materialschicht (218), um eine strukturierte durch Wärme ausheilbare Materialschicht (218a) festzulegen, die eine Öffnung aufweist, welche einen Bereich der Schutzschicht (202) freilegt; Durchführen eines Ätzprozesses zum Entfernen des freiliegenden Bereichs der Schutzschicht (202), um dadurch wenigstens einen Bereich des leitenden Pads (12) freizulegen; und Bilden eines leitenden Höckers (24, 24b), der mit dem leitenden Pad (12) leitend verbunden ist, nachdem der freiliegende Bereich der Schutzschicht (202) entfernt wurde.
  2. Verfahren nach Anspruch 1, wobei das Bilden der durch Wärme ausheilbaren Materialschicht (218) über der Schutzschicht (202) ein Abscheiden eines durch Wärme ausheilbaren Materials für die durch Wärme ausheilbaren Materialschicht (218) und ein Durchführen eines Heizprozesses zum Ausheilen des durch Wärme ausheilbaren Materials der durch Wärme ausheilbaren Materialschicht (218) umfasst, während die Schutzschicht (202) auf dem freiliegenden Bereich des leitenden Pads (12) angeordnet ist.
  3. Verfahren nach Anspruch 1, wobei das Bilden der Passivierungsschicht (14) über dem leitenden Pad (12) und der Schicht aus isolierendem Material (10) ein Bilden einer Multischicht-Passivierungsschicht (14) über dem leitenden Pad (12) und der Schicht aus isolierendem Material (10) umfasst.
  4. Verfahren nach Anspruch 3, wobei die Multischicht-Passivierungsschicht (14) eine erste Schicht (14a), welche auf der Schicht aus isolierendem Material (10) gebildet ist und Silizium, Kohlenstoff und Stickstoff umfasst, eine zweite Schicht (14b), die auf der ersten Schicht (14a) gebildet ist und Siliziumdioxid umfasst, und eine dritte Schicht (14c) umfasst, die auf der zweiten Schicht (14b) gebildet ist und Siliziumnitrid umfasst.
  5. Verfahren nach Anspruch 1, wobei das Bilden des leitenden Pads (12) in der Schicht aus isolierendem Material (10) ein Bilden eines Kupfer aufweisenden leitenden Pads (12) in der Schicht aus isolierendem Material (10) umfasst.
  6. Verfahren nach Anspruch 1, wobei das Bilden des leitenden Höckers (24, 24b) ein Bilden eines leitenden Höckers (24, 24b) umfasst, der SnAg oder SnAgCu umfasst.
  7. Verfahren nach Anspruch 1, wobei vor dem Bilden des leitenden Höckers (24, 24b) eine Unterhöckermetallisierungsschicht (20) gebildet wird, die mit dem leitenden Pad (12), der Schutzschicht (202) und der strukturierten durch Wärme ausheilbaren Materialschicht (218a) in Kotakt ist.
  8. Verfahren nach Anspruch 1, wobei das Bilden der Schutzschicht (202) auf der Passivierungsschicht (14) ein Abscheiden einer Schutzschicht (202), die Siliziumdioxid oder Siliziumoxifluorid oder Siliziumnitrid oder Siliziumkohlenstoffnitrid aufweist, auf der Passivierungsschicht (14) umfasst.
  9. Verfahren nach Anspruch 8, wobei die Schutzschicht (202) eine Dicke von 20 bis 300 nm aufweist.
  10. Verfahren nach Anspruch 1, wobei die durch Wärme ausheilbare Materialschicht (218) Polyimid oder PBO umfasst.
  11. Vorrichtung (200; 300), umfassend: erste und zweite beabstandete leitende Pads (12), die in einer Schicht aus isolierendem Material (10) angeordnet sind; erste und zweite Unterhöckermetallisierungsschichten (20), die mit den entsprechenden ersten und zweiten leitenden Pads (12) leitend verbunden sind; erste und zweite beabstandete leitende Höcker (24, 24b), die jeweils mit den entsprechenden ersten und zweiten Unterhöckermetallisierungsschichten (20) leitend verbunden sind; eine Passivierungsschicht (14; 14b, 14c), die über der Schicht aus isolierendem Material (10) zwischen den ersten und zweiten beabstandeten leitenden Höckern (24, 24b) angeordnet ist; und eine Schutzschicht (202; 302), die auf der Schicht aus isolierendem Material (10) angeordnet ist, wobei sich die Schutzschicht (202; 302) zwischen den ersten und zweiten Unterhöckermetallisierungsschichten (20) erstreckt und mit diesen in Kontakt steht.
  12. Vorrichtung (200; 300) nach Anspruch 11, wobei die Schutzschicht (202; 302) Siliziumdioxid oder Siliziumoxifluorid oder Siliziumnitrid oder Siliziumkohlstoffnitrid umfasst.
  13. Vorrichtung (200; 300) nach Anspruch 12, wobei die Schutzschicht eine Dicke von 20 bis 300 nm aufweist.
  14. Vorrichtung (200; 300) nach Anspruch 11, wobei jede der ersten und zweiten beabstandeten leitenden Höcker (24, 24b) SnAg oder SnAgCu umfasst.
  15. Vorrichtung (200; 300) nach Anspruch 14, wobei die ersten und zweiten beabstandeten leitenden Pads (12) Kupfer umfassen.
  16. Vorrichtung (200) nach Anspruch 11, wobei die Passivierungsschicht (14) eine Multischicht-Passivierungsschicht ist, die eine erste Schicht (14a), die auf der Schicht aus isolierendem Material (10) gebildet ist und Silizium, Kohlenstoff und Stickstoff umfasst, eine zweite Schicht (14b), die auf der ersten Schicht (14a) gebildet ist und Siliziumdioxid umfasst, und eine dritte Schicht (14c) umfasst, die auf der zweiten Schicht (14b) gebildet ist und Siliziumnitrid umfasst.
  17. Vorrichtung (200) nach Anspruch 16, wobei die Schutzschicht (202) auf der dritten Schicht (14c) gebildet ist.
  18. Vorrichtung (200; 300) nach Anspruch 11, ferner umfassend eine durch Wärme ausheilbare Materialschicht (218), die auf der Schutzschicht (202; 302) gebildet ist, wobei sich die durch Wärme ausheilbare Materialschicht (218a) zwischen den ersten und zweiten Unterhöckermetallisierungsschichten (20) erstreckt und damit in Kontakt steht.
  19. Die Vorrichtung (200; 300) nach Anspruch 18, wobei die durch Wärme ausheilbare Materialschicht (218, 218a) Polyimid oder PBO umfasst.
  20. Verfahren, umfassend: Bilden eines leitenden Pads (12) in einer Schicht aus isolierendem Material (10); Bilden einer Multischicht-Passivierungsschicht (14) über dem leitenden Pad (12) und über der Schicht aus isolierendem Material (10), wobei eine erste Schicht (14a; 302) der Multischicht-Passivierungsschicht (14) mit dem leitenden Pad (12) und der Schicht aus isolierendem Material (10) in Kontakt steht; Durchführen von wenigstens einem Ätzprozess auf der Multischicht-Passivierungsschicht (14) zum Entfernen von wenigstens einem Bereich einer Schicht der Multischicht-Passivierungsschicht (14), wobei der wenigstens eine Ätzprozess eine geätzte Passivierungsschicht mit einer Ausnehmung festlegt, die wenigstens einen Bereich der ersten Schicht (14a; 302) freilegt; Bilden einer durch Wärme ausheilbaren Materialschicht (218) über der geätzten Passivierungsschicht und dem freiliegenden Bereich der ersten Schicht (14a; 302); Durchführen eines Ätzprozesses auf der durch Wärme ausheilbaren Materialschicht (218) zum Festlegen einer strukturierten durch Wärme ausheilbaren Materialschicht (218a), die eine Öffnung aufweist, welche einen Bereich der geätzten Passivierungsschicht und den freiliegenden Bereich der ersten Schicht (14a; 302) freilegt; Durchführen eines Ätzprozesses zum Entfernen des freiliegenden Bereichs der ersten Schicht (14a; 302), um dadurch wenigstens einen Bereich des leitenden Pads (12) freizulegen; und Bilden eines leitenden Höckers (24, 24b), der mit dem leitenden Pad (12) leitend verbunden ist, nachdem der freiliegende Bereich der ersten Schicht (14a; 302) entfernt wurde.
  21. Verfahren nach Anspruch 20, wobei das Bilden der durch Wärme ausheilbaren Materialschicht (218) über der geätzten Passivierungsschicht und dem freiliegenden Bereich der ersten Schicht (14a; 302) ein Abscheiden von durch Wärme ausheilbarem Material für die durch Wärme ausheilbaren Materialschicht (218) und ein Durchführen eines Heizprozesses zum Ausheilen des durch Wärme ausheilbaren Materials der durch Wärme ausheilbaren Materialschicht (218) umfasst, während der freiliegende Bereich der ersten Schicht (14a; 302) auf dem leitenden Pad (12) angeordnet ist.
  22. Verfahren nach Anspruch 20, wobei das Bilden der Multischicht-Passivierungsschicht (14) ein Bilden einer ersten Schicht (14a), die auf der Schicht aus isolierendem Material (10) gebildet ist und Silizium, Kohlenstoff und Stickstoff umfasst, ein Bilden einer zweiten Schicht (14b), die auf der ersten Schicht (14a) gebildet ist und Siliziumdioxid umfasst, und ein Bilden einer dritten Schicht (14c) umfasst, die auf der zweiten Schicht (14b) gebildet ist und Siliziumnitrid umfasst.
  23. Verfahren nach Anspruch 20, wobei das Bilden des leitenden Pads (12) in der Schicht aus isolierendem Material (10) ein Bilden eines Kupfer aufweisenden leitenden Pads (12) in der Schicht aus isolierendem Material (10) umfasst.
  24. Verfahren nach Anspruch 20, wobei das Bilden des leitenden Höckers (24, 24b) ein Bilden eines leitenden Höckers (24, 24b) umfasst, der SnAg oder SnAgCu umfasst.
  25. Verfahren nach Anspruch 20, wobei die durch Wärme ausheilbare Materialschicht (218, 218a) Polyimid oder PBO umfasst.
DE102012219330A 2011-10-25 2012-10-23 Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht Withdrawn DE102012219330A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/280,881 US8580672B2 (en) 2011-10-25 2011-10-25 Methods of forming bump structures that include a protection layer
US13/280,881 2011-10-25

Publications (1)

Publication Number Publication Date
DE102012219330A1 true DE102012219330A1 (de) 2013-04-25

Family

ID=48051516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012219330A Withdrawn DE102012219330A1 (de) 2011-10-25 2012-10-23 Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht

Country Status (6)

Country Link
US (2) US8580672B2 (de)
KR (1) KR20130045179A (de)
CN (1) CN103077897B (de)
DE (1) DE102012219330A1 (de)
SG (2) SG189636A1 (de)
TW (1) TWI495067B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269682B2 (en) * 2013-02-27 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9087777B2 (en) 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9082649B2 (en) * 2013-11-25 2015-07-14 Texas Instruments Incorporated Passivation process to prevent TiW corrosion
US9666550B2 (en) * 2014-12-16 2017-05-30 Tongfu Microelectronics Co., Ltd. Method and structure for wafer-level packaging
GB2546761B (en) * 2016-01-27 2020-07-22 Neudrive Ltd Methods and circuits
US10443846B2 (en) 2016-04-21 2019-10-15 United Technologies Corporation Combustor thermal shield fabrication method
KR102528067B1 (ko) * 2016-06-09 2023-05-03 주식회사 디비하이텍 전력용 반도체 소자 및 이의 제조 방법
CN110998807B (zh) * 2017-08-01 2023-12-01 株式会社村田制作所 半导体装置
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10510696B2 (en) * 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Pad structure and manufacturing method thereof in semiconductor device
US10593635B2 (en) 2018-03-27 2020-03-17 Nxp B.V. Multi-die and antenna array device
KR20210051536A (ko) 2019-10-30 2021-05-10 삼성전자주식회사 반도체 칩, 및 이를 가지는 반도체 패키지
FR3135347A1 (fr) * 2022-05-09 2023-11-10 Stmicroelectronics (Crolles 2) Sas Procédé de fabrication d’une structure d’interconnexion de circuit intégré

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH576739A5 (de) 1972-08-25 1976-06-15 Ciba Geigy Ag
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
US6108212A (en) 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
US6586323B1 (en) * 2000-09-18 2003-07-01 Taiwan Semiconductor Manufacturing Company Method for dual-layer polyimide processing on bumping technology
US6737295B2 (en) 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US20050014313A1 (en) 2003-03-26 2005-01-20 Workman Derek B. Underfill method
JP2004349440A (ja) 2003-05-22 2004-12-09 Renesas Technology Corp フリップチップ実装方法
TWI229436B (en) * 2003-07-10 2005-03-11 Advanced Semiconductor Eng Wafer structure and bumping process
JP4327656B2 (ja) * 2004-05-20 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100630736B1 (ko) * 2005-01-28 2006-10-02 삼성전자주식회사 반도체 소자의 범프 및 제조 방법
WO2006091856A1 (en) * 2005-02-24 2006-08-31 Agere Systems Inc. Structure and method for fabricating flip chip devices
US20070085224A1 (en) * 2005-09-22 2007-04-19 Casio Computer Co., Ltd. Semiconductor device having strong adhesion between wiring and protective film, and manufacturing method therefor
US7375021B2 (en) * 2006-04-04 2008-05-20 International Business Machines Corporation Method and structure for eliminating aluminum terminal pad material in semiconductor devices
TWI328275B (en) * 2007-02-09 2010-08-01 Advanced Semiconductor Eng Bumping structure and method for manufacturing the same
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
US7829450B2 (en) * 2007-11-07 2010-11-09 Infineon Technologies Ag Method of processing a contact pad, method of manufacturing a contact pad, and integrated circuit element
DE102007057689A1 (de) 2007-11-30 2009-06-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
US8129267B2 (en) * 2008-03-21 2012-03-06 International Business Machines Corporation Alpha particle blocking wire structure and method fabricating same
US8310056B2 (en) * 2009-05-29 2012-11-13 Renesas Electronics Corporation Semiconductor device
US8610283B2 (en) * 2009-10-05 2013-12-17 International Business Machines Corporation Semiconductor device having a copper plug
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
US8642469B2 (en) * 2011-02-21 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming multi-layered UBM with intermediate insulating buffer layer to reduce stress for semiconductor wafer
US8994173B2 (en) * 2013-06-26 2015-03-31 International Business Machines Corporation Solder bump connection and method of making

Also Published As

Publication number Publication date
US8580672B2 (en) 2013-11-12
TW201318127A (zh) 2013-05-01
TWI495067B (zh) 2015-08-01
CN103077897A (zh) 2013-05-01
US20130099372A1 (en) 2013-04-25
CN103077897B (zh) 2016-04-27
SG10201502772QA (en) 2015-05-28
SG189636A1 (en) 2013-05-31
US20140021604A1 (en) 2014-01-23
KR20130045179A (ko) 2013-05-03

Similar Documents

Publication Publication Date Title
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102015105981B4 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102016100109B4 (de) Package-struktur und verfahren zu ihrer herstellung
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102013101192A1 (de) Dreidimensionales (3-D), aufgefächertes Gehäusebauteil
DE102013100645A1 (de) Halbleiterbauteile, Verfahren zur Herstellung dieser sowie gepackte Halbleiterbauteile
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112008000592T5 (de) Chip-Kontaktierhügel aus Kupfer mit Elektromigrationskappe und Lötmittelüberzug
DE102012100796A1 (de) Chip-Zu-Chip-Abstandskontrolle für eine Halbleiterstruktur und Verfahren zu deren Herstellung
DE102006051491A1 (de) Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102008063401A1 (de) Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist
DE102009010885B4 (de) Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102011050953B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10308275A1 (de) Strahlungsresistentes Halbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee