CN100358145C - 半导体存储器件及其制造方法 - Google Patents

半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN100358145C
CN100358145C CNB031484301A CN03148430A CN100358145C CN 100358145 C CN100358145 C CN 100358145C CN B031484301 A CNB031484301 A CN B031484301A CN 03148430 A CN03148430 A CN 03148430A CN 100358145 C CN100358145 C CN 100358145C
Authority
CN
China
Prior art keywords
layer
oxide layer
storage unit
semiconductor storage
molded oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031484301A
Other languages
English (en)
Other versions
CN1472813A (zh
Inventor
朴炳俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0036414A external-priority patent/KR100434506B1/ko
Priority claimed from KR10-2002-0037059A external-priority patent/KR100480602B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1472813A publication Critical patent/CN1472813A/zh
Application granted granted Critical
Publication of CN100358145C publication Critical patent/CN100358145C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

通过在模制氧化层图形侧壁上重复地形成导电和绝缘间隔层，可以制造用于半导体存储器件的存储节点，由此得到可以增加存储节点电极表面积的精细线图形。也提供支撑物，以支撑至少一个独立的存储节点电极，由此可以减少或防止存储节点电极倒塌或弯向相邻的存储节点电极。

Description

半导体存储器件及其制造方法
相关申请
本申请要求2002年6月27日申请的韩国专利申请No.2002-0036414的优先权，在这里作为参考引入其公开内容。
技术领域
本发明涉及半导体存储器件及其制造方法，特别涉及用于半导体存储器件的存储节点及其制造方法。
背景技术
随着半导体存储器件的高度集成，单位单元的面积以及单元之间的间距减小。然而，需要在小区域内具有大电容量的电容器，以提供预定的电容量。如本领域的普通技术人员公知的，半导体存储器件的电容器包括存储节点电极的下电极、也称做极板电极的上电极以及两者之间的介质层。确保电容器的大电容量的常规方法包括使用介质材料作为介质层、减小介质层的厚度、和/或增加电容器的存储节点电极的表面积。
增加存储节点电极表面积的方法包括形成三维存储节点电极，例如圆柱形或凹形电极。
图1示出了常规凹形存储节点电极的剖面图。
参考图1，层间绝缘层12形成在具有如MOS晶体管的电路元件的(未示出)半导体衬底10上。层间绝缘层12包括存储节点接触栓塞14，栓塞已公知用于将选定的MOS晶体管的源区(未示出)与将在随后的工艺中形成的存储节点电极16连接。此后，杯形凹面存储节点电极16形成在存储节点接触栓塞14和层间绝缘层12的预定部分上。形成存储节点电极16的方法如下。首先具有预定厚度的模制(mold)氧化层(未示出)淀积在包括存储节点接触栓塞14的层间绝缘层12上。将模制氧化层腐蚀成孔形，直到露出存储节点接触栓塞14，由此定义出形成存储节点电极的区域。此后，导电层(未示出)和节点隔离绝缘层(未示出)随后形成在模制氧化层上，以接触露出的存储节点接触栓塞14。化学机械抛光导电层和节点隔离绝缘层露出模制氧化层的表面。此后，通过常规的方法除去节点隔离绝缘层和导电层，以便形成凹形存储节点电极16。
然而，通过以上介绍的方法形成凹形存储节点电极16具有以下问题。
为了制造具有大电容量的存储节点电极，需要在有限的面积内增加存储节点电极的高度。此外，为了增加存储节点电极的高度，需要增加模制氧化层的厚度。此时，当腐蚀模制氧化层以定义形成存储节点电极的区域时，在孔的侧壁上产生大的斜面，并且露出的存储节点接触孔的临界尺寸减小。因此，薄和高存储节点电极的下部会变窄，由此存储节点电极变得不稳定。此外，相邻存储节点电极之间的距离不会减小，由此很难提供存储节点电极之间的绝缘。
此外，由于在随后工艺中产生的热应力，一些薄弱的存储节点电极会倒塌或断裂，并在单元存储节点电极之间产生桥连，由此造成器件中的缺陷。
发明内容
本发明的一些实施例提供了一种半导体存储器件，包括半导体衬底、半导体衬底上的层间绝缘层、层间绝缘层中的存储节点接触栓塞、以及存储节点电极，存储节点电极包括以预定的间隔隔开同时具有预定高度的多个导电线图形，节点电极接触存储节点接触栓塞，其中通过存储器件的单位单元中选定存储节点之间的绝缘线图形隔开存储节点电极。
本发明的其它实施例提供了一种半导体存储器件，包括具有多个有源区的半导体衬底上的层间绝缘层、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区以及在有源区之间穿过的多个位线；层间绝缘层上的腐蚀终止层；形成在层间绝缘层和腐蚀终止层中的存储节点接触栓塞；存储节点电极，包括以预定的间隔隔开同时具有预定高度的多个导电线图形，接触存储节点接触栓塞；以及存储节点电极之间的支撑物，垂直于存储节点电极的线图形的延伸方向。在这些实施例中，多个线图形形成直线。
本发明的其它实施例提供了一种半导体存储器件，包括具有多个有源区的半导体衬底上的层间绝缘层、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区以及在有源区之间穿过的多个位线；层间绝缘层上的腐蚀终止层；形成在层间绝缘层和腐蚀终止层中的存储节点接触栓塞；存储节点电极，包括以相同的间隔隔开同时具有特定高度的多个导电线图形，接触存储节点接触栓塞；以及存储节点电极之间的支撑物，垂直于存储节点电极的线图形的延伸方向。在这些实施例中，在多个线图形形成平面图中的波形。
本发明的其它实施例提供了半导体存储器件的制造方法。在这些方法中，层间绝缘层淀积在半导体衬底上，多个存储节点接触栓塞以特定的间隔形成在层间绝缘层中。此后，模制氧化层图形以特定的间隔形成在层间绝缘膜上，露出存储节点接触栓塞，通过在模制氧化层图形的侧壁上交替重复地形成导线图形和绝缘线图形填充模制氧化层图形之间的空间。通过腐蚀一部分模制氧化层图形、导线图形以及绝缘线图形垂直于模制氧化层图形形成沟槽。通过选择性地除去模制氧化层图形和绝缘线图形形成存储节点电极。
根据本发明的另一些实施例，提供了半导体存储器件的制造方法。在这些方法中，制备半导体衬底，在半导体衬底中包括多个有源区、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区以及在有源区之间穿过的多个位线。层间绝缘膜形成在半导体衬底上，腐蚀终止层形成在层间绝缘层上，存储节点接触栓塞以特定的间隔形成在层间绝缘层和腐蚀终止层中。此后，多个模制氧化层以特定的间隔形成在腐蚀终止层上，露出存储节点接触栓塞。通过在模制氧化层图形的侧壁上交替地形成至少一个导线图形和绝缘线图形填充模制氧化层图形之间的空间，以便符合模制氧化层图形的形状。通过腐蚀一部分模制氧化层图形、导线图形以及绝缘线图形垂直于模制氧化层图形形成沟槽。此后，支撑物形成在沟槽中，并通过选择性地除去模制氧化层图形和绝缘线图形形成存储节点电极。在这些实施例中，模制氧化层图形延伸成直线，模制氧化层图形和支撑物将每个单元中的存储节点电极分开。
根据本发明的其它实施例，提供了半导体存储器件的制造方法。在这些方法中，制备半导体衬底，在半导体衬底中包括多个有源区、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区以及在有源区之间穿过的多个位线。层间绝缘膜形成在半导体衬底上，腐蚀终止层形成在层间绝缘层上。此后，存储节点接触栓塞以特定的间隔形成在层间绝缘层和腐蚀终止层中，平面图上为波形的多个模制氧化层以特定的间隔形成在腐蚀终止层上，露出存储节点接触栓塞。通过在模制氧化层图形的侧壁上交替地形成至少一个导线图形和绝缘线图形填充模制氧化层图形之间的空间，以便符合模制氧化层图形的形状。通过腐蚀一部分模制氧化层图形、导线图形以及绝缘线图形垂直于模制氧化层图形形成沟槽。此后，支撑物形成在沟槽中，并通过选择性地除去模制氧化层图形和绝缘线图形形成存储节点电极。在这些实施例中，模制氧化层图形和支撑物将每个单元中的存储节点电极分开。
根据本发明的其它实施例，提供一种半导体存储器件的存储节点，包括定义了面向(facing)模制氧化层图形侧壁的半导体存储器件上的一对间隔开的模制氧化层图形。提供一对第一导电间隔层，每一个位于一个面向模制氧化层图形侧壁上，并且相互面对。提供一对第一绝缘间隔层，每一个位于一对第一导电间隔层的一个之上，与一个面向模制氧化层图形侧壁相对。提供一对第二导电间隔层，每一个位于一对第一绝缘间隔层的一个上，并与第一导电间隔层对中的一个相对。至少一个第二绝缘间隔层提供在一对第二导电间隔层之间。在一些实施例中，单个绝缘间隔层在一对第二导电间隔层之间延伸。
通过在定义了面向模制氧化层图形侧壁的半导体存储器件上形成间隔开的模制氧化层图形，根据本发明的一些实施例可以制造存储节点。第一导电间隔层形成在每一个面向模制氧化层图形侧壁上。第一绝缘间隔层形成在每一个第一导电间隔层上。第二导电间隔层形成在每个第一绝缘间隔层上，并且至少第二绝缘间隔层形成在第二导电间隔层上。在一些实施例中，通过在面向模制氧化层图形侧壁上和两者之间的半导体存储器件的衬底上保形地形成导电或绝缘层，然后各向异性地腐蚀导电或绝缘层以除去两者之间的半导体存储器件的衬底上的至少一些层。
在本发明的其它实施例，用于半导体存储器件的存储节点包括多个独立的存储节点电极，伸出半导体存储器件衬底第一距离。构形支撑物以支撑至少一个独立的存储节点电极，并伸出半导体存储器件衬底小于第一距离的第二距离。在其它实施例中，多个独立的存储节点电极沿两个分开的行延伸，支撑物在两个分开的行之间延伸。通过形成独立的存储节点电极并形成支撑物支撑至少一个独立的存储节点电极制造存储节点。
附图说明
图1示出了具有凹形存储节点电极的常规半导体存储器件的剖面图；
图2A到2D示出了根据本发明第一实施例的半导体存储器件的制造中各阶段的平面图；
图3A到3C示出了根据本发明第一实施例的半导体存储器件的制造中各阶段的剖面图；
图4示出了根据本发明第一实施例的半导体存储器件的制造中各阶段的透视图；
图5示出了根据本发明第一实施例修改的半导体存储器件的平面图；
图6A到6D示出了根据本发明第二实施例的半导体存储器件的制造中各阶段的平面图；
图7A和7B示出了根据本发明第二实施例的半导体存储器件的制造中各阶段的剖面图；
图8示出了根据本发明第二实施例的半导体存储器件的制造中各阶段的透视图；
图9示出了根据本发明第二实施例修改的半导体存储器件的平面图；
图10A到10C示出了根据本发明第三实施例的半导体存储器件的制造中各阶段的剖面图；
图11A和11D示出了根据本发明第四实施例的半导体存储器件的制造中各阶段的平面图；
图12A和12B示出了根据本发明第四实施例的半导体存储器件的制造中各阶段的剖面图；
图13和14示出了根据本发明第四实施例的半导体存储器件的制造中各阶段的透视图；
图15示出了根据本发明第四实施例修改的半导体存储器件的平面图；
图16示出了根据本发明第四实施例另一修改的半导体存储器件的平面图；
图17A和17B示出了根据本发明第五实施例的半导体存储器件的制造中各阶段的平面图；以及
图18示出了根据本发明第五实施例修改的半导体存储器件的平面图。
具体实施方式
现在参考附图更详细地介绍本发明，在附图中示出了本发明的各实施例。然而，本发明的构成不限于这里介绍的各实施例。而是提供这些实施例以便更彻底和完整地公开并将本发明的范围转达给本领域中的普通技术人员。在附图中，为清楚起见，放大了层的厚度和区域。在所有图中类似的数字是指类似的元件。应该理解当如层、区域或衬底等部件称做“上”或者延伸到另一部件“之上”时，那么可以直接位于其上或者直接延伸到其它部件之上或者也可以存在介于其间的部件。相反，当部件称做“直接在另一部件上”或者直接延伸到“另一部件上”，那么它们之间不存在其它***部件。
第一实施例
参考图2A和3A，通过常规的STI法在半导体衬底100的选定区域中形成隔离层110，由此定义了其上将形成器件的有源区115。这里，半导体衬底100可以是包括P型或N型杂质的硅衬底，可以包括预定区域中的阱以形成器件。例如形成栅形的有源区115由行和列中预定的距离隔开。这里，有源区115由每行交替地排列。换句话说，相邻有源区115之间的间距对应于在有源区115的长轴方向中随后行的有源区的中心部分。这里，有源区的中心部分将为漏区。
此后，字线结构120形成在半导体衬底100上。这里，字线结构120延伸并与另一字线平行，同时垂直于有源区115的长轴此外，排列一对字线结构120用于每个有源区115。通过常规的方法源和漏区(未示出)形成在字线结构120两侧的有源区中。
第一层间绝缘层130形成在具有字线结构120的半导体衬底上以及源和漏区上。在第一层间绝缘层130中形成第一和第二接触焊盘140a和140b，接触焊盘接触源和漏区，同时具有与第一层间绝缘层130相同的高度。现在介绍用于形成第一和第二接触焊盘140a和140b的方法。形成第一层间绝缘层130之后，腐蚀第一层间绝缘层130露出源和漏区。淀积例如为掺杂的多晶硅层的导电层接触露出的源和漏区，深腐蚀导电层或化学机械抛光以露出第一层间绝缘层130的表面。因此，形成第一和第二接触焊盘140a和140b。这里，第一和第二接触焊盘140a和140b分别接触漏区和源区。
第二层间绝缘层150形成在第一层间绝缘层130上，位线结构165形成在第二层间绝缘层150上。这里，位线结构165包括位线160、形成在位线160上的掩模层162、以及形成在位线160和掩模层162的两个壁上的间隔层164。当形成存储节点接触孔时，形成例如由氮化硅层形成的掩模层162和间隔层164以便形成自对准的接触孔。此外，在一些实施例中，形成位线结构165垂直于字线结构120，字线结构165排列在有源区115之间的隔离层110上，同时平行于有源区的长轴。这里，虽然图中未示出，但在形成字线结构165之前，通过常规的方法在第二层间绝缘层150中形成连接第一接触焊盘140a和字线结构165的位线接触栓塞。
第三层间绝缘层170和腐蚀终止层175依次形成在具有字线结构165的第二层间绝缘层150上。这里，第一到第三层间绝缘层130、150和170可以由例如氧化硅层组的绝缘层形成。腐蚀终止层175可以由例如氮化硅层的绝缘层形成，该层具有与第二和第三层间绝缘层150和170不同的腐蚀选择性。腐蚀腐蚀终止层175、第三层间绝缘层170以及第二层间绝缘层150露出接触源区的第二接触焊盘140b，由此形成存储接触孔180。这里，使用位线结构165通过自对准方法形成形成存储接触孔180。此后，淀积例如为掺杂的多晶硅层的导电层充分地填充存储接触孔180，化学机械抛光掺杂的多晶硅层露出腐蚀终止层175。因此，形成存储接触栓塞185。可以使用形成半导体存储器件衬底的其它常规技术。
在存储接触栓塞185和腐蚀终止层175上形成预定厚度的模制氧化层。在一些实施例中，考虑到在本实施例中模制氧化层将被化学机械抛光到预定高度，用于确定存储节点电极高度的模制氧化层的高度形成为高于存储节点电极需要高度预定高度。腐蚀模制氧化层以重叠位线结构165，以便形成模制氧化层190。这里，可以预定的间隔例如一个节距或两个节距形成模制氧化层图形190。以两个节距的间距排列图2A的模制氧化层图形190，图5的模制氧化层图形190以一个节距排列。就此而言，具有两个节距间距的模制氧化层图形190意味着两个存储接触栓塞185位于两个相邻模制氧化层图形190之间。此外，模制氧化层图形190的线宽度可以等于或小于位线结构165的线宽度。
参考图3B，用于存储节点电极的导电层例如多晶硅层淀积在其上形成有模制氧化层图形190的腐蚀终止层175上。接下来，各向异性腐蚀多晶硅层在模制氧化层图形190的两个壁上形成多晶硅的导电间隔层200。绝缘层淀积在所得结构上并各向异性腐蚀在导电间隔层200的两个壁上形成绝缘间隔层220。通过重复形成导电间隔层200和绝缘间隔层220，填充了模制氧化层图形190之间的空间。这里，为了隔开各单元，形成模制氧化层图形190之间的最后一个间隔层，即，形成在模制氧化层图形190之间中心点处的间隔层为绝缘间隔层220。此外，形成导电间隔层200接触存储接触栓塞185。在本实施例中，通过形成两次导电间隔层200和两次绝缘间隔层220，填充了模制氧化层图形190之间的空间；然而，可以改变导电间隔层200和绝缘间隔层220的宽度和数量。
参考图2B和3C，化学机械抛光模制氧化层图形190、导电间隔层200和绝缘间隔层220的上表面以平面化上表面，由此在模制氧化层图形191之间形成导电线图形201和绝缘线图形221和225。这里，参考数字191表示具有平面化上表面的模制氧化层图形。此外，导电线图形201为具有平面化上表面的导电间隔层200，并且绝缘线图形221和225为具有平面化上表面的绝缘间隔层220。导电线图形201分别接触存储接触栓塞185，绝缘线图形221和225绝缘导电线图形201。特别是，形成在腐蚀终止层175上的绝缘线图形225在平行于位线结构165的方向中与导电线图形201相隔一个节距，即各单元的尺寸，同时绝缘导电线图形201。在本实施例中，每个存储接触栓塞185包括例如两个导电线图形201和两者之间的一个绝缘线图形221。
参考图2C，为了定义存储节点电极，通过构图部分模制氧化层图形191、导电线图形201和绝缘线图形221和225形成槽230。这里，槽230延伸垂直于模制氧化层图形191的延伸方向，即平行于字线结构120。槽230形成在其上形成有漏区的字线结构120之间，以便确保最大的存储节点电极区。换句话说，一对字线120排列在相邻的槽230之间，由此槽230露出了腐蚀终止层175。
参考图2D和图4，淀积用于支撑物的绝缘层，以充分地掩埋槽230，腐蚀绝缘层到小于导电线图形201的高度以形成支撑物240。这里，用于支撑物的绝缘层由具有与氧化层图形191和绝缘线图形221和225的腐蚀选择性不同的绝缘层形成。因此，湿腐蚀绝缘层形成支撑物240。
由于支撑物240形成在槽230中，支撑物240与导电线图形201交叉，由此支撑物240根据单元将导电线图形201隔开。此外，支撑物240支撑导电线图形201，由此减少或防止了导电线图形201倒塌或弯向相邻的导电线图形201。此外，支撑物240具有小于导电线图形201的高度，以便确保存储节点电极的电容值。
此后，通过常规的湿腐蚀法除去模制氧化层图形191和绝缘线图形221和225。这里，由于模制氧化层图形191和绝缘线图形221和225具有与腐蚀终止层175和支撑物240不同的选择腐蚀性，那么选择性地除去模制氧化层图形191和绝缘线图形221和225。由此，完全形成了由多个导电线图形201形成的存储节点电极250。
根据本实施例的存储节点电极250由具有精细线宽的多个导电线图形201形成，以增加存储节点电极250的表面面积。此外，支撑物240根据单元隔开和支撑存储节点电极250以减少或方式存储节点电极250倒塌或弯向相邻的导电线图形201。此外，如图2D所示，存储节点电极250延伸到对应于漏区(未示出)的区域以及具有位线结构165的区域，以增加存储节点电极250的表面面积。
第二实施例
参考图6A和7A，隔离层110形成在第一实施例中显示的半导体衬底110上，以限定有源区115。字线结构120如下形成在半导体衬底上。随后淀积栅极绝缘层121、字线123、以及硬掩模层125之后，构图各层垂直于有源区115的较长轴。通过常规的方法字线间隔层127形成在构图的硬掩模层125和字线123的侧壁上形成字线结构120。这里，硬掩模层125和字线间隔层127右腐蚀选择性于氧化硅层组的层间绝缘层的不同的氮化硅层形成，以便在随后的工艺中形成自对准接触孔。此外，字线结构120相互平行延伸，并且一对字线结构120排列在每个有源区115上。通过第一实施例中示出的方法，源和漏区(未示出)、第一层间绝缘层130、接触焊盘140a和140b、第二层间绝缘层170、腐蚀终止层175以及存储节点接触焊盘185形成在字线结构120两侧的有源区115中。
在存储节点接触焊盘185和腐蚀终止层175上形成预定厚度的模制氧化层。如上所述，将用于确定存储节点电极高度的模制氧化层的高度形成为高于存储节点电极需要高度预定高度。腐蚀部分模制氧化层露出存储节点接触焊盘185，由此模制氧化层图形195。在本实施例中，将模制氧化层图形195设置得与字线结构120平行，同时重叠有源区115的漏区。此外，可以预定的间隔例如一个节距或两个节距形成模制氧化层图形195。以两个节距的间距排列图6A的模制氧化层图形195，图9的模制氧化层图形195以一个节距排列。这里，具有两个节距间距的模制氧化层图形195意味着两个存储接触栓塞185位于两个相邻模制氧化层图形195之间，具有一个节距间距的模制氧化层图形195意味着一个存储接触栓塞185位于两个相邻模制氧化层图形195之间。
参考图6B和7B，用于存储节点电极的导电层例如多晶硅层淀积在其上形成有模制氧化层图形195的腐蚀终止层175上。接下来，各向异性腐蚀多晶硅层在模制氧化层图形195的两个壁上形成多晶硅的导电间隔层(未示出)。绝缘层淀积在所得结构上并各向异性腐蚀在导电间隔层的两个壁上形成绝缘间隔层(未示出)。通过重复形成导电间隔层和绝缘间隔层，填充了模制氧化层图形195之间的空间。这里，导电间隔层接触存储接触栓塞185，最后一个间隔层为绝缘间隔层。最后一个间隔层形成在存储接触栓塞185之间的腐蚀终止层175上，最后一个间隔层具有比其它绝缘间隔层更大的线宽。在本实施例中，通过形成四次导电间隔层200和四次绝缘间隔层220，填充了模制氧化层图形195之间的每个空间；然而，可以控制导电间隔层和绝缘间隔层的宽度和数量。
化学机械抛光模制氧化层图形195、导电间隔层和绝缘间隔层的上表面以平面化上表面，由此在模制氧化层图形196之间形成导电线图形261和绝缘线图形271和275。这里，参考数字196表示具有平面化上表面的模制氧化层图形。导电线图形261为具有平面化上表面的导电间隔层，并且接触存储接触栓塞185。接触存储接触栓塞185上的绝缘线图形271为具有平面化上表面的绝缘间隔层220，绝缘导电线图形261。此外，形成在腐蚀终止层175上的绝缘图形275绝缘导电线图形261并在平行于字线结构120的方向中与导电线图形261相隔一个节距，即各单元的尺寸。在本发明中，四个导电线图形261接触每个存储接触栓塞185。
参考图6C，为了定义每个单元中的存储节点电极，通过构图部分模制氧化层图形196、导电线图形261和绝缘线图形271和275形成槽235。这里，形成槽235延伸以与位线结构165重叠。因此在单位单元中槽235和绝缘间隔层275隔开。
参考图6D和8，淀积用于支撑物的绝缘层以充分地填充槽235，腐蚀绝缘层到小于导电线图形261的高度以形成支撑物245。在一些实施例中，槽235中填充的绝缘层由具有与模制氧化层图形196和绝缘线图形271和275的腐蚀选择性不同的绝缘层形成。由于支撑物245与导电线图形261相交，支撑物240根据单元将导电线图形261隔开。此外，支撑物240支撑防止了导电线图形261倒塌或弯向相邻的导电线图形261。此外，支撑物245具有小于导电线图形261的高度，以便确保存储节点电极的电容值。
此后，通过常规的湿腐蚀法除去模制氧化层图形196和绝缘线图形271和275。这里，由于模制氧化层图形196和绝缘线图形271和275具有与腐蚀终止层175和支撑物245不同的选择腐蚀性，那么选择性地除去模制氧化层图形196和绝缘线图形271和275。由此，完全形成了存储节点电极280。
第二实施例的效果与第一实施例的相同。
第三实施例
图10A到10C示出了根据本发明第三实施例的半导体存储器件的制造中各阶段的剖面图。不再重复与第一和第二实施例相同的部件说明，相同的参考数字用于与第一和第二实施例相同的部件。此外，本实施例包括直到形成模制氧化层进行的工艺与第一实施例的工艺相同的存储节点电极的形成方法，因此由随后的工艺开始介绍。
参考图10A，用于存储节点电极的第一导电层310形成在其上形成有模制氧化层图形190的腐蚀终止层175上。此后，绝缘层320淀积在第一导电层310上。
各向异性腐蚀第一导电层310和绝缘层320形成图10B所示的第一导电间隔层311和绝缘间隔层312。用于存储节点电极的第二导电层330淀积在所得结构上。这里，第一导电间隔层311接触存储节点接触栓塞185。
接下来，通过各向异性腐蚀第二导电层330，在绝缘间隔层321的侧壁上形成第二导电间隔层(未示出)。这里，第二导电间隔层接触第一导电间隔层311的侧壁。如图10C所示，化学机械抛光所得结构的表面形成由第一导电间隔层311形成的第一导电线图形312和第二导电间隔层形成的第二导电线图形332。这里，第一导电线图形312形成L形，部分第二导电线图形332接触第一导电线图形312的下部。此后，通过常规的湿腐蚀法除去绝缘间隔层321和模制氧化层图形190。因此，形成由第一和第二导电线图形312和332形成的存储节点电极300。
这里，存储节点电极300由两个导电线图形形成；然而，可以改变导电线图形的宽度和数量。
此外，在本实施例中模制氧化层形成得平行于位线结构；然而，模制氧化层形成得平行于字线结构，如图第二实施例所示。
第四实施例
图12A和12B分别示出了图11A和11B的线C-C’截取的剖面图。
不再重复与第一和第二实施例相同的部件说明，相同的参考数字用于与第一和第二实施例相同的部件。此外，在本实施例中，直到形成存储节点接触栓塞进行的工艺与第三实施例的工艺相同，因此由随后的工艺开始介绍。
参考图11A和12A，在存储节点接触栓塞185和腐蚀终止层175上形成预定厚度的模制氧化层。这里，用于确定存储节点电极高度的模制氧化层形成到存储节点电极需要的高度。此后，干腐蚀模制氧化层形成多个模制氧化层图形400。这里，例如以一个节距的间隔形成模制氧化层图形400，同时形成平面图中的波形。换句话说，位于存储节点接触栓塞185和模制氧化层图形400的谷部分X2之间的模制氧化层图形400的脊部X1位于对应于第一接触焊盘140a的漏区上或对应于漏区的绝缘层110上。当连接波形模制氧化层图形400的脊部X1时，形成直线。此外，在一些实施例中，直线平行于位线结构165 。
如图11B和11B所示，用于存储节点电极的导电层410例如多晶硅层淀积在其上形成有波形模制氧化层图形400的腐蚀终止层175上，缓冲绝缘层420淀积在用于存储节点电极的导电层410上。此后，进行化学机械抛光露出模制氧化层图形400。因此，用于存储节点电极的导电层410保持在模制氧化层图形400限定的区域中。这里，用于存储节点电极的剩余导电层410的侧壁具有与模制氧化层图形400相同的图形。
接下来，如图11C和13所示，通过干腐蚀部分模制氧化层图形400、用于存储节点电极的导电层410以及绝缘层420形成槽430，以便通过单元隔开存储节点电极。这里，在字线结构120形成槽430，在其上形成有漏区(未示出)，同时垂直于模制氧化层图形400的延伸方向，即，位线结构的方向。优选槽430穿过模制氧化层图形400的谷部分X2。
此后，如图11D和14所示，淀积用于支撑物的绝缘层以充分地填充槽430。这里，用于支撑物的绝缘层可以由与腐蚀终止层175相同的材料形成，例如氮化硅层。湿或干腐蚀绝缘层到预定的厚度以便绝缘层留在槽430中到小于用于存储节点电极的导电层410或模制氧化层图形400的高度。因此，形成支撑物440。
通过常规的湿腐蚀法除去模制氧化层图形400和绝缘层420形成存储节点电极425。因此，由于腐蚀终止层175形成在半导体衬底100的所得结构上，并且支撑物440的腐蚀选择性与模制氧化层图形400和绝缘层420的不同，那么仅选择性地除去模制氧化层图形400。由此，存储节点电极425定义在每个单元中。换句话说，存储节点电极425由支撑物440隔开在平行于字线的方向中。此外，以预定间隔形成的支撑物440支撑已形成波形线图形的存储节点电极425。因此，窄和高存储节点电极425可以防止倒向相邻的存储节点电极425。
根据本实施例，由于存储节点电极425形成为波形，存储节点电极425的表面积增加。此外，由于存储节点电极425延伸到漏区或对应于漏区的区域，因此可以进一步增加存储节点电极425的表面积。
此外，由于形成支撑物440以隔开每个单元中的存储节点电极425，因此可以防止存储节点电极425倒塌或弯向相邻的存储节点电极425。
这里，通过改变图15所示的间隔或波形，可以形成模制氧化层图形。
参考图15，模制氧化层图形450形成平面图中的波形。这里，在存储节点接触栓塞185之间形成脊部X3和谷部X4。此时，通过连接脊部X3形成的线和通过连接谷部X4形成的线相互以预定的距离平行，该距离宽于有源区的宽度。
如果改变模制氧化层图形450的波形，那么可以得到相同的效果。
此外，如图16所示，可以两个节距间隔形成模制氧化层图形500。换句话说，模制氧化层图形500以第一实施例中所示的两个节距间隔排列，同时形成平面图中的波形。例如，在模制氧化层图形500中，脊部X1可以位于存储节点接触栓塞185之间，谷部X2可以位于漏区之上，即第一接触区的，或者对应于漏区的隔离层110上。如果形成两个节距间隔的模制氧化层图形500，那么可以得到相同的效果。
此外，可以通过第三实施例中的方法形成存储节点电极425。
第五实施例
图17A和17B示出了根据本发明第五实施例的半导体存储器件的制造中各阶段的平面图。直到形成腐蚀终止层175进行的工艺与第一和第二实施例的工艺相同，因此由随后的工艺开始介绍。
参考图17A，在腐蚀终止层175上形成平面图中为波形的模制氧化层图形600。这里，例如以一个节距间隔形成模制氧化层图形600。换句话说，通过连接模制氧化层图形600的脊部X5或谷部X6形成的线基本上平行于字线结构120。此外，形成模制氧化层图形600，露出相同线上相邻模制氧化层图形600之间的存储节点接触栓塞185。模制氧化层图形600形成在没有存储节点接触栓塞的区域上，即漏区或对应于漏区的隔离层110。
在模制氧化层图形600之间交替地形成多个导电线图形610和绝缘线图形620。这里，根据波形的模制氧化层图形600，多个导电线图形610和绝缘线图形620形成波形。此时，通过以上介绍的方法形成导电线图形610和绝缘线图形620。
如图17B所示，腐蚀部分模制氧化层图形600、导电线图形610和绝缘线图形620形成槽630。槽630形成在与位线结构165重叠的区域上，以便在每个单元中隔开导电线图形610。这里，通过槽630和模制氧化层图形600在每个单元中定义导电线图形610，导电线图形610形成波形，同时接触存储节点接触栓塞185。
此后，通过以上介绍的方法在槽630中形成支撑物(未示出)。腐蚀模制氧化层图形600和绝缘线图形620形成存储节点电极625。
如果模制氧化层图形600形成得平行于字线结构120，那么可以得到相同的效果。
如图18所示，通过将模制氧化层图形700形成两个节距间隔可以得到相同的效果。
如上所述，根据本发明的各实施例，存储节点电极形成具有精细线宽的多个线图形类型。由此，可以增加存储节点电极的表面积。此外，形成由绝缘层形成的支撑物垂直于存储节点电极线图形的延伸方向。因此，在每个单元中支撑物隔开存储节点电极，并支撑存储节点电极，由此减少或防止了存储节点电极倒塌或弯向相邻的存储节点电极。
此外，可以增加形成存储节点电极的区域，由此可以增加存储节点电极的表面积。
虽然参考优选实施例具体示出和介绍了本发明，但本领域中的技术人员应该理解可以不脱离附带的权利要求书限定的本发明的精神和范围对形式或细节进行各种修改。
在附图和说明书中，公开了本发明的代表性的优选实施例，虽然使用了特定的术语，但以通用和说明的意义而不是限定的目的使用，本发明的范围陈述在下面的权利要求书中。

Claims (73)

1.一种半导体存储器件，包括：
半导体衬底；
半导体衬底上的层间绝缘层；
层间绝缘层中的存储节点接触栓塞；
存储节点电极，存储节点电极包括以预定的间隔隔开，同时具有预定高度的多个导电线图形，节点电极接触存储节点接触栓塞；以及
存储节点电极之间的支撑物，它垂直于存储节点电极的导电线图形的延伸方向延伸；
其中，通过存储器件的单位单元中选定存储节点之间的绝缘线图形来隔开存储节点电极。
2.根据权利要求1的半导体存储器件，其中线图形包括平面图上的直线。
3.根据权利要求1的半导体存储器件，其中线图形包括平面图上的波形。
4.根据权利要求1的半导体存储器件，其中支撑物的高度小于线图形的高度。
5.根据权利要求1的半导体存储器件，其中支撑物包括绝缘层。
6.根据权利要求1的半导体存储器件，其中在层间绝缘层上还包括腐蚀终止层，并且存储节点栓塞延伸到腐蚀终止层的表面。
7.一种半导体存储器件，包括：
包括多个有源区的半导体衬底、在有源区上穿越的多个字线结构、字线结构的各边处的有源区上的源和漏区，以及与字线结构交叉、电连接漏区并且在有源区之间穿过的多个位线；
在半导体衬底上的层间绝缘层；
层间绝缘层上的腐蚀终止层；
形成在层间绝缘层和腐蚀终止层中的存储节点接触栓塞；
存储节点电极，包括以预定的间隔隔开，同时具有预定高度的多个导电线图形，它接触存储节点接触栓塞；以及
存储节点电极之间的支撑物，并且垂直于存储节点电极的线图形的延伸方向延伸；
其中，多个线图形包括直线。
8.根据权利要求7的半导体存储器件，其中导电线图形平行于位线结构延伸；以及
支撑物平行于字线结构，并穿越字线结构和对应于漏区的隔离层之间的漏区。
9.根据权利要求7的半导体存储器件，其中导电线图形平行于字线结构延伸；以及
支撑物平行于位线结构并且与每个位线结构重叠。
10.根据权利要求7的半导体存储器件，其中支撑物的高度小于线图形的高度。
11.根据权利要求7的半导体存储器件，其中支撑物包括绝缘层。
12.一种半导体存储器件，包括：
具有多个有源区的半导体衬底、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区并且在有源区之间穿过的多个位线；
在半导体衬底上的层间绝缘层；
层间绝缘层上的腐蚀终止层；
形成在层间绝缘层和腐蚀终止层中的存储节点接触栓塞；
存储节点电极，包括以相同的间隔隔开，同时具有特定高度的多个导电线图形，接触存储节点接触栓塞；以及
存储节点电极之间的支撑物，并且垂直于存储节点电极的线图形的延伸方向延伸；
其中，多个线图形包括平面图中的波形。
13.根据权利要求12的半导体存储器件，其中导电线图形平行于位线结构延伸；以及
支撑物平行于字线结构并穿越字线结构和对应于漏区的隔离层之间的漏区。
14.根据权利要求12的半导体存储器件，其中导电线图形平行于字线结构延伸；以及
支撑物平行于位线结构并且与每个位线结构重叠。
15.根据权利要求12的半导体存储器件，其中支撑物的高度小于线图形的高度。
16.根据权利要求12的半导体存储器件，其中支撑物包括绝缘层。
17.一种半导体存储器件的制造方法，包括：
层间绝缘层淀积在半导体衬底上；
多个存储节点接触栓塞以特定的间隔形成在层间绝缘层中；
模制氧化层图形以特定的间隔形成在层间绝缘膜上，来露出存储节点接触栓塞；
通过在模制氧化层图形的侧壁上交替重复地形成导电线图形和绝缘线图形填充模制氧化层图形之间的空间；
通过腐蚀一部分模制氧化层图形、导电线图形以及绝缘线图形来垂直于模制氧化层图形形成沟槽；以及
通过选择性地除去模制氧化层图形和绝缘线图形形成存储节点电极。
18.根据权利要求17的半导体存储器件的制造方法，其中形成模制氧化层图形以便每个存储节点栓塞位于相邻的模制氧化层图形之间。
19.根据权利要求17的半导体存储器件的制造方法，其中形成模制氧化层图形以便两个存储节点栓塞位于在相同线上相邻的模制氧化层图形之间。
20.根据权利要求17的半导体存储器件的制造方法，其中模制氧化层图形形成为平面图中的直线。
21.根据权利要求17的半导体存储器件的制造方法，其中模制氧化层图形形成为平面图中的波形，以便将导电线图形形成为平面图中的波形。
22.根据权利要求17的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在模制氧化层图形的侧壁上形成导电间隔层；
在导电间隔层上形成绝缘间隔层；
重复形成导电间隔层和形成绝缘间隔层至少一次；以及
化学机械抛光模制氧化层图形、导电间隔层以及绝缘间隔层形成导电线图形和绝缘线图形。
23.根据权利要求22的半导体存储器件的制造方法，其中形成导电间隔层以接触存储节点的接触栓塞。
24.根据权利要求22的半导体存储器件的制造方法，其中当重复形成导电间隔层和绝缘间隔层时，最终形成绝缘间隔层。
25.根据权利要求17的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在层间绝缘层和模制氧化层图形上淀积第一导电层；
在第一导电层上形成绝缘层；
通过各向异性腐蚀绝缘层和第一导电层形成第一导电间隔层和绝缘间隔层；
在绝缘间隔层上形成第二导电间隔层；以及
化学机械抛光模制氧化层图形、第一导电间隔层、绝缘间隔层和第二导电间隔层。
26.根据权利要求17的半导体存储器件的制造方法，还包括在形成槽和形成存储节点电极之间的槽中形成支撑物。
27.根据权利要求26的半导体存储器件的制造方法，其中形成支撑物包括：
淀积绝缘层来填充槽；以及
腐蚀绝缘层以将绝缘层保留在槽中。
28.根据权利要求27的半导体存储器件的制造方法，其中通过湿腐蚀法形成绝缘层。
29.根据权利要求27的半导体存储器件的制造方法，其中腐蚀绝缘层以具有小于导电线图形高度的高度。
30.根据权利要求27的半导体存储器件的制造方法，其中包括支撑物的绝缘层具有与模制氧化层图形和绝缘线图形不同的腐蚀选择性。
31.一种半导体存储器件的制造方法，包括：
制备半导体衬底，在半导体衬底中包括多个有源区、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区以及在有源区之间穿过的多个位线；
层间绝缘膜形成在半导体衬底上；
腐蚀终止层形成在层间绝缘层上；
存储节点接触栓塞以特定的间隔形成在层间绝缘层和腐蚀终止层中；
多个模制氧化层以特定的间隔形成在腐蚀终止层上，露出存储节点接触栓塞；
通过在模制氧化层图形的侧壁上交替地形成至少一个导电线图形和绝缘线图形填充模制氧化层图形之间的空间，以便符合模制氧化层图形的形状；
通过腐蚀一部分模制氧化层图形、导电线图形以及绝缘线图形垂直于模制氧化层图形形成沟槽；
支撑物形成在沟槽中；以及
通过选择性地除去模制氧化层图形和绝缘线图形形成存储节点电极；
其中模制氧化层图形延伸成直线，模制氧化层图形和支撑物将每个单元中的存储节点电极分开。
32.根据权利要求31的半导体存储器件的制造方法，其中形成模制氧化层图形，以便每个存储节点栓塞位于相邻的模制氧化层图形之间。
33.根据权利要求31的半导体存储器件的制造方法，其中形成模制氧化层图形，以便两个存储节点栓塞位于在相同线上相邻的模制氧化层图形之间。
34.根据权利要求31的半导体存储器件的制造方法，其中模制氧化层图形形成为平行于位线结构。
35.根据权利要求31的半导体存储器件的制造方法，其中模制氧化层图形形成为平行于字线结构。
36.根据权利要求35的半导体存储器件的制造方法，其中模制氧化层图形形成在字线结构和隔离层区之间的漏区上，该隔离层区对应于漏区。
37.根据权利要求31的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在模制氧化层图形的侧壁上形成导电间隔层；
在导电间隔层上形成绝缘间隔层；
重复形成导电间隔层和形成绝缘间隔层至少一次；以及
化学机械抛光模制氧化层图形、导电间隔层以及绝缘间隔层来形成导电线图形和绝缘线图形。
38.根据权利要求37的半导体存储器件的制造方法，其中形成导电间隔层以接触存储节点的接触栓塞。
39.根据权利要求37的半导体存储器件的制造方法，其中当重复形成导电间隔层和绝缘间隔层时，最终形成绝缘间隔层。
40.根据权利要求31的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在层间绝缘层和模制氧化层图形上淀积第一导电层；
在第一导电层上形成绝缘层；
通过各向异性腐蚀绝缘层和第一导电层来形成第一导电间隔层和绝缘间隔层；
在绝缘间隔层上形成第二导电间隔层；以及
化学机械抛光模制氧化层图形、第一导电间隔层、绝缘间隔层和第二导电间隔层。
41.根据权利要求31的半导体存储器件的制造方法，其中形成支撑物包括：
淀积绝缘层以填充槽；以及
腐蚀绝缘层以将绝缘层保留在槽中。
42.根据权利要求41的半导体存储器件的制造方法，其中通过湿腐蚀法形成绝缘层。
43.根据权利要求41的半导体存储器件的制造方法，其中腐蚀绝缘层以具有小于导电线图形高度的高度。
44.根据权利要求41的半导体存储器件的制造方法，其中包括支撑物的绝缘层具有与模制氧化层图形和绝缘线图形不同的腐蚀选择性。
45.一种半导体存储器件的制造方法，包括：
制备半导体衬底，在半导体衬底中包括多个有源区、在有源区上穿越的多个字线结构、字线结构的各边处有源区上的源和漏区，以及与字线结构交叉、电连接漏区以及在有源区之间穿过的多个位线；
层间绝缘膜形成在半导体衬底上；
腐蚀终止层形成在层间绝缘层上；
存储节点接触栓塞以特定的间隔形成在层间绝缘层和腐蚀终止层中；
平面图上为波形的多个模制氧化层以特定的间隔形成在腐蚀终止层上，以露出存储节点接触栓塞；
通过在模制氧化层图形的侧壁上交替地形成至少一个导电线图形和绝缘线图形填充模制氧化层图形之间的空间，以便符合模制氧化层图形的形状；
通过腐蚀一部分模制氧化层图形、导电线图形以及绝缘线图形来垂直于模制氧化层图形形成沟槽；
支撑物形成在沟槽中；以及
通过选择性地除去模制氧化层图形和绝缘线图形形成存储节点电极；
其中，模制氧化层图形和支撑物将每个单元中的存储节点电极分开。
46.根据权利要求45的半导体存储器件的制造方法，其中形成模制氧化层图形，以便每个存储节点栓塞位于相邻的模制氧化层图形之间。
47.根据权利要求45的半导体存储器件的制造方法，其中形成模制氧化层图形，以便两个存储节点栓塞位于在相同线上相邻的模制氧化层图形之间。
48.根据权利要求45的半导体存储器件的制造方法，其中模制氧化层图形沿位线结构的延伸方向形成模制氧化层图形。
49.根据权利要求48的半导体存储器件的制造方法，其中模制氧化层图形的脊部位于存储接点接触栓塞之间，模制氧化层图形的谷部位于字线结构之间的漏区或对应于漏区的隔离层上。
50.根据权利要求49的半导体存储器件的制造方法，其中通过连接模制氧化层图形的脊部形成的线为平行于位线结构的直线。
51.根据权利要求48的半导体存储器件的制造方法，其中模制氧化层图形的脊部和谷部分别位于存储接点接触栓塞之间。
52.根据权利要求47的半导体存储器件的制造方法，其中模制氧化层图形沿字线结构的延伸方向形成模制氧化层图形。
53.根据权利要求47的半导体存储器件的制造方法，其中模制氧化层图形形成在字线结构之间的漏区或对应于漏区的隔离层上。
54.根据权利要求53的半导体存储器件的制造方法，其中通过连接模制氧化层图形的脊部形成的线为平行于字线结构的直线。
55.根据权利要求45的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在层间绝缘层上淀积用于存储节点电极的导电层；
在用于存储节点电极的导电层上形成绝缘层；
化学机械抛光用于存储节点电极的导电层和绝缘层。
56.根据权利要求45的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在模制氧化层图形的侧壁上形成导电间隔层；
在导电间隔层上形成绝缘间隔层；
重复形成导电间隔层和形成绝缘间隔层至少一次；以及
化学机械抛光模制氧化层图形、导电间隔层以及绝缘间隔层形成导电线图形和绝缘线图形。
57.根据权利要求56的半导体存储器件的制造方法，其中形成导电间隔层以接触存储节点的接触栓塞。
58.根据权利要求56的半导体存储器件的制造方法，其中当重复形成导电间隔层和绝缘间隔层时，最终形成绝缘间隔层。
59.根据权利要求45的半导体存储器件的制造方法，其中使用导电线图形和绝缘线图形填充模制氧化层图形之间的空间包括：
在层间绝缘层和模制氧化层图形上淀积第一导电层；
在第一导电层上形成绝缘层；
通过各向异性腐蚀绝缘层和第一导电层形成第一导电间隔层和绝缘间隔层；
在绝缘间隔层的侧壁上形成第二导电间隔层；以及
化学机械抛光模制氧化层图形、第一导电间隔层、绝缘间隔层和第二导电间隔层。
60.根据权利要求45的半导体存储器件的制造方法，其中形成支撑物包括：
淀积绝缘层来填充槽；以及
腐蚀绝缘层以将绝缘层保留在槽中。
61.根据权利要求60的半导体存储器件的制造方法，其中通过湿腐蚀法形成绝缘层。
62.根据权利要求60的半导体存储器件的制造方法，其中腐蚀绝缘层以具有小于导电线图形高度的高度。
63.根据权利要求60的半导体存储器件的制造方法，其中包括支撑物的绝缘层具有与模制氧化层图形和绝缘线图形不同的腐蚀选择性。
64.一种半导体存储器件的存储节点，包括：
定义了面向模制氧化层图形侧壁的半导体存储器件上的一对间隔开的模制氧化层图形；
一对第一导电间隔层，每一个位于一个面向模制氧化层图形侧壁上，并且相互面对；
一对第一绝缘间隔层，每一个位于一对第一导电间隔层的一个之上，与一个面向模制氧化层图形侧壁相对；
一对第二导电间隔层，每一个位于一对第一绝缘间隔层的一个上，并与第一导电间隔层对中的一个相对；
至少一个第二绝缘间隔层提供在一对第二导电间隔层之间。
65.根据权利要求64的存储节点，其中至少一个绝缘间隔层在一对第二导电间隔层之间延伸。
66.一种用于半导体存储器件的存储节点，包括：
从半导体存储衬底伸出第一距离的多个独立存储节点电极；以及
支撑物，构形成支撑至少一个独立存储节点电极，并从半导体存储衬底伸出小于第一距离的第二距离。
67.根据权利要求66的存储节点，其中多个独立存储节点电极沿两个隔开的行延伸，并且支撑物在两个隔开的行之间延伸。
68.一种用于半导体存储器件的存储节点的制造方法，包括：
在定义了面向模制氧化层图形侧壁的半导体存储器件上形成间隔开的模制氧化层图形；
第一导电间隔层形成在每一个面向模制氧化层图形侧壁上；
第一绝缘间隔层形成在每一个第一导电间隔层上；
第二导电间隔层形成在每个第一绝缘间隔层上；以及
至少一个第二绝缘间隔层形成在一对第二导电间隔层上。
69.根据权利要求68的方法，其中形成第一导电间隔层包括：在每个面向模制氧化层图形侧壁上和两者之间的半导体存储器件的衬底上保形地形成第一导电层；以及
各向异性地腐蚀第一导电层，以除去两者之间的半导体存储器件的衬底上的至少一些第一导电层，以限定第一导电层。
70.根据权利要求69的方法，其中形成第一绝缘间隔层包括：在每个第一导电间隔层和两者之间的半导体存储器件的衬底上保形地形成第一绝缘层；以及
各向异性地腐蚀第一绝缘层，以除去两者之间的半导体存储器件的衬底上的至少一些第一绝缘层，以限定第一绝缘层。
71.根据权利要求70的方法，其中形成第二导电间隔层包括：在每个面向模制氧化层图形侧壁上，和两者之间的半导体存储器件的衬底上保形地形成第二导电层；以及
各向异性地腐蚀第二绝缘层，以除去两者之间的半导体存储器件的衬底上的至少一些第二绝缘层，以限定第二绝缘层。
72.一种用于半导体存储器件的存储节点的制造方法，包括：
形成从半导体存储衬底伸出第一距离的多个独立存储节点电极；以及
支撑物，构形成支撑至少一个独立存储节点电极，并从半导体存储衬底伸出小于第一距离的第二距离。
73.根据权利要求72的方法，其中多个独立存储节点电极沿两个隔开的行延伸，并且支撑物在两个隔开的行之间延伸。
CNB031484301A 2002-06-27 2003-06-27 半导体存储器件及其制造方法 Expired - Fee Related CN100358145C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2002-0036414A KR100434506B1 (ko) 2002-06-27 2002-06-27 반도체 메모리 소자 및 그 제조방법
KR36414/2002 2002-06-27
KR37059/2002 2002-06-28
KR10-2002-0037059A KR100480602B1 (ko) 2002-06-28 2002-06-28 반도체 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1472813A CN1472813A (zh) 2004-02-04
CN100358145C true CN100358145C (zh) 2007-12-26

Family

ID=27667605

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031484301A Expired - Fee Related CN100358145C (zh) 2002-06-27 2003-06-27 半导体存储器件及其制造方法

Country Status (5)

Country Link
US (1) US6914286B2 (zh)
JP (1) JP4794118B2 (zh)
CN (1) CN100358145C (zh)
DE (1) DE10327945B4 (zh)
GB (1) GB2392311B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505667B1 (ko) * 2003-01-16 2005-08-03 삼성전자주식회사 스토리지 전극과 접촉하기 위해 비트 라인 방향으로확장된 콘택체를 포함하는 반도체 소자 제조 방법
KR20040078828A (ko) * 2003-03-05 2004-09-13 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US7459362B2 (en) * 2005-06-27 2008-12-02 Micron Technology, Inc. Methods of forming DRAM arrays
KR100660880B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 복수의 스토리지 노드 전극들을 구비하는 반도체 메모리소자의 제조 방법
TW200905803A (en) * 2007-07-17 2009-02-01 Promos Technologies Inc Method of making planar-type bottom electrode for semiconductor device
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR101469098B1 (ko) * 2008-11-07 2014-12-04 삼성전자주식회사 반도체 메모리 소자의 커패시터 형성방법
JP2010165742A (ja) * 2009-01-13 2010-07-29 Elpida Memory Inc 半導体装置および半導体装置の製造方法
KR20100092221A (ko) * 2009-02-12 2010-08-20 삼성전자주식회사 실린더형 커패시터 하부 전극을 포함하는 반도체 메모리 소자
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8630114B2 (en) * 2011-01-19 2014-01-14 Macronix International Co., Ltd. Memory architecture of 3D NOR array
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8435859B2 (en) 2011-02-16 2013-05-07 Micron Technology, Inc. Methods of forming electrical contacts
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
JP2012204560A (ja) 2011-03-25 2012-10-22 Elpida Memory Inc 半導体装置及びその製造方法
US8518812B2 (en) 2011-05-23 2013-08-27 Micron Technology, Inc. Methods of forming electrical contacts
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
CN105612589B (zh) * 2013-12-27 2018-08-28 Lg化学株式会社 导电膜及其制造方法
KR102185661B1 (ko) * 2014-02-07 2020-12-02 삼성전자주식회사 비트 라인 구조체 및 스토리지 컨택 플러그를 포함하는 반도체 소자
US9209187B1 (en) 2014-08-18 2015-12-08 Micron Technology, Inc. Methods of forming an array of gated devices
US9673054B2 (en) 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US9224738B1 (en) 2014-08-18 2015-12-29 Micron Technology, Inc. Methods of forming an array of gated devices
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법
US10559568B1 (en) * 2018-09-10 2020-02-11 Nanya Technology Corporation Method for preparing semiconductor capacitor structure
KR20210103143A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168073A (en) * 1991-10-31 1992-12-01 Micron Technology, Inc. Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate
CN1172347A (zh) * 1996-07-29 1998-02-04 三星电子株式会社 具有“金属上的电容器”结构的半导体器件的制造方法
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468566A (ja) 1990-07-09 1992-03-04 Fujitsu Ltd 半導体装置及びその製造方法
US5126280A (en) 1991-02-08 1992-06-30 Micron Technology, Inc. Stacked multi-poly spacers with double cell plate capacitor
JPH0697386A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd キャパシタの製造方法
US5753419A (en) 1995-09-18 1998-05-19 Texas Instruments Incorporated Increase dram node capacitance by etching rough surface
US5721154A (en) 1996-06-18 1998-02-24 Vanguard International Semiconductor Method for fabricating a four fin capacitor structure
US5854105A (en) 1997-11-05 1998-12-29 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having double-crown stacked capacitors with center posts
US5966600A (en) 1997-11-21 1999-10-12 United Semiconductor Corp. DRAM process with a multilayer stack structure
JP2000049306A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
US6380576B1 (en) 2000-08-31 2002-04-30 Micron Technology, Inc. Selective polysilicon stud growth
TW519738B (en) 2001-12-05 2003-02-01 Winbond Electronics Corp Extended type capacitor manufacturing method and device of memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168073A (en) * 1991-10-31 1992-12-01 Micron Technology, Inc. Method for fabricating storage node capacitor having tungsten and etched tin storage node capacitor plate
CN1172347A (zh) * 1996-07-29 1998-02-04 三星电子株式会社 具有“金属上的电容器”结构的半导体器件的制造方法
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance

Also Published As

Publication number Publication date
DE10327945A1 (de) 2004-01-15
US6914286B2 (en) 2005-07-05
JP4794118B2 (ja) 2011-10-19
GB2392311B (en) 2005-02-23
GB0314707D0 (en) 2003-07-30
CN1472813A (zh) 2004-02-04
US20040000684A1 (en) 2004-01-01
GB2392311A (en) 2004-02-25
DE10327945B4 (de) 2010-09-02
JP2004031950A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
CN100358145C (zh) 半导体存储器件及其制造方法
KR100502410B1 (ko) 디램 셀들
CN100481392C (zh) 半导体器件的制造方法
CN107910330B (zh) 动态随机存取存储器阵列及其版图结构、制作方法
US7250335B2 (en) Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
KR102640175B1 (ko) 반도체 장치
KR100599098B1 (ko) 커패시터의 제조 방법
US10811418B2 (en) DRAM cell array using facing bar and method of fabricating the same
US20220310651A1 (en) Vertical memory device
CN101552276A (zh) 半导体器件及其制造方法
US9397044B2 (en) Semiconductor device and method for forming the same
TW201707194A (zh) 三維記憶體
US7145195B2 (en) Semiconductor memory device and method of manufacturing the same
US7399689B2 (en) Methods for manufacturing semiconductor memory devices using sidewall spacers
CN113675200B (zh) 半导结构及半导体结构的制备方法
CN115696913A (zh) 半导体器件
CN1949482B (zh) 制造具有多个存储器节点电极的半导体存储器器件的方法
CN111341780B (zh) 一种3d nand存储器及其制造方法
CN113437070A (zh) 半导体装置及其形成方法
KR100480602B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100558005B1 (ko) 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들
CN219499929U (zh) 半导体存储器
WO2023130698A1 (zh) 半导体结构及其制备方法
TWI806287B (zh) 包含邊緣絕緣層的半導體裝置
WO2024093031A1 (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226