DE10323668A1

DE10323668A1 - Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung

Info

Publication number: DE10323668A1
Application number: DE10323668A
Authority: DE
Inventors: Kwon-Ii Sohn; Uk-Rae Cho; Su-Chul Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-05-15
Filing date: 2003-05-14
Publication date: 2003-11-27
Also published as: JP2004006857A; CN1458678A; US20030213953A1; KR20030089021A; KR100466984B1; US7307441B2; CN1285111C

Abstract

Die Erfindung bezieht sich auf einen integrierten Schaltkreischip (10 bis 13) mit einem internen Schaltkreis, der miteinander verbundene Halbleiterbauelemente beinhaltet, die so konfiguriert sind, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird, auf einen integrierten Schaltkreiswafer (1) mit einem solchen Schaltkreischip sowie auf ein zugehöriges Prüfverfahren und eine zugehörige Prüfvorrichtung. DOLLAR A Erfindungsgemäß beinhaltet der integrierte Schaltkreischip (10 bis 13) einen Prüfelementgruppenschaltkreis (23), der so konfiguriert ist, dass eine Messung von elektrischen Eigenschaften der Halbleiterbauelemente möglich ist, sowie bevorzugt auch eine Prüfelementgruppenkontaktstelle (22), die mit dem Prüfelementgruppenschaltkreis verbunden ist, so dass ein gleichzeitiges Sondenprüfen des internen Schaltkreises und des Prüfelementgruppenschaltkreises möglich ist. DOLLAR A Verwendung für zu prüfende integrierte Schaltkreischips und Wafer.

Description

Die Erfindung bezieht sich auf einen integrierten Schaltkreischip und einen integrierten Schaltkreiswafer sowie auf ein zugehöriges Prüfverfahren und eine zugehörige Prüfvorrichtung.
Integrierte Schaltkreischips werden verbreitet in Verbraucher-, kommerziellen und industriellen Anwendungen verwendet. Wie für den Fachmann bekannt, werden integrierte Schaltkreischips allgemein in integrierten Schaltkreiswafern hergestellt, die Halbleitermaterialien beinhalten. Die Wafer enthalten ein Feld von Trennlinienbereichen, die derart angeordnet sind, dass eine Mehrzahl von integrierten Schaltkreischips in dem Wafer bereitgestellt wird. Nach der Herstellung wird der integrierte Schaltkreiswafer entlang der Trennlinien, auch Ritzlinien genannt, geteilt, um die einzelnen integrierten Schaltkreischips zu separieren (zu vereinzeln), die dann zum Gebrauch gepackt werden.
Wie für den Fachmann bekannt, beinhalten integrierte Schaltkreischips im Allgemeinen interne Schaltkreise, die miteinander verbundene Halbleiterbauelemente beinhalten, wie Transistoren, Dioden, Kondensatoren, optische Elemente, optoelektronische Elemente, mikroelektromechanische (MEM-)Elemente und/oder weitere Bauelemente, die so konfiguriert werden, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird, wie ein Speicherbauelement, ein Mikroprozessor, ein elektrooptisches Bauelement, ein elektromechanisches Bauelement und/oder eine andere analoge und/oder digitale integrierte Schaltkreisfunktionalität. Der interne Schaltkreis kann außerdem Prüfschaltkreise zum Prüfen der integrierten Schaltkreisfunktionalität beinhalten, zum Beispiel um den richtigen Betrieb des Speicherbauelements, des Mikroprozessors oder einer anderen integrierten Schaltkreisfunktionalität zu prüfen.
Es ist außerdem bekannt, eine Prüfelementgruppe ("Test Element Group", TEG) in dem integrierten Schaltkreiswafer bereitzustellen, um eine Messung von elektrischen Eigenschaften der Halbleiterbauelemente selbst zu erlauben. Ein TEG-Schaltkreis kann dazu verwendet werden, elektrische Eigenschaften der Halbleiterbauelemente derart zu messen, dass Daten, die durch Messen des TEG-Schaltkreises während einer TEG-Prüfung erhalten werden, zum Beispiel zum Lösen von Prozessproblemen verwendet werden können. Prozessprobleme können zum Beispiel entdeckt und gelöst werden, indem beurteilt wird, ob jeder Prozess unter Verwendung der gemessenen elektrischen Eigenschaften korrekt ausgeführt wird. Speziell werden die elektrischen Eigenschaften der Halbleiterbauelemente im Allgemeinen nicht direkt durch Messen der miteinander verbundenen Halbleiterbauelemente in dem internen Schaltkreis gemessen. Stattdessen wird ein TEG-Schaltkreis in der Trennfläche des Halbleiterwafers und/oder als ein oder mehrere diskrete TEG-Chips an verschiedenen Stellen in dem Halbleiterwafer bereitgestellt. Da der TEG-Schaltkreis durch den gleichen Prozess gebildet wird, der zur Bildung der miteinander verbundenen Halbleiterbauelemente in dem internen Schaltkreis verwendet wird, kann die Messung von elektrischen Eigenschaften der Halbleiterbauelemente in dem TEG-Schaltkreis ein Maß für die elektrischen Eigenschaften der miteinander verbundenen Halbleiterbauelemente in dem internen Schaltkreis bereitstellen. Somit können elektrische Eigenschaften der Halbleiterbauelemente in dem Chip durch Testen der TEG-Schaltkreise ermittelt werden, d. h. mittels Durchführen einer TEG-Prüfung.
TEG-Schaltkreise wurden dazu verwendet, verschiedene elektrische Eigenschaften von Halbleiterbauelementen in einem integrierten Schaltkreischip zu prüfen, wie den Drainstrom eines Transistors, die Schwellenspannung eines Inverters, intermetallische Unterbrechungs-/Kurzschlusszustände, Kontaktwiderstand, Kapazität und/oder mehrere weitere elektrische Eigenschaften. Wie vorstehend beschrieben, können Daten, die über die TEG-Prüfung erhalten werden, dazu verwendet werden, die Prozesszuverlässigkeit und/oder -stabilität abzuschätzen. Der TEG-Schaltkreis kann in den Trennlinienbereichen des Wafers und/oder in einem oder mehreren separaten TEG-Chips in dem Wafer gebildet werden. Verschiedene TEG-Schaltkreise zum Messen elektrischer Eigenschaften von Halbleiterbauelementen in einem integrierten Schaltkreischip sind in den japanischen Offenlegungsschriften Nr. 2000-332077, 2000-31221, und 09-172049 sowie in den koreanischen Patentanmeldungen Nr. 1997-53225 und 2000-51684 offenbart. Weitere TEG- Schaltkreise sind in den US-Patentschriften 6 372 554, 6 368 943, 6 326 676, 6 326 309, 6 075 373, 5 936 420 und 5 650 961 beschrieben.
Fig. 11 ist ein Flussdiagramm, das herkömmliche Verfahren zur Herstellung und Prüfung integrierter Schaltkreischips darstellt. Wie bei Block S10 gezeigt, ist eine Mehrzahl integrierter Schaltkreischips, die jeweils verschiedene interne Schaltkreise mit miteinander verbundenen Halbleiterbauelementen beinhalten, die so konfiguriert sind, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird, unter Verwendung allgemein bekannter Fertigungsprozesse in einem Halbleiterwafer ausgebildet. Gleichzeitig mit der Herstellung der internen Schaltkreise wird außerdem ein TEG-Schaltkreis in den Trennlinienbereichen des Wafers und/oder als ein oder mehrere separate TEG-Chips in dem Wafer hergestellt. Dann werden bei Block S20 die TEG-Schaltkreise geprüft, um elektrische Eigenschaften der Halbleiterbauelemente in den internen Schaltkreisen zu messen. Ein elektrischer Einzelchipsortier-Test (EDS- Prüfung) wird dann an den internen Schaltkreisen der einzelnen integrierten Schaltkreischips in dem Wafer durchgeführt, um zu bestimmen, welche Chips ihre integrierte Schaltkreisfunktionalität richtig durchführen, siehe Block S30. Die EDS-Prüfung wird im Allgemeinen unter Verwendung einer Prüfeinrichtung ausgeführt, die eine Sondenkarte beinhaltet. Die Sondenkarte beinhaltet Sonden, wie Nadeln und/oder Stifte, welche die Prüfeinrichtung mit dem Chip oder den Chips, die sich in der Prüfung befinden, elektrisch verbindet. Die Sonden können auf der Sondenkarte angebracht sein. Schließlich werden unter Bezugnahme auf Block S40 die guten integrierten Schaltkreischips nach der EDS-Prüfung zusammengebaut und gepackt.
Unglücklicherweise ist es möglich, dass herkömmliche Prüfverfahren, wie in Fig. 11 dargestellt, eine übermäßig lange Zeit brauchen, um die TEG-Prüfung von Block S20 und die EDS-Prüfungen von Block S30 durchzuführen. Außerdem erzeugen die TEG-Prüfungen möglicherweise unpräzise Resultate, da die TEG-Schaltkreise, die in den Trennlinienbereichen des Wafers und/oder in separaten TEG-Chips erzeugt werden, eventuell nicht repräsentativ für die elektrischen Eigenschaften aller integrierten Schaltkreischips in einem Wafer sind.
Der Erfindung liegt als technisches Problem die Bereitstellung eines integrierten Schaltkreischips und integrierten Schaltkreiswafers mit verbesserter Prüfbarkeit sowie eines zugehörigen Prüfverfahrens und einer zugehörigen Prüfvorrichtung zugrunde.
Die Erfindung löst dieses Problem durch die Bereitstellung eines integrierten Schaltkreischips mit den Merkmalen des Anspruchs 1, eines integrierten Schaltkreiswafers mit den Merkmalen des Anspruchs 16 sowie eines Prüfverfahrens mit den Merkmalen des Anspruchs 17 bzw. 22 und einer Prüfvorrichtung mit den Merkmalen des Anspruchs 28.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Erfindungsgemäß ist wenigstens ein TEG-Schaltkreis im gleichen integrierten Schaltkreischip wie der oder die zugehörigen internen Schaltkreise vorgesehen, so dass der TEG-Schaltkreis vergleichsweise genau und zuverlässig die elektrischen Eigenschaften der miteinander verbundenen Halbleiterbauelemente des internen Schaltkreises des betreffenden integrierten Schaltkreischips repräsentiert. Dabei können in einem integrierten Schaltkreischip unterschiedliche Arten von TEG-Schaltkreisen vorgesehen sein, und eine jeweils zugehörige Kontaktstelle kann im gleichen Bereich des integrierten Schaltkreischips angeordnet sein wie eine Mehrzahl von Kontaktstellen zum Anschluss an einen Leiterrahmen zum Packen des integrierten Schaltkreischips, z. B. in einem Randbereich und/oder einem Mittenbereich des integrierten Schaltkreischips.
Die erfindungsgemäß erhältlichen TEG-Prüfdaten sind somit sehr repräsentativ für den Zustand und die Eigenschaften des oder der betreffenden internen Schaltkreise. Bei Bedarf kann gleichzeitig mit dem TEG- Prüfvorgang ein EDS-Prüfvorgang wenigstens eines integrierten Schaltkreischips in einem integrierten Schaltkreiswafer durchgeführt werden.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung und das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
Fig. 1 eine Draufsicht auf einen Wafer mit integrierten Schaltkreischips gemäß einigen Ausführungsformen der Erfindung,
Fig. 2A und 2B Draufsichten auf integrierte Schaltkreischips mit verschiedenen Stellen von Kontaktflecken gemäß einigen Ausführungsformen der Erfindung,
Fig. 3 eine schematische Perspektivansicht eines Bereichs mit Verbindungen zwischen Leitungen eines Leiterrahmens und Kontaktstellen eines integrierten Schaltkreischips gemäß einigen Ausführungsformen der Erfindung,
Fig. 4 ein schematisches Blockdiagramm eines Bereichs mit Verbindungen zwischen Sonden und Kontaktstellen eines integrierten Schaltkreischips während eines Prüfvorgangs gemäß einigen Ausführungsformen der Erfindung,
Fig. 5 ein Flussdiagramm von Vorgängen zur Herstellung und Prüfung integrierter Schaltkreischips gemäß einigen Ausführungsformen der Erfindung,
Fig. 6 bis 9 Schaltbilder von TEG-Schaltkreisen gemäß einigen Ausführungsformen der Erfindung,
Fig. 10 eine Draufsicht auf einen weiteren integrierten Schaltkreiswafer gemäß einigen Ausführungsformen der Erfindung und
Fig. 11 ein Flussdiagramm von herkömmlichen Verfahren zur Herstellung und Prüfung integrierter Schaltkreischips.
Die Erfindung wird nunmehr im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen Ausführungsformen der Erfindung gezeigt sind. In den Zeichnungen ist die Dicke von Schichten und Bereichen zwecks Deutlichkeit zum Teil vergrößert. Gleiche Bezugszeichen beziehen sich jeweils auf funktionell gleiche Elemente. Es versteht sich, dass wenn ein Element wie eine Schicht, ein Bereich oder ein Substrat als auf einem anderen Element befindlich oder sich auf einem anderen Element erstreckend bezeichnet wird, es direkt auf dem anderen Element liegen oder sich direkt auf diesem erstrecken kann oder zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als direkt auf einem anderen Element oder sich direkt auf diesem erstreckend bezeichnet wird. Es versteht sich außerdem, dass wenn ein Element als mit einem anderen Element verbunden oder gekoppelt bezeichnet ist, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als direkt mit einem anderen Element verbunden oder direkt mit diesem gekoppelt bezeichnet ist.
Einige Ausführungsformen der Erfindung erlauben es, dass EDS- und TEG-Prüfungen eines integrierten Schaltkreischips gleichzeitig in einer vorgegebenen Prüfzeit ausgeführt werden. Demgemäß kann die Prüfzeit reduziert werden. Außerdem erlauben es einige Ausführungsformen der Erfindung, dass eine TEG-Prüfung für jeden integrierten Schaltkreischip unter Verwendung eines TEG-Schaltkreises durchgeführt wird, der sich in dem zugehörigen integrierten Schaltkreischip befindet. Dadurch können elektrische Eigenschaften von Halbleiterbauelementen in allen Bereichen eines Wafers und in jedem integrierten Schaltkreischip ermittelt werden, ohne dass eine Verlängerung der Prüfzeit erforderlich ist.
Fig. 1 ist eine Draufsicht auf einen integrierten Schaltkreiswafer gemäß einigen Ausführungsformen der Erfindung. Nunmehr bezugnehmend auf Fig. 1 beinhaltet ein integrierter Schaltkreiswafer 1 ein Feld von Trennlinienbereichen 14 in dem Wafer, die derart angeordnet sind, dass sie eine Mehrzahl von integrierten Schaltkreischips 10, 11, 12 und 13 in dem Wafer 1 definieren. Es versteht sich für den Fachmann, dass herkömmliche Wafer häufig viel mehr Trennlinienbereiche 14 und integrierte Schaltkreischips 10 bis 13 beinhalten. Außerdem brauchen die Trennlinien 14 nicht orthogonal zu sein, und die integrierten Schaltkreischips 10 bis 13 brauchen nicht quadratisch zu sein. In Fig. 1 ist eine Mehrzahl von TEG-Schaltkreisen 15, 16, 17, 18 in den Trennlinienbereichen 14 enthalten. Diese TEG-Schaltkreise können herkömmliche TEG-Schaltkreise sein, die in den Trennlinienbereichen 14 verwendet werden, wie in wenigstens einigen der vorstehend zitierten Patent- und Offenlegungsschriften beschrieben wurde.
Weiter bezugnehmend auf Fig. 1 beinhaltet ein jeweiliger integrierter Schaltkreischip 10, 11, 12 oder 13 einen internen Schaltkreis 19, der miteinander verbundene Halbleiterbauelemente beinhaltet, die derart konfiguriert sind, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird. Überdies beinhaltet jeder integrierte Schaltkreischip 10, 11, 12, 13 auch einen TEG-Schaltkreis 23, der so konfiguriert ist, dass eine Messung von elektrischen Eigenschaften der Halbleiterbauelemente möglich ist. Es versteht sich, dass in Fig. 1 identische integrierte Schaltkreischips 10, 11, 12, 13 dargestellt sind. In anderen Ausführungsformen brauchen jedoch wenigstens einige der integrierten Schaltkreischips nicht identisch zu sein.
Weiterhin bezugnehmend auf Fig. 1 beinhalten die integrierten Schaltkreischips 10, 11, 12 oder 13 außerdem eine Mehrzahl von Kontaktstellen 20 und 21, hierin auch als Bond-Kontaktstellen bezeichnet, die mit dem internen Schaltkreis 19 verbunden sind. Diese Bond-Kontaktstellen können Eingangs-/Ausgangs- und/oder Leistungsverbindungen für den internen Schaltkreis 19 bereitstellen, um die integrierte Schaltkreisfunktionalität bereitzustellen.
Weiterhin bezugnehmend auf Fig. 1 beinhaltet jeder integrierte Schaltkreischip außerdem eine TEG-Kontaktstelle 22, die auch als eine Prüfkontaktstelle bezeichnet wird und mit dem TEG-Schaltkreis 23 verbunden ist. Es versteht sich, dass mehr als zwei Kontaktstellen 20 und 21 für jeden integrierten Schaltkreischip vorgesehen sein können und dass auch mehr als eine TEG-Kontaktstelle 22 für jeden integrierten Schaltkreischip vorgesehen sein kann. Außerdem brauchen ein TEG-Schaltkreis 23 und eine TEG-Kontaktstelle 22 nicht für jeden integrierten Schaltkreischip in einem Wafer vorgesehen sein.
Schließlich versteht es sich, dass die physikalische Anordnung der Kontaktstellen 20 und 21 und die TEG-Kontaktstelle 22 nicht so zu sein brauchen, wie in Fig. 1 gezeigt. Die Bondkontaktstellen und die TEG- Kontaktstelle können zum Beispiel in einem mittleren Bereich des integrierten Schaltkreischips angeordnet sein, wie in Fig. 2A gezeigt, und/oder entlang einer Kante des Chips, wie in Fig. 2B gezeigt.
Wie außerdem in Fig. 1 und den Fig. 2A bis 2B gezeigt, können die Mehrzahl der Kontaktstellen 20 bis 21 und die TEG-Kontaktstelle 22 von der gleichen Abmessung und in dem gleichen Bereich des integrierten Schaltkreischip 10 bis 13 angeordnet sein. In anderen Ausführungsformen brauchen sie nicht von der gleichen Abmessung zu sein und können in separaten Bereichen des integrierten Schaltkreischips platziert sein. In einigen Ausführungsformen ist diese Abmessung ausreichend für eine Sonde, wie einen Sondenstift und/oder eine Sondennadel, um die Kontaktstellen oder die TEG-Kontaktstellen zu kontaktieren. Weiterhin bezugnehmend auf Fig. 1 beinhaltet der integrierte Schaltkreischip in einigen Ausführungsformen außerdem eine Leistungsversorgungsleitung 24, die so konfiguriert ist, dass sie mit einer externen Leistungsversorgung, zum Beispiel über eine Leistungsversorgungskontaktstelle, und einer Masseleitung 25 verbunden ist, die so konfiguriert ist, dass sie mit einer externen Masse verbunden ist, zum Beispiel über eine externe Masse-Kontaktstelle. Wie außerdem in Fig. 1 gezeigt, ist der TEG-Schaltkreis 22 in einigen Ausführungsformen mit der Leistungsversorgungsleitung 24 und/oder der Masseleitung 25 intern im integrierten Schaltkreischip elektrisch verbunden. In einigen Ausführungsformen der Erfindung kann der TEG-Schaltkreis 23 zum Messen elektrischer Eigenschaften der integrierten Schaltkreischips 10, 11, 12 oder 13 verwendet werden, wie dem Drainstrom eines Transistors, der Schwellenspannung eines Inverters, intermetallischen Unterbrechungs-/Kurzschlusszuständen, dem Kontaktwiderstand, der Kapazität und/oder weiterer elektrischer Eigenschaften der Halbleiterbauelemente. Der TEG- Schaltkreis 23 kann eine Leistungsversorgungsspannung, die über die Leistungsversorgungsleitung 24 zugeführt wird, und/oder die Massespannung verwenden, die über die Masseleitung 25 zugeführt wird, um seine Betriebsspannungen bereitzustellen.
Da ein integrierter Schaltkreischip 10, 11, 12 oder 13 einen zugehörigen TEG-Schaltkreis 23 und eine TEG-Kontaktstelle 22 beinhaltet, können die elektrischen Eigenschaften der miteinander verbundenen Halbleiterbauelemente gemessen werden, die in dem internen Schaltkreis 19 enthalten sind, der mit dem gegebenen integrierten Schaltkreischip verknüpft ist, um eine präzise Charakterisierung der Halbleiterbauelemente jenes integrierten Schaltkreischips zu erlauben. So ist es in einigen Ausführungsformen möglich, die elektrischen Eigenschaften der integrierten Schaltkreischips in dem Wafer 1 auf einer Basis pro Chip direkt zu erhalten. Der Herstellungsprozess kann dann durch Untersuchen der elektrischen Eigenschaften, die von mehreren integrierten Schaltkreischips in einem Wafer erhalten werden, gesteuert oder gemessen werden. Dadurch kann in einigen Ausführungsformen ein präzises Prozessprofil durch Messen der elektrischen Eigenschaften von einigen oder von allen integrierten Schaltkreischips in dem Wafer aufrechterhalten werden.
Nach dem Prüfvorgang werden die integrierten Schaltkreischips 10, 11, 12 und 13 für eine Verwendung gepackt. Die Bondkontaktstellen 20, 21, die mit dem internen Schaltkreis 19 verbunden sind, sind mit Leitungen und/oder Packungsstiften eines Leiterrahmens unter Verwendung von Bonddrähten und/oder anderen herkömmlichen Techniken verbunden, um die integrierte Schaltkreisfunktionalität bereitzustellen. Die Bondkontaktstellen können dazu verwendet werden, eine Leistungsversorgungsspannung, eine Massespannung, Steuersignale, Adressensignale und/oder Eingabe-/Ausgabedaten zu empfangen. Im Gegensatz dazu ist die TEG-Kontaktstelle 22 im Allgemeinen gemäß einigen Ausführungsformen der Erfindung nicht mit dem Leiterrahmen verbunden, da sie nach dem TEG-Prüfvorgang nicht verwendet wird. So sind, wie in Fig. 3 gezeigt, die Bondkontaktstellen 20 und 21 während des Packungsvorgangs mit entsprechenden Leitungen eines Leiterrahmens 28 über zugehörige Drähte 27 elektrisch verbunden. Die Prüfkontaktstelle(n) 22 sind hingegen nicht mit dem Leiterrahmen 28 unter Verwendung eines Bonddrahtes 27 verbunden.
Fig. 4 ist ein Blockdiagramm von integrierten Schaltkreischips gemäß einigen Ausführungsformen der Erfindung während eines Prüfvorgangs. Wie in Fig. 4 gezeigt, erlauben einige Ausführungsformen der Erfindung, dass eine Prüfsonde gleichzeitig die Mehrzahl von Bondkontaktstellen 20 und 21 sowie die TEG-Kontaktstelle(n) 22 kontaktiert. Wie in Fig. 4 gezeigt, beinhaltet die Prüfsonde eine Sondenkarte 40 mit einer Mehrzahl von Sonden 32, wie Stiften oder Nadeln, die daran angebracht sind. Die Sonden 32 stellen mit der Mehrzahl von Bondkontaktstellen 20 und 21 und den TEG-Kontaktstellen 22 gleichzeitig einen elektrischen Kontakt her. Signale von den Sonden 32 werden zu der Prüfvorrichtung 30 über die Sondenkarte 40 übertragen, so dass in einigen Ausführungsformen die Prüfvorrichtung 30 so konfiguriert ist, dass über die Mehrzahl von Kontaktstellen 21 und 20 die integrierte Schaltkreisfunktionalität (wie eine EDS-Prüfung) gleichzeitig geprüft wird und über die TEG-Kontaktstelle 22 die elektrischen Eigenschaften der Halbleiterbauelemente (TEG-Prüfungen) gemessen werden. Demgemäß können in einigen Ausführungsformen elektrische Eigenschaften über verschiedene Bereiche des Wafers hinweg und an einigen oder jedem integrierten Schaltkreischip erhalten werden, ohne die Notwendigkeit, die Prüfzeiten zu erhöhen. Daher ist es möglich, defektbehaftete Chips oder Wafer durch Messen der elektrischen Eigenschaften von einigen oder allen integrierten Schaltkreischips auf einem Wafer während der EDS-Prüfzeit ohne die Notwendigkeit einer zusätzlichen Prüfzeit auszutesten. Demgemäß können die Packungskosten reduziert werden.
In einigen Ausführungsformen kann der Prüfvorgang, der in Fig. 4 durchgeführt wird, nach einer Vereinzelung des Wafers in einzelne integrierte Schaltkreischips durchgeführt werden. In anderen Ausführungsformen jedoch, wie in Fig. 4 gezeigt, können die einzelnen Chips geprüft werden, während sie sich noch in dem Wafer befinden. Somit stellt Fig. 4 Teile eines an die linke Seite des Chips 10 in einem Wafer angrenzenden Chips 11 und eines weiteren, an die rechte Seite des Chips 10 angrenzenden Chips dar. Ein Prüfvorgang kann durch Bewegen der Sondenkarte 40 von Chip zu Chip auf dem Wafer und/oder Bereitstellen einer Sondenkarte 40 und einer Prüfvorrichtung 30 durchgeführt werden, die mehr als einen Chip gleichzeitig elektrisch kontaktieren und prüfen können.
Fig. 5 ist ein Flussdiagramm von Vorgängen zum Prüfen eines integrierten Schaltkreiswafers, der eine Mehrzahl von integrierten Schaltkreischips darin beinhaltet, gemäß einigen Ausführungsformen der Erfindung. Im Allgemeinen können die Vorgänge von Fig. 5 ein gleichzeitiges Sondenprüfverfahren von internen Schaltkreisen und TEG-Schaltkreisen bereitstellen. Außerdem erlauben einige Ausführungsformen eine gleichzeitige Durchführung von TEG-Prüfung und EDS-Prüfung an wenigstens einem integrierten Schaltkreis in dem integrierten Schaltkreiswafer.
Speziell wird bezugnehmend auf Fig. 5 bei Block S100 ein Feld von Chips in einem Wafer gefertigt, wobei ein jeweiliger Chip interne Schaltkreise, TEG-Schaltkreise, Kontaktstellen und TEG-Kontaktstellen beinhaltet. Zum Beispiel können eine TEG-Kontaktstelle 22, ein TEG- Schaltkreis 23, eine Mehrzahl von Kontaktstellen 20 und 21 sowie ein interner Schaltkreis 19 von Fig. 1 in jedem integrierten Schaltkreischip 10 bis 13 in einem Wafer 1 von Fig. 1 hergestellt werden. Dann werden bezugnehmend auf Block S120 die internen Schaltkreise und die TEG- Schaltkreise gleichzeitig abgetastet, wie in Fig. 4 gezeigt, und können auch gleichzeitig geprüft werden, wie in Fig. 4 gezeigt. Zum Beispiel können nach einer Verbindung der Sonden 32 mit den Bondkontaktstellen 20 und 21 und mit den TEG-Kontaktstellen 22 EDS- und TEG- Prüfungen gleichzeitig bezüglich des integrierten Schaltkreischips durchgeführt werden. Schließlich werden bei Block S140 die einzelnen Chips gepackt, zum Beispiel durch Verbinden mit einem Leiterrahmen, wie in Fig. 3 gezeigt wurde, wobei Bonddrähte 27 den Leiterrahmen mit den Kontaktstellen 20 und 21 verbinden, die TEG-Kontaktstelle 22 jedoch nicht verdrahtet wird.
Es können viele verschiedene TEG-Schaltkreise gemäß verschiedenen Ausführungsformen der Erfindung bereitgestellt werden. Speziell beschreibt Fig. 6 einen TEG-Schaltkreis 23', der einen ersten und einen zweiten komplementären Feldeffekttransistor MP1, MN1 sowie eine erste und eine zweite Schmelzsicherung F1 und F2 beinhaltet, die seriell zwischen eine Leistungsversorgungsleitung 24 und eine Masseleitung 25 eingeschleift sind, wobei die TEG-Kontaktstelle 22 mit dem ersten und dem zweiten komplementären Feldeffekttransistor MP1, MN1 elektrisch verbunden ist. Insbesondere beinhaltet bezugnehmend auf Fig. 6 dieser TEG-Schaltkreis 23' einen PMOS-Transistor MP1, zwei NMOS- Transistoren MN1 und MN2 sowie zwei Schmelzsicherungen F1 und F2. Die Schmelzsicherungen F1 und F2 können Laserschmelzsicherungen, elektrische Schmelzsicherungen und/oder andere herkömmliche Schmelzsicherungen sein. Die Gateelektrode des PMOS-Transistors MP1 ist mit der Prüfkontaktstelle 22 verbunden und seine Sourceelektrode ist mit der Leistungsversorgungsleitung 24 verbunden. Die Schmelzsicherung F1 weist einen ersten Anschluss, der mit der Drainelektrode des PMOS-Transistors MP1 verbunden ist, und einen zweiten Anschluss auf, der mit der Prüfkontaktstelle 22 verbunden ist. Die Sourceelektrode des NMOS-Transistors MN1 ist mit der Masseleitung 25 verbunden, und die Drainelektrode ist über die zweite Schmelzsicherung F2 mit der Prüfkontaktstelle 22 verbunden. Die Gateelektrode des NMOS-Transistors MN1 ist mit der Prüfkontaktstelle 22 verbunden. Der zweite NMOS-Transistor MN2 ist zwischen die Prüfkontaktstelle 22 und die Masseleitung 25 eingeschleift, um einen elektrostatischen Entladungsschutz bereitzustellen.
Wenn eine EDS-Prüfung eines integrierten Schaltkreischips durchgeführt wird, wie in Fig. 4 dargestellt, werden die Sonden 32 der Sondenkarte 40 gleichzeitig mit den Bondkontaktstellen 20 und 21 beziehungsweise der Prüfkontaktstelle 22 elektrisch verbunden. Die Leistungsversorgungsspannung VCC und die Massespannung VSS werden dem integrierten Schaltkreis während einer EDS-Prüfung zum Beispiel unter Verwendung einer Leistungsversorgung und einer Massekontaktstelle des integrierten Schaltkreises zugeführt. Der TEG-Schaltkreis 23' kann unter Verwendung von nur einer Prüfkontaktstelle 22 geprüft werden, wie in Fig. 6 gezeigt. Beim Prüfen des TEG-Schaltkreises 23' von Fig. 6 schwingt eine an die Prüfkontaktstelle 22 angelegte Spannung wiederholt von 0 V auf VCC und von VCC auf 0 V. Während dieser Spannungsschwingungen kann der Drainstrom der PMOS- und NMOS- Transistoren MP1 und MN1 durch Überprüfen des Stroms gemessen werden, der in die Prüfkontaktstelle 22 hinein- oder aus ihr herausfließt. Wenn kein Strom zu der Prüfkontaktstelle 22 fließt, stellt die Spannung der Prüfkontaktstelle 22 einen Hinweis auf die Schwellenspannung des Inverters bereit, der durch die PMOS- und NMOS-Transistoren MP1 und MN1 gebildet wird. Außerdem kann der Drainstrom der PMOS- und NMOS-Transistoren MP1 beziehungsweise MN1 durch selektives Durchtrennen der Schmelzsicherungen F1 und F2 gemessen werden.
Fig. 7 stellt einen TEG-Schaltkreis 23" gemäß weiterer Ausführungsformen der Erfindung dar. Der TEG-Schaltkreis 23" von Fig. 7 entspricht dem TEG-Schaltkreis 23' von Fig. 6, mit der Ausnahme, dass Schmelzsicherungen F3 und F4 hinzugefügt sind. Die Schmelzsicherungen F3 und F4 können dazu verwendet werden, den TEG-Schaltkreis 23" von einer Wechselwirkung mit dem integrierten Schaltkreis nach Beendigung der EDS- und/oder TEG-Prüfungen abzuhalten. Speziell können die Schmelzsicherungen F3 und F4 nach Beendigung der TEG- Prüfung so durchtrennt werden, dass der TEG-Schaltkreis 23" von der Leistungsversorgungsleitung 24 und der Masseleitung 25 elektrisch isoliert ist. Die Schmelzsicherungen F3 und F4 können Laserschmelzsicherungen, elektrische Schmelzsicherungen und/oder irgendwelche andere herkömmliche Schmelzsicherungen sein.
Fig. 8 stellt TEG-Schaltkreise 23''' gemäß weiteren Ausführungsformen der Erfindung dar. Diese TEG-Schaltkreise 23''' beinhalten eine Masseleitung 25, die so konfiguriert ist, dass sie mit einer externen Masse, einer Mehrzahl von Metallleitungen (in Fig. 8 durch das Bezugszeichen M bezeichnet) und einer Mehrzahl von Metallkontaktöffnungen verbunden ist, die auch als Durchkontakte bezeichnet werden (in Fig. 8 durch das Bezugszeichen VIA bezeichnet), die zwischen die Masseleitung 25 und die TEG-Kontaktstelle 22 eingeschleift sind. Spezieller beinhaltet der TEG-Schaltkreis 23''' bezugnehmend auf Fig. 8 eine Mehrzahl von Metallleitungen M4a bis M4b, M3a bis M3c, M2a bis M2c und M1a bis M1b, die seriell zwischen die TEG-Kontaktstelle 22 und die Masseleitung 25 über entsprechende Metallkontaktöffnungen VIA3 bis VIA1 eingeschleift sind. In einigen Ausführungsformen sind die Metallleitungen in mehrere Gruppen unterteilt, die in verschiedenen Schichten des integrierten Schaltkreischips ausgebildet sind. Zwecks einfacher Darstellung sind in Fig. 8 nur zehn Metallleitungen seriell durch acht Metallkontaktöffnungen verbunden. Es können jedoch mehr Metallleitungen derart verwendet werden, dass eine große Anzahl von Metallkontaktöffnungen gebildet wird, wie bis zu 500 oder 1000 oder mehr Metallkontaktöffnungen. In weiteren Ausführungsformen verbinden wenigstens zwei Metallkontaktöffnungen elektrisch zwei der Metallleitungen.
Eine große Anzahl von Metallkontaktöffnungen kann Vorteile bereitstellen. Speziell kann die TEG-Prüfung des TEG-Schaltkreises 23''' durch Messen der Strommenge durchgeführt werden, die in die Prüfkontaktstelle 22 fließt, wenn eine Spannung an die Prüfkontaktstelle 22 angelegt wird. Da jede Metallkontaktöffnung einen sehr kleinen Widerstandswert aufweist, kann während der TEG-Prüfung eine große Strommenge in die Prüfkontaktstelle 22 fließen. Demgemäß kann eine große Anzahl an parallelen Metallkontaktöffnungen gebildet werden, um die Strommenge zu reduzieren, die in die Prüfkontaktstelle 22 fließt. Es versteht sich außerdem, dass in Ausführungsformen von Fig. 8, da die Masseleitung 25 mit dem TEG-Schaltkreis 23''' verbunden ist, eine Leistungsversorgungsleitung 24 für diese Ausführungsformen der TEG- Schaltkreise 23''' nicht notwendig ist.
Fig. 9 stellt TEG-Schaltkreise gemäß weiteren Ausführungsformen der Erfindung dar. Speziell stellt Fig. 9 TEG-Schaltkreise 23"" dar, in deren eine erste Schmelzsicherung F6 zwischen die Metallleitungen und den Masseleitungen 25 hinzugefügt ist und eine zweite Schmelzsicherung F5 zwischen den Metallleitungen und der TEG-Kontaktstelle 22hinzugefügt ist. Demgemäß entspricht der TEG-Schaltkreis 23"" von Fig. 9 dem TEG-Schaltkreis 23''' von Fig. 8, mit der Ausnahme, dass die Schmelzsicherungen F5 und F6 hinzugefügt sind. Die Schmelzsicherungen F5 und F6 können dazu verwendet werden, den TEG-Schaltkreis 23"" nach der Durchführung der EDS- und/oder TEG-Prüfungen von der Masseleitung elektrisch zu isolieren. Die Schmelzsicherungen können Laserschmelzsicherungen, elektrische Schmelzsicherungen und/oder irgendwelche andere herkömmliche Schmelzsicherungen sein.
In einigen Ausführungsformen der Erfindung, wie zum Beispiel in Fig. 1 dargestellt, können EDS- und TEG-Prüfungen für integrierte Schaltkreischips gleichzeitig durchgeführt werden. In Ausführungsformen, die in Fig. 1 gezeigt sind, kann es wünschenswert sein, zusätzliche TEG- Prüfungen durchzuführen, die zu einem TEG-Schaltkreis 15 in Bezug stehen, der in den Trennlinienbereichen 14 eines Wafers ausgebildet ist. In einigen Ausführungsformen können die TEG-Prüfungen der TEG- Schaltkreise 15 in den Trennlinienbereichen 14 gleichzeitig mit der EDS- Prüfung und den TEG-Prüfungen der TEG-Schaltkreise 23 in den integrierten Schaltkreischips 10 bis 13 durchgeführt werden. In weiteren Ausführungsformen, wie in Fig. 10 dargestellt, ist es möglich, die gewünschten elektrischen Eigenschaften der integrierten Schaltkreischips 10 bis 13 nur unter Verwendung des TEG-Schaltkreises 23 zu messen, der in den integrierten Schaltkreischips 10 bis 13 enthalten ist. In diesen Ausführungsformen, wie in Fig. 10 gezeigt, brauchen die Wafer 1' keine TEG-Schaltkreise zu enthalten, die in den Trennlinienbereichen 14 des Wafers ausgebildet sind. Dies kann die Prüfzeit weiter reduzieren.
Demgemäß können einige Ausführungsformen der Erfindung ermöglichen, dass die elektrischen Eigenschaften von Halbleiterbauelementen über eine oder mehrere Prüfkontaktstellen gemessen werden, die auf einem integrierten Schaltkreischip enthalten sind, indem als deren Betriebsspannung eine Leistungsversorgungsspannung und/oder eine Massespannung verwendet wird, die über andere Kontaktstellen des integrierten Schaltkreischips zugeführt werden. Außerdem können Ausführungsformen der Erfindung erlauben, dass eine TEG-Prüfung gleichzeitig mit einer EDS-Prüfung durchgeführt wird und elektrische Eigenschaften von einigen oder jedem der integrierten Schaltkreischips in einem Wafer direkt präzise gemessen werden können. Somit können einige Ausführungsformen der Erfindung erlauben, dass die elektrischen Eigenschaften von jedem Chip geprüft werden, ohne dass eine Erhöhung der Prüfzeit notwendig ist. Überdies können Packungskosten in einigen Ausführungsformen reduziert werden, indem schlechte Chips oder Wafer früh in dem Herstellungsprozess unter Verwendung einer großen Datenmenge erkannt werden, die von jedem der integrierten Schaltkreischips auf einem Wafer gemessen wird.
In den Zeichnungen und der Beschreibung wurden typische bevorzugte Ausführungsformen der Erfindung offenbart, und wenngleich spezifische Ausdrücke verwendet werden, werden sie nur in einem generischen und beschreibenden Sinn verwendet und nicht zwecks Beschränkung des Umfangs der Erfindung, der in den folgenden Ansprüchen dargelegt ist.

Claims

1. Integrierter Schaltkreischip mit
einem internen Schaltkreis (19), der miteinander verbundene Halbleiterbauelemente beinhaltet, die so konfiguriert sind, dass sie eine integrierte Schaltkreisfunktionalität bereitstellen,
gekennzeichnet durch
einen Prüfelementgruppenschaltkreis (23), der so konfiguriert ist, dass er eine Messung von elektrischen Eigenschaften der Halbleiterbauelemente erlaubt.

2. Integrierter Schaltkreischip nach Anspruch 1, weiter gekennzeichnet durch
eine Mehrzahl von Kontaktstellen (20, 21), die mit dem internen Schaltkreis verbunden sind, und
eine Prüfelementgruppenkontaktstelle (22), die mit dem Prüfelementgruppenschaltkreis verbunden ist.

3. Integrierter Schaltkreischip nach Anspruch 2, weiter gekennzeichnet durch einen Leiterrahmen, der mit der Mehrzahl von Kontaktstellen elektrisch verbunden ist und mit der Prüfelementgruppenkontaktstelle nicht elektrisch verbunden ist.

4. Integrierter Schaltkreischip nach Anspruch 2 oder 3, gekennzeichnet durch eine Kombination mit einer Prüfsonde, die so konfiguriert ist, dass sie die Mehrzahl von Kontaktstellen und die Prüfelementgruppenkontaktstelle gleichzeitig kontaktiert.

5. Integrierter Schaltkreischip nach einem der Ansprüche 2 bis 4, weiter gekennzeichnet durch eine Kombination mit einer Prüfvorrichtung, die so konfiguriert ist, dass sie über die Mehrzahl von Kontaktstellen gleichzeitig die integrierte Schaltkreisfunktionalität prüft und die elektrischen Eigenschaften der Halbleiterbauelemente über die Prüfelementgruppenkontaktstelle misst.

6. Integrierter Schaltkreischip nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Mehrzahl von Kontaktstellen und die Prüfelementgruppenkontaktstelle von gleicher Abmessung sind.

7. Integrierter Schaltkreischip nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass die Mehrzahl von Kontaktstellen und die Prüfelementgruppenkontaktstelle in einem gleichen Bereich des integrierten Schaltkreischips angeordnet sind.

8. Integrierter Schaltkreischip nach einem der Ansprüche 1 bis 7, weiter gekennzeichnet durch:
eine Leistungsversorgungsleitung (24), die so konfiguriert ist, dass sie mit einer externen Leistungsversorgung verbunden ist, und
einer Masseleitung (25), die so konfiguriert ist, dass sie mit einer externen Masse verbunden ist,
wobei der Prüfelementgruppenschaltkreis mit der Leistungsversorgungsleitung und/oder der Masseleitung intern in dem integrierten Schaltkreischip elektrisch verbunden ist.

9. Integrierter Schaltkreischip nach Anspruch 8, dadurch gekennzeichnet, dass der Prüfelementgruppenschaltkreis einen ersten und einen zweiten komplementären Feldeffekttransistor und eine erste und eine zweite Schmelzsicherung beinhaltet, die seriell zwischen die Leistungsversorgungsleitung und die Masseleitung eingeschleift sind.

10. Integrierter Schaltkreischip nach Anspruch 8, dadurch gekennzeichnet, dass der Prüfelementgruppenschaltkreis einen ersten und einen zweiten komplementären Feldeffekttransistor und eine erste, eine zweite, eine dritte und eine vierte Schmelzsicherung beinhaltet, die seriell zwischen die Leistungsversorgungsleitung und die Masseleitung eingeschleift sind.

11. Integrierter Schaltkreischip nach einem der Ansprüche 1 bis 10, weiter gekennzeichnet durch eine Masseleitung, die so konfiguriert ist, dass sie mit einer externen Masse verbunden ist, wobei der Prüfelementgruppenschaltkreis eine Mehrzahl von Metallleitungen und eine Mehrzahl von Metallkontaktöffnungen beinhaltet, von denen wenigstens eine mit der Masseleitung elektrisch verbunden ist.

12. Integrierter Schaltkreischip nach Anspruch 11, dadurch gekennzeichnet, dass die Mehrzahl von Metallkontaktöffnungen aus wenigstens 1.000 Metallkontaktöffnungen besteht.

13. Integrierter Schaltkreischip nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass sich wenigstens einige der Metallleitungen auf verschiedenen Ebenen des integrierten Schaltkreischips befinden.

14. Integrierter Schaltkreischip nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass wenigstens zwei Metallkontaktöffnungen zwei der Metallleitungen elektrisch verbinden.

15. Integrierter Schaltkreischip nach einem der Ansprüche 11 bis 14, weiter gekennzeichnet durch eine erste Schmelzsicherung zwischen den Metallleitungen und der Masseleitung und eine zweite Schmelzsicherung, die mit wenigstens einer der Metallleitungen elektrisch verbunden ist.

16. Integrierter Schaltkreiswafer mit
einem Feld von Trennlinienbereichen (14) in dem Wafer, die so angeordnet sind, dass sie eine Mehrzahl von integrierten Schaltkreischips in dem Wafer definieren, und
einem jeweiligen integrierten Schaltkreischip (10 bis 13),
dadurch gekennzeichnet, dass
wenigstens einer der integrierten Schaltkreischips (10 bis 13) ein solcher nach einem der Ansprüche 1 bis 15 ist.

17. Verfahren zum Prüfen eines integrierten Schaltkreischips, insbesondere eines solchen nach einem der Ansprüche 1 bis 16, gekennzeichnet durch ein gleichzeitiges Sondenprüfen eines integrierten Schaltkreises des integrierten Schaltkreischips, der miteinander verbundene Halbleiterbauelemente beinhaltet, die so konfiguriert sind, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird, und eines Prüfelementgruppenschaltkreises, der so konfiguriert ist, dass er eine Messung von elektrischen Eigenschaften der Halbleiterbauelemente erlaubt.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das gleichzeitige Sondenprüfen durchgeführt wird, während der integrierte Schaltkreischip Teil eines Wafers von integrierten Schaltkreischips ist.

19. Verfahren nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass der integrierte Schaltkreischip des Weiteren eine Mehrzahl von Kontaktstellen, die mit dem internen Schaltkreis verbunden sind, und eine Prüfelementgruppenkontaktstelle beinhaltet, die mit dem Prüfelementgruppenschaltkreis verbunden ist, wobei das gleichzeitige Sondenprüfen das gleichzeitige Sondenprüfen der Mehrzahl von Kontaktstellen und der Prüfelementgruppenkontaktstelle beinhaltet.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das gleichzeitige Sondenprüfen durch eine Prüfsonde durchgeführt wird, die so konfiguriert ist, dass sie die Mehrzahl von Kontaktstellen und die Prüfelementgruppenkontaktstelle gleichzeitig kontaktiert.

21. Verfahren nach einem der Ansprüche 17 bis 20, weiter gekennzeichnet durch eine gleichzeitige Prüfung der integrierten Schaltkreisfunktionalität und Messung der elektrischen Eigenschaften der Halbleiterbauelemente.

22. Verfahren zum Prüfen eines integrierten Schaltkreiswafers, insbesondere eines solchen nach Anspruch 16, der eine Mehrzahl von integrierten Schaltkreischips darin beinhaltet, wobei die integrierten Schaltkreischips miteinander verbundene Halbleiterbauelemente enthalten, die so konfiguriert sind, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird, gekennzeichnet durch ein gleichzeitictes Sondenprüfen der internen Schaltkreise von wenigstens zwei der integrierten Schaltkreischips und Prüfelementgruppenschaltkreise der wenigstens zwei der integrierten Schaltkreischips, wobei ein jeweiliger Prüfelementgruppenschaltkreis so konfiguriert ist, dass eine Messung der elektrischen Eigenschaften der Halbleiterbauelemente in dem damit verknüpften integrierten Schaltkreischip möglich ist.

23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass ein jeweiliger integrierter Schaltkreischip eine Mehrzahl von Kontaktstellen, die müt dem jeweiligen internen Schaltkreis verbunden sind, und eine Prüfelementgruppenkontaktstelle beinhaltet, die mit dem jeweiligen Prüfelementgruppenschaltkreis verbunden ist, wobei das gleichzeitige Sondenprüfen ein gleichzeitiges Sondenprüfen der Mehrzahl von Kontaktstellen und der Prüfelementgruppenkontaktstelle beinhaltet, die mit dem wenigstens einen der integrierten Schaltkreischips verknüpft ist.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass das gleichzeitige Sondenprüfen durch eine Prüfsonde durchgeführt wird, die so konfiguriert ist, dass die Mehrzahl von Kontaktstellen und die Prüfelementgruppenkontaktstelle gleichzeitig kontaktiert werden.

25. Verfahren nach einem der Ansprüche 22 bis 24, weiter gekennzeichnet durch ein gleichzeitiges Prüfen der integrierten Schaltkreisfunktionalität des wenigstens einen der integrierten Schaltkreischips und Messen der elektrischen Eigenschaften der Halbleiterbauelemente in dem wenigstens einen der integrierten Schaltkreischips.

26. Verfahren zum Prüfen eines integrierten Schaltkreiswafers, insbesondere eines solchen nach Anspruch 17, gekennzeichnet durch eine gleichzeitige Durchführung einer Prüfelementgruppen(TEG)- Prüfung und einer elektrischen Chipsortier(EDS)-Prüfung von wenigstens einem integrierten Schaltkreischip in dem integrierten Schaltkreiswafer.

27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass es ein gleichzeitiges Durchführen der TEG-Prüfung und der EDS- Prüfung einer Mehrzahl von integrierten Schaltkreischips in dem integrierten Schaltkreiswafer beinhaltet.

28. Prüfvorrichtung für integrierte Schaltkreischips, gekennzeichnet durch eine Sondenvorrichtung, die so konfiguriert ist, dass eine Mehrzahl von Kontaktstellen kontaktiert wird, die mit einem internen Schaltkreis in wenigstens einem integrierten Schaltkreischip verbindbar sind, der miteinander verbundene Halbleiterbauelemente beinhaltet, die so konfiguriert sind, dass eine integrierte Schaltkreisfunktionalität bereitgestellt wird, und dass gleichzeitig eine Prüfelementgruppenkontaktstelle kontaktiert wird, die mit einem Prüfelementgruppenschaltkreis in dem wenigstens einen integrierten Schaltkreischip verbunden ist, der so konfiguriert ist, dass eine Messung von elektrischen Eigenschaften der Halbleiterbauelemente in dem wenigstens einen integrierten Schaltkreischip möglich ist.

29. Prüfvorrichtung nach Anspruch 28, dadurch gekennzeichnet, dass die Sondenvorrichtung so konfiguriert ist, dass die Mehrzahl von Kontaktstellen und die Prüfkontaktstelle gleichzeitig kontaktiert werden, während der wenigstens eine integrierte Schaltkreischip Teil eines Wafers mit integrierten Schaltkreischips ist.

30. Prüfvorrichtung nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass die Sondenvorrichtung so konfiguriert ist, dass die Mehrzahl von Kontaktstellen und die Prüfkontaktstelle einer Mehrzahl von integrierten Schaltkreischips gleichzeitig kontaktiert werden.

31. Prüfvorrichtung nach einem der Ansprüche 28 bis 30, weiter gekennzeichnet durch eine Prüfeinheit, die so konfiguriert ist, dass gleichzeitig über die Mehrzahl von Kontaktstellen die integrierte Schaltkreisfunktionalität geprüft und über die Prüfelementgruppenkontaktstelle die elektrischen Eigenschaften der Halbleiterbauelemente gemessen werden.