DE10121459A1

DE10121459A1 - Halbleitervorrichtung

Info

Publication number: DE10121459A1
Application number: DE10121459A
Authority: DE
Inventors: Takeshi Oikawa
Original assignee: NEC Corp
Current assignee: Micron Memory Japan Ltd
Priority date: 2000-05-10
Filing date: 2001-05-02
Publication date: 2001-11-22
Also published as: US6548884B2; JP3636965B2; KR100418726B1; US20010052633A1; JP2001319499A; TW544683B; KR20010103669A

Abstract

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer Schmelzsicherungsbeurteilungsschaltung. Die Schmelzsicherungsbeurteilungsschaltung (100) kann eine Referenzspannungserzeugungsschaltung (110), eine Schmelzsicherungsschaltung (120-n) und eine Schmelzsicherungsbeurteilungssteuerschaltung (130) aufweisen. Die Schmelzsicherungsschaltung (120-n) kann eine Schmelzsicherung (Fn) und einen Beurteilungstransistor (Tn) aufweisten, die in Serie angeordnet sind und einen Beurteilungsknoten (Nn) an ihrer Verbindung bereitstellen. Die Referenzspannungserzeugungsschaltung (110) kann eine Referenzspannung (VG1) an einem Steuergate des Beurteilungstransistors (Tn) bereitstellen. Die Schmelzsicherungsbeurteilungsschaltung (130) kann die Impedanz des Beurteilungstransistors (Tn) durch Ändern des Potentials der Referenzspannung (VG1) ändern. Die Schmelzsicherungsbeurteilungsschaltung (100) kann den Zustand der Schmelzsicherung (Fn) entsprechend beurteilen.

Description

TECHNISCHES GEBIET

Die vorliegende Erfindung betrifft allgemein Halbleitervorrich tungen und insbesondere eine Halbleitervorrichtung mit einer Schaltung zum Bestimmen des Zustands einer Schmelzsicherung.

HINTERGRUND DER ERFINDUNG

Halbleitervorrichtungen können Schmelzsicherungsstrukturen ver wenden, die während des Herstellungsverfahrens programmierbar sind. Eine solche Anwendung einer Schmelzsicherungsstruktur liegt in einer Halbleiterspeichervorrichtung vor. In einer Halbleiterspeichervorrichtung können strenge bzw. enge Verfah rensgrenzen das Entstehen von Defekten in einem Speicherfeld verursachen. Der Halbleiterspeicher wird auf Defekte hin getes tet und wenn es Defekte gibt werden redundante Speicherzellen zum Ersetzen der defekten Bits des Speicherfeldes verwendet. Die Redundanz liegt typischerweise in der Form einer redundan ten Reihe oder eine redundanten Spalte von Speicherzellen vor. Um die redundante Reihe oder die redundante Spalte in Antwort auf den Adresswert eines defekten Bits oder defekter Bits pro grammieren zu können, werden Schmelzsicherungsstrukturen mit dem Adresswert entsprechend dem defekten Bit programmiert. In diesem Fall wird eine Schmelzsicherung entsprechend einem Ad ressbit aufrecht erhalten, um einen Kurzschlusszustand für ei nen Adresswert zu erzeugen, und wird unterbrochen (geschmolzen oder durchgebrannt), um einen geöffneten Schmelzsicherungszu stand für einen anderen Adresswert zu erzeugen. Auf diese Art und Weise kann ein redundanter Decodierer programmiert werden, damit auf den Adresswert entsprechend der defekten Speicherzel le oder den defekten Speicherzellen antworten zu können.

In Fig. 7 wird ein Schaltungsdiagramm einer herkömmlichen Schmelzsicherungsschaltung erläutert, die das allgemeine Be zugszeichen 700 hat. Die herkömmliche Schmelzsicherungsschal tung 700 hat zwei Schmelzsicherungen (F701 und F702), die in Serie zwischen einer Versorgungsspannung VCC und Erde verbunden sind. Die Schmelzsicherung F701 und die Schmelzsicherung F702 sind an einem Verbindungspunkt bzw. -knoten miteinander verbun den. Die herkömmliche Schmelzsicherungsschaltung 700 hat auch einen Inverter IV701 mit einem Eingang, der mit dem Verbin dungsknoten der Schmelzsicherungen (F701 und F702) verbunden ist, und mit einem Ausgang, der einen logischen Wert entspre chend der programmierten Konfiguration der Schmelzsicherungen (F701 und F702) erzeugt.

Wenn die Schmelzsicherung F701 unterbrochen bzw. geöffnet ist, liegt am Eingang des Inverters IV701 ein niedriges Logikniveau an, wodurch ein logisch hoher Ausgang erzeugt wird. Wenn die Schmelzsicherung F702 unterbrochen ist, liegt am Eingang des Inverters IV701 ein hohes Logikniveau an, wodurch ein logisch niedriger Ausgang erzeugt wird.

Die herkömmliche Schmelzsicherungsschaltung 700 benötigt zwei Schmelzsicherungen (F701 und F702) für ein programmierbares Bit. Jede Schmelzsicherung (F701 und F702) benötigt ein signi fikantes Schaltungsgebiet aufgrund der Genauigkeit und Zerstör barkeit des Unterbrechungsvorgangs bzw. des Durchbrennvorgangs der Schmelzsicherung. Die herkömmliche Schmelzsicherungsschal tung 700 verbraucht somit ein erhebliches Chipgebiet, was die Herstellungskosten erhöht. Des weiteren gibt es typischerweise viele Schmelzsicherungsschaltungen auf einem Chip.

Die herkömmliche Schmelzsicherungsschaltung 700 verbraucht auch einen signifikanten Strombetrag, bevor eine Schmelzsicherung (F701 oder F702) unterbrochen ist. Dies ist nicht erwünscht, da der erhöhte Stromverbrauch verursachen kann, dass der Chip in dem Testzustand anders als in dem normalen Betriebszustand ar beitet. Dies kann Probleme der Testgenauigkeit erzeugen.

Ein weiterer Nachteil der herkömmlichen Schmelzsicherungsschal tung 700 besteht darin, dass eine Schmelzsicherung (F701 und F702) für jede herkömmliche Schmelzsicherungsschaltung 700 auf dem Chip unabhängig davon unterbrochen werden muss, ob es ir gendwelche Defekte gibt. Ansonsten würde der Betriebsstrom un erwünscht hoch sein.

Um einige der vorstehenden Probleme zu lösen, sind andere Schmelzsicherungsschaltungskonfigurationen entwickelt worden.

In Fig. 8 ist eine herkömmliche Schmelzsicherungsermittlungs schaltung mit Schmelzsicherungen in einem schematischen Dia gramm erläutert und mit dem allgemeinen Bezugszeichen 800 ver sehen.

Die herkömmliche Schmelzsicherungsermittlungsschaltung 800 hat eine Referenzspannungserzeugungsschaltung 810 und eine Schmelz sicherungsschaltung 820.

Die Schmelzsicherungsschaltung 820 hat eine einzelne Schmelzsi cherung F801 und einen Transistor T801. Die Sicherung F801 ist zwischen einer Versorgungsspannung VCC und einem Verbindungs knoten N801 verbunden. Der Transistor T801 hat einen Sour ce/Drain-Weg, der zwischen Erde und dem Verbindungsknoten N801 verbunden ist. Ein Steuergate des Transistors T801 empfängt ei ne Referenzspannung VG8 von der Referenzspannungserzeugungs schaltung 810. Die Schmelzsicherungsschaltung 820 hat auch eine Latchschaltung L822, Zwischenspeicherschaltung oder Halteschal tung, die mit dem Verbindungsknoten N801 verbunden ist.

Die Referenzspannungserzeugungsschaltung 810 hat einen Inverter IV810, der derart verbunden ist, dass er ein Schmelzsicherungs ermittlungssignal S801 empfängt und einen Ausgang hat, der mit den Steuergates des p-Kanal-Transistors MP801 und des n-Kanal- Transistors MN802 verbunden ist. Die Referenzspannungserzeu gungsschaltung 810 hat eine Konstantstromquelle I801, die zwi schen einer Spannungsversorgung VCC und der Source des p-Kanal- Transistors MP801 verbunden ist. Der p-Kanal-Transistor hat ein Drain, das mit der Referenzspannung VG8 verbunden ist. Die Re ferenzspannungserzeugungsschaltung 810 hat auch einen n-Kanal- Transistor MN801 mit einem Drain und einem Gate, die mit der Referenzspannung VG8 verbunden ist, und mit einer Source, die mit Erde GND verbunden ist. Der n-Kanal-Transistor MN802 hat ein Drain, das mit der Referenzspannung VG8 verbunden ist, und eine Source, die mit Erde verbunden ist.

Die Referenzspannungserzeugungsschaltung 810 empfängt ein Si cherungsermittlungssignal S801 und erzeugt eine Referenzspan nung VG8. Die Schmelzsicherungsschaltung 820 empfängt die Refe renzspannung und ermittelt den Zustand der Schmelzsicherung F801.

Wenn das Schmelzsicherungsermittlungssignal S801 logisch auf niedrigem Niveau ist, nimmt der Ausgang des Inverters IV810 ho hes Niveau an, wodurch der p-Kanal-Transistor MP801 ausgeschal tet wird und der n-Kanal-Transistor MN802 eingeschaltet wird. Die Referenzspannungserzeugungsschaltung 810 stellt somit eine Referenzspannung VG8 bereit, die auf Erde ist. Diese schaltet den Transistor T801 ab, was den Ruhestromverbrauch in der Schmelzsicherungsschaltung 820 reduziert.

Wenn der Zustand der Schmelzsicherung F801 ermittelt werden soll, wechselt das Ermittlungssignal S801 vom niedrigem Logik niveau auf das hohe Logikniveau. Der Inverter IV810 stellt ein niedriges Logikniveau den Steuergates des p-Kanal-Transistors MP801 und des n-Kanal-Transistors MN802 bereit. Der p-Kanal- Transistor MP801 ist somit eingeschaltet und der n-Kanal- Transistor MN802 ist ausgeschaltet. Dies ermöglicht, dass die Konstantstromquelle I801 einen Strom durch den p-Kanal- Transistor und den n-Kanal-Transistor MN801 nach Erde bereit stellt. Der n-Kanal-Transistor MN801 ist in einer Diodenkonfi guration ausgelegt, um eine Referenzspannung VG8 an das Steuer gate des Transistors T801 in der Schmelzsicherungsschaltung 820 liefern zu können. In dieser Art und Weise wird der Transistor T801 eingeschaltet und das Niveau der Referenzspannung VG8 und die Größe des Transistors T801 sind derart ausgewählt, dass der Transistor T801 einen Einschalt-Impedanzweg bereitstellt, der einen Widerstand hat, der ungefähr zweimal größer als der Wi derstand der unversehrten Schmelzsicherung F801 ist. Die Latch schaltung L822 enthält einen Inverter, um die Spannung am Ver bindungsknoten N801 empfangen zu können. Der Schwellenwert des Inverters ist VCC/2. Wenn das Potential des Verbindungsknotens N801 kleiner als VCC/2 ist, wird deshalb die Schmelzsicherung F801 als gebrochen ermittelt bzw. beurteilt und ein niedriges Logikniveau wird in der Latchschaltung L822 zwischengespei chert. Wenn das Potential des Verbindungsknotens N801 größer als VCC/2 ist, wird die Schmelzsicherung F801 als unversehrt beurteilt und ein hohes Logikniveau wird in der Latchschaltung L822 zwischengespeichert. Das Potential des Verbindungsknotens N801 wird durch das Verhältnis des Einschaltwiderstands des Transistors T801 und des Widerstands der unversehrten oder un terbrochenen Schmelzsicherung F801 bestimmt.

Eine Schmelzsicherung wie z. B. die Schmelzsicherung F801 wird jedoch typischerweise durch einen Laser durchgebrannt und ist nicht immer vollständig unterbrochen. Eine Schmelzsicherung F801 wird manchmal nur partial unterbrochen, was verursachen kann, dass die Schmelzsicherung F801 einen Widerstand in einem Bereich von mehreren 10 kQ haben kann. In einem Fall, in dem die herkömmliche Schmelzsicherungsermittlungsschaltung 800 ver wendet wird, kann der Widerstand der teilweise unterbrochenen Schmelzsicherung verursachen, dass das Potential des Verbin dungsknotens N801 sehr nahe an VCC/2 während der Schmelzsiche rungsbeurteilung ist. Dies kann zu Fällen führen, in denen die Schmelzsicherung F801 als unterbrochen unter einer bestimmten Betriebsbedingung beurteilt wird, wobei sich jedoch mit einer Änderung der Temperatur oder der Spannung der Einschaltwider stand des Transistors T801 ausreichend ändern kann, so dass es ermöglicht wird, dass die Schmelzsicherung F801 als unversehrt beurteilt wird bzw. umgekehrt. Wenn eine Schmelzsicherung F801 teilweise unterbrochen ist, kann sich der Widerstand mit der Zeit ändern, wodurch unzutreffende Beurteilungen ermöglicht werden.

Halbleitervorrichtungen müssen während der Herstellungsstufe überwacht bzw. aussortiert werden, um sicherstellen zu können, dass nur funktionsfähige Einheiten an den Kunden verkauft wer den. Wenn es jedoch Schmelzsicherungsbeurteilung gibt, die ei nen funktionsfähigen Zustand während des Testens angeben, aber dann die Schmelzsicherung zu einem späteren Zeitpunkt fehler haft ist, ist der Überwachungsvorgang nicht brauchbar. Es ist somit notwendig, teilweise unterbrochene bzw. durchgebrannte Schmelzsicherungen geeignet zu beurteilen, die unter bestimmten Bedingungen als funktionsfähig die Produktion verlassen, aber in der Zukunft Ausfälle bzw. Fehler verursachen können. Unter Verwendung der herkömmlichen Beurteilungsschaltung 800 können diese Halbleitervorrichtungen nicht in geeigneter Weise aussor tiert werden.

Eine Lösung, die sich an das Aussortieren von teilweise gebro chenen Schmelzsicherungen wendet, ist in der offengelegten ja panischen Patentveröffentlichung Nr. 10-62477 offenbart. Diese Lösung wird nachfolgend mit Bezug auf Fig. 9 erläutert.

In Fig. 9 ist eine herkömmliche Schmelzsicherungsbeurteilungs schaltung in einem schematischen Schaltungsdiagramm erläutert und mit dem allgemeinen Bezugszeichen 900 versehen.

Die herkömmliche Schmelzsicherungsbeurteilungsschaltung 900 hat einen Widerstand 912, der zwischen einer Spannungsversorgung VDD und einem Verbindungsknoten N901 verbunden ist, und eine Schmelzsicherung F901, die zwischen dem Verbindungsknoten N901 und Erde verbunden ist. Ein Inverter IV901 ist eingangsseitig mit dem Verbindungsknoten N901 verbunden. Die herkömmliche Schmelzsicherungsbeurteilungsschaltung 900 hat auch einen n- Kanal-Transistor mit einem Drain, das mit dem Verbindungsknoten N901 verbunden ist, einer Source, die mit einem Widerstand 918 verbunden ist, und einem Gate, das mit einem Testmodussignal TEST901 verbunden ist. Der Widerstand 918 ist zwischen Erde und der Source des n-Kanal-Transistors MN901 verbunden.

Bei Normalbetrieb der herkömmlichen Schmelzsicherungsbeurtei lungsschaltung 900 ist das Testmodussignal TEST901 auf einem niedrigen Logikniveau, wodurch der n-Kanal-Transistor MN901 ausgeschaltet ist. In diesem Modus ist der Zustand der Schmelz sicherung durch das Verhältnis aus dem Widerstand der Schmelz sicherung F901 und dem Widerstand 912 bestimmt. Beim Schmelzsi cherungsbeurteilungstestmodus ist das Testmodussignal TEST901 jedoch auf einem hohen Logikniveau. Der n-Kanal-Transistor MN901 ist eingeschaltet. Dies vermindert das Potential des Ver bindungsknotens N901. Hierdurch kann bestimmt werden, ob die Schmelzsicherung F901 unversehrt ist, auch wenn sie teilweise unterbrochen ist. Diese Bestimmung würde dazu führen, dass die Vorrichtung ausfällt und zurückgewiesen wird.

In der herkömmlichen Schmelzsicherungsbeurteilungsschaltung 900 erfordern die Widerstände 912 und 918 jedoch relativ große Wi derstandswerte. Dies kann verursachen, dass die Abmessungen der herkömmlichen Widerstandsbeurteilungsschaltung 900 groß werden, insbesondere, wenn die Widerstände 912 und 918 aus einer Me tallschicht ausgebildet sind. Wenn die Widerstände 912 und 918 aus einer Schicht wie z. B. Polysilicium ausgebildet sind, kön nen sie anfällig für Verfahrensänderungen bei der Herstellung werden. Aufgrund der relativ großen Widerstandswerte schwingt der Verbindungspunkt N901 auch nicht schnell in seinen Ruhezu stand ein, wenn in den Schmelzsicherungsbeurteilungstestmodus eingetreten wird, wodurch eine Zunahme der notwendigen Zeit für eine geeignete Beurteilung des Zustands der Schmelzsicherung F901 verursacht wird.

Da es typischerweise eine große Anzahl von Schmelzsicherungen gibt, die eine solche herkömmliche Schmelzsicherungsbeurtei lungsschaltung 900 in einer Halbleiterspeichervorrichtung, z. B. einem dynamischen Speicher mit wahlfreiem Zugriff (DRAM) und weitere Speichervorrichtungen, benötigen, kann das Chipgebiet groß werden. Dies erhöht wiederum die Herstellungskosten, da weniger Vorrichtungen auf einem einzigen Wafer hergestellt wer den können.

Um sicherstellen zu können, dass Vorrichtungen derart aussor tiert bzw. ausgesiebt werden, dass sie unter allen spezifischen Bedingungen bzw. Zuständen geeignet arbeiten, kann eine relativ hohe Genauigkeit erforderlich sein, um die Elemente (Widerstand 912, Widerstand 918 und n-Kanal-Transistor MN901) in der her kömmlichen Schmelzsicherungsbeurteilungsschaltung 900 kalibrie ren zu können. Es kann schwierig sein, eine hohe, relative Ge nauigkeit zwischen diesen Vorrichtungen einzuhalten, da sie in unterschiedlichen Verfahrensschritten hergestellt werden.

In Anbetracht der vorstehenden Erläuterung ist es erwünscht, dass eine Halbleitervorrichtung bereitgestellt wird, die eine Schmelzsicherungsbeurteilungsschaltung hat, welche ausreichende Beurteilungsgrenzen bzw. -toleranzen bereitstellt, um in geeig neter Weise unzuverlässige Schmelzsicherungszustände aussieben zu können. Es ist auch erwünscht, eine Schmelzsicherungsbeur teilungsschaltung bereitzustellen, die eine schnelle Beurtei lung des Schmelzsicherungszustands ermöglicht. Es ist auch er wünscht, eine Schmelzsicherungsbeurteilungsschaltung bereitzu stellen, die eine reduzierte Größe hat. Es ist auch erwünscht, eine Schmelzsicherungsbeurteilungsschaltung bereitzustellen, die eine derart relativ hohe Genauigkeit hat, dass es geeignet festgestellt werden kann, wenn ein teilweise gebrochener Zu stand vorhanden ist.

ÜBERBLICK ÜBER DIE ERFINDUNG

Gemäß den vorliegenden Ausführungsformen der Erfindung wird ei ne Halbleitervorrichtung mit einer Schmelzsicherungsbeurtei lungaschaltung bereitgestellt. Die Schmelzsicherungsbeurtei lungsschaltung kann eine Referenzspannungserzeugungsschaltung, eine Schmelzsicherungsschaltung und eine Schmelzsicherungsbeur teilungssteuerschaltung aufweisen.

Gemäß einem Aspekt der Ausführungsformen der Erfindung kann die Schmelzsicherungsschaltung eine Schmelzsicherung enthalten, die in Serie mit einem Beurteilungstransistor angeordnet ist, und ein Beurteilungspotential bereitstellen. Der Beurteilungstran sistor kann einen steuerbaren Impedanzweg haben.

Gemäß einem weiteren Aspekt der Ausführungsformen kann eine Schmelzsicherungsbeurteilungsteuerschaltung die Impedanz eines Beurteilungstransistors in Übereinstimmung mit unterschiedli chen Modi des Betriebs ändern.

Gemäß einem weiteren Aspekt der Ausführungsformen der Erfindung kann die Referenzspannungserzeugungsschaltung eine Referenz spannung zum Setzen der Impedanz des Beurteilungstransistors bereitstellen. Die Schmelzsicherungsbeurteilungsteuerschaltung kann die Impedanz des Beurteilungstransistors durch Ändern der Referenzspannung in Übereinstimmung mit unterschiedlichen Schmelzsicherungsbeurteilungsmodi des Betriebs ändern.

Gemäß einem weiteren Aspekt der Ausführungsformen der Erfindung kann die Beurteilungssteuerschaltung eine erste Beurteilungs teuerschaltung zum Absenken der Referenzspannung und eine zwei te Beurteilungssteuerschaltung zum Erhöhen der Referenzspannung aufweisen.

Gemäß einem weiteren Aspekt der Ausführungsformen der Erfindung kann die erste Beurteilungssteuerschaltung einen Impedanzweg von der Referenzspannung zur niedrigen Versorgungsspannung re duzieren.

Gemäß einem weiteren Aspekt der Ausführungsformen kann die ers te Beurteilungssteuerschaltung einen Transistor enthalten, der ein Gate und ein Drain, die mit der Referenzspannung gekoppelt sind, und eine Source hat, die mit dem Drain des zweiten Tran sistors gekoppelt ist. Der zweite Transistor kann eine Source, die mit einer niedrigen Versorgungsspannung gekoppelt ist, und ein Steuergate haben, das für den Empfang eines Beurteilungsmo dussteuersignals gekoppelt ist.

Gemäß einem weiteren Aspekt der Ausführungsformen der Erfindung kann die erste Beurteilungssteuerschaltung eine Vielzahl von Impedanzwegen aufweisen, die parallel zueinander angeordnet sind. Jeder Impedanzweg umfasst einen Transistor mit einem Gate und einem Drain, die mit der Referenzspannung gekoppelt sind, und mit einer Source, die mit dem Drain des zweiten Transistors gekoppelt ist. Der zweite Transistor kann eine Source, die mit einer niedrigen Versorgungsspannung gekoppelt ist, und ein Steuergate haben, das für den Empfang eines Beurteilungsmodus steuersignals gekoppelt ist.

Gemäß einem weiteren Aspekt der Ausführungsformen kann eine zweite Beurteilungssteuerschaltung einen Impedanzweg von der Referenzspannung zu einer Stromquelle reduzieren, die mit einer hohen Versorgungsspannung gekoppelt ist.

Gemäß einem weiteren Aspekt der Ausführungsformen kann die zweite Beurteilungssteuerschaltung einen Transistor aufweisen, der eine Source, die mit einer Stromquelle gekoppelt ist, ein Drain, das mit einer Referenzspannung gekoppelt ist, und ein Gate hat, das für den Empfang eines Beurteilungsmodussteuersig nals gekoppelt ist.

Gemäß einem weiteren Aspekt der Ausführungsformen der Erfindung kann die erste Beurteilungssteuerschaltung eine Vielzahl von Impedanzwegen aufweisen, die parallel zueinander angeordnet sind. Jeder Impedanzweg kann einen Transistor aufweisen, der eine Source, die mit einer Stromquelle gekoppelt ist, ein Drain, das mit der Referenzspannung gekoppelt ist, und ein Gate hat, das für den Empfang eines Beurteilungsmodussteuersignals gekoppelt ist.

Gemäß einem weiteren Aspekt der Ausführungsformen kann eine Testgrenze bzw. Testtoleranz gesetzt werden, indem selektiv steuerbare Impedanzwege freigegeben werden, die parallel zuein ander angeordnet sind, um die Referenzspannung bereitzustellen.

Gemäß einem weiteren Aspekt der Ausführungsformen kann der Be urteilungstransistor ein n-Kanal-IGFET sein.

Gemäß einem weiteren Aspekt der Ausführungsformen der Erfindung kann die Schmelzsicherungsschaltung eine Latchschaltung aufwei sen, der mit dem Beurteilungsknoten gekoppelt ist. Die Latch schaltung kann ein zwischengespeichertes bzw. gehaltenes Schmelzsicherungsbestimmungssignal bereitstellen, das ein logi sches Niveau hat, das durch das Potential des Schmelzsiche rungsbeurteilungsknoten bestimmt ist.

Gemäß einem weiteren Aspekt der Ausführungsformen kann eine Schmelzsicherungsbeurteilungsschaltung während einer Schmelzsi cherungsbeurteilungszeitsteuerung freigegeben sein. Eine Schmelzsicherungsbeurteilungssteuerungsschaltung kann ebenfalls durch das Schmelzsicherungsbeurteilungstiming freigegeben sein.

Gemäß einem weiteren Aspekt der Ausführungsformen kann eine Schmelzsicherungsbeurteilungsschaltung einen ersten Betriebsmo dus haben, der eine Schmelzsicherung in einem ersten Zustand oder einen zweiten Zustand in Übereinstimmung damit beurteilt, ob die Schmelzsicherung einen Widerstand hat, der größer oder kleiner als ein erster Wert ist.

Gemäß einem weiteren Aspekt der Ausführungsformen kann die Schmelzsicherungsbeurteilungsschaltung einen zweiten Betriebs modus haben, der die Schmelzsicherung in einem ersten Zustand oder in einem zweiten Zustand in Übereinstimmung damit beur teilt, ob die Schmelzsicherung einen Widerstand hat, der größer oder kleiner als ein zweiter Wert ist. Der zweite Wert kann größer als der erste Wert sein.

Gemäß einem weiteren Aspekt der Ausführungsformen kann die Schmelzsicherungsbeurteilungsschaltung einen dritten Betriebs modus haben, der die Schmelzsicherung in dem ersten Zustand o der in dem zweiten Zustand in Übereinstimmung damit beurteilt, ob die Schmelzsicherung einen Widerstand hat, der größer oder kleiner als ein dritter Wert ist. Der dritte Wert kann kleiner als der erste Wert sein.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Schaltungsdiagramm einer Schmelzsicherungsbeurteilungsschaltung gemäß einer Ausführungsform der Erfindung;

Fig. 2 ist ein schematisches Schaltungsdiagramm einer Beurteilungsschaltung gemäß einer Ausführungsform;

Fig. 3 ist ein Kurvenverlauf, der Schmelzsicherungsbeurteilun gen gemäß einer Ausführungsform erläutert;

Fig. 4 ist ein schematisches Schaltungsdiagramm einer Schmelzsicherungsbeurteilungsschaltung gemäß einer Aus führungsform.

Fig. 5 ist ein schematisches Schaltungsdiagramm einer Schmelzsicherungsbeurteilungsschaltung gemäß einer Ausführungsform;

Fig. 6a bis 6c sind Querschnittsansichten, die einen normalen Schmelzsicherungsätzprozess und eine Schmelzsicherung zeigen, die zu stark geätzt wurde;

Fig. 7 ist ein schematisches Schaltungsdiagramm einer herkömmlichen Schmelzsicherungsschaltung;

Fig. 8 ist ein schematisches Schaltungsdiagramm einer herkömmlichen Schmelzsicherungsbeurteilungsschaltung, die Schmelzsicherungen aufweist; und

Fig. 9 ist ein schematisches Schaltungsdiagramm einer herkömmlichen Schmelzsicherungsbeurteilungsschaltung.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN

Verschiedene Ausführungsformen der Erfindung werden nachfolgend im Detail mit Bezug auf die beiliegenden Zeichnungen beschrie ben.

In Fig. 1 ist eine Schmelzsicherungsbeurteilungsschaltung gemäß einer Ausführungsform der Erfindung in einem schematischen Schaltungsdiagramm erläutert und mit dem allgemeinen Bezugszei chen 100 versehen.

Die Schmelzsicherungsbeurteilungsschaltung 100 kann eine Refe renzspannungserzeugungsschaltung 110, Schmelzsicherungsschal tungen (120-1 bis 120-n) und eine Schmelzsicherungsbeurtei lungssteuerschaltung 130 aufweisen.

Die Referenzspannungserzeugungsschaltung 110 kann eine Strom quelle I1 enthalten, die zwischen einer Versorgungsspannung VCC und einer Source des Transistors MP1 verbunden ist. Der Tran sistor MP1 kann ein Drain haben, das mit der Referenzspannung VG1 und einem Drainanschluss und einem Gateanschluss des Tran sistors MN1 gekoppelt ist. Die Referenzspannungserzeugungs schaltung 100 kann auch einen Transistor MN2 aufweisen. Der Transistor MN2 kann ein Drain, das mit einer Referenzspannung VG1 gekoppelt ist, und eine Source haben, die mit Erde gekop pelt ist. Die Referenzspannungserzeugungsschaltung 100 kann auch einen Inverter aufweisen, der für den Empfang eines Schmelzsicherungsbeurteilungssignals S1 gekoppelt ist und ein Ausgangssignal für die Steuergates der Transistoren MP1 und MN2 erzeugt. Der Transistor MP1 kann ein p-Kanal-Feldeffekt- Transistor mit isoliertem Gate (IGFET) sein. Die Transistoren MN1 und MN2 können n-Kanal-IGFETs sein. Die Stromquelle I1 kann eine Konstantstromquelle sein, die einen relativ konstanten Strom bei variierenden Betriebszuständen bereitstellt.

Jede Schmelzsicherungsschaltung (120-1 bis 120-n) kann eine Schmelzsicherung (F1 bis Fn) aufweisen, die zwischen einer Ver sorgungsspannung VCC und einem Beurteilungsknoten (N1 bis Nn) gekoppelt ist. Jede Schmelzsicherungsschaltung (120-1 bis 120- n) kann auch einen Beurteilungstransistor (T1 bis Tn) aufwei sen, der einen Source-Drain-Weg hat, der zwischen dem Beurtei lungsknoten (N1 bis Nn) und Erde GND gekoppelt ist. Die Beur teilungstransistoren (T1 bis Tn) können n-Kanal-IGFETs sein. Der Beurteilungsknoten (N1 bis Nn) kann mit einer Latchschal tung (L1 bis Ln) gekoppelt sein. Der Widerstand jeder Schmelz sicherung (F1 bis Fn) kann mehrere kQ betragen, wenn sie unver sehrt ist. Der Einschaltwiderstand jedes Beurteilungstransis tors (T1 bis Tn) kann mehrere zehn kQ oder mindestens eine Grö ßenordnung größer als der Widerstand einer unversehrten Schmelzsicherung (F1 bis Fn) sein.

Die Schmelzsicherungsbeurteilungssteuerschaltung 130 kann eine erste Schmelzsicherungsbeurteilungssteuerschaltung 132 und eine zweite Schmelzsicherungsbeurteilungssteuerschaltung 134 aufwei sen. Die erste Schmelzsicherungsbeurteilungssteuerschaltung 132 kann einen Transistor MN11 aufweisen, der ein Drain und ein Steuergate hat, die mit der Referenzspannung VG1 gekoppelt sind. Die erste Beurteilungssteuerschaltung 132 kann auch einen Transistor MN21 mit einem Drain, das mit einer Source des Tran sistors MN11 gekoppelt ist, einer Source, die mit Erde gekop pelt ist, und einem Steuergate aufweisen, das für den Empfang eines ersten Beurteilungstestsignals TEST1 gekoppelt ist. Die Transistoren MN11 und MN21 können n-Kanal-IGFETs sein. Die zweite Beurteilungssteuerschaltung 134 kann zwischen der Strom quelle I1 und der Referenzspannung VG1 gekoppelt sein. Die zweite Beurteilungssteuerschaltung 134 kann einen Transistor MP11 mit einer Source, die mit der Stromquelle I1 gekoppelt ist, einem Drain, das mit der Referenzspannung VG1 gekoppelt ist, und einem Steuergate aufweisen, das für den Empfang eines zweiten Beurteilungstestsignals TEST2 gekoppelt ist. Der Tran sistor MP11 kann ein p-Kanal-IGFET sein.

In Fig. 2 ist eine Schmelzsicherungsschaltung gemäß einer Aus führungsform der Erfindung in einem schematischen Schaltungs diagramm erläutert und mit dem allgemeinen Bezugszeichen 120-k bezeichnet. Die Schmelzsicherungsschaltung 120-k kann den Schmelzsicherungsschaltungen (120-1 bis 120-n) in der Schmelz sicherungsbeurteilungsschaltung 100 von Fig. 1 entsprechen.

Die Schmelzsicherungsschaltung 120-k kann eine Schmelzsicherung Fk, einen Beurteilungstransistor Tk und eine Latchschaltung Lk aufweisen. Die Schmelzsicherungsschaltung 120-k kann das Schmelzsicherungsbeurteilungssignal S1 als eine Eingabe für die Latchschaltung Lk und eine Referenzspannung VG1 als eine Einga be an ein Steuergate des Beurteilungstransistors Tk empfangen und kann ein zwischengespeichertes Schmelzsicherungsbeurtei lungssignal NLk erzeugen.

Die Schmelzsicherung Fk kann zwischen der Versorgungsspannung VCC und dem Beurteilungsknoten Nk gekoppelt sein. Der Beurtei lungstransistor Tk kann einen Source-Drain-Weg, der zwischen dem Beurteilungsknoten Nk und Erde gekoppelt ist, und ein Steu ergate haben, das mit der Referenzspannung VG1 gekoppelt ist.

Die Latchschaltung Lk kann einen Inverter IV3, eine Ladeschal tung 210 und ein Flip-Flop 220 enthalten. Die Ladeschaltung 210 kann ein Durchgangsgate G1 aufweisen. Der Inverter IV3 kann ein Schmelzsicherungsbeurteilungssignal S1 als einen Eingang emp fangen. Die Ladeschaltung 210 kann zwischen dem Beurteilungs knoten Nk und dem Knoten N210 gekoppelt sein. Das Durchgangsga te G1 kann komplementäre IGFETs haben, die parallel zueinander angeordnet sind. Das Flip-Flop 220 kann Inverter (IV1 und IV2) und ein Durchgangsgate G2 aufweisen. Die Inverter (IV1 und IV2) können einen Auslösepunkt von ungefähr VCC/2 haben. Der Inver ter IV1 kann einen Eingang, der mit dem Knoten N210 gekoppelt ist, und einen Ausgang haben, der mit einem Eingang des Inver ters IV2 gekoppelt ist. Der Inverter IV2 kann das zwischenge speicherte Schmelzsicherungsbeurteilungssignal NLk erzeugen. Ein Durchgangsgate G2 kann zwischen dem zwischengespeicherten Schmelzsicherungsbeurteilungssignal NLk und dem Knoten N210 ge koppelt sein. Das Durchgangsgate G2 kann das Schmelzsicherungs beurteilungssignal S1 empfangen und die Ausgabe des Inverters IV3 als Steuereingänge empfangen. Das Durchgangsgate G2 kann komplementäre IGFETs haben, die parallel zueinander angeordnet sind.

Der Betrieb der Ausführungsform, die in Fig. 1 dargestellt ist und eine Latchschaltung hat, wie sie in Fig. 2 dargestellt ist, wird nachfolgend mit Bezug auf Fig. 1 und Fig. 2 beschrieben.

Gemäß Fig. 1 können, wenn keine Bestimmung des Zustands der Schmelzsicherung (F1 bis Fn) stattfindet, das Schmelzsiche rungsbeurteilungssignal S1 auf einem niedrigen Logikniveau, das erste Beurteilungstestsignal TEST1 auf einem niedrigem Logikni veau und das zweite Beurteilungstestsignal TEST2 auf einem ho hen Logikniveau sein. Wenn das erste Beurteilungstestsignal TEST1 auf einem niedrigen Logikniveau ist, kann die erste Beur teilungssteuerschaltung 132 gesperrt sein und der Transistor MN21 kann in dem nichtleitenden Zustand sein. Wenn das zweite Beurteilungstestsignal TEST2 auf einem hohen Logikniveau ist, kann die zweite Beurteilungssteuerschaltung 134 gesperrt sein und der Transistor MP11 kann in dem nichtleitenden Zustand sein. Wenn das Schmelzsicherungsbeurteilungssignal S1 auf einem niedrigen Logikniveau ist, kann der Inverter IV10 eine logisch hohe Ausgabe erzeugen, die an die Steuergates der Transistoren MP1 und MN2 angelegt werden kann. Der Transistor MP1 kann aus geschaltet sein und der Transistor MN2 kann eingeschaltet sein. Wenn der Transistor MPl1 und der Transistor MP11 ausgeschaltet sind, kann kein Strom von der Stromquelle I1 zu dem Referenz spannungsknoten VG1 fließen. Wenn der Transistor MN2 einge schaltet ist, wird die Referenzspannung VG1 auf Erde gezogen. Dies kann alle Beurteilungstransistoren (T1 bis Tn) sperren und sie können in einem nichtleitenden Zustand sein. Dies kann den Ruhestromverbrauch in der Schmelzsicherungsbeurteilungsschal tung 100 reduzieren.

Aus Fig. 2 ist ersichtlich, dass, wenn das Beurteilungssignal S1 auf einem niedrigem Logikniveau ist, ein logisches, zwi schenspeicherndes Durchgangsgate G2 freigegeben sein kann, wäh rend die Ladeschaltung 210 gesperrt ist. Der Latch Lk kann den zuvor bestimmten Zustand (wenn er beurteilt wird) der Schmelz sicherung Fk zwischengespeichert haben und kann ein zwischenge speichertes Schmelzsicherungsbestimmungssignal NLk dementspre chend erzeugen.

Gemäß Fig. 1 kann, wenn der Zustand der Schmelzsicherungen (F1 bis Fn) bestimmt werden soll, das Schmelzsicherungsbeurtei lungssignal S1 von dem niedrigen Logikniveau auf das hohe Lo gikniveau übergehen. Wenn das Schmelzsicherungsbeurteilungssig nal S1 auf hohem Logikniveau ist, kann ein niedriges Logikni veau an das Steuergate des Transistors MP1 und das Steuergate des Transistors MN2 angelegt sein. Der Transistor MP1 kann ein geschaltet sein und der Transistor MN2 kann ausgeschaltet sein. Dies kann ermöglichen, dass Strom von der Stromquelle I1 an dem Referenzspannungsknoten VG1 anliegt und durch den Transistor MN1 geleitet wird. Auf diese Art und Weise kann die Referenz spannung VG1 erzeugt werden und die Beurteilungstransistoren (T1 bis Tn) können leitend werden. Der Transistor MN1 kann eine Stromspiegelkonfiguration mit den Beurteilungstransistoren (T1 bis Tn) ausbilden. Auf diese Art und Weise kann der Strom, der durch einen bestimmten Beurteilungstransistor (T1 bis Tn) fließt, proportional zu dem Strom sein, der durch den Transis tor MN1 fließt. Wenn in dem normalen Schmelzsicherungsbeurtei lungsmodus (S1 = logisch hoch, TEST1 = logisch niedrig und TEST2 = logisch hoch) geleitet wird, können die Beurteilungs transistoren (T1 bis Tn) jeweils einen Einschaltwiderstand im normalen Modus bereitstellen.

Wenn die Beurteilungstransistoren (T1 bis Tn) leiten, kann ein Potential an jedem bestimmten Beurteilungsknoten (N1 bis Nn) abhängig davon erzeugt werden, ob die entsprechende Schmelzsi cherung (F1 bis Fn) unversehrt oder unterbrochen ist.

Gemäß Fig. 2 kann das Potential am Beurteilungsknoten Nk durch die Ladeschaltung 210 empfangen werden. Die Ladeschaltung 210 kann durch das hohe Logikniveau des Beurteilungssignals S1 freigegeben sein und das Potential am Beurteilungsknoten (N1 bis Nn) kann an den Knoten N210 angelegt sein. Wenn das Poten tial am Beurteilungsknoten Nk unterhalb des Auslösepunkts des Inverters IV1 ist, kann ein niedriges Logikniveau durch die In verter (IV1 und IV2) angelegt sein, um das Schmelzsicherungsbe urteilungssignal NLk zu erzeugen, das auf einem niedrigen Lo gikniveau sein kann. Hierdurch wird eine unterbrochene Schmelz sicherung (F1 bis Fn) angegeben. Wenn das Potential am Beurtei lungsknoten Nk jedoch oberhalb des Auslösepunkts des Inverters IV1 ist, wird ein hohes Logikniveau durch die Inverter (IV1 und IV2) angelegt, um ein zwischengespeichertes Schmelzsicherungs beurteilungssignal NLk zu erzeugen, das auf einem hohen Logik niveau sein kann. Hierdurch wird eine unversehrte Schmelzsiche rung (F1 bis Fn) angegeben. Wie bereits früher erläutert wurde, ist dies jedoch nicht geeignet, eine Schmelzsicherung an zugeben, die nur teilweise unterbrochen ist. Nachdem die Schmelzsicherungsbeurteilung abgeschlossen worden ist, kann das Schmelzsicherungsbeurteilungssignal S1 zurück auf das niedrige Logikniveau und die Beurteilungsergebnisse können in den Latch schaltungen (L1 bis Ln) zwischengespeichert werden.

Um eine Schmelzsicherung oder Schmelzsicherungen zuverlässig auszusieben, die nur teilweise unterbrochen sind, kann die Aus führungsform der Erfindung gemäß Fig. 1 einen ersten Beurtei lungstestmodus (TEST1 = logisch hoch) aufweisen, der ermög licht, dass eine teilweise unterbrochene Schmelzsicherung als eine unversehrte Schmelzsicherung beurteilt wird. Die Ausfüh rungsform der Erfindung gemäß Fig. 1 kann auch einen zweiten Beurteilungstestmodus (TEST2 = logisch niedrig) enthalten, der ermöglichen kann, dass eine teilweise unterbrochene Schmelzsi cherung als eine unterbrochene Schmelzsicherung beurteilt wird. Diese Betriebsmodi werden nachfolgend beschrieben.

Um in geeigneter Weise bestimmen zu können, dass eine bestimmte Schmelzsicherung (F1 bis Fn) teilweise unterbrochen sein kann, können der erste Beurteilungstestmodus und der zweite Beurtei lungstestmodus in Abfolge durchgeführt werden. Wenn inkonsis tente Ergebnisse erhalten werden, kann die bestimmte Schmelzsi cherung (F1 bis Fn) als teilweise unterbrochen betrachtet wer den und das Bauelement bzw. die Vorrichtung kann zurückgewiesen werden.

Zuerst wird in den ersten Beurteilungstestmodus eingetreten. In dem ersten Beurteilungstestmodus kann das Beurteilungstestmo dussignal TEST1 auf das hohe Logikniveau wechseln, während das Beurteilungssignal S1 auf dem hohen Logikniveau sein kann. Wenn das erste Beurteilungstestmodussignal TEST1 auf dem hohen Lo gikniveau ist, kann die erste Beurteilungssteuerschaltung 132 freigegeben sein. Wenn das erste Beurteilungstestmodussignal TEST1 auf einem hohen Logikniveau ist, kann der Transistor MN21 eingeschaltet sein. Auf diese Art und Weise kann ein Stromweg von der Referenzspannung VG1 auf Erde durch die erste Beurtei lungssteuerschaltung 132 bereitgestellt werden. Vom Konzept her ist ersichtlich, dass der Stromweg von der Referenzspannung VG1 nach Erde durch die erste Beurteilungssteuerschaltung 132 pa rallel zu dem Stromweg nach Erde durch den Transistor MN1 be reitgestellt sein kann. Dies kann einen Reduzierungseffekt des effektiven Widerstands von der Referenzspannung VG1 nach Erde erzeugen. Dies kann das Potential der Referenzspannung VG1 kleiner machen. Wenn eine kleinere Referenzspannung VG1 gegeben ist, können die Beurteilungstransistoren (T1 bis Tn) einen grö ßeren Widerstand annehmen. Die Schmelzsicherungsbeurteilungs schaltung 100 kann derart ausgelegt sein, dass der Einschaltwi derstand jedes einzelnen Beurteilungstransistors (T1 bis In) ungefähr zweimal so hoch in dem ersten Beurteilungstestmodus als in dem normalen Schmelzsicherungsbeurteilungsmodus ist. Der erhöhte Einschaltwiderstand der Beurteilungstransistoren (T1 bis Tn) kann ermöglichen, dass eine teilweise gebrochene Schmelzsicherung (F1 bis Fn) das Potential am Beurteilungskno ten (N1 bis Nn) erhöht, und kann ermöglichen, dass das zwi schengespeicherte Schmelzsicherungsbestimmungssignal NLk (ver gleiche Fig. 2) auf ein hohes Logikniveau angehoben wird, wo durch eine unversehrte Schmelzsicherung angezeigt wird.

Nachdem der erste Beurteilungstest abgeschlossen worden ist, kann das Beurteilungssignal S1 auf das niedrige Logikniveau zu rückkehren und das erste Beurteilungstestsignal TEST1 kann auf das niedrige Logikniveau zurückkehren. Die ersten Beurteilungs ergebnisse können in den Latchschaltungen (L1 bis Ln) zwischen gespeichert werden.

Als nächstes wird in den zweiten Beurteilungstestmodus einge treten. In dem zweiten Beurteilungstestmodus kann das zweite Beurteilungstestmodussignal TEST2 auf das niedrige Logikniveau übergehen, während das Beurteilungssignal S1 auf dem hohen Lo gikniveau sein kann. Wenn das Beurteilungstestmodussignal TEST2 auf dem niedrigen Niveau ist, kann die zweite Beurteilungssteu erschaltung 134 freigegeben sein. Wenn das zweite Beurteilungs testmodussignal TEST2 auf niedrigem Logikniveau ist, kann der Transistor MP11 eingeschaltet sein. Auf diese Art und Weise kann ein Stromweg von der Stromquelle 11 zu der Referenzspan nung VG1 durch die zweite Beurteilungssteuerschaltung 134 be reitgestellt werden. Vom Konzept her ist ersichtlich, dass der Stromweg von der Stromquelle 11 zur Referenzspannung VGl durch die zweite Beurteilungssteuerschaltung 134 parallel zu dem Stromweg von der Stromquelle 11 zur Referenzspannung VGl durch den Transistor MP1 bereitgestellt werden kann. Dies kann den effektiven Widerstand zwischen der Stromquelle 11 und der Refe renzspannung VG1 reduzieren. Dies kann das Potential der Refe renzspannung VGl anheben. Mit einem höheren Referenzspannungs potential VG1 können die Beurteilungstransistoren (T1 bis Tn) einen geringeren Widerstandswert annehmen. Die Widerstandsbeur teilungsschaltung 100 kann derart ausgelegt sein, dass der Ein schaltwiderstand jedes einzelnen Beurteilungstransistors (T1 bis Tn) ungefähr halb so hoch in dem zweiten Beurteilungstest modus als in dem normalen Schmelzsicherungsbeurteilungsmodus ist. Der abgesenkte Einschaltwiderstand der Beurteilungstran sistoren (T1 bis Tn) kann ein vermindertes Potential an dem Be urteilungsknoten (N1 bis Nn) ermöglichen, wenn es eine teilwei se unterbrochene Schmelzsicherung (F1 bis Fn) gibt. Dies kann ermöglichen, dass das zwischengespeicherte Schmelzsicherungsbe urteilungssignal NLk (vergleiche Fig. 2) auf niedriges Logikni veau abgesenkt wird, wodurch eine unterbrochene Schmelzsiche rung angezeigt wird.

Nachdem der zweite Beurteilungstest abgeschlossen worden ist, kann das Beurteilungssignal S1 auf das niedrige Logikniveau zu rückkehren und das zweite Beurteilungstestsignal TEST2 kann auf das hohe Logikniveau zurückkehren. Die zweiten Beurteilungser gebnisse können in den Latchschaltungen (Ll bis Ln) zwischenge - speichert werden.

Auf diese Art und Weise kann, wenn eine Schmelzsicherung (F1 bis Fn) als unversehrt bei einem ersten Beurteilungstest beur teilt wird und als unterbrochen bei einem zweiten Beurteilungs test beurteilt wird, die jeweilige Schmelzsicherung (F1 bis Fn) als teilweise unterbrochen beurteilt werden und die Vorrichtung bzw. das Bauelement kann zurückgewiesen werden.

In Fig. 3 wird ein Kurvenverlauf erläutert, der Schmelzsiche rungsbeurteilungen in der Ausführungsform der Erfindung gemäß Fig. 1 zeigt.

Der Schmelzsicherungsbeurteilungskurvenverlauf von Fig. 3 ent hält die Wellenform 310, die erläutert, wie das Potential am Beurteilungsknoten (N1 bis Nn) entweder eine Beurteilung "un terbrochen" oder "unversehrt" in Abhängigkeit von einem Auslö sepunkt in der Latchschaltung (L1 bis Ln) erzeugen kann. Die Wellenform 320 zeigt bzw. erläutert, wie eine Schmelzsicherung, die ein Potential am Beurteilungsknoten (N1 bis Nn) beim Normalbetrieb erzeugen kann, in einem ersten Beurteilungstest beurteilt werden kann. Die Wellenform 330 erläutert, wie eine Schmelzsicherung, die ein Potential am Beurteilungsknoten (N1 bis Nn) bei Normalbetrieb erzeugen kann, in bzw. bei dem zwei ten Beurteilungstest beurteilt werden kann. Es ist ersichtlich, das eine teilweise unterbrochene Schmelzsicherung, die ein Po tential am Beurteilungsknoten (N1 bis Nn) beim Normalbetrieb erzeugen kann, das zwischen V1 und V2 fällt, inkonsistente Be urteilungen erzeugen kann, wenn beim ersten Beurteilungstest und beim zweiten Beurteilungstest beurteilt wird. Eine Vorrich tung, die eine solche teilweise unterbrochene Schmelzsicherung hat, kann zurückgewiesen bzw. aussortiert werden. Auf diese Art und Weise kann die Schmelzsicherungsbeurteilungsschaltung 100 einen Testmodus haben, der eine ausreichende Toleranz bzw. Grenze für das Aussieben einer teilweise unterbrochenen Schmelzsicherung hat, die ansonsten unrichtig unter Betriebsbe dingungen beurteilt werden kann, welche innerhalb spezieller Werte fallen. Es wird darauf hingewiesen, dass eine tatsächlich unversehrte Schmelzsicherung ein Potential am Beurteilungskno ten erzeugen kann, das größer als V2 bei allen Betriebsbedin gungen ist. Auch eine vollständig unterbrochene Schmelzsiche rung kann ein Potential am Beurteilungsknoten erzeugen, das kleiner als V1 ist.

Eine Vorrichtung, die eine teilweise unterbrochene Schmelzsi cherung enthält, welche einen Widerstand etwas kleiner als den Einschaltwiderstand ihres entsprechenden Beurteilungstransis tors hat, kann unter Verwendung nur des ersten Beurteilungs tests zurückgewiesen werden. Es kann jedoch nicht bestimmt wer den, ob die Schmelzsicherungsunterbrechung fehlerhaft war, eine redundante Speicherzelle fehlerhaft ist, oder ob ein Decodie rer, der eine redundante Speicherzelle auswählt, fehlerhaft ist. Der zweite Beurteilungstest kann jedoch dazu verwendet werden, die teilweise gebrochene Schmelzsicherung als defekt in geeigneter Weise zu identifizieren, indem inkonsistente Beur teilungsergebnisse in einer bestimmten Latchschaltung zwischen gespeichert werden.

Auf der Basis der Ergebnisse der ersten Beurteilung und der zweiten Beurteilung sind Logikniveaus des zwischengespeicherten Schmelzsicherungsbeurteilungssignals NLk in der nachfolgenden Tabelle aufgezeigt.

Manchmal nimmt eine Schmelzsicherung aufgrund von Herstellungs variationen einen hohen Widerstand an, auch wenn keine Versuche gemacht wurden, die Schmelzsicherung durchzubrennen. Ein sol cher Fall wird nachfolgend erläutert.

Gemäß den Fig. 6a bis 6c werden Querschnittsansichten erläu tert, die einen normalen Schmelzsicherungsätzprozess und eine Schmelzsicherung, die überätzt worden ist, zeigen. Fig. 6a kann eine Metallschicht 11, die eine Schmelzsicherung ausbildet, und einen Schutzfilm 12 enthalten. Der Schutzfilm 12 kann als Iso lationsfilm bzw. -schicht für die Trennung unterschiedlicher Schichten an bzw. auf dem Halbleiter verwendet werden.

Gemäß Fig. 6b kann der Schutzfilm 12 geätzt werden, damit die Metallschicht 11 freigelegt werden kann. Dies kann derart aus geführt werden, dass die Schmelzsicherung, die durch die Me tallschicht 11 ausgebildet ist, unterbrochen werden kann, um defekte Elemente zu ersetzen, wenn sie in der Halbleitervor richtung vorhanden sind. Fig. 6b zeigt ein gewünschtes Ätzre sultat.

Ein überätzter Zustand wird mit Bezug auf Fig. 6c erläutert. Wenn der Schutzfilm 12 zu stark geätzt wird, wird die Metall schicht 11 dünn. Dies kann den Widerstand einer unversehrten Schmelzsicherung erhöhen. Wenn die Widerstandserhöhung stark genug ist, dass die Vorrichtung unter den Betriebsbedingungen ausfällt, kann die erläuterte Schmelzsicherungsbeurteilungspro zedur verwendet werden, um eine solche Vorrichtung effektiv auszusortieren, damit die Vorrichtung beseitigt werden kann.

Ähnlich kann eine teilweise Unterbrechung aufgrund einer Fehl funktion der Laserabstimmmaschine auftreten. Teilweise Unter brechungen können auch aufgrund eines Fehlers in der Program mierung der Schmelzsicherungskoordinaten in der Laserabgleich maschine auftreten. Diese teilweisen Brüche können unter Ver wendung der offenbarten Ausführungsforme n der Erfindung festge stellt werden.

In einigen Fällen kann der Widerstand einer Schmelzsicherung etwas niedriger als der Einschaltwiderstand eines Beurteilungs transistors während des Normalbetriebs sein. Dieser Fall kann bei dem zweiten Beurteilungstestmodus festgestellt werden und die Vorrichtung kann als fehlerhaft zurückgewiesen werden.

Wenn eine herkömmliche Schmelzsicherungsbeurteilungsschaltung 900, z. B. jene, die in Fig. 9 erläutert ist, in einer Halblei tervorrichtung, z. B. einem Speicher, in dem eine große Anzahl von Schmelzsicherungselementen erforderlich ist, angewendet wird, kann ein extrem hoher Widerstand des Widerstandselements 912 und der Schmelzsicherung F901 erforderlich sein, um den Ru hestrom (standby current) zu begrenzen. Wenn die Versorgungs spannung z. B. 3 V beträgt, ist der Spezifikationswert des Ruhe stroms gleich 100 µA und wenn die Anzahl der Schmelzsicherungen 1000 ist, muss das Widerstandselement 912 einen Widerstand von mindestens 30 × 10⁶ Q aufweisen. Dieses Ergebnis ergibt sich aus der nachfolgenden Gleichung.

R = (V/I) = (3/(100 × 10^-6/1000)) = 30 × 10⁶ Q

Weitere interne Schaltungen können Strom verbrauchen oder haben normalen Leckstrom, wodurch ein noch höherer Widerstandswert des Widerstandselements 912 benötigt wird. Da Widerstands schichten heutzutage typischerweise unter Verwendung einer Me tallschicht ausgebildet werden, kann ein großes Gebiet erfor derlich sein, um den gewünschten Widerstand zu erreichen. Unter Verwendung der Ausführungsform der Erfindung, die in Fig. 1 of fenbart ist, ist jedoch kein Widerstandselement erforderlich, wodurch nachteilige Effekte bezüglich der Chipgröße vermieden werden können.

Um eine Schmelzsicherung in einer herkömmlichen Schmelzsiche rungsbeurteilungsschaltung von Fig. 9 zu testen, sind der n- Kanal-Transistor MN901 und der Widerstand 918 mit dem Knoten N901 verbunden, mit dem die Schmelzsicherung F901 verbunden ist. Wenn der Test in einer Halbleitervorrichtung mit einer Vielzahl von Schmelzsicherungen angewendet wird, ist deshalb eine Vielzahl von herkömmlichen Schmelzsicherungsbeurteilungs schaltungen 900 notwendig. Somit würde die gleiche Anzahl von n-Kanal-Transistoren MN901 und Widerständen 918 wie die Anzahl der Schmelzsicherungen erforderlich sein. Zudem, wenn Betriebs toleranzen bzw. -grenzen eine ähnliche Teststruktur erfordern, die mit der Spannungsversorgung VDD verbunden ist, kann sich die Anzahl der Transistoren und Widerstände verdoppeln.

Andererseits benötigt die Ausführungsform der Erfindung gemäß Fig. 1 nur eine Spannungserzeugungsschaltung 110 und eine Schmelzsicherungsbeurteilungsteuerschaltung 130 zum Erhöhen bzw. Absenken der Referenzspannung VG1. Es wird darauf hinge wiesen, dass die Beurteilungssteuerschaltung 130 nur drei Tran sistoren haben kann. Nur ein einziger Beurteilungstransistor (T1 bis Tn) wird für jede Schmelzsicherung (F1 bis Fn) benö tigt. Die Ausführungsform der Erfindung von Fig. 1 ist deshalb geeignet, eine beträchtliche Erhöhung der Chipabmessungen zu vermeiden.

In der herkömmlichen Schmelzsicherungsbeurteilungsschaltung 900 von Fig. 9 hat der Widerstand 912 einen festgelegten Wert. Da der Einschaltwiderstand des n-Kanal-Transistors MN901 klein im Vergleich zu dem Widerstand 912 ist, wenn die Schwellenspannung des n-Kanal-Transistors MN901 aufgrund von Prozessvariationen ansteigt, gibt es einen geringen Einfluss auf das Potential des Knoten N901. Andererseits kann sich in diesem Fall die Schwell enspannung des Inverters IV901 ändern, was verursacht, dass sich die Beurteilung des Zustands der Schmelzsicherung F901 än dert.

In der Ausführungsform von Fig. 1 kann, wenn die Schwellenspan nung z. B. der Transistoren (MN1 und MN11) ansteigt, die Refe renzspannung VG1 jedoch auch ansteigen. Dies kann die Steuerga tespannung der Beurteilungstransistoren (T1 bis Tn) erhöhen und dient dann zur Kompensation von Widerstandserhöhungen der Beur teilungstransistoren (T1 bis Tn).

Eine weitere Ausführungsform der Erfindung wird nachfolgend mit Bezug auf Fig. 4 beschrieben. In Fig. 4 wird eine Schmelzsiche rungsbeurteilungsschaltung gemäß einer weiteren Ausführungsform der Erfindung in einem schematischen Schaltungsdiagramm erläu tert und ihr ist das allgemeine Bezugszeichen 400 zugeordnet. Die Schmelzsicherungsbeurteilungsschaltung 400 kann ähnliche Elemente wie die Schmelzsicherungsbeurteilungsschaltung 100 von Fig. 1 aufweisen und diese Elemente haben das gleiche Bezugs zeichen und eine detaillierte Beschreibung dieser Elemente kann somit hier weggelassen werden.

Die Schmelzsicherungsbeurteilungsschaltung 400 kann eine Schmelzsicherungsbeurteilungssteuerschaltung 430 aufweisen. Die Schmelzsicherungsbeurteilungssteuerschaltung kann eine erste Beurteilungssteuerschaltung 432 und eine zweite Beurteilungs teuerschaltung 434 aufweisen.

Die erste Beurteilungssteuerschaltung 432 kann Transistoren (MN11-1 bis MN11-n) aufweisen, die ein Drain und ein Steuergate haben, die mit der Referenzspannung VG1 gekoppelt sind. Die erste Beurteilungssteuerschaltung 432 kann auch Transistoren (MN21-1 bis MN21-n) aufweisen, die jeweils ein Drain, das mit einer Source eines Transistors (MN11-1 bis MN11-n) gekoppelt ist, eine Source, die mit Erde gekoppelt ist, und ein Steuerga te haben, das zum Empfangen eines ersten Beurteilungstestsig nals (TEST1-1 bis TEST1-n) gekoppelt ist. Die Transistoren (MN11-1 bis MN11-n) und die Transistoren (MN21-1 bis MN21-n) können n-Kanal-IGFETs sein.

Die zweite Beurteilungssteuerschaltung 434 kann zwischen der Stromquelle I1 und der Referenzspannung VG1 gekoppelt sein. Die Beurteilungssteuerschaltung 434 kann Transistoren (MP11-1 bis MP11-n) aufweisen, von denen jeder eine Source, die mit der Stromquelle I1 gekoppelt ist, ein Drain, das mit der Referenz spannung VG1 gekoppelt ist, und ein Steuergate haben, das zum Empfang eines zweiten Beurteilungstestsignals (TEST2-1 bis TEST2-n) gekoppelt ist. Die Transistoren (MP11-1 bis MP11-n) können p-Kanal-IGFETs sein.

Jede Kombination der ersten Beurteilungstestsignale (TEST1-1 bis TEST1-n) kann ein hohes Logikniveau in einem ersten Beur teilungstestmodus annehmen. Jede Kombination der zweiten Beur teilungstestsignale (TEST2-1 bis TEST2-n) kann ein niedriges Logikniveau in einem zweiten Beurteilungstestmodus annehmen.

Die Größen und deshalb die Stromquellen - oder Stromsenken- Eigenschaften der Transistoren (MN11-1 bis MN11-n) und der Transistoren (MN21-1 bis MN21-n) können gleich oder unter schiedlich zueinander sein. Ähnlich können die Größen und des halb die Stromquelleneigenschaften oder Stromsenkeneigenschaf ten der Transistoren (MP11-1 bis MP11-n) unterschiedlich oder gleich zueinander sein.

In der Schmelzsicherungsbeurteilungsschaltung 400 können, wenn sie in dem ersten Beurteilungstestmodus arbeitet, eines oder mehrere der ersten Beurteilungstestsignale (TEST1-1 bis TESTl n) auf ein hohes Logikniveau übergehen. Auf diese Art und Weise kann für jedes erste Beurteilungstestsignal (TEST1-1 bis TEST1- n), das auf einem hohen Logikniveau ist, ein paralleler Strom weg zur Erde von der Referenzspannung VG4 aus erzeugt werden. Dies kann dazu dienen, das Potential der Referenzspannung VG4 abzusenken. Das Ausmaß bzw. der Betrag, um den das Potential der Referenzspannung VG4 abgesenkt wird, kann durch Bereitstel len einiger oder mehrerer erster Beurteilungstestsignale (TEST1-1 bis TEST1-n) auf hohem Logikniveau eingestellt werden.

Ähnlich können in der ersten Schmelzsicherungsbeurteilungs schaltung 400, wenn sie in dem zweiten Beurteilungstestmodus arbeitet, eine oder mehrere der zweiten Beurteilungstestsignale (TEST2-1 bis TEST2-n) auf ein niedriges Logikniveau übergehen. Auf diese Art und Weise kann für jedes zweite Beurteilungstest signal (TEST2-1 bis TEST2-n), das auf einem niedrigen Logikni veau sein kann, ein paralleler Stromweg von der Stromquelle 11 zur Referenzspannung VG4 erzeugt werden. Dies kann dazu dienen, das Potential der Referenzspannung VG4 anzuheben. Der Betrag, um den das Potential der Referenzspannung VG4 angehoben werden kann, kann durch Bereitstellen mehrerer oder einiger zweiter Beurteilungstestsignale (TEST2-1 bis TEST2-n) auf niedrigem Lo gikniveau eingestellt werden.

Somit kann sowohl im ersten Beurteilungstestmodus als auch im zweiten Beurteilungstestmodus der Einschaltwiderstand der Beur teilungstransistoren (Tl bis Tn) eingestellt werden. Auf diese Art und Weise, wie Fig. 3 zu entnehmen ist, können hypotheti sche Potentialniveaus (V1 bis V2) des Beurteilungsknotens (Nl bis Nn) wie im Normalbetrieb einen Bereich erzeugen, in dem ei ne Vorrichtung aufgrund zumindest einer teilweise gebrochenen Schmelzsicherung zurückgewiesen werden kann. Die Potentialni veaus (V1 bis V2) können durch Ändern der Kombination der ers ten Beurteilungstestsignale (TEST1-1 bis TEST1-n) und/oder der zweiten Beurteilungstestsignale (TEST2-1 bis TEST2-n) fein ein gestellt werden, die während des ersten Beurteilungstestmodus bzw. des zweiten Beurteilungstestmodus aktiv werden.

Noch eine weitere Ausführungsform der Erfindung wird nachfol gend mit Bezug auf Fig. 5 beschrieben. Gemäß Fig. 5 wird eine Schmelzsicherungsschaltung gemäß einer Ausführungsform der Er findung in einem schematischen Schaltungsdiagramm erläutert und ihr ist das allgemeine Bezugszeichen 500 zugeordnet. Die Schmelzsicherungsbeurteilungsschaltung 500 kann ähnliche Ele mente wie die Schmelzsicherungsbeurteilungsschaltung 100 von Fig. 1 haben und diese Elemente haben deshalb das gleiche Be zugszeichen und eine detaillierte Beschreibung kann deshalb hier weggelassen werden. Bezüglich der Beschreibung gleicher Elemente wird deshalb auf die Ausführungsform von Fig. 1 ver wiesen.

Die Schmelzsicherungsbeurteilungsschaltung 500 kann eine Refe renzspannungserzeugungsschaltung 510 aufweisen. Die Referenz spannungserzeugungsschaltung 510 kann eine Referenzspannungs einstellschaltung 512 haben. Die Referenzspannungseinstell schaltung 512 kann Freigabegatter (G11 bis G15) und Einstell transistoren (MP21 bis MP25) aufweisen. Jedes Freigabegatter (G11 bis G15) kann für den Empfang eines Referenzeinstellsig nals (TEST11 bis TEST15) und eines Schmelzsicherungsermitt lungssignals S1 als Eingangssignale gekoppelt sein. Jedes Frei gabegatter (G11 bis G15) kann ein Steuersignal zum Steuern ei nes Impedanzwegs eines entsprechenden Einstelltransistors (MP21 bis MP25) erzeugen. Jeder Einstelltransistor (MP21 bis MP25) kann eine Source, die mit der Stromquelle 11 gekoppelt ist, ein Drain, das mit der Referenzspannung VG5 gekoppelt ist, und ein Gate haben, das für den Empfang eines zugeordneten Steuersig nals gekoppelt ist, das von einem Freigabegatter (G11 bis G15) erzeugt wird.

Die Referenzspannungseinstellschaltung 512 kann dazu verwendet werden, die Referenzspannung VG5 während eines Schmelzsiche rungsbeurteilungsbetriebs in Übereinstimmung mit den Logikwer ten der Referenzeinstellsignale (TEST11 bis TEST15) zu program mieren. Zum Beispiel können die Referenzeinstellsignale (TEST11 bis TEST15) derart gesetzt werden, dass die Referenzeinstell signale (TEST11 bis TEST13) im Normalfall logisch hoch sind und dass die Referenzeinstellsignale (TEST14 und TEST15) im Normal fall (default) logisch niedrig sind, um nur ein Beispiel zu nennen. Wenn das Schmelzsicherungsermittlungssignal S1 auf ein hohes Logikniveau übergeht, können die Freigabegatter (G11 bis G13) hier Steuersignale auf niedrigem Logikniveau den Einstell transistoren (MP21 bis MP23) bereitstellen und können die Frei gabegatter (G14 und G15) hier Steuersignale auf hohem Logikni veau den Einstelltransistoren (MP24 und MP25) bereitstellen. Unter diesen Bedingungen können die Einstelltransistoren (MP21 bis MP23) eingeschaltet werden und können die Einstelltransis toren (MP24 und MP25) ausgeschaltet werden. Dementsprechend wird die Referenzspannung VG5 erzeugt.

Wenn aufgrund einer Änderung des Prozesses jedoch eine Vorrich tung hergestellt worden ist, die eine Schmelzsicherung oder Schmelzsicherungen haben kann, die einen niedrigeren Widerstand als den typischen Widerstand hat bzw. haben, und/oder die Beur teilungstransistoren (T1 bis Tn) schwach sind, kann der Beur teilungsknoten (N1 bis Nn) ein höheres Potential als im typi schen Fall haben. In diesem Fall können fehlerhafte Schmelzsi cherungsbeurteilungen auftreten und/oder die Beurteilungszeit kann heraufgesetzt sein.

In dem zuvor erwähnten Fall können auch die Referenzeinstell signale (TEST14 und TEST15) ein hohes Logikniveau annehmen, um nur ein Beispiel zu geben. Dies kann die Einstelltransistoren (MP21 bis MP25) während des Schmelzsicherungsbeurteilungsmodus einschalten und kann das Potential der Referenzspannung VG5 anheben. Das angehobene Potential der Referenzspannung VG5 kann den Einschaltwiderstand des Beurteilungstransistors (T1 bis Tn) reduzieren. Dies kann die negativen Effekte der Prozessänderun gen auf die Schmelzsicherungsbeurteilung kompensieren.

Wenn aufgrund einer Änderung der Herstellung bzw. des Prozesses eine Vorrichtung jedoch hergestellt worden ist, die eine Schmelzsicherung oder Schmelzsicherungen mit einem höheren Wi derstand als den typischen Widerstand haben können, und/oder die Beurteilungstransistoren (T1 bis Tn) stark sind, kann der Beurteilungsknoten (N1 bis Nn) ein niedrigeres Potential als im typischen Fall haben. In diesem Fall können fehlerhafte Schmelzsicherungsbeurteilungen auftreten und/oder die Beurtei lungszeit kann heraufgesetzt sein.

In diesem zuvor erwähnten Fall können die Referenzeinstellsig nale (TEST12 bis TEST15) ein niedriges Logikniveau annehmen und nur das Referenzeinstellsignal (TEST11) kann auf einem hohen Logikniveau sein, um nur ein Beispiel anzugeben. Dies kann nur den Einstelltransistor (MP21) während des Schmelzsicherungsbe urteilungsmodus einschalten und kann das Potential der Refe renzspannung VG5 absenken. Das niedrigere Potential der Refe renzspannung VG5 kann den Einschaltwiderstand der Beurteilungs transistoren (T1 bis Tn) heraufsetzen. Dies kann negative Ef fekte der Prozessvariationen auf die Schmelzsicherungsbeurtei lung kompensieren.

Zudem kann die Kombination aus den Logikniveaus der Referenz einstellsignale (TEST11 bis TEST15) gesetzt werden, die einen unnötigen Stromverbrauch in der Latchschaltung (L1 bis L5) re duzieren kann, um nur ein Beispiel anzugeben.

Nach einer Vervollständigung der Schmelzsicherungsbeurteilung während des Testens einer Vorrichtung können Referenzeinstell signale (TEST11 bis TEST15) durch Schmelzsicherungsoptionen, Bondingoptionen oder Maskenmodifikation, um nur einige Beispie le anzugeben, gesetzt werden.

Gemäß der Schmelzsicherungsbeurteilungsschaltung 500, wie zuvor beschrieben wurde, kann eine Variation der Prozessparameter, die das Treibervermögen der Transistoren oder den Widerstand einer Schmelzsicherung ändern, derart kompensiert werden, dass sie nur einen reduzierten nachteiligen Effekt auf den Schmelz sicherungsbeurteilungsbetrieb hat. Dies kann durch Auswählen einer geeigneten Referenzspannung VG5 durch geeignetes Setzen logischer Niveaus von Referenzeinstellsignalen (TEST11 bis TEST15) während einer anfänglichen Beurteilung ausgeführt wer den.

Es versteht sich, dass ein genaueres Abstimmen der Referenz spannung VG5 durch Erhöhen der Anzahl der Referenzeinstellsig nale, der Anzahl der Freigabegatter und der Anzahl der Ein stelltransistoren ausgeführt werden kann. Zudem können die Be urteilungen, die unter Verwendung einer Schmelzsicherungs beurteilungsschaltung 500 durchgeführt werden, auch unter Ver wendung einer Schmelzsicherungsbeurteilungsschaltung 100 und einer Schmelzsicherungsbeurteilungsschaltung 400 durchgeführt werden.

In den beschriebenen Ausführungsformen der Erfindung kann, da der Einschaltwiderstand eines Beurteilungstransistors in kurzer Zeit stabilisiert werden kann, das Potential des Schmelzsiche rungsbeurteilungsknotens sein wahres Beurteilungspotential in kurzer Zeit erreichen. Dies ermöglicht eine schnelle Beurtei lung, ob eine bestimmte Schmelzsicherung richtig unterbrochen ist oder nicht. Zudem können, da die Ausführungsformen, wie be schriebe wurde, keine vorgesehenen Widerstände haben, die grö ßere Prozessvariationen aufweisen und in der Schmelzsicherungs beurteilungsschaltung verwendet werden, die Schmelzsicherungs beurteilungen mit einer höheren Genauigkeit erreicht werden.

Es ist ersichtlich, dass die Ausführungsformen, die zuvor be schrieben wurden, exemplarisch sind, und dass die vorliegende Erfindung nicht auf diese Ausführungsformen begrenzt ist. Spe zielle Strukturen sollen nicht auf die beschriebene Ausfüh rungsform begrenzt sein.

Es versteht sich z. B., dass das Schmelzsicherungsbeurteilungs signal S1 ein Einschaltsignal sein kann. Ein solches Schmelzsi cherungsbeurteilungssignal S1 kann durch Detektieren einer Ver sorgungsspannung erzeugt werden, die ein ausreichendes Potenti al erreicht. Es versteht sich, dass die Schmelzsicherungsbeur teilungen jedes mal dann auftreten kann, wenn eine Vorrichtung hochfährt oder eingeschaltet wird.

Obwohl ein Halbleiterspeicher erläutert wurde, versteht es sich, dass die Ausführungsformen auf jede Vorrichtung anwendbar sind, die eine Schmelzsicherung aufweist, die brechen kann oder unversehrt bleibt. Solche Schmelzsicherungsstrukturen können elektrisch programmierbare Transistoren, die als programmierba re Schmelzsicherung verwendet werden, aufweisen, um nur ein Beispiel zu nennen. Es versteht sich, dass die Ausführungsfor men auf Schmelzsicherungsstrukturen anwendbar sind, die mit ei nem Laserpuls, einer angelegten Spannung oder einem angelegten Strom unterbrochen werden können, um nur einige Beispiele zu nennen.

In den Ausführungsformen können die Beurteilungsergebnisse auf einen Bondabschnitt oder Probenabschnitt auf der Halbleitervor richtung ausgegeben werden. Die Beurteilungsergebnisse können dann durch eine Testvorrichtung gelesen werden, die die Vor richtung in Abhängigkeit von den Ergebnissen aussortiert.

Obwohl verschiedene spezielle Ausführungsformen hier im Detail beschrieben wurden, kann die vorliegende Erfindung verschiede nen Änderungen, Ersetzungen und Modifikationen unterzogen wer den, ohne dass vom Bereich der Erfindung abgewichen wird. Die vorliegende Erfindung ist demnach nur insoweit beschränkt, wie es in den beiliegenden Ansprüchen definiert ist.

Claims

1. Halbleitervorrichtung mit einer Schmelzsicherungsbeurtei lungsschaltung, wobei die Schmelzsicherungsbeurteilungsschal tung aufweist:
mindestens eine programmierbare Schmelzsicherung, die in Serie mit einem steuerbaren Impedanzweg angeordnet ist; und
eine Steuerschaltung, die die Impedanz des steuerbaren Impe danzweges ändert.

2. Halbleitervorrichtung nach Anspruch 1, worin die Steuer schaltung die Impedanz des steuerbaren Impedanzweges durch Än dern eines Steuerknotenpotentials ändert.

3. Halbleitervorrichtung nach Anspruch 2, worin ein Spannungs erzeuger ein erstes Steuerknotenpotential in einem ersten Modus erzeugt und worin die Steuerschaltung ein zweites Steuerknoten potential in einem zweiten Modus erzeugt.

4. Halbleitervorrichtung nach Anspruch 3, worin das zweite Steuerknotenpotential größer als das erste Steuerknotenpotenti al ist.

5. Halbleitervorrichtung nach Anspruch 3, worin das zweite Steuerknotenpotential kleiner als das erste Steuerknotenpoten tial ist.

6. Halbleitervorrichtung nach Anspruch 3, worin die Steuer schaltung ein drittes Steuerknotenpotential in einem dritten Knoten erzeugt und worin das erste Steuerknotenpotential zwi schen dem zweiten Steuerknotenpotential und dem dritten Steuer knotenpotential ist.

7. Halbleitervorrichtung mit einer Schmelzsicherungsbeurtei lungsschaltung zum Bestimmen, ob eine Schmelzsicherung in einem ersten Zustand oder einem zweiten Zustand ist, die aufweist:
einen Beurteilungsknoten, der mit der Schmelzsicherung gekop pelt ist;
einen Beurteilungstransistor, der mit dem Beurteilungsknoten gekoppelt ist, wobei der Beurteilungstransistor einen steuerba ren Impedanzweg hat; und
eine Steuerschaltung, die mit einem Steuergate des Beurtei lungstransistors gekoppelt ist, um die Impedanz des steuerbaren Impedanzweges einzustellen.

8. Halbleitervorrichtung nach Anspruch 7, die weiterhin auf weist: eine Latchschaltung, die mit dem Beurteilungsknoten gekoppelt ist, wobei die Latchschaltung ein zwischengespeichertes Schmelzsicherungsbeurteilungssignal in Abhängigkeit von dem Po tential des Beurteilungsknotens bereitstellt.

9. Halbleitervorrichtung nach Anspruch 7, die weiterhin auf weist:
eine Spannungserzeugungsschaltung, die eine Referenzspannung an das Steuergate des Beurteilungstransistors anlegt; und
worin die Steuerschaltung eine erste Beurteilungssteuerschal tung zum Absenken der Referenzspannung und eine zweite Beurtei lungssteuerschaltung zum Anheben der Referenzspannung aufweist.

10. Halbleitervorrichtung nach Anspruch 9, worin die Spannungs erzeugungsschaltung für den Empfang eines Schmelzsicherungsbe urteilungsfreigabesignals gekoppelt ist, das die Erzeugung der Referenzspannung freigibt, wenn der Zustand der Schmelzsiche rung beurteilt werden soll.

11. Halbleitervorrichtung nach Anspruch 9, worin die erste Be urteilungssteuerschaltung nicht gleichzeitig zu der zweiten Be urteilungssteuerschaltung freigegeben wird.

12. Halbleitervorrichtung nach Anspruch 9, worin die erste Be urteilungssteuerschaltung einen ersten Steuerbeurteilungsimpe danzweg aufweist, der zwischen dem Steuergate des Beurteilungs transistors und einer niedrigen Versorgungsspannung gekoppelt ist, und worin der erste Steuerbeurteilungsimpedanzweg von ei ner ersten Beurteilungssteuerschaltung freigegeben wird.

13. Halbleitervorrichtung nach Anspruch 12, worin die erste Be urteilungssteuerschaltung einen zweiten Steuerbeurteilungsimpe danzweg aufweist, der zwischen dem Steuergate des Beurteilungs transistors und einer niedrigen Versorgungsspannung gekoppelt ist, und worin der zweite Steuerbeurteilungsimpedanzweg durch ein zweites Beurteilungssteuersignal freigegeben wird.

14. Halbleitervorrichtung nach Anspruch 9, worin die zweite Be urteilungssteuerschaltung einen dritten Steuerbeurteilungsimpe danzweg aufweist, der zwischen dem Steuergate des Beurteilungs transistors und einer hohen Versorgungsspannung gekoppelt ist, und worin der dritte Steuerbeurteilungsimpedanzweg durch ein drittes Beurteilungssteuersignal freigegeben wird.

15. Halbleitervorrichtung nach Anspruch 14, worin die zweite Beurteilungssteuerschaltung einen vierten Steuerbeurteilungsim pedanzweg aufweist, der zwischen dem Steuergate des Beurtei lungstransistors und einer niedrigen Versorgungsspannung gekop pelt ist, und worin der vierte Steuerbeurteilungsimpedanzweg durch ein viertes Beurteilungssteuersignal freigegeben wird.

16. Halbleitervorrichtung mit einer Schmelzsicherungsbeurtei lungsschaltung, wobei die Schmelzsicherungsbeurteilungsschal tung aufweist:
eine Schmelzsicherungsschaltung, die eine Schmelzsicherung auf - weist, die in Serie mit einer Beurteilungsvorrichtung gekoppelt ist, um ein Beurteilungspotential an einem Beurteilungsknoten zu erzeugen;
einen Spannungserzeuger zum Bereitstellen eines Steuerpotenti als, um die Impedanz der Beurteilungsvorrichtung während eines ersten Schmelzsicherungsbeurteilungsmodus zu steuern; und
eine Schmelzsicherungsbeurteilungsschaltung zum Ändern des Steuerpotentials während eines zweiten Schmelzsicherungsbeur teilungsmodus.

17. Schmelzsicherungsbeurteilungsschaltung nach Anspruch 16, worin die Schmelzsicherungsbeurteilungssteuerschaltung eine Vielzahl von steuerbaren Impedanzwegen aufweist, die parallel zueinander angeordnet sind, wobei jeder steuerbare Impedanzweg für den Empfang eines Freigabesignals für den steuerbaren Impe danzweg gekoppelt ist und einen Weg mit niedriger Impedanz be reitstellt, wenn das Freigabesignal für den steuerbaren Impe danzweg in einem ersten Logikzustand ist, und einen Weg mit ho her Impedanz bereitstellt, wenn das Freigabesignal für den steuerbaren Impedanzweg in einem zweien Logikzustand ist, und worin das Steuerpotential durch die Logikzustände der Freigabe signale für den steuerbaren Impedanzweg bestimmt ist.

18. Schmelzsicherungsbeurteilungsschaltung nach Anspruch 17, worin der Spannungsgenerator ein Schmelzsicherungsbeurteilungs signal empfängt und worin jeder steuerbare Impedanzweg für den Empfang einer Logikkombination des Schmelzsicherungsbeurtei lungssignals des entsprechenden Freigabesignals für den steuer baren Impedanzweg gekoppelt ist.

19. Schmelzsicherungsbeurteilungsschaltung nach Anspruch 16, die weiterhin eine Latchschaltung aufweist, die mit dem Beur teilungsknoten gekoppelt ist, um einen Schmelzsicherungszustand gemäß dem Beurteilungspotential zwischenzuspeichern.

20. Schmelzsicherungsbeurteilungsschaltung nach Anspruch 19, worin die Schmelzsicherungsbeurteilungsschaltung einen ersten Testmodus und einen zweiten Testmodus bereitstellt und worin das Steuerpotential in dem ersten Testmodus niedriger als in dem zweiten Testmodus ist.