DE10240730B4 - Leiterplatte, Speichermodul und Herstellungsverfahren - Google Patents
Leiterplatte, Speichermodul und Herstellungsverfahren Download PDFInfo
- Publication number
- DE10240730B4 DE10240730B4 DE10240730A DE10240730A DE10240730B4 DE 10240730 B4 DE10240730 B4 DE 10240730B4 DE 10240730 A DE10240730 A DE 10240730A DE 10240730 A DE10240730 A DE 10240730A DE 10240730 B4 DE10240730 B4 DE 10240730B4
- Authority
- DE
- Germany
- Prior art keywords
- memory
- chips
- damping
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/10—Plug-in assemblages of components, e.g. IC sockets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Leiterplatte
für ein
Speichermodul mit
– einem Leiterplattenpanel (101) mit zwei Längskanten und zwei lateralen Kanten,
– einer Mehrzahl von Speicherchip-Kontaktstellengruppen (115), die jeweils mehrere Kontaktstellen zur Kontaktierung von auf beiden Seiten des Panels an entsprechenden Speicherchipplätzen anzuordnenden Speicherchips (110) beinhalten, wobei die Speicherchipplätze zu den Leiterplattenpanel-Längskanten parallele Längskanten und zu den lateralen Kanten des Leiterplattenpanels parallele laterale Kanten beinhalten,
– einer Mehrzahl von Verbindern (130), die entlang der Längskanten des Panels angeordnet sind, wobei die Verbinder so konfiguriert sind, dass sie die Speicherchip-Kontaktstellengruppen mit einem externen Bauelement elektrisch verbinden, und
– einer Mehrzahl von Dämpfungschip-Kontaktstellengruppen (117) zur Kontaktierung von eingebauten Dämpfungschips (120), wobei die Dämpfungschip-Kontaktstellengruppen so konfiguriert sind, dass sie eine elektrische Verbindung zu den Verbindern herstellen und Signalrauschen dämpfen,
dadurch gekennzeichnet, dass
– die Dämpfungschip-Kontaktstellengruppen (117) sämtlich benachbart zu lateralen Kanten der Speicherchipplätze, die zu den lateralen Kanten des Leiterplattenpanels (101) parallel...
– einem Leiterplattenpanel (101) mit zwei Längskanten und zwei lateralen Kanten,
– einer Mehrzahl von Speicherchip-Kontaktstellengruppen (115), die jeweils mehrere Kontaktstellen zur Kontaktierung von auf beiden Seiten des Panels an entsprechenden Speicherchipplätzen anzuordnenden Speicherchips (110) beinhalten, wobei die Speicherchipplätze zu den Leiterplattenpanel-Längskanten parallele Längskanten und zu den lateralen Kanten des Leiterplattenpanels parallele laterale Kanten beinhalten,
– einer Mehrzahl von Verbindern (130), die entlang der Längskanten des Panels angeordnet sind, wobei die Verbinder so konfiguriert sind, dass sie die Speicherchip-Kontaktstellengruppen mit einem externen Bauelement elektrisch verbinden, und
– einer Mehrzahl von Dämpfungschip-Kontaktstellengruppen (117) zur Kontaktierung von eingebauten Dämpfungschips (120), wobei die Dämpfungschip-Kontaktstellengruppen so konfiguriert sind, dass sie eine elektrische Verbindung zu den Verbindern herstellen und Signalrauschen dämpfen,
dadurch gekennzeichnet, dass
– die Dämpfungschip-Kontaktstellengruppen (117) sämtlich benachbart zu lateralen Kanten der Speicherchipplätze, die zu den lateralen Kanten des Leiterplattenpanels (101) parallel...
Description
- Die Erfindung bezieht sich auf eine Leiterplatte (PCB) nach dem Oberbegriff des Anspruchs 1, auf ein Speichermodul mit einer Leiterplatte und auf ein Verfahren zur Herstellung eines Speichermoduls.
- Ein herkömmliches Speichermodul, das für eine Installation in einem Personalcomputer (PC), einem Systemserver oder einem Kommunikationsverbindungssystem konfiguriert ist, beinhaltet typischerweise eine chipexterne Leiterplatte, die mit einem integrierten Speicherschaltkreis (IC) bestückt ist. Das Speichermodul beinhaltet des Weiteren typischerweise einen Verbinder, um das Speichermodul mit einem externen Bauelement zu verbinden. Der Verbinder tauscht ein elektrisches Datenanfragesignal (DQ) mit dem externen Bauelement aus, um Daten von dem Speicherchip zu lesen und Daten auf ihm aufzuzeichnen.
- Ohne einen Dämpfungswiderstand zwischen einem synchronen DRAM (SDRAM) und einer kantenseitigen Anschlussstelle kann eine Signalreflexion (wie ein Überschwingen oder ein Unterschwingen des DQ-Signals) auftreten. Daher ist im Allgemeinen in dem Speichermodul ein Dämpfungschip enthalten, der ein Über-/Unterschwingen verhindern kann.
- Die
5 und6 zeigen schematisch ein herkömmliches Speichermodul. Wie in den5 und6 gezeigt, beinhaltet ein herkömmliches Speichermodul eine rechteckige, panelartige PCB1100 mit einer Länge, die größer als ihre Höhe ist. Speicherchips1110 sind in einer einzigen Linie entlang der Länge der PCB1100 angeordnet, und Verbinder1130 sind entlang einer unteren Kante der PCB1100 ausgebildet. Dämpfungschips1120 sind zwischen den Verbindern1130 und den Speicherchips1110 angeordnet, um ein Über-/Unterschwingen des DQ(Dateneingangs-/Datenausgangs)-Signals zu verhindern. Diese Speichermodulkonfiguration erhöht die Speicherkapazität des Systems, beschränkt jedoch die Fähigkeit, die Abmessung des Speichermoduls zu reduzieren, um kleinere Systemausführungen zu ermöglichen. Da insbesondere die Dämpfungschips1120 zwischen den Speicherchips1110 und den Verbindern1130 positioniert sind, gibt es eine Begrenzung für das Maß, um das die Höhe des Speichermoduls reduziert werden kann, und daher für die Reduktion der Abmessung des Bauelements, in welches das Speichermodul eingesetzt werden soll. - In der Patentschrift
US 6.115.278 ist ein Speichermodul mit einer Leiterplatte gemäß dem Oberbegriff des Anspruchs 1 offenbart, wobei dort Dämpfungschips in Form von entsprechenden Widerstands-/Kondensatorkonfigurationen hauptsächlich benachbart zu der den Verbindern entgegengesetzten Längsseite der Speicherchips, aber auch zwischen je einem letzten Speicherchip und der benachbarten lateralen Kante des Leiterplattenpanels sowie in einem chipfreien Mittenbereich angeordnet sind, der außerdem zur Aufnahme eines Adress-/Steuerpuffers dient und auf dessen beiden Seiten die Speicherchips in zwei Gruppen aufgeteilt angeordnet sind. - Der Erfindung liegt als technisches Problem die Bereitstellung einer Leiterplatte der eingangs genannten Art, eines entsprechenden Speichermoduls und eines Herstellungsverfahrens für ein solches zugrunde, mit denen sich die vorstehend beschriebenen Schwierigkeiten ganz oder teilweise beheben lassen und die insbesondere eine Speichermodulkonfiguration mit einer PCB reduzierter Abmessung ermöglichen, um eine Implementierung in ein kleineres System zu erlauben, während die gleiche oder eine vergrößerte Speicherkapazität erzielt wird.
- Die Erfindung löst dieses Problem durch die Bereitstellung einer Leiterplatte mit den Merkmalen des Anspruchs 1, eines Speichermoduls mit den Merkmalen des Anspruchs 9 und eines Speichermodul-Herstellungsverfahrens mit den Merkmalen des Anspruchs 20.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Die PCB gemäß der Erfindung ist vorzugsweise eine rechteckige, panelartige PCB mit einer Länge, die größer als deren Höhe ist. Kontaktstellen, die zu den in den Speicherchips ausgebildeten Leiterbahnen gehören, sind vorzugsweise auf einer Seite der PCB angeordnet. Mehrere Speicherchips, jeweils mit mehreren Leiterbahnen, sind auf der Vorder- und/oder der Rückseite der PCB angeordnet. Verbinder sind entlang einer Kante der PCB ausgebildet, um die Speicherchips mit einem externen Bauelement elektrisch zu verbinden. Dämpfungschips sind zwischen den Speicherchips angeordnet, um die Verbinder mit den Speicherchips elektrisch zu verbinden und die elektrischen Signale zu dämpfen.
- Die Speicherchips sind vorzugsweise rechteckige, doppelseitige Speicherchips mit mehreren Leiterbahnen, die entlang beider Längskanten ausgebildet sind. Die Leiterbahnen sind vorzugsweise in regelmäßigen Intervallen in einer einzigen Linie entlang der Länge der PCB angeordnet. Im Fall eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) können verschiedene Typen von Speicherchips verwendet werden. Es kann auch ein synchrones DRAM (SDRAM) verwendet werden.
- Die entlang einer Unterkante der PCB ausgebildeten Verbinder beinhalten vorzugsweise mehrere Verbindungskontaktstellen, die so ausgelegt sind, dass sie mit den Leiterbahnen der Speicherchips elektrisch verbunden sind. Die Verbindungskontaktstellen sind in regelmäßigen Intervallen in einer einzigen Linie entlang der Länge der Verbinder angeord net. Da die Verbindungskontaktstellen aus dünnen Metallplättchen mit hoher Leitfähigkeit bestehen, können sie außerdem ungedämpfte elektrische Signale ohne Rauschen übertragen.
- In einem Dämpfungsbauelement ist vorzugsweise ein Dämpfungsschaltkreis vorgesehen, der wenigstens einen Widerstand beinhaltet, um das Über-/Unterschwingen zu verhindern, das durch den Signalaustausch zwischen den Speicherchips und dem externen Bauelement verursacht werden kann. Am bevorzugtesten wird ein Vierfeldregister mit vier Widerständen in der Schaltkreiskonfiguration verwendet. Zwei Dämpfungschips, welche die Dämpfungsschaltkreise beinhalten, sind vorzugsweise entlang der Speicherchips in einer Linie parallel zu den lateralen Kanten der PCB angeordnet, um weniger Raum einzunehmen.
- Wie vorstehend beschrieben, kann in einem Speichermodul, das gemäß der bevorzugten Ausführungsform der Erfindung aufgebaut ist, die PCB mit einer geringeren Höhe gefertigt werden, da zwei Dämpfungsschaltkreise entlang der Speicherchips angeordnet sind, und die Abmessung der PCB für das Speichermodul kann daher effektiv reduziert werden. Demzufolge können Bauelemente mit Speichermodulen kompakter hergestellt werden.
- Die PCB, die zur Fertigung des vorstehend beschriebenen Speichermoduls verwendet wird, beinhaltet vorzugsweise eine rechteckige, panelartige PCB. Mehrere Speicherchip-Kontaktstellengruppen, die aus mehreren Kontaktstellen entsprechend den mehreren Speicherchips bestehen, sind auf beiden Seiten der PCB angeordnet. Jeder der Speicherchips beinhaltet mehrere Leiterbahnen. Verbinder sind entlang einer Kante der PCB ausgebildet, um die Speicherchip-Kontaktstellengruppen mit einem externen Bauelement elektrisch zu verbinden. Mehrere Dämpfungschip-Kontaktstellengruppen, die jeweils eingebaute Dämpfungschips aufweisen, sind entlang der Speicherchip-Kontaktstellengruppen angeordnet, um die Verbinder elektrisch zu verbinden und das Signalrauschen zu dämpfen.
- Die mehreren Speicherchip-Kontaktstellengruppen sind in regelmäßigen Intervallen in einer einzigen Linie entlang der Länge der PCB angeordnet. Außerdem beinhaltet jede Speicherchip-Kontaktstellengruppe mehrere Kontaktstellen, die zu den Leiterbahnen der Speicherchips ausgerichtet sind. Die Speicherchip-Kontaktstellengruppen sind derart angeordnet, dass sich Seiten der Speicherchips, wo Leiterbahnen ausgebildet sind, parallel zu der Längskante der PCB befinden.
- In dem Verbinder sind mehrere Verbindungskontaktstellen mit den Speicherchip-Kontaktstellen elektrisch verbunden. Die Verbindungskontaktstellen sind in regelmäßigen Intervallen entlang der Längskante des Verbinders angeordnet und aus dünnen Metallplättchen aufgebaut, die dafür ausgelegt sind, einen Austausch elektrischer Signale ohne Widerstand zu unterstützen. Zwei Dämpfungschip-Kontaktstellengruppen sind benachbart zu jeder der benachbarten Speicherchip-Kontaktstellengruppen positioniert. Die Dämpfungchips sind in einer Linie parallel zu den lateralen Kanten der PCB angeordnet. Die Höhe der Längskante der PCB kann daher reduziert werden.
- Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
-
1 eine perspektivische Draufsicht auf ein Speichermodul, das erfindungsgemäß aufgebaut ist, -
2A und2B Draufsichten, die eine Vorderseite beziehungsweise eine Rückseite des Speichermoduls von1 zeigen, -
3 ein Blockschaltbild einer Leiterplatte (PCB) für das Speichermodul von1 , -
4A und4B Draufsichten, die eine Vorderseite beziehungsweise eine Rückseite der PCB für das Speichermodul von1 darstellen, und -
5 und6 Draufsichten, die eine Speichermodulanordnung gemäß dem Stand der Technik zeigen. -
1 ist eine perspektivische Draufsicht auf ein Rechnerbauelement200 , das mit Speichermodulen100 versehen ist, die erfindungsgemäß aufgebaut sind. Um beide Seiten des Speichermoduls100 darzustellen, ist eine Vorderseite102a des Speichermoduls100 auf der linken Seite gezeigt, und eine Rückseite102b eines gleichartigen, benachbarten Speichermoduls100 ist auf der rechten Seite gezeigt. - Bezugnehmend auf
1 beinhaltet das Speichermodul100 , das erfindungsgemäß aufgebaut ist, eine rechteckige, panelartige Leiterplatte (PCB)101 . Mehrere Speicherchips110 sind entlang der Länge der PCB101 angeordnet. Jeder Speicherchip beinhaltet mehrere Leiterbahnen111 . Verbinder130 , die entlang einer Kante der PCB101 ausgebildet sind, sind physisch auf dem externen Rechnerbauelement200 getragen und kommunizieren elektrisch mit den Speicherchips110 . Spezieller übertragen die Speicherchips110 durch die Verbinder130 elektrische Signale zu dem externen Bauelement200 und empfangen elektrische Signale von diesem. Dämpfungschips120 sind benachbart zu den Speicherchips110 angeordnet und so ausgelegt, dass sie ein durch externes Rauschen verursachtes Überschwingen und Unterschwingen der elektrischen Signale zwischen den Verbindern130 und den Speicherchips110 eliminieren. - Die
2A und2B sind Draufsichten auf das Speichermodul100 von1 .2A zeigt eine Vorderseite102a des Speichermoduls100 , während2B eine Rückseite102b desselben zeigt. Bezugnehmend auf die2A und2B besteht das Speichermodul100 jeweils vorzugsweise aus einer rechteckigen, panelartigen PCB201 mit darauf ausgebildeten gedruckten Schaltkreisen. Die gedruckten Schaltkreise beinhalten Metalldrahtleitungen, die innerhalb der PCB101 angeordnet sind, um eine Mehrzahl von auf der PCB101 angeordneten Speicherchips110 elektrisch miteinander zu verbinden. - Flüchtige Speicherbauelemente, wie synchrone dynamische Speicher mit wahlfreiem Zugriff (SDRAMs) können zum Beispiel als die Speicherchips
110 verwendet werden. Die mehreren Speicherchips110 sind vorzugsweise rechteckige, panelartige Chips, deren Längskante länger als eine laterale Kante bzw. Querkante desselben ist. Die Speicherchips110 können auf beiden Seiten102a ,102b der PCB101 entlang ihrer Länge angeordnet sein. Mehrere Leiterbahnen111 stehen in regelmäßigen Intervallen von den Längskanten jedes Speicherchips110 vor. Die Längskanten der Speicherchips110 sind vorzugsweise parallel zu der Längskante der PCB101 angeordnet. Die Leiterbahnen111 sind mit Verbindungskontaktstellen131 der Verbinder130 durch die in der PCB101 angeordneten Metalldrahtleitungen verbunden. - Jedes Speichermodul
100 beinhaltet vorzugsweise insgesamt neun Speicherchips110 , wobei fünf Speicherchips110 auf der Vorderseite102a der PCB101 angeordnet sind und vier Speicherchips110 auf der Rückseite102b der PCB101 angeordnet sind. Die Anzahl der Speicherchips110 auf der PCB101 kann in Abhängigkeit von der notwendigen Speicherkapazität für das System eingestellt werden, in dem das Speichermodul100 zu verwenden ist. - Die Verbinder
130 sind vorzugsweise in einer gürtelartigen Weise auf der Oberfläche der PCB101 in einer geringen Distanz zu der unteren Längskante angeordnet. In den Verbindern130 sind Verbindungskontaktstellen131 mit Metalldrahtleitungen auf der Innenseite der PCB101 elektrisch verbunden, die ihrerseits mit den Drahtleitungen der gedruckten Schaltkreise der PCB101 verbunden sind. Außerdem bezugnehmend auf1 bestehen die Verbindungskontaktstellen131 aus hoch leitfähigen Metallen, die elektrische Signale zwischen dem externen Bauelement200 und den Speicherchips110 gleichmäßig übertragen können. Die Verbinder130 beinhalten mehrere Antideformationsvertiefungen105 , die in regelmäßigen Intervallen entlang der Länge der Verbinder130 angeordnet sind, um eine Deformation der PCB101 zu verhindern. Die Verbinder130 entsprechen den Verbindern230 des externen Bauelements200 , um Daten durch Übertragen/Empfangen von Signalen zu/von den Speicherchips (z.B. SDRAM)110 auszutauschen und um das Speichermodul100 physisch fest auf dem externen Bauelement200 zu tragen. - Um Rauschen zu eliminieren, das vom Austausch elektrischer Signale zwischen den Speicherchips
110 und dem externen Bauelement200 verursacht werden kann, und um die Signalauflösung zu steigern, sind außerdem Dämpfungschips120 in horizontal orientierten Paaren benachbart zu den Speicherchips110 angeordnet. Spezieller sind die zwei Dämpfungschips120 in jedem Paar vorzugsweise in einer Linie parallel zu den lateralen Kanten der PCB101 angeordnet. Längskanten der Dämpfungschips120 sind ebenfalls bevorzugt parallel zu den lateralen Kanten der PCB101 angeordnet. Die Dämpfungschips120 sind vorzugsweise Vierfeld-Registerchips, die mehrere Widerstandselemente aufweisen. Die Dämpfungschips120 übertragen die Signale von dem externen Bauelement200 zu den Speicherchips110 ohne Überschwingen der Signale. - Mehrere Leiterbahnen
121 sind auf jeder der Längskanten der Dämpfungschips120 ausgebildet. Die mehreren Leiterbahnen121 sind mit Leiterbahnen111 der Speicherchips110 verbunden. Die Leiterbahnen111 der Speicherchips110 sind mit Verbindungsanschlüssen131 , die in den Verbindern130 ausgebildet sind, durch interne Metalldrahtleitungen der gedruckten Schaltkreise der PCB101 elektrisch verbunden, um Eingangs-/Ausgangssignale mit dem externen Bauelement200 auszutauschen. Durch Anordnen von Dämpfungschips120 benachbart zu lateralen Kanten der Speicherchips110 kann die Höhe der PCB101 drastisch reduziert werden, und die Abmessung des Speichermoduls kann dadurch reduziert werden. -
3 ist ein Blockdiagramm, das eine elektrische Kommunikation zwischen Komponenten des Speichermoduls100 der2A und2B darstellt. Bezugnehmend auf die1 ,2A ,2B und3 wird, wenn ein elektrisches Signal von dem externen Bauelement200 über den Verbindungsanschluss131 des Verbinders130 zu der PCB101 übertragen wird, das Eingangssignal zu dem Dämpfungschip120 übertragen. Der Dämpfungschip120 dämpft elektrisches Signalrauschen heraus, um lediglich das reale Signal zu der Eingangsleitung des Speicherchips110 mittels Filtern durchzulassen. In Abhängigkeit von dem zu dem Speicherchip110 übertragenen Signal können Daten von dem externen Bauelement200 gesendet und im Inneren des Speicherchips110 gesichert werden, oder es können Daten, die in dem Speicherchip110 gesichert sind, in ein elektrisches Ausgangssignal gewandelt und über eine Ausgangsleitung des Speicherchips110 zu dem Dämpfungschip120 übertragen werden. Das Ausgangssignal wird vom Dämpfungschip120 durch den Verbinder130 zu dem externen Bauelement200 übertragen. In dieser Ausführungsform können das externe Bauelement200 und der Speicherchip110 ohne irgendein Rauschen kommunizieren, indem Daten gleichmäßig über den Dämpfungschip120 ausgetauscht werden. - In einem Speichermodul
100 , das gemäß einer bevorzugten Ausführungsform der Erfindung konfiguriert ist, kann der Abstand zwischen dem Verbinder130 und dem Speicherchip110 reduziert werden, da Dämpfungschips120 benachbart zu den Speicherchips110 angeordnet sind. Die Höhe der PCB für das Speichermodul100 kann daher verringert werden. Die Gesamthöhe des Speichermoduls100 kann beispielsweise so reduziert werden, dass es in Bauelemente der nächsten Generation mit einer Abmessung von 900mm oder weniger passt. - Die
4a und4B sind Draufsichten, die eine Vorderseite102a und eine Rückseite102b der PCB101 für das Speichermodul gemäß einem weiteren Aspekt der Erfindung darstellen. Bezugnehmend auf die1 ,4A und4B beinhaltet ein Speichermodul100 vorzugsweise eine rechteckige, panelartige PCB101 mit mehreren Speicherchip-Kontaktstellengruppen115 , die aus mehreren Kontaktstellen115a bestehen. Die Chip-Kontaktstellengruppen115 entsprechen der Mehrzahl von Speicherchips110 , die auf beiden Seiten der PCB101 angeordnet sind. Verbinder130 sind entlang einer Kante der PCB101 ausgebildet, um die Speicherchip-Kontaktstellengruppen115 mit dem externen Bauelement200 elektrisch zu verbinden. Mehrere Dämpfungschip-Kontaktstellengruppen117 mit eingebauten Dämpfungschips sind zwischen den Speicherchip-Kontaktstellengruppen115 angeordnet und mit den Verbindern130 elektrisch verbunden, um Signalrauschen zu dämpfen. - Die Speicherchip-Kontaktstellengruppen
115 sind in regelmäßigen Intervallen in einer einzelnen Linie entlang der Länge der PCB101 angeordnet. Außerdem sind die mehreren Kontaktstellen115a jeder Speicherchip-Kontaktstellengruppe115 bezüglich der Leiterbahnen111 eines entsprechenden Speicherchips110 auf der PCB101 ausgerichtet. Mit anderen Worten sind mehrere Kontaktstellen115a benachbart zu den Längskanten eines entsprechenden Speicherchips110 angeordnet, um eine Speicherchip-Kontaktstellengruppe115 zu bilden. Die Speicher chip-Kontaktstellengruppen115 sind daher vorzugsweise in Linien angeordnet, die parallel zu der Längskante der PCB101 verlaufen. Mehrere Verbindungskontaktstellen131 des Verbinders130 sind mit den Speicherchip-Kontaktstellen115a elektrisch verbunden. Die Verbindungskontaktstellen131 bestehen vorzugsweise aus dünnem Metall und sind in regelmäßigen Intervallen nahe der Längskante des Verbinders130 angeordnet. - Jede der Dämpfungschip-Kontaktstellengruppen
117 beinhaltet vorzugsweise eine Mehrzahl von Dämpfungschip-Kontaktstellen117a , die den Leiterbahnen121 eines zugehörigen Dämpfungschips120 auf der PCB101 entsprechen. Zwei Dämpfungschip-Kontaktstellengruppen117 sind vorzugsweise benachbart zu einer Speicherchip-Kontaktstellengruppe115 in einer Linie parallel zu der lateralen Kante der PCB101 angeordnet. Durch Anordnen von mehreren Dämpfungschip-Kontaktstellengruppen in einer Linie parallel zu der lateralen Kante der PCB101 kann die Länge der PCB101 ebenso wie ihre Höhe reduziert werden. Wird eine PCB101 mit der vorstehenden Konfiguration verwendet, können die Komponenten (z.B. Speicherchips110 und Dämpfungschips120 ) eines Speichermoduls100 mit einer derart hohen Dichte angeordnet werden, dass die gleiche Menge an Speicher in einem kleineren Modul100 angeordnet werden kann. Wie aus den4A und4B ersichtlich, resultiert diese Konfiguration außerdem darin, dass einige der Dämpfungschip-Kontaktstellengruppen117 in einem Zwischenraum zwischen benachbarten Speicherchip-Kontaktstellengruppen115 angeordnet sind. - Die Dämpfungschips
120 , die für das Speichermodul100 verwendet werden, können Vierfeld-Registerchips sein, die unter Verwendung einer Kombination eines Kondensators und eines Widerstands konfiguriert sind. Spezieller können ein Kondensator und ein Widerstand parallel geschaltet sein, um einen Dämpfungsschaltkreis120 zu bilden. Für die Speicherchips110 können zum Beispiel SDRAM, Rambus-DRAM oder elektrisch löschbare, programmierbare Festwertspeicher (EEPROM) verwendet werden. Die Speicherchips110 sind vorzugsweise auf der Oberfläche der PCB101 basierend auf der Abmessung der Chips110 angeordnet. Die Anzahl an Kontaktstellen, die auf der Oberfläche der PCB101 angeordnet sind, entspricht vorzugsweise der Anzahl an Leiterbahnen, die von den Chips vorstehen. - Außerdem sind in der PCB
101 vorzugsweise Metalldrahtleitungen ausgebildet. Die Metalldrahtleitungen sind vorzugsweise in einer geraden Linie zwischen der Verbindungskontaktstelle131 des Verbinders130 und den Leiterbahnen121 angeordnet, die sich von dem Dämpfungschip120 aus erstrecken. Diese direkte, geradlinige Metallverdrahtung hilft dabei, eine Dämpfung des elektrischen Signals zu verhindern, die in längeren Drahtleitungen aufgrund des Linienwiderstands der Metalldrahtleitungen auftreten kann. - Des Weiteren ist der Abstand von der Verbindungskontaktstelle
131 des Verbinders130 zu der Leiterbahn111 des Speicherchips110 im Vergleich zu jenem des existierenden Speichermoduls (siehe5 und6 ) drastisch reduziert. Insbesondere führt die Metallleitung nicht über den Dämpfungsschaltkreis120 zu der externen Seite des Speicherchips110 über den Dämpfungsschaltkreis120 . Die Metallleitung führt stattdessen über die PCB101 unterhalb des Speicherchips und führt von der Verbindungskontaktstelle131 des Verbinders130 zu der Leiterbahn121 des Dämpfungschips120 . Demzufolge ist in dem Speichermodul, das gemäß dieser Ausführungsform der Erfindung aufgebaut ist, die Pfadlänge des elektrischen Signals nicht vergrößert, selbst wenn ein Pfad zwischen dem Verbinder130 , dem Dämpfungschip120 und dem Speicherchip110 länger sein kann, und die Signaldämpfung kann reduziert oder verhindert werden. - Wie zuvor beschrieben, sind in der PCB
101 , die gemäß einer bevorzugten Ausführungsform der Erfindung konfiguriert ist, die Dämpfungschips120 vorzugsweise benachbart zu einer lateralen Kante von einem oder mehreren der longitudinal ausgerichteten Speicherchips101 angeordnet. Die Höhe und die Abmessung des Speichermoduls100 kann dadurch etwas reduziert werden. Außerdem kann in der PCB101 , die gemäß einer bevorzugten Ausführungsform der Erfindung aufgebaut ist, durch Anordnen der Längskanten der Speicherchips parallel zu der Längskante der PCB die Höhe der PCB reduziert werden.
Claims (21)
- Leiterplatte für ein Speichermodul mit – einem Leiterplattenpanel (
101 ) mit zwei Längskanten und zwei lateralen Kanten, – einer Mehrzahl von Speicherchip-Kontaktstellengruppen (115 ), die jeweils mehrere Kontaktstellen zur Kontaktierung von auf beiden Seiten des Panels an entsprechenden Speicherchipplätzen anzuordnenden Speicherchips (110 ) beinhalten, wobei die Speicherchipplätze zu den Leiterplattenpanel-Längskanten parallele Längskanten und zu den lateralen Kanten des Leiterplattenpanels parallele laterale Kanten beinhalten, – einer Mehrzahl von Verbindern (130 ), die entlang der Längskanten des Panels angeordnet sind, wobei die Verbinder so konfiguriert sind, dass sie die Speicherchip-Kontaktstellengruppen mit einem externen Bauelement elektrisch verbinden, und – einer Mehrzahl von Dämpfungschip-Kontaktstellengruppen (117 ) zur Kontaktierung von eingebauten Dämpfungschips (120 ), wobei die Dämpfungschip-Kontaktstellengruppen so konfiguriert sind, dass sie eine elektrische Verbindung zu den Verbindern herstellen und Signalrauschen dämpfen, dadurch gekennzeichnet, dass – die Dämpfungschip-Kontaktstellengruppen (117 ) sämtlich benachbart zu lateralen Kanten der Speicherchipplätze, die zu den lateralen Kanten des Leiterplattenpanels (101 ) parallel sind, zwischen je zwei benachbarten Speicherchipplätzen und/oder zwischen einem benachbarten Speicherchipplatz und einer benachbarten lateralen Kante des Leiterplattenpanels angeordnet sind. - Leiterplatte nach Anspruch 1, weiter dadurch gekennzeichnet, dass die mehreren Speicherchip-Kontaktstellengruppen in regelmäßigen Intervallen in einer Linie parallel zu den Längskanten des Leiterplattenpanels angeordnet sind.
- Leiterplatte nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Speicherchip-Kontaktstellengruppen so konfiguriert sind, dass sie an Längskanten der Speicherchips ausgebildete Kontakte aufnehmen.
- Leiterplatte nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die Verbinder eine Mehrzahl von Verbindungskontaktstellen beinhalten, die mit den Speicherchip-Kontaktstellen elektrisch verbunden sind.
- Leiterplatte nach Anspruch 4, weiter dadurch gekennzeichnet, dass die Verbindungskontaktstellen in regelmäßigen Intervallen angeordnet sind.
- Leiterplatte nach Anspruch 4 oder 5, weiter dadurch gekennzeichnet, dass die Verbindungskontaktstellen aus einem dünnen Metallfilm bestehen.
- Leiterplatte nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass je zwei Dämpfungschip-Kontaktstellengruppen benachbart zu der lateralen Kante eines benachbarten Speicherchipplatzes angeordnet sind.
- Leiterplatte nach Anspruch 7, weiter dadurch gekennzeichnet, dass die zwei Dämpfungschip-Kontaktstellengruppen in einer Linie parallel zu den lateralen Kanten des Leiterplattenpanels angeordnet sind.
- Speichermodul mit – einer Leiterplatte nach einem der Ansprüche 1 bis 8, – einer Mehrzahl von Speicherchips (
110 ), die auf den Speicherchipplätzen angeordnet sind, und – einer Mehrzahl von Dämpfungschips (120 ), die mit den Dämpfungschip-Kontaktstellengruppen kontaktiert sind und von denen jeder einen Dämpfungsschaltkreis beinhaltet, der dafür ausgelegt ist, Rauschen in elektrischen Signalen zu dämpfen, die zwischen den Speicherchips und den Verbindern ausgetauscht werden, wobei die Dämpfungschips (120 ) sämtlich benachbart zu lateralen Kanten der Speicherchips angeordnet sind. - Speichermodul nach Anspruch 9, weiter dadurch gekennzeichnet, dass die Speicherchips von rechteckiger Form sind und mehrere Kontakte an Längskanten der Speicherchips ausgebildet sind.
- Speichermodul nach Anspruch 9 oder 10, weiter dadurch gekennzeichnet, dass die Speicherchips jeweils einen flüchtigen Speicherchip beinhalten.
- Speichermodul nach Anspruch 11, weiter dadurch gekennzeichnet, dass der Speicherchip einen synchronen dynamischen Speicher mit wahlfreiem Zugriff beinhaltet.
- Speichermodul nach einem der Ansprüche 9 bis 12, weiter dadurch gekennzeichnet, dass die Verbinder mehrere Verbindungskontaktstellen beinhalten, die durch im Inneren des Leiterplattenpanels ausgebildete Metalldrahtleitungen mit den Kontakten der Speicherchips elektrisch verbunden sind.
- Speichermodul nach einem der Ansprüche 9 bis 13, weiter dadurch gekennzeichnet, dass jeder Dämpfungschip wenigstens einen Widerstand beinhaltet.
- Speichermodul nach einem der Ansprüche 9 bis 14, weiter dadurch gekennzeichnet, dass jeder Dämpfungschip ein Vierfeldregister beinhaltet.
- Speichermodul nach einem der Ansprüche 9 bis 15, weiter dadurch gekennzeichnet, dass jeder Dämpfungschip einen Kondensator beinhaltet.
- Speichermodul nach einem der Ansprüche 9 bis 16, weiter dadurch gekennzeichnet, dass der Dämpfungsschaltkreis einen Widerstand und einen Kondensator beinhaltet, die parallel geschaltet sind.
- Speichermodul nach einem der Ansprüche 9 bis 17, weiter dadurch gekennzeichnet, dass je zwei Dämpfungschips zwischen benachbarten Speicherchips angeordnet sind.
- Speichermodul nach einem der Ansprüche 9 bis 18, weiter dadurch gekennzeichnet, dass je zwei Dämpfungschips in einer Linie parallel zu einer lateralen Kante der Leiterplatte angeordnet sind.
- Verfahren zur Herstellung eines Speichermoduls, bei dem – eine Mehrzahl von Speicherchips (
110 ) auf einer Leiterplatte nach einem der Ansprüche 1 bis 8 in einer Linie parallel zu den Längskanten des Leiterplattenpanels angeordnet wird, wobei die Längskanten der Speicherchips parallel zu den Längskanten des Leiterplattenpanels angeordnet sind, und – eine Mehrzahl von Dämpfungschips (120 ) sämtlich auf der Leiterplatte benachbart zu lateralen Kanten der Speicherchips angeordnet wird. - Verfahren nach Anspruch 20, weiter gekennzeichnet durch das Anordnen von mehreren Dämpfungschips benachbart zu der lateralen Kante von einem jeweiligen Speicherchip in einer Linie parallel zu den lateralen Kanten des Leiterplattenpanels.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-0055463 | 2001-09-10 | ||
KR10-2001-0055463A KR100429878B1 (ko) | 2001-09-10 | 2001-09-10 | 메모리 모듈과 그에 사용되는 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10240730A1 DE10240730A1 (de) | 2003-06-12 |
DE10240730B4 true DE10240730B4 (de) | 2007-11-29 |
Family
ID=19714101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10240730A Expired - Lifetime DE10240730B4 (de) | 2001-09-10 | 2002-09-02 | Leiterplatte, Speichermodul und Herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
US (1) | US6891729B2 (de) |
JP (1) | JP4865182B2 (de) |
KR (1) | KR100429878B1 (de) |
DE (1) | DE10240730B4 (de) |
TW (1) | TW595273B (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
US20050056921A1 (en) * | 2003-09-15 | 2005-03-17 | Staktek Group L.P. | Stacked module systems and methods |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US7371609B2 (en) * | 2001-10-26 | 2008-05-13 | Staktek Group L.P. | Stacked module systems and methods |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US7081373B2 (en) * | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
US6751113B2 (en) | 2002-03-07 | 2004-06-15 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
KR100585099B1 (ko) * | 2003-08-13 | 2006-05-30 | 삼성전자주식회사 | 적층형 메모리 모듈 및 메모리 시스템. |
US7542304B2 (en) * | 2003-09-15 | 2009-06-02 | Entorian Technologies, Lp | Memory expansion and integrated circuit stacking system and method |
US7023719B1 (en) * | 2003-10-23 | 2006-04-04 | Lsi Logic Corporation | Memory module having mirrored placement of DRAM integrated circuits upon a four-layer printed circuit board |
US20050018495A1 (en) * | 2004-01-29 | 2005-01-27 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
WO2005104324A2 (en) * | 2004-04-15 | 2005-11-03 | Smith Gary W | Folded, fully buffered memory module |
US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
US7309914B2 (en) * | 2005-01-20 | 2007-12-18 | Staktek Group L.P. | Inverted CSP stacking system and method |
US7414312B2 (en) * | 2005-05-24 | 2008-08-19 | Kingston Technology Corp. | Memory-module board layout for use with memory chips of different data widths |
DE102005051998B3 (de) * | 2005-10-31 | 2007-01-11 | Infineon Technologies Ag | Halbleiterspeichermodul |
US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
KR100810613B1 (ko) * | 2006-08-04 | 2008-03-07 | 삼성전자주식회사 | 개별소자들의 개선된 배치 구조를 갖는 메모리 모듈 |
US7848116B2 (en) * | 2006-10-02 | 2010-12-07 | Deere & Company | Circuit board carrier for circuit board arrangement in a work machine |
US7940530B2 (en) * | 2006-10-02 | 2011-05-10 | Deere & Company | Circuit board arrangement and method of mounting circuit boards in a work machine |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
KR20110044501A (ko) | 2009-10-23 | 2011-04-29 | 삼성전자주식회사 | 개선된 레이아웃 마진을 갖는 반도체 모듈 및 그에 따른 신호라인 레이아웃 방법 |
JP5269747B2 (ja) * | 2009-10-30 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
JP5487080B2 (ja) | 2010-11-08 | 2014-05-07 | 株式会社日立製作所 | 信号伝送システムおよび半導体回路 |
US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
CN103809708A (zh) * | 2012-11-07 | 2014-05-21 | 辉达公司 | 平板电子设备及其辅助散热装置、以及两者的组件 |
US10429228B2 (en) * | 2013-05-13 | 2019-10-01 | The Boeing Company | Fuel level measurement using in-tank measuring system |
US9449650B2 (en) | 2013-07-10 | 2016-09-20 | Samsung Electronics Co., Ltd. | Memory module |
US9786354B2 (en) * | 2013-07-10 | 2017-10-10 | Samsung Electronics Co., Ltd. | Memory module |
KR102086775B1 (ko) * | 2013-07-10 | 2020-03-09 | 삼성전자 주식회사 | 데이터 신호 충실도를 향상시키는 메모리 모듈 |
KR20150031963A (ko) | 2013-09-17 | 2015-03-25 | 삼성전자주식회사 | 메모리 모듈 및 그것의 제조 방법 |
US10134729B2 (en) | 2013-09-27 | 2018-11-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical noise reduction in 3D stacked semiconductor devices |
KR102178829B1 (ko) | 2013-11-20 | 2020-11-13 | 삼성전자 주식회사 | 반도체 메모리 장치 |
US9384104B2 (en) | 2013-11-27 | 2016-07-05 | International Business Machines Corporation | Testing a processor assembly |
TWI732679B (zh) * | 2020-09-16 | 2021-07-01 | 連世雄 | 具無晶片之導電元件之記憶體模組及記憶體模組之改裝方法 |
WO2023076900A1 (en) * | 2021-10-27 | 2023-05-04 | Atieva, Inc. | Non-planar arrangement of power chips for thermal management |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115278A (en) * | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330164B1 (en) * | 1985-10-18 | 2001-12-11 | Formfactor, Inc. | Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device |
US5307309A (en) * | 1988-05-31 | 1994-04-26 | Micron Technology, Inc. | Memory module having on-chip surge capacitors |
JP2935920B2 (ja) * | 1991-10-04 | 1999-08-16 | 沖電気工業株式会社 | 半導体装置モジュールの製造方法 |
KR950012290B1 (ko) * | 1993-05-14 | 1995-10-16 | 삼성전자주식회사 | 메모리 모듈 |
JPH07321828A (ja) * | 1994-05-20 | 1995-12-08 | Fujitsu Ltd | 電子装置 |
US5513135A (en) * | 1994-12-02 | 1996-04-30 | International Business Machines Corporation | Synchronous memory packaged in single/dual in-line memory module and method of fabrication |
JP3429102B2 (ja) * | 1995-03-30 | 2003-07-22 | 株式会社日立製作所 | メモリモジュール |
JPH09167881A (ja) * | 1995-12-14 | 1997-06-24 | Mitsubishi Electric Corp | 実装基板 |
US5802395A (en) * | 1996-07-08 | 1998-09-01 | International Business Machines Corporation | High density memory modules with improved data bus performance |
JP3698828B2 (ja) * | 1996-08-29 | 2005-09-21 | 富士通株式会社 | 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置 |
US5841686A (en) * | 1996-11-22 | 1998-11-24 | Ma Laboratories, Inc. | Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate |
JPH10173122A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | メモリモジュール |
JPH10302899A (ja) * | 1997-04-24 | 1998-11-13 | Mitsubishi Electric Corp | コネクタ及びマザーボード |
US6097883A (en) * | 1997-07-08 | 2000-08-01 | International Business Machines Corporation | Dual state memory card having combined and single circuit operation |
JP3937265B2 (ja) * | 1997-09-29 | 2007-06-27 | エルピーダメモリ株式会社 | 半導体装置 |
US5949657A (en) * | 1997-12-01 | 1999-09-07 | Karabatsos; Chris | Bottom or top jumpered foldable electronic assembly |
JP3718039B2 (ja) * | 1997-12-17 | 2005-11-16 | 株式会社日立製作所 | 半導体装置およびそれを用いた電子装置 |
JP3957237B2 (ja) * | 1998-01-19 | 2007-08-15 | 富士通株式会社 | 集積回路装置モジュール |
US6222739B1 (en) * | 1998-01-20 | 2001-04-24 | Viking Components | High-density computer module with stacked parallel-plane packaging |
US6142830A (en) * | 1998-03-06 | 2000-11-07 | Siemens Aktiengesellschaft | Signaling improvement using extended transmission lines on high speed DIMMS |
JPH11251539A (ja) * | 1998-03-06 | 1999-09-17 | Mitsubishi Electric Corp | 回路モジュール |
US6246588B1 (en) * | 1998-07-17 | 2001-06-12 | Acer Incorporated | Computer motherboard using oppositely configured memory module sockets |
US6160718A (en) * | 1998-12-08 | 2000-12-12 | Viking Components | Multi-chip package with stacked chips and interconnect bumps |
US6262890B1 (en) * | 1999-03-18 | 2001-07-17 | International Business Machines Corporation | Computer system utilizing front and backside mounted memory controller chipsets |
US6502161B1 (en) * | 2000-01-05 | 2002-12-31 | Rambus Inc. | Memory system including a point-to-point linked memory subsystem |
US6611434B1 (en) * | 2000-10-30 | 2003-08-26 | Siliconware Precision Industries Co., Ltd. | Stacked multi-chip package structure with on-chip integration of passive component |
-
2001
- 2001-09-10 KR KR10-2001-0055463A patent/KR100429878B1/ko active IP Right Grant
-
2002
- 2002-07-16 US US10/197,156 patent/US6891729B2/en not_active Expired - Lifetime
- 2002-08-02 TW TW091117413A patent/TW595273B/zh not_active IP Right Cessation
- 2002-09-02 DE DE10240730A patent/DE10240730B4/de not_active Expired - Lifetime
- 2002-09-09 JP JP2002262735A patent/JP4865182B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115278A (en) * | 1999-02-09 | 2000-09-05 | Silicon Graphics, Inc. | Memory system with switching for data isolation |
Also Published As
Publication number | Publication date |
---|---|
US20030048616A1 (en) | 2003-03-13 |
TW595273B (en) | 2004-06-21 |
KR100429878B1 (ko) | 2004-05-03 |
DE10240730A1 (de) | 2003-06-12 |
JP4865182B2 (ja) | 2012-02-01 |
US6891729B2 (en) | 2005-05-10 |
KR20030021901A (ko) | 2003-03-15 |
JP2003142646A (ja) | 2003-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10240730B4 (de) | Leiterplatte, Speichermodul und Herstellungsverfahren | |
DE19721967C2 (de) | Speicherbaustein | |
DE10036934B4 (de) | Hauptplatine | |
DE19928075B4 (de) | Speichermodul mit Wärmeableiter | |
DE102005055185B4 (de) | Halbleiterspeichermodul | |
DE112006000862B4 (de) | Induktor | |
DE102005060081B4 (de) | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren | |
DE10229120B4 (de) | Verfahren, Adapterkarte und Anordnung zum Einbau von Speichermodulen | |
DE19915702A1 (de) | Montagestruktur für gedruckte Leiterplatten | |
DE112009002197T5 (de) | Eingabe/Ausgabe-Architektur für montierte Prozessoren und Verfahren zur Verwendung derselben | |
DE10392400T5 (de) | Modularer Verbinder mit Erdungs-Zwischenverbindungen | |
DE1277595B (de) | Elektronisches Schaltungsbauelement und aus gleichen Bauelementen bestehende Baugruppe fuer elektronische Rechenmaschinen | |
EP0471982B1 (de) | Einbausystem für elektrische Funktionseinheiten insbesondere für die Datentechnik | |
DE102005051497B3 (de) | Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips | |
DE10121902A1 (de) | Speichermodul | |
DE60013659T2 (de) | Schaltungsplatte mit seitlichen Verbindungen | |
DE102009018834A1 (de) | Antennenvorrichtung | |
DE102006017947B4 (de) | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren | |
DE10334531A1 (de) | Speichermodul und Speichersystem, geeignet für einen Hochgeschwindigkeitsbetrieb | |
DE10250156A1 (de) | Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten | |
DE69917923T2 (de) | Gehaüse für eine leiterplatte zur horizontalen oder vertikalen montage | |
DE3935047C2 (de) | ||
DE102022108445A1 (de) | Lösung einer Zweipfad-Hochgeschwindigkeitsverbindungsleiterplattenanordnung | |
DE102016101757A1 (de) | Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte | |
DE10252819A1 (de) | Halbleitermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |