DE10214175A1 - Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE10214175A1
DE10214175A1 DE10214175A DE10214175A DE10214175A1 DE 10214175 A1 DE10214175 A1 DE 10214175A1 DE 10214175 A DE10214175 A DE 10214175A DE 10214175 A DE10214175 A DE 10214175A DE 10214175 A1 DE10214175 A1 DE 10214175A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor body
contact hole
connection
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10214175A
Other languages
English (en)
Other versions
DE10214175B4 (de
Inventor
Martin Poelzl
Walter Rieger
Ralf Henninger
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10214175A priority Critical patent/DE10214175B4/de
Priority to US10/402,812 priority patent/US6927101B2/en
Publication of DE10214175A1 publication Critical patent/DE10214175A1/de
Application granted granted Critical
Publication of DE10214175B4 publication Critical patent/DE10214175B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines mittels Feldeffekt steuerbaren Halbleiterbauelements, wobei das Verfahren folgende Verfahrensschritte umfasst: DOLLAR A a) Bereitstellen einer Anordnung mit einem Halbleiterkörper (100), der eine Vorderseite (101), eine Rückseite (102), eine erste Anschlusszone (12, 14) eines ersten Leistungstyps, eine oberhalb der ersten Anschlusszone ausgebildete Kanalzone (16) eines zweiten Leistungstyps, und mit wenigstens einer Steuerelektrode (20), die isoliert gegenüber dem Halbleiterkörper (100) und benachbart zu der Kanalzone (16) angeordnet ist, DOLLAR A b) Herstellen einer zweiten Anschlusszone (18, 19) des ersten Leistungstyps in der Kanalzone (16) im Bereich der Vorderseite (101) des Halbleiterkörpers (100), DOLLAR A wobei das Herstellen der zweiten Anschlusszone folgende Verfahrensschritte umfasst: DOLLAR A c) Dotieren der Kanalzone (16) im Bereich der Vorderseite (101) mit einer ersten Dotierstoffkonzentration zur Herstellung einer ersten Zone (18) des ersten Leistungstyps, DOLLAR A d) Dotieren eines Abschnitts der ersten Zone (18) mit einer zweiten Dotierstoffkonzentration, die höher als die erste Dotierstoffkonzentration ist, zur Bildung einer zweiten Zone des ersten Leitungstyps. DOLLAR A Die Erfindung betrifft weiterhin ein mittels des Verfahrens hergestelltes Bauelement.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines mittels Feldeffekt steuerbaren Halbleiterbauelements, das eine erste Anschlusszone und eine zweite Anschlusszone eines ersten Leitungstyps, eine zwischen der ersten Anschlusszone und der zweiten Anschlusszone angeordnete Kanalzone und eine isoliert gegenüber den Anschluss- und Kanalzonen ausgebildete, in vertikaler Richtung verlaufende Steuerelektrode aufweist, wobei die Anschlusszonen mittels Elektroden kontaktiert sind. Bei MOSFET wird die erste Anschlusszone üblicherweise als Drain-Zone, die zweite Anschlusszone als Source-Zone, die Kanalzone als Body-Zone und die Steuerelektrode als Gate-Elektrode bezeichnet. Derartige Bauelemente mit einer in einem Graben angeordneten Bauelemente werden auch als Trench-Transistoren bezeichnet.
  • Die Erfindung betrifft insbesondere die Herstellung der Source-Zone derart, dass zwischen der Anschlusszone und der zugehörigen Anschlusselektrode ein niederohmiger Kontakt gebildet ist. Die zweite Anschlusszone wird üblicherweise hergestellt, indem die Kanalzone im Bereich der Vorderseite des Halbleiterkörpers umdotiert wird. Zur Herstellung eines niederohmigen Kontakts zwischen einer späteren Elektrode und der zweiten Anschlusszone wird die zweite Anschlusszone hoch dotiert, das heißt, es werden beispielsweise hohe Dosen an Dotierstoffen des zweiten Leistungstyps implantiert. Bei Trench- Transistoren, kann dabei folgendes Problem auftreten:
    Eine hohe Dotierstoffkonzentration erfolgt auch in dem Halbleitergebiet unmittelbar benachbart zu der Isolationsschicht der Gate-Elektrode. Ein nach dieser Dotierung verbleibender Abschnitt der Body-Zone entlang der Isolationsschicht dient zur Ausbildung eines leitenden Kanals zwischen der Source- Zone und der Drain-Zone bei Anlegen eines Ansteuerpotentials. Die Länge dieses in vertikaler Richtung verlaufenden Kanals - und damit die für das Schaltverhalten und das Durchbruchsverhalten relevanten Parameter, wie beispielsweise die Durchbruchsspannung und die Einsatzspannung - werden bestimmt durch die Eindringtiefe der Dotierstoffatome in vertikaler Richtung während des Verfahrens zur Herstellung der Source- Zone. Bei bekannten Verfahren wird die gesamte Vorderseite des Halbleiterkörpers dem Implantationsprozess ausgesetzt. Da die Gate-Elektrode üblicherweise unterhalb der Oberfläche des Halbleiterkörpers endet, bzw. entsprechend zurückgeätzt wird, können Dotierstoffatome über die Aussparung oberhalb der Gate-Elektrode durch die Isolationsschicht in die Body-Zone gestreut werden und den zur Verfügung stehenden Kanalbereich verkürzen.
  • Abhilfe kann durch eine Reduktion der Implantationsdosis oder der Implantationsenergie geschaffen werden, was allerdings den Kontaktwiderstand zwischen einer späteren Source- Elektrode und der Source-Zone erhöht.
  • Ziel der vorliegenden Erfindung ist es deshalb, ein Verfahren zur Herstellung eines mittels Feldeffekt steuerbaren Halbleiterbauelements zur Verfügung zu stellen, bei dem ein niederohmiger Kontakt zwischen einer Anschlusszone eines Halbleiterkörpers und einer Elektrode einfach realisierbar ist, ohne die Kanallänge negativ zu beeinflussen.
  • Dieses Ziel wird durch ein Verfahren gemäß der Merkmale des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Das erfindungsgemäße Verfahren sieht zunächst vor, eine Anordnung mit einem Halbleiterkörper, der eine Vorderseite, eine Rückseite, eine erste Anschlusszone eines ersten Leitungstyps, eine oberhalb der ersten Anschlusszone ausgebildete Kanalzone eines zweiten Leistungstyps, und wenigstens eine Steuerelektrode, die isoliert gegenüber dem Halbleiterkörper und benachbart zu der Kanalzone angeordnet ist und die sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt, aufweist, vorzusehen. Anschließend wird eine zweite Anschlusszone des ersten Leitungstyps in der Kanalzone im Bereich der Vorderseite des Halbleiterkörpers hergestellt. Das Herstellen der zweiten Anschlusszone sieht bei dem erfindungsgemäßen Verfahren vor, die Kanalzone im Bereich der Vorderseite mit einer ersten Dotierstoffkonzentration zur Herstellung einer Zone des ersten Leistungstyps zu dotieren und anschließend einen Abschnitt der dotierten Zone mit einer Dotierstoffkonzentration, die höher als die erste Dotierstoffkonzentration ist, zu dotieren.
  • Bei dem erfindungsgemäßen Verfahren erfolgt die Herstellung der zweiten Anschlusszone, der Source-Zone bei einem MOSFET, zweistufig, wobei die zunächst hergestellte dotierte Zone die Source-Zone insbesondere im Bereich entlang der Gate- Elektrode bildet. Die Herstellung dieser Zone erfolgt vorzugsweise mittels eines Implantationsverfahrens, wobei die Implantationsdosis so gewählt ist, dass keine oder kaum Dotierstoffatome durch die Isolationsschicht der Gate-Elektrode in den Halbleiterkörper gelangen. Ein niederohmiger Kontakt wird durch den anschließenden zweiten Dotierungsschritt gewährleistet.
  • Vor Durchführung dieses zweiten Dotierungsschrittes wird bei einer Ausführungsform des Verfahrens eine Maske oberhalb der Vorderseite des Halbleiterkörpers erzeugt, die insbesondere die Steuerelektrode, die Gate-Elektrode bei einem MOSFET, abdeckt, um einer Verkürzung des Kanals vorzubeugen.
  • Bei einer Ausführungsform des Verfahrens ist vorgesehen, dass diese Maske eine Isolationsschicht ist, die eine Aussparung oberhalb der zuvor erzeugten ersten Zone aufweist. Die Erzeugung dieser Aussparung erfolgt beispielsweise mittels eines Ätzverfahrens, wobei eine Maske auf die Isolationsschicht aufgebracht wird, die die Position und Abmessungen der zu erzeugenden Aussparung vorgibt. Diese Isolationsschicht verbleibt nach dem zweiten Dotierungsschritt auf dem Halbleiterkörper und dient danach sowohl als Maske für die Herstellung eines bis in die Kanalzone reichenden Kontaktloches in dem Halbleiterkörper und zur Isolation einer in dem Kontaktloch und auf der Oberseite der Isolationsschicht hergestellten Source-Elektrode gegenüber dem Halbleiterkörper.
  • Um ein vollständiges Entfernen des durch das zweite Dotierverfahrens hergestellten stark dotierten Bereiches des ersten Leistungstyps in dem Halbleiterkörper unterhalb der Aussparung der Isolationsschicht zu verhindern, ist bei einer Ausführungsform vorgesehen, ein Dotierungsverfahren zu verwenden, das unter die Ränder der Aussparung dotiert. Diese stark dotierte Zone entsteht dann sowohl unterhalb eines Bodenbereiches des Kontaktloches, in der Isolationsschicht als auch seitlich unterhalb der Ränder der Aussparung in der zuvor hergestellten schwächer dotierten Zone.
  • Die Bereiche der stark dotierten Zone, die unterhalb der Ränder der Aussparung der Isolationsschicht ausgebildet sind, bleiben bei der Herstellung des Kontaktloches in dem Halbleiterkörper erhalten und dienen nach dem Herstellen einer Elektrode in dem Kontaktloch als niederohmiger Kontakt zwischen der Elektrode und der zweiten Anschlusszone, die die Source-Zone bei einem MOSFET bildet.
  • Bei einem MOSFET bildet die Kanalzone weiterhin die Body-Zone und die erste Anschlusszone bildet die Drain-Zone. Die Elektrode in dem Kontaktloch des Halbleiterkörpers, welches durch die Source-Zone bis in die Body-Zone reicht, schließt die Source-Zone und die Body-Zone kurz, um einen durch die Abfolge der Source-Zone, der Body-Zone und der Drain-Zone gebildeten parasitären Bipolartransistor weitgehend zu eliminieren.
  • Vorzugsweise wird vor dem Herstellen der Elektrode ein starkdotierter Bereich des zweiten Leitungstyps in der Body-Zone erzeugt, um einen niederohmigen Anschlusskontakt zwischen der Elektrode und der Body-Zone zu erreichen.
  • Das Dotierungsverfahren, welches einen stark dotierten Anschlussbereich in der Source-Zone bildet, der unter die Ränder des Kontaktloches in der Isolationsschicht geht, ist vorzugsweise ein Implantationsverfahren, bei dem unter einem ersten und einem zweiten Winkel gegenüber der Vertikalen des Halbleiterkörpers implantiert wird. Das Kontaktloch in der Isolationsschicht erweitert sich vorzugsweise nach oben hin, um die schräge Implantation nicht zu behindern.
  • Bei einer weiteren Ausführungsform des Verfahrens wird die vor dem zweiten Dotierungsschritt aufgebrachte Maske nach Durchführung des Dotierungsschrittes entfernt. Auch bei diesem Verfahren wird vorzugsweise eine Elektrode in einem Kontaktloch erzeugt, die durch die mittels des zweiten Dotierungsverfahrens hergestellte stark dotierte Zone der Source- Zone bis in die Body-Zone reicht und die Source-Zone und die Body-Zone kurzschließt.
  • Die für die Herstellung eines niederohmigen Kontakts erforderliche stark dotierte Zone in der Source-Zone wird bei einer weiteren Ausführungsform der Erfindung mittels eines Diffusionsverfahrens hergestellt. Hierzu wird nach dem ersten Dotierungsschritt ein Graben wenigstens in der mittels des ersten Dotierungsschrittes hergestellten dotierten Zone erzeugt und mit einem Dotierstoffatome enthaltenden Material aufgefüllt. Mittels eines Temperaturprozesses werden die Dotierstoffatome anschließend ausdiffundiert.
  • Der Graben für den Diffusionsprozess kann gleichzeitig als Kontaktloch für die Source-Elektrode dienen und bis in die Body-Zone reichen. In diesem Fall wird der Boden des Kontaktloches vor dem Diffusionsprozess mit einer Diffusionsbarriere bedeckt, die eine Ausdiffusion in die Body-Zone verhindert. Das die ausdiffundierenden Dotierstoffatome enthaltende Material kann bereits einen Teil der späteren Source-Elektrode bilden und beispielsweise aus hochdotiertem Polysilizium bestehen.
  • Das Dotierstoffatome enthaltende Material kann nach dem Diffusionsprozess und vor dem Herstellen der Source-Elektrode auch entfernt werden und beispielsweise aus einem Arsen-Glas bestehen, wenn die Source-Zone n-dotiert ist.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt
  • Fig. 1a eine Anordnung mit einem Halbleiterkörper, der eine erste Anschlusszone und eine oberhalb der ersten Anschlusszone angeordnete Kanalzone aufweist, sowie mit einer in einem Graben angeordneten Steuerelektrode, die sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt,
  • Fig. 1b die Anordnung gemäß Fig. 1a während eines ersten Verfahrensschrittes zur Herstellung einer dotierten ersten Zone der zweiten Anschlusszone oberhalb der Kanalzone,
  • Fig. 1c die Anordnung gemäß Fig. 1b nach einem Verfahrensschritt, bei dem eine Isolationsschicht auf die Anordnung abgeschieden wurde,
  • Fig. 1d die Anordnung gemäß Fig. 1c nach dem Herstellen einer Aussparung in der Isolationsschicht,
  • Fig. 1e die Anordnung gemäß Fig. 1d während eines zweiten Dotierverfahrens,
  • Fig. 1f die Anordnung gemäß Fig. 1e nach dem Herstellen eines Kontaktloches in dem Halbleiterkörper,
  • Fig. 1g die Anordnung gemäß Fig. 1f nach dem Herstellen einer stark dotierten Anschlusszone in der Kanalzone,
  • Fig. 1h die Anordnung gemäß Fig. 1g nach dem Herstellen einer Anschlusselektrode,
  • Fig. 2a ein weiteres mittels des erfindungsgemäßen Verfahrens hergestellten Halbleiterbauelements,
  • Fig. 2b das Halbleiterbauelement nach Fig. 2a während eines Verfahrensschrittes bei der Herstellung,
  • Fig. 3a eine Anordnung mit einem Halbleiterkörper, der eine erste Anschlusszone und eine oberhalb der ersten Anschlusszone angeordnete Kanalzone aufweist, sowie mit einer in einem Graben angeordneten Steuerelektrode, die sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt, und einer auf die Vorderseite aufgebrachten Isolationsschicht bzw. Schutzschicht,
  • Fig. 3b die Anordnung nach Fig. 3a während eines ersten Dotierschrittes zur Herstellung einer dotierten ersten Zone einer zweiten Anschlusszone,
  • Fig. 3c die Anordnung nach Fig. 3b nach dem Aufbringen einer Maske und während eines zweiten Dotierschrittes,
  • Fig. 3d die Anordnung nach Fig. 3c nach dem Entfernen der Maske,
  • Fig. 3e die Anordnung nach Fig. 3d nach dem Aufbringen einer Isolationsschicht oberhalb der Vorderseite des Halbleiterkörpers und nach dem Herstellen eines durch die Isolationsschicht bis in die Kanalzone reichenden Kontaktloches,
  • Fig. 3f die Anordnung nach Fig. 3e nach dem Herstellen einer Anschlusselektrode in dem Kontaktloch,
  • Fig. 4a Halbleiteranordnung während eines weiteren Verfahrens zur Herstellung eines mittels Feldeffekt steuerbaren Halbleiterbauelements,
  • Fig. 4b Anordnung nach Fig. 4a nach dem Herstellen eines Kontaktloches und Auffüllen des Kontaktloches mit einem Dotierstoffatome enthaltenden Material und während eines Diffusionsprozesses,
  • Fig. 4c Anordnung nach Fig. 4b nach dem Herstellen einer Anschlusselektrode.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bereiche und Teile mit gleicher Bedeutung.
  • Fig. 1a zeigt eine Anordnung mit einem Halbleiterkörper 100 und einer Steuerelektrode 20, die isoliert gegenüber den Halbleiterkörper 100 in einem sich in vertikaler Richtung in dem Halbleiterkörper hinein erstreckenden Graben angeordnet ist. Der Halbleiterkörper umfasst eine erste Anschlusszone 12, 14 und eine oberhalb der ersten Anschlusszone 12, 14 angeordnete Kanalzone, die spätere Body-Zone des MOSFET. Die erste Anschlusszone 12, 14 umfasst eine stark dotierte Halbleiterzone 12, die Drain-Zone des MOSFET, und eine schwächer dotierte Halbleiterzone 14, die Drift-Zone des MOSFET.
  • Die Drain-Zone 12 kann beispielsweise durch ein stark dotiertes Halbleitersubstrat gebildet sein, auf welches eine schwächer dotierte Epitaxieschicht aufgebracht ist. Der Halbleiterkörper kann auch durch einen dünn geschliffenen Wafer gebildet sein, dessen Rückseite zur Bildung der Drain-Zone stark dotiert ist.
  • Der Graben, in dem die Gate-Elektrode 20 ausgebildet ist, erstreckt sich ausgehend von der Vorderseite 101 des Halbleiterkörpers in die Body-Zone 16 und endet oberhalb der Drain- Zone 12, 14.
  • Die Anordnung gemäß Fig. 1a ist mittels üblicher Halbleitertechnologieverfahren herstellbar, wobei die hierfür erforderlichen Verfahrensschritte lediglich kurz umrissen werden sollen. Dabei wird beispielsweise zunächst ein Halbleitersubstrat 12 hergestellt, auf welches eine Epitaxieschicht aufgebracht wird. Diese Epitaxieschicht wird im Bereich der Body- Zone 16 mittels geeigneter Verfahren, beispielsweise mittels Implantationsverfahren dotiert, um eine gewünschte Dotierstoffkonzentration zu erreichen. Anschließend wird bzw. werden die Gräben für die späteren Gate-Elektroden 20 beispielsweise mittels Ätzverfahren hergestellt. Auf die Herstellung dieser Gräben folgt im Bereich der Gräben die Herstellung einer Isolationsschicht 22, die die spätere Gate-Elektrode 20 gegenüber dem Halbleiterkörper 100 isoliert. Die Herstellung der Isolationsschicht 22 erfolgt beispielsweise mittels einer thermischen Oxidation, sodass auch im Bereich der Vorderseite 101 des Halbleiterkörpers eine Isolationsschicht 21 entsteht. Selbstverständlich kann die Gate-Isolationsschicht 21 auch mehrschichtig aufgebaut sein.
  • Anschließend wird die Gate-Elektrode 20 erzeugt, die bei Verwendung von Silizium als Halbleitermaterial für den Halbleiterkörper 100 beispielsweise aus Polysilizium besteht, wobei die Gate-Elektrode üblicherweise bis unterhalb der Oberfläche des Halbleiterkörpers 100 zurückgeätzt wird, so dass eine Aussparung in dem Graben oberhalb der Gate-Elektrode 20 entsteht.
  • Bei einer nicht näher dargestellten Ausführungsform geht die Gate-Elektrode an ihrem unteren, der Driftzone 14 zugewandten Ende in eine Feldplatte über. Hierzu verjüngt sich die Gate- Elektrode in bekannter Weise im Bereich der Driftzone 14 in lateraler Richtung, wobei die Dicke der Isolationsschicht 22 entsprechend zunimmt. Darüber hinaus können mehr als eine Elektrode in dem Graben isoliert gegenüber dem Halbleiterkörper angeordnet sein.
  • Die Drain-Zone 12, 14 ist von einem ersten Leitungstyp, während die Body-Zone 16 von einem zweiten, zu dem ersten Leitungstyp komplementären Leitungstyp ist. Bei einem n-Kanal- MOSFET ist die Drain-Zone 12, 14 n-dotiert, während die Body- Zone 16 p-dotiert ist.
  • Fig. 1b zeigt die Anordnung gemäß Fig. 1a während eines ersten Dotierschrittes, beispielsweise eines Implantationsverfahrens, bei dem die Body-Zone 16 im Bereich der Vorderseite 101 des Halbleiterkörpers 100 zur Bildung einer ersten dotierten Zone 18 umdotiert wird. Die erste dotierte Zone 18 bildet einen Teil der späteren Source-Zone des MOSFET. Während des Dotierschrittes werden Dotierstoffatome des ersten Leistungstyps eindotiert. Die Dosis während des Implantationsverfahrens ist so gewählt, dass keine Dotierstoffatome von oberhalb der Aussparung über der Gate-Elektrode durch die Isolationsschicht 21 in die Body-Zone gestreut werden, um dadurch die Länge der verbleibenden Body-Zone, und damit die Kanallänge zu beeinflussen.
  • Fig. 1c zeigt die Anordnung gemäß Fig. 1b nach weiteren Verfahrensschritten, bei welchen eine Isolationsschicht 30 oberhalb der Vorderseite des Halbleiterkörpers 100 bzw. über der Gate-Elektrode 20 abgeschieden wurde. Diese Isolationsschicht 30 besteht beispielsweise aus einem abgeschiedenen Oxid.
  • In den nächsten Verfahrensschritten, deren Ergebnis in Fig. 1d dargestellt ist, wird eine Aussparung 32 in dieser Isolationsschicht 30 oberhalb der Source-Zone 18 erzeugt. Die Herstellung der Aussparung 32 erfolgt beispielsweise mittels eines Ätzverfahrens, wobei eine für ein derartiges Ätzverfahren geeignete Maske 200 gestrichelt in Fig. 1c dargestellt ist. Diese Maske 200 weist eine Aussparung 210 auf, die die Abmessungen der Aussparung 32 vorgibt.
  • An die Herstellung der Aussparung 32 in der Isolationsschicht 30 schließt sich, wie in Fig. 1e dargestellt ist, ein Implantationsverfahren an, wobei die Implantation wenigstens unter einem ersten Winkel α1 und einem zweiten Winkel α2 gegenüber der Vertikalen des Halbleiterkörpers 100 erfolgt, um sowohl unterhalb des Bodens der Aussparung 32 in die Source- Zone 18 zu dotieren, als auch unter die seitlichen Ränder der Aussparung 32 in der Isolationsschicht 30 zu dotieren.
  • Die Herstellung der Aussparung 32 erfolgt bei den in den Figuren dargestellten Verfahren derart, dass die Isolationsschicht 21 oberhalb des Halbleiterkörpers 100 verbleibt, wobei die Implantation durch diese dünne Isolationsschicht 21 erfolgt. Weiterhin wird die Aussparung 32 vorzugsweise mit schräg verlaufenden Seitenwänden hergestellt, so dass sich die Abmessungen des Kontaktloches 32 nach oben verbreitern, um so eine schräge Implantation unter die Ränder der Isolationsschicht 30 in der Aussparung 32 zu erleichtern.
  • Ergebnis dieses Implantationsschrittes ist eine stark dotierte zweite Zone 19 in der Source-Zone 18, wobei die implantierten Ionen so gewählt sind, dass die stark dotierte Zone 19 vom selben Leitungstyp wie die Source-Zone 18 ist, bei einer n-Dotierung wird beispielsweise Arsen implantiert. Die stark-dotierte Zone 19 reicht seitlich unter die Ränder der Isolationsschicht 30 im Bereich des Kontaktloches 32.
  • Die schwächer dotierte erste Zone 18 und die stark dotierte zweite Zone 19 bilden gemeinsam die Source-Zone des MOSFET.
  • Fig. 1f zeigt die Anordnung gemäß Fig. 1e nach einem weiteren Verfahrensschritt, bei dem ein Kontaktloch 103, das insbesondere grabenförmig ausgebildet ist, in dem Halbleiterkörper 100 erzeugt wurde, wobei dieses Kontaktloch 103 durch die Source-Zone 18 bis in die Body-Zone 16 reicht. Als Maske für die Herstellung dieses Kontaktloches, die beispielsweise mittels eines Ätzverfahrens erfolgt, dient die Isolationsschicht 30 mit dem Kontaktloch 32. Das verwendete Ätzverfahren ist vorzugsweise ein anisotropes Ätzverfahren, wobei ein Kontaktloch entsteht, dessen Abmessungen in seitlicher Richtung bzw. in lateraler Richtung des Halbleiterkörpers 100 den Abmessungen des Kontaktloches 32 in der Isolationsschicht 30 in dessen unterem Bereich entspricht. Bei der Herstellung des Kontaktloches 103 werden Teile der stark dotierten Zone 19 entfernt, wobei jedoch die Bereiche 19A, 19B der stark dotierten Zone verbleiben, die unterhalb der Ränder der Isolationsschicht 30 im Bereich des Kontaktloches 32 angeordnet sind. Diese Bereiche 19A, 19B dienen später als niederohmige Kontakte zwischen einer Elektrode und der Source-Zone 18, wie noch erläutert wird.
  • Fig. 1g zeigt die Anordnung gemäß Fig. 1f nach weiteren Verfahrensschritten, bei welchen eine stark dotierte Zone 17 des selben Leitungstyps wie die Body-Zone 16 am Boden des Kontaktloches 103 in der Body-Zone 16 erzeugt wurde. Die Herstellung dieser stark dotierten Zone 17 erfolgt beispielsweise mittels einer sogenannten 0°-Implantation, bei der Dotierstoffe senkrecht von oben implantiert werden.
  • Fig. 1h zeigt die Anordnung gemäß Fig. 1g nach nächsten Verfahrensschritten, bei welchen eine Elektrodenschicht 40abgeschieden wurde, die als Source-Elektrode S des MOSFET dient. Diese Source-Elektrode kontaktiert die stark dotierten Bereiche 19A, 19B an Seitenwänden des Kontaktloches 103, so dass ein niederohmiger Kontakt zwischen der Elektrode 40 und der Source-Zone 18 vorhanden ist. Die Source-Elektrode 40 kontaktiert weiterhin die Body-Zone 16 bzw. die stark dotierte Zone 17 in der Body-Zone 16, wobei diese stark dotierte Zone 17 einen niederohmigen Kontakt zwischen der Source- Elektrode 40 und der Body-Zone 16 gewährleistet. Die Source- Elektrode 40 schließt die Source-Zone 18 und die Body-Zone 16 kurz und realisiert so die hinlänglich bekannte Freilaufdiode bei MOSFET. Das Halbleitersubstrat 12 bildet den Drain- Anschluss des MOSFET und die Gate-Elektrode 20 den Gate- Anschluss.
  • Das Verfahren nach Fig. 1, bei dem die Herstellung einer stark dotierten Zone zur Realisierung eines niederohmigen Kontaktes in der Source-Zone unter Verwendung einer ohnehin erforderlichen Isolationsschicht 30 als Maske erfolgt, ermöglicht die Realisierung dieser stark dotierten Zone beabstandet zu dem Graben mit der Gate-Elektrode, so dass die beim Stand der Technik vorhanden Nachteile nicht auftreten können.
  • Bei einer Abwandlung des Verfahrens nach Fig. 1 ist vorgesehen, den Graben ganz oder teilweise bereits vor dem Implantationsschritt auszubilden, um dann schräg über die Seitenwände des Grabens in die dotierte Zone 18 zu implantieren. Reicht der Graben bis in die Body-Zone 16, was bei der Tilt- Implantation auch zu einer Dotierung der Body-Zone mit Ladungsträgern des ersten Leitungstyps führen kann, wird vor der Herstellung der Source-Elektrode vorzugsweise eine stark dotierte Zone des zweiten Leitungstyps am Boden des Kontaktloches 103 erzeugt, um die spätere Source-Elektrode an die Body-Zone 16 anzuschließen. Im übrigen schattet die Isolationsschicht 32 die unteren Bereiche des Grabens 103 bei einer schrägen Implantation jedoch ab, so dass sich das wesentliche Implantationsgebiet im Bereich der ersten Zone 18 befindet.
  • Alternativ reicht das Kontaktloch zunächst nur bis in die erste Zone 18 und wird nach dem Implantationsschritt und vor der Herstellung der Source-Elektrode 40 bis in die Body-Zone 16 vorgetrieben.
  • Das Verfahren ist selbstverständlich nicht auf die Herstellung von sogenannten Trench-MOSFET, bei denen die Gate- Elektrode in einem Graben angeordnet ist, beschränkt. Das Verfahren ist vielmehr auch auf die Herstellung von MOSFET anwendbar bei welchen die Gate-Elektrode oberhalb des Halbleiterkörpers in der Isolationsschicht ausgebildet ist. Auch bei diesen MOSFET wird ein Kontaktloch in der Isolationsschicht oberhalb des Halbleiterkörpers erzeugt, um die Source-Zone niederohmig kontaktieren zu können.
  • Fig. 2a zeigt ein solches mittels des erfindungsgemäßen Verfahrens hergestelltes Halbleiterbauelement, bei dem die Gate- Elektrode 20 oberhalb des Halbleiterkörpers 100 in der Isolationsschicht 30 angeordnet ist.
  • Ausgangspunkt des Herstellungsverfahrens für dieses in Fig. 2a dargestellte Halbleiterbauelement bildet die in Fig. 2b dargestellte Anordnung, mit einem Halbleiterkörper 100, der eine komplementär zu dem Halbleiterkörper dotierte Body- Zone 16 im Bereich der Vorderseite des Halbleiterkörpers 100 aufweist, in der die Source-Zone 18 ausgebildet ist. Die Gate-Elektrode ist oberhalb der Vorderseite des Halbleiterkörpers 100 in einer Isolationsschicht 30 ausgebildet, wobei in einem Bereich oberhalb der Source-Zone 18 die Gate-Elektrode 20 eine Aussparung aufweist. Ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Verfahrens zur Herstellung einer Source-Zone 18, 19 eines MOSFET wird nachfolgend anhand von Fig. 3 erläutert.
  • Den Ausgangspunkt des Verfahrens, bildet, wie auch bei dem anhand von Fig. 1 erläuterten Verfahren, eine Anordnung mit einem Halbleiterkörper 100, der eine Drain-Zone 12, 14 bzw. eine Drain-Zone 12 und eine Drift-Zone 14, eine oberhalb der Drift-Zone 14 angeordnete Body-Zone 16 und wenigstens eine sich ausgehend von der Vorderseite in den Halbleiterkörper hinein erstreckende Gate-Elektrode 20, die gegenüber dem Halbleiterkörper 100 isoliert ist, aufweist. Auf diese Anordnung ist in dem Ausführungsbeispiel gemäß Fig. 3 oberhalb der Vorderseite 101 und auf die Gate-Elektrode 20 eine weitere Isolationsschicht 22 aufgebracht, die beispielsweise ein Nitrit oder ein abgeschiedenes Oxid, insbesondere TEOS, ist. Diese Schicht 22 verhindert bei Prozessen, bei denen der Halbleiterkörper aufgeheizt wird, beispielsweise bei Diffusionsprozessen, dass Dotierstoffe aus der üblicherweise aus einem hoch dotierten Polysilizium bestehenden Gate-Elektrode 20 ausgeschieden werden und eine Verunreinigung anderer Halbleiterbereiche bewirken. Eine derartige Schutzschicht 22 kann auch bei einem Verfahren nach Fig. 1 vorhanden sein, ist dort aber nicht explizit eingezeichnet.
  • Fig. 3b zeigt die Anordnung gemäß Fig. 3a während eines Implantationsverfahrens, bei welchem Dotierstoffatome des ersten Leitungstyps in die Body-Zone 16 implantiert werden, um im Bereich der Vorderseite 101 des Halbleiterkörpers eine dotierte erste Zone 18 zu bilden, die Teil der späteren Source- Zone des MOSFET ist. Die Implantation erfolgt durch die beiden Isolationsschichten 21, 22 hindurch.
  • Fig. 3c zeigt die Anordnung gemäß Fig. 3b nach dem Aufbringen einer Maske 250 oberhalb der Vorderseite 101 des Halbleiterkörpers 100 und während eines zweiten Implantationsverfahrens. Die Maske 250 überdeckt die Gate-Elektrode 20 und weist eine Aussparung 260 oberhalb der ersten dotierten Zone 18 auf. Die Aussparung 260 ist so gewählt, dass während des zweiten Implantationsverfahren Dotierstoffatome zur Bildung einer zweiten dotierten Zone 19 in den Halbleiterkörper 100 implantiert werden, wobei die zweite dotierte Zone 19 in lateraler Richtung beabstandet zu der Isolationsschicht 21 der Gate-Elektrode 20 angeordnet und stärker als die erste dotierte Zone 18 dotiert ist.
  • Fig. 3d zeigt die Anordnung gemäß Fig. 3c nach dem Entfernen der Maske 250, die beispielsweise eine Lackmaske ist.
  • Fig. 3e zeigt die Anordnung gemäß Fig. 3d nach dem Herstellen einer Isolationsschicht 30 oberhalb der Vorderseite 101 des Halbleiterkörpers und nach dem Herstellen einer Aussparung 32 in der Isolationsschicht 30 sowie nach dem Herstellen eines Kontaktloches 103 in dem Halbleiterkörper 100 unter Verwendung der Isolationsschicht 30 als Maske. Das Kontaktloch 103 erstreckt sich unterhalb der Aussparung 32 der Isolationsschicht 30 durch die stark dotierte zweite Zone, von der nach der Herstellung des Kontaktloches 103 Zonen 19A und 19B zurückbleiben, und durch die erste Zone 18 bis in die Body-Zone 16.
  • Abschließend wird eine Source-Elektrode 40 in dem Kontaktloch 103 hergestellt. Dazu wird, wie dies in Fig. 3f dargestellt ist, eine Elektrodenschicht auf die Isolationsschicht 30 und in das Kontaktloch 103 abgeschieden.
  • Selbstverständlich kann vor dem Herstellen der Source- Elektrode 40 der Bereich der Body-Zone 16 am Boden des Kontaktloches 103 stark mit Dotierstoffatomen des zweiten Leitungstyps dotiert werden, um einen niederohmigen Anschlusskontakt zwischen der Source-Elektrode 40 und der Body-Zone 16 zu bilden, wie dies anhand von Fig. 1h bereits erläutert wurde.
  • Im Unterschied zu dem anhand von Fig. 1 erläuterten Verfahren wird bei dem Verfahren gemäß Fig. 3 eine zusätzliche Maske während des zweiten Dotierschrittes, bzw. des zweiten Implantationsverfahrens, eingesetzt, die nach Durchführung dieses Implantationsverfahrens wieder entfernt wird. Die Verwendung dieser Maske 250 ermöglicht die Herstellung einer großflächigeren stark dotierten zweiten Zone 19, als dies bei dem anhand von Fig. 1 erläuterten Verfahren möglich ist.
  • Bei den anhand der Fig. 1 bis 3 erläuterten Implantationsverfahren zur zweistufigen Herstellung der Source-Zone 18, 19 wird während des ersten Implantationsverfahrens vorzugsweise nur etwa 1/20 der Dosis implantiert, die während des nachfolgenden zweiten Implantationsverfahrens zur Herstellung des niederohmigen Kontakts implantiert wird.
  • Neben einem Implantationsverfahren kann ausschließlich oder ergänzend auch ein Diffusionsverfahren zur Herstellung der stark dotierten zweiten Zone 19 dienen, wie dies nachfolgend anhand von Fig. 4 erläutert wird.
  • Den Ausgangspunkt des Verfahrens bildet beispielsweise eine Anordnung gemäß Fig. 1d, die in Fig. 4a nochmals dargestellt ist und die eine Drain-Zone 12, eine Drift-Zone 14, eine Body-Zone 16 oberhalb der Drift-Zone 14 und eine im Bereich der Vorderseite 101 des Halbleiterkörpers angeordnete erste dotierte Zone 18 des ersten Leitungstyps aufweist, wobei die erste dotierte Zone 18 einen Teil der späteren Source-Zone des MOSFET bildet. Oberhalb der Vorderseite 101 des Halbleiterkörpers ist die Isolationsschicht 30 aufgebracht, die eine Aussparung 32 aufweist und die gleichzeitig als Maske für die Herstellung eines Kontaktloches in dem Halbleiterkörper dient.
  • Fig. 4b zeigt die Anordnung gemäß Fig. 4a nach dem Herstellen des Kontaktloches 103 in dem Halbleiterkörper, wobei sich das Kontaktloch durch die erste dotierte Zone 18 bis in die Body-Zone 16 erstreckt. Gemäß Fig. 4b wird in das Kontaktloch im Bereich des Halbleiterkörpers ein Dotierstoffatome des ersten Leitungstyps enthaltendes Material, beispielsweise hochdotiertes Polysilizium, eingebracht, wobei die Dotierstoffatome anschließend mittels eines Temperaturprozesses ausdiffundiert werden und dotierte Zonen 19A, 19B in der ersten dotierten Zone 18 und auch der Body-Zone 16 bilden. Vor dem Einbringen der die Dotierstoffatome enthaltenden Schicht 42 wurde am Boden des Kontaktloches 103 eine Diffusionsbarriere 44, beispielsweise Titan, oder ein Silizid, eingebracht, welche eine Diffusion in Bereiche unterhalb der Bodenfläche des Kontaktloches 103 verhindern.
  • Weiterhin besteht die Möglichkeit, das Kontaktloch 103 nicht bis in Body-Zone 16 voranzutreiben, sondern dieses oberhalb der Body-Zone 16 enden zu lassen. In diesem Fall wird vor dem Einbringen des Dotierstoffe enthaltenden Materials 42 unterhalb des Bodens des Grabens ein dotiertes Gebiet des zweiten Leitungstyps erzeugt, das bis in die Body-Zone 16 reicht, um die spätere, in dem Graben ausgebildete Source-Elektrode an die Body-Zone 16 anzuschließen.
  • Die die Dotierstoffatome enthaltende Schicht 42 bildet gleichzeitig einen Teil der späteren Source-Elektrode, wie dies in Fig. 4c dargestellt ist, wo auf das Material 42 ein weiteres Elektrodenmaterial, beispielsweise Polysilizium oder ein Metall abgeschieden wurde, um die Source-Elektrode zu bilden.
  • Bei einer nicht näher dargestellten Abwandlung des Verfahrens gemäß Fig. 4 ist vorgesehen, das Kontaktloch zunächst nur bis in die erste dotierte Zone 18 voranzutreiben, so dass dieses oberhalb der Body-Zone 16 endet. Dieses Kontaktloch wird anschließend z. B. mit einem Dotierstoffatome enthaltenden Material aufgefüllt, wobei diese Dotierstoffatome anschließend ausdiffundieren, um die stark dotierte Zone in der ersten dotierten Zone 18 zu bilden. Das die Dotierstoffatome enthaltende Material bildet bei diesem Verfahren keinen Teil der Source-Elektrode sondern wird bei einem anschließenden Verfahrensschritt, bei dem das Kontaktloch bis in die Body- Zone 16 vorangetrieben wird, entfernt, wobei die Diffusionszonen benachbart zu dem Kontaktloch verbleiben. Das die Dotierstoffatome enthaltende Material kann bei dieser Ausführungsform des Verfahrens beispielsweise ein Arsen-Glas sein, wenn eine n-Dotierung erreicht werden soll.
  • Alternativ besteht die Möglichkeit, das Kontaktloch von vornherein bis in die Body-Zone voranzutreiben und auf die Seitenwand des Kontaktloches ein Dotierstoffatome des ersten Leitungstyps enthaltendes Material, beispielsweise ein Arsen- Glas für eine n-Dotierung, aufzubringen und dieses Material, beispielsweise mittels einer Spacer-Ätzung, vom Boden des Kontaktloches in der Body-Zone 16 zu entfernen. Anschließend wird ein Dotierstoffe des zweiten Leitungstyps enthaltendes Material auf den Boden des Kontaktloches aufgebracht, das für eine p-Dotierung beispielsweise Bor-Glas ist und von dem ersten Material beispielsweise durch ein undotiertes Oxid getrennt ist. In einem anschließenden Temperaturprozess diffundieren Ladungsträger des ersten Leistungstyps in die Seitenwände aus, um eine stark dotierte zweite Zone 19 für den Source-Anschlusskontakt zu bilden. Gleichzeitig diffundieren Ladungsträger des zweiten Leistungstyps in den Boden des Kontaktloches in die Body-Zone 16 aus, um einen niederohmigen Body-Anschlusskontakt zu bilden.
  • Anschließend wird nach dem Entfernen der Dotierstoffmaterialien auch bei diesem Verfahren eine Anschlusselektrode in dem bis in die Body-Zone reichenden Kontaktloch gebildet, wobei der zuvor mittels Diffusion gebildete stark dotierte Bereich der Source-Zone einen niederohmigen Anschlusskontakt zu dieser Anschlusselektrode bildet.
  • Wesentlich für das erfindungsgemäße Verfahren ist die zweistufige Herstellung der Source-Zone mit einer zuerst hergestellten schwächer dotierten ersten Zone und einer anschließend hergestellten stärker dotierten zweiten Zone. Hierbei können selbstverständlich auch Implantationsverfahren und Diffusionsverfahren kombiniert werden.
  • So ist bei einer Abwandlung des Verfahrens nach Fig. 1 vorgesehen, die Implantation zu Herstellung der zweiten Zone 18 in die Aussparung 32 unter senkrecht zur Oberfläche auszuführen und das dotierte Gebiet mittels eines Temperaturschrittes unter die Ränder des Kontaktloches 32 zu treiben.
  • Wie bereits erläutert, ist das erfindungsgemäße Verfahren keinesfalls auf die Herstellung von vertikalen Transistoren begrenzt. Die Herstellung eines niederohmigen Source- Kontaktes gemäß dem erfindungsgemäßen Verfahren ist selbstverständlich auch auf planare DMOS-Transistoren, auf Drain- Up-Transistoren, auf IGBT und weitere Arten von selbstleitenden oder selbstsperrenden Transistoren p- und n-Kanal- Transistoren anwendbar.

Claims (24)

1. Verfahren zur Herstellung eines mittels Feldeffekt steuerbaren Halbleiterbauelements, wobei das Verfahren folgende Verfahrensschritte umfasst:
a) Bereitstellen einer Anordnung mit einem Halbleiterkörper (100), der eine Vorderseite (101), eine Rückseite (102), eine erste Anschlusszone (12, 14) eines ersten Leitungstyps, eine oberhalb der ersten Anschlusszone ausgebildete Kanalzone (16) eines zweiten Leistungstyps, und mit wenigstens einer Steuerelektrode (20), die isoliert gegenüber dem Halbleiterkörper (100) und benachbart zu der Kanalzone (16) angeordnet ist,
b) Herstellen einer zweiten Anschlusszone (18, 19) des ersten Leistungstyps in der Kanalzone (16) im Bereich der Vorderseite (101) des Halbleiterkörpers (100),
dadurch gekennzeichnet, dass das Herstellen der zweiten Anschlusszone folgende Verfahrensschritte umfasst:
a) Dotieren der Kanalzone (16) im Bereich der Vorderseite (101) mit einer ersten Dotierstoffkonzentration zur Herstellung einer ersten Zone (18) des ersten Leistungstyps,
b) Dotieren eines Abschnitts der ersten Zone (18) mit einer zweiten Dotierstoffkonzentration, die höher als die erste Dotierstoffkonzentratiton ist, zur Bildung einer zweiten Zone des ersten Leitungstyps.
2. Verfahren nach Anspruch 1, bei dem vor dem Dotierschritt d) eine Maske (30; 250) oberhalb der Vorderseite (101) des Halbleiterkörpers erzeugt wird, die eine Aussparung (32; 260) oberhalb der ersten dotierten Zone (18) aufweist und die die Steuerelektrode (20) überdeckt.
3. Verfahren nach Anspruch 2, bei dem die Maske (30) im Verfahrensschritt d) eine Isolationsschicht (30) mit einer Aussparung (32) oberhalb der Kanalzone (16) ist, die nach dem Dotierungsschritt d) auf dem Halbleiterkörper verbleibt.
4. Verfahren nach Anspruch 3, bei dem das Dotierungsverfahren in Schritt d) derart gewählt ist, dass eine stark dotierte Zone (19) des ersten Leitungstyps in der ersten Zone (18) unterhalb der Ränder der Aussparung (32) entsteht.
5. Verfahren nach Anspruch 4 bei dem das Dotierungsverfahren in Schritt d) ein Implantationsverfahren ist, bei dem unter einem ersten und zweiten Winkel (α1, α2) zur Vertikalen des Halbleiterkörpers (100) implantiert wird.
6. Verfahren nach Anspruch 5, bei dem ein nur bis in die dotierte Zone (18) reichender Graben vor dem Implantationsverfahren erzeugt wird.
7. Verfahren nach einem Ansprüche 3 bis 6, bei dem auf der Vorderseite des Halbleiterkörpers (100) eine dünne Isolationsschicht (21) vorhanden ist, auf die die Isolationsschicht (30) aufgebracht ist.
8. Verfahren nach Anspruch 7, bei dem die Aussparung (32) der Isolationsschicht (30) bis zu der auf der Vorderseite (101) angeordneten Isolationsschicht (21) reicht, wobei durch diese Isolationsschicht (21) in die erste Anschlusszone (18) implantiert wird.
9. Verfahren nach Anspruch 2, bei dem die Maske (250) nach dem Dotierungsschritt d) entfernt wird.
10. Verfahren nach Anspruch 9, bei dem die Maske eine Fotomaske ist.
11. Verfahren nach einem der vorangehenden Ansprüche, das folgende weitere Verfahrensschritte umfasst:
a) Herstellen eines ausgehend von der Vorderseite (101) durch die erste Anschlusszone (18, 19) bis in die Kanalzone (20) reichenden Kontaktloches (103),
b) Herstellen einer Anschlusselektrode (40) in dem Kontaktloch (103).
12. Verfahren nach einem der Ansprüche 3 bis 7 und Anspruch 10, bei dem die Herstellung des Kontaktloches (103) unter Verwendung der Isolationsschicht (30) mit der Aussparung (32) als Maske erfolgt.
13. Verfahren nach Anspruch 12, bei dem die Herstellung der Anschlusselektrode (40) das Abscheiden einer Elektrodenschicht auf die Isolationsschicht (30) und in das Kontaktloch (103) umfasst.
14. Verfahren nach einem der Ansprüche 10 bis 13, bei dem nach der Herstellung des Kontaktlochs (103) in dem Halbleiterkörper (100) eine stark dotierte Zone des zweiten Leitungstyps am Boden des Kontaktloches in der Kanalzone erzeugt wird.
15. Verfahren nach Anspruch 14, bei dem die stark dotierte Zone mittels eines Implantationsverfahrens unter einem Winkel von 0° zur Vertikalen des Halbleiterkörpers (100) erzeugt wird.
16. Verfahren nach einem der Ansprüche 10 bis 15, bei dem das Kontaktloch (103) in dem Halbleiterkörper (100) mittels eines anisotropen Ätzverfahrens hergestellt wird.
17. Verfahren nach einem der vorangehenden Ansprüche, bei dem die Dotierungsverfahren in Schritt c) und e) Implantationsverfahren sind, wobei bei dem Implantationsverfahren in Schritt c) etwa 1/20 der Dosis des Implantationsverfahrens in Schritt e) verwendet wird.
18. Verfahren nach Anspruch 2, bei dem vor dem Dotierungsschritt ein Graben (102) in der dotierten Zone (18) erzeugt wird, der mit einem Dotierstoffatome enthaltenden Material aufgefüllt wird, wobei die Dotierstoffatome anschließend mittels eines Diffusionsverfahrens ausgetrieben werden.
19. Verfahren nach Anspruch 18, bei dem der Graben bis in die Kanalzone 16 reicht und als Kontaktloch (103) dient, wobei auf den Boden des Kontaktloches (103) eine Diffusionsbarriere aufgebracht wird.
20. Verfahren nach Anspruch 19, bei dem in dem Kontaktloch eine Elektrode (40) hergestellt wird.
21. Verfahren nach Anspruch 20, bei dem das die Dotierstoff- Atome enthaltende Material einen Teil der Elektrode (40) bildet.
22. Verfahren nach Anspruch 21, bei dem das Dotierstoffatome enthaltende Material hochdotiertes Polysilizium ist.
23. Verfahren nach einem der Ansprüche 18 bis 20, bei dem das Dotierstoffatome enthaltende Material ein Arsen-Glas ist.
24. Mittels Feldeffekt steuerbares Halbleiterbauelement, das folgende Merkmale aufweist:
- eine erste Anschlusszone (12, 14) eines ersten Leitungstyps,
- eine zweite Anschlusszone (18, 19) eines ersten Leitungstyps,
- eine Kanalzone (16) eines zweiten Leitungstyps, die zwischen der ersten und zweiten Anschlusszone (12, 14, 18, 19) angeordnet ist,
- eine benachbart zu der Kanalzone (16) angeordnete, gegenüber der Kanalzone (16) isolierte Steuerelektrode (20),
- eine wenigstens an die zweite Anschlusszone (18, 19) angeschlossene Anschlusselektrode (40),
dadurch gekennzeichnet, dass die zweite Anschlusszone (18, 19) eine dotierte erste Zone (18) und eine stärker als die erste Zone (18) dotierte Zone (19) im Anschluss an die Anschlusselektrode aufweist.
DE10214175A 2002-03-28 2002-03-28 Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Lifetime DE10214175B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10214175A DE10214175B4 (de) 2002-03-28 2002-03-28 Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
US10/402,812 US6927101B2 (en) 2002-03-28 2003-03-28 Field-effect-controllable semiconductor component and method for fabricating the component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10214175A DE10214175B4 (de) 2002-03-28 2002-03-28 Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10214175A1 true DE10214175A1 (de) 2003-10-23
DE10214175B4 DE10214175B4 (de) 2006-06-29

Family

ID=28050970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10214175A Expired - Lifetime DE10214175B4 (de) 2002-03-28 2002-03-28 Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US6927101B2 (de)
DE (1) DE10214175B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009083A1 (de) * 2004-02-25 2005-09-22 Infineon Technologies Ag MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102005046711A1 (de) * 2005-09-29 2007-04-05 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelementes
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8541837B2 (en) 2008-09-30 2013-09-24 Infineon Technologies Austria Ag Semiconductor field effect power switching device
DE102004009323B4 (de) * 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
CN110211957A (zh) * 2019-06-24 2019-09-06 南京华瑞微集成电路有限公司 一种双管芯器件及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003103056A2 (en) * 2002-05-31 2003-12-11 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device
TWI224821B (en) * 2003-04-11 2004-12-01 Mosel Vitelic Inc Bottom oxide formation process for preventing formation of voids in the trench
DE102006045126B4 (de) * 2005-09-26 2012-02-09 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE102005055838B4 (de) * 2005-11-23 2007-10-04 Infineon Technologies Ag Verfahren und Vorrichtung zum ermöglichen tiefliegender Halbleiterkontakte
US20120007170A1 (en) * 2010-07-09 2012-01-12 Chao-Cheng Lu High source to drain breakdown voltage vertical field effect transistors
TW201403782A (zh) * 2012-07-04 2014-01-16 Ind Tech Res Inst 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
KR101836258B1 (ko) * 2016-07-05 2018-03-08 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
DE102018113573B4 (de) * 2018-06-07 2022-11-03 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Diode mit einem Halbleiterkörper
DE102018120432B4 (de) 2018-08-22 2023-03-30 Infineon Technologies Dresden GmbH & Co. KG Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528420B2 (ja) * 1996-04-26 2004-05-17 株式会社デンソー 半導体装置およびその製造方法
JP4091242B2 (ja) * 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US7701001B2 (en) * 2002-05-03 2010-04-20 International Rectifier Corporation Short channel trench power MOSFET with low threshold voltage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009083B4 (de) * 2004-02-25 2008-08-07 Infineon Technologies Ag MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102004009083A1 (de) * 2004-02-25 2005-09-22 Infineon Technologies Ag MOS-Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102004009323B4 (de) * 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
US7851349B2 (en) 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
DE102005046711A1 (de) * 2005-09-29 2007-04-05 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelementes
DE102005046711B4 (de) * 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US7459365B2 (en) 2005-09-29 2008-12-02 Infineon Technologies Austria Ag Method for fabricating a semiconductor component
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8618598B2 (en) 2008-09-30 2013-12-31 Infineon Technologies Austria Ag Power MOSFET semiconductor device
US9202909B2 (en) 2008-09-30 2015-12-01 Infineon Technologies Austria Ag Power MOSFET semiconductor
US9257549B2 (en) 2008-09-30 2016-02-09 Infineon Technologies Austria Ag Semiconductor field effect power switching device
US8541837B2 (en) 2008-09-30 2013-09-24 Infineon Technologies Austria Ag Semiconductor field effect power switching device
CN110211957A (zh) * 2019-06-24 2019-09-06 南京华瑞微集成电路有限公司 一种双管芯器件及其制作方法
CN110211957B (zh) * 2019-06-24 2024-06-11 南京华瑞微集成电路有限公司 一种双管芯器件及其制作方法

Also Published As

Publication number Publication date
DE10214175B4 (de) 2006-06-29
US6927101B2 (en) 2005-08-09
US20030186507A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE102008002647B4 (de) Verfahren zum Herstellen eines siliziumbasierten MOS-Halbleiterbauelements mit Rauschreduktion unter Verwendung von Gegendotierung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
EP1421612B1 (de) LDMOS-Transistor und dessen Herstellungsverfahren
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE102006049043B4 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10239310B4 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE102006045126B4 (de) Verfahren zur Herstellung einer Anschlusselektrode für zwei übereinander angeordnete Halbleiterzonen
DE10210138A1 (de) Halbleiterbauelement und Verfahren
DE102004052643B4 (de) Verfahren zur Herstellung eines lateralen Trenchtransistors
EP0704894A2 (de) Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right