DE102006001922B3 - Lateraler Leistungstransistor und Verfahren zu dessen Herstellung - Google Patents

Lateraler Leistungstransistor und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102006001922B3
DE102006001922B3 DE102006001922A DE102006001922A DE102006001922B3 DE 102006001922 B3 DE102006001922 B3 DE 102006001922B3 DE 102006001922 A DE102006001922 A DE 102006001922A DE 102006001922 A DE102006001922 A DE 102006001922A DE 102006001922 B3 DE102006001922 B3 DE 102006001922B3
Authority
DE
Germany
Prior art keywords
zone
semiconductor layer
gate electrode
layer
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006001922A
Other languages
English (en)
Inventor
Frank Dieter Dr. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006001922A priority Critical patent/DE102006001922B3/de
Priority to US11/653,089 priority patent/US8264040B2/en
Application granted granted Critical
Publication of DE102006001922B3 publication Critical patent/DE102006001922B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Die Erfindung betrifft einen lateralen Leistungstransistor, der eine Gateelektrode (21) und eine Feldelektrode (22) aufweist, die durch eine gemeinsame Elektrodenschicht (20) gebildet sind und bei dem DOLLAR A die Gateelektrode (21) einen ersten Gateelektrodenabschnitt (211) und einen zwischen dem ersten Gateelektrodenabschnitt (211) und der Feldplatte (22) angeordneten zweiten Gateelektrodenabschnitt (212) aufweist, und wobei DOLLAR A - die Feldplatte bezogen auf die Halbleiterschicht (101) auf einem ersten Höhenniveau (h1) angeordnet ist, der erste Gateelektrodenabschnitt (211) bezogen auf die Halbleiterschicht (101) wenigstens abschnittsweise auf einem im Vergleich zu dem ersten Höhenniveau niedrigeren zweiten Höhenniveau (h2) angeordnet ist und der zweite Gateelektrodenabschnitt (212) auf wenigstens einem zwischen dem ersten und zweiten Höhenniveau (h1, h2) angeordneten ersten Zwischenniveau (h3) angeordnet ist. DOLLAR A Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines lateralen Leistungstransistors.

Description

  • Die vorliegende Erfindung betrifft einen lateralen Leistungstransistor.
  • Zum besseren Verständnis der nachfolgend erläuterten Erfindung wird der grundsätzliche Aufbau eines lateralen Leistungstransistors zunächst anhand von 1 erläutert. Der Leistungstransistor weist eine Halbleiterschicht 101 eines ersten Leitungstyps auf, die auf einem Substrat 102, das ein Halbleitersubstrat oder ein elektrisch isolierendes Substrat sein kann, angeordnet ist. In dieser Halbleiterschicht 101 sind eine Sourcezone 11 und eine Drainzone 12 vorhanden, die in einer lateralen Richtung der Halbleiterschicht 101 beabstandet zueinander angeordnet sind. Ein sich an die Drainzone 12 in Richtung der Sourcezone 11 anschließender Abschnitt 13 der Halbleiterschicht 101 bildet eine Driftzone des Leistungstransistors und zwischen der Sourcezone 11 und dieser Driftzone 13 ist eine komplementär zu der Sourcezone 11 und der Driftzone 13 dotierte Bodyzone 14 vorhanden. Die Sourcezone 11 und die Drainzone 12 sind bei einem als MOSFET ausgebildeten Leistungstransistor vom gleichen Leitungstyp und bei einem als IGBT ausgebildeten Leistungstransistor komplementär zueinander dotiert.
  • Die Sourcezone 11 ist durch eine Source-Elektrode 41 kontaktiert, die optional – über eine hochdotierte Anschlusszone 15 – auch die Bodyzone 14 kontaktiert, und dadurch die Sourcezone 11 und die Bodyzone 14 kurzschließt. Die Drainzone 12 ist durch eine Drain-Elektrode 42 kontaktiert.
  • Zur Steuerung eines Akkumulationskanals in der Bodyzone 14 zwischen der Sourcezone 11 und der Drift-Zone 13 ist eine Gateelektrode 21 vorhanden, die mittels eines Gate- Dielektrikums 31 gegenüber der Halbleiterschicht 101 isoliert ist. Diese Gateelektrode 21 geht beabstandet zu der Bodyzone 14 in eine Feldplatte 22 über, die mittels eines im Vergleich zu dem Gate-Dielektrikum 31 dickeren Feldplatten-Dielektrikums 32 gegenüber der Halbleiterschicht 101 isoliert ist.
  • Die Feldplatte 22 ist dabei auf einem bezogen auf die Halbleiterschicht 101 ersten Höhenniveau h1 angeordnet, während die Gateelektrode 21 bezogen auf die Halbleiterschicht 101 auf einem im Vergleich zu dem ersten Höhenniveau h1 niedrigeren Höhenniveau h2 angeordnet ist.
  • Der dargestellte Leistungstransistor sperrt, wenn eine Potentialdifferenz zwischen einem Potential der Gateelektrode 21 und der Sourcezone 11 niedriger ist als die sogenannte Einsatzspannung des Transistors. Bei sperrendem Bauelement bildet sich kein Inversionskanal in der Bodyzone 14 zwischen der Sourcezone 11 und der Driftzone 13 aus. Bei anliegender Spannung zwischen der Source- und der Drain-Elektrode 41, 42 bzw. der Sourcezone 11 und der Drainzone 12 bildet sich in der Driftzone 13 ausgehend von dem pn-Übergang zwischen der Bodyzone 14 und der Driftzone 13 eine Raumladungszone aus, durch welche das elektrische Potential in der Driftzone 13 (bei einem n-Kanal-MOSFET oder einem IGBT) ausgehend von der Bodyzone 14 zunimmt. Dies führt zu einer Spannungsbelastung des Gate-Dielektrikums 31, wobei diese Spannungsbelastung unmittelbar im Bereich des pn-Übergangs am niedrigsten ist und in Richtung der Drainzone 12 zunimmt. Die Spannungsfestigkeit dieses Gate-Dielektrikums 31 beeinflusst dabei maßgeblich die Spannungsfestigkeit des Bauelements. Die Spannungsbelastung des Gate-Dielektrikums 31 kann reduziert werden, um dadurch die Spannungsfestigkeit des Bauelements zu erhöhen, indem der Abschnitt der Gateelektrode, in dem diese getrennt durch das Gate-Dielektrikum 31 die Driftzone 13 überlappt, möglichst kurz ausgestaltet wird. Eine geringe Überlappung zwischen der Gateelektrode 21 und der Driftzone erhöht allerdings in ein geschaltetem Zustand des Bauelements dessen Einschaltwiderstand. Mit anderen Worten: Eine größere Überlappung zwischen der Gateelektrode 21 und der Driftzone 13 reduziert den elektrischen Widerstand in dem Übergangsbereich, in dem Ladungsträger aus der Akkumulationsschicht in der Driftzone 13 unterhalb der Gateelektrode 21 in die Driftzone 13 gelangen.
  • Die Spannungsbelastung des Gate-Dielektrikums 31 nimmt damit zu, je weiter die Gateelektrode 21 die Driftzone 13 in Richtung der Drainzone 12 überlappt, Spannungsspitzen bzw. Feldstärkespitzen treten dabei insbesondere in dem Bereich auf, in dem die Gateelektrode 21 in die Feldplatte 22 übergeht, bzw. in dem das dünnere Gate-Dielektrikum 31 in das dickere Feldplatten-Dielektrikum 32 übergeht.
  • Zur Reduzierung solcher Feldstärkespitzen ist es aus der US 5,559,348 bekannt, bei einem lateralen IGBT in dem Bereich der Driftzone oberhalb dessen die Gateelektrode in die Feldplatte übergeht, eine komplementär zu der Driftzone dotierte Halbleiterzone anzuordnen. Eine solche komplementär zu der Driftzone dotierte Zone erfordert allerdings Platz, der nicht für den Ladungsträgerfluss zur Verfügung steht und behindert darüber hinaus den Ladungsträgerfluss der Majoritätsladungsträger in der Driftzone.
  • Die US 6,023,090 beschreibt einen lateralen Leistungstransistor mit einer Gateelektrode und einer sich an die Gateelektrode anschließenden Feldplatte, die zwei Elektrodenabschnitte auf unterschiedlichen Höhenniveaus aufweist.
    •
  • Ziel der vorliegenden Erfindung ist es, einen lateralen Leistungstransistor mit niedrigem Einschaltwiderstand und hoher Spannungsfestigkeit sowie ein Verfahren zur Herstellung einer Gateelektrode und einer Feldplatte für einen solchen Leistungstransistor zur Verfügung zu stellen.
  • Dieses Ziel wird durch einen lateralen Leistungstransistor nach Anspruch 1 und durch ein Verfahren nach Anspruch 10 erreicht. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Der erfindungsgemäße Leistungstransistor umfasst in einer Halbleiterschicht eine Sourcezone eines ersten Leitungstyps, eine Drainzone, die in einer lateralen Richtung der Halbleiterschicht beabstandet zu der Sourcezone angeordnet ist, eine Driftzone des ersten Leitungstyps, die sich an die Drainzone in Richtung der Sourcezone anschließt, und eine zwischen der Driftzone und der Sourcezone angeordnete Bodyzone eines zu dem ersten Leitungstyps komplementären zweiten Leitungstyps.
  • Der laterale Leistungstransistor weist außerdem eine Elektrodenschicht auf, die dielektrisch gegenüber der Halbleiterschicht isoliert ist und die in einem ersten Abschnitt eine Gateelektrode und in einem zweiten Abschnitt eine Feldplatte bildet. Die Gateelektrode ist dabei benachbart zu der Bodyzone und einem Akkumulationsabschnitt der Driftzone angeordnet und ist mittels einer Gate-Dielektrikumsschicht gegenüber der Halbleiterschicht isoliert. Die Feldplatte ist benachbart zu einem weiteren Abschnitt der Driftzone angeordnet und mittels einer Feldplatten-Dielektrikumsschicht, die dicker als die Gate-Dielektrikumsschicht ist, gegenüber der Halbleiterschicht isoliert.
  • Die Gateelektrode weist bei dem erfindungsgemäßen Bauelement einen ersten Gateelektrodenabschnitt und einen zwischen dem ersten Gateelektrodenabschnitt und der Feldplatte angeordneten zweiten Gateelektrodenabschnitt auf. Die Feldplatte ist dabei bezogen auf die Halbleiterschicht auf einem ersten Höhenniveau angeordnet, der erste Gateelektrodenabschnitt ist bezogen auf die Halbleiterschicht wenigstens abschnittsweise auf einem im Vergleich zu dem ersten Höhenniveau niedrigerem zweiten Höhenniveau angeordnet und der zweite Gateelektrodenabschnitt ist auf wenigstens einem zwischen dem ersten und zweiten Höhenniveau angeordneten ersten Zwischenniveau angeordnet.
  • Die Realisierung der Gateelektrode derart, dass diese ausgehend von dem zweiten Höhenniveau nicht unmittelbar auf die auf dem ersten Höhenniveau angeordnete Feldplatte übergeht, sondern ein zwischen dem ersten und zweiten Höhenniveau liegendes Zwischenniveau annimmt, wobei der auf dem Zwischenniveau befindliche zweite Gateelektrodenabschnitt ebenfalls durch das im Vergleich zu dem Feldplatten-Dielektrikum dünnere Gate-Dielektrikum gegenüber der Halbleiterschicht isoliert ist, führt zu einer Reduktion der Spannungsbelastung des Gate-Dielektrikums im Übergangsbereich von der Gateelektrode auf die Feldplatte. Dies führt dazu, dass bei dem erfindungsgemäßen Bauelement ein Überlappungsbereich zwischen der Gateelektrode und der Driftzone bzw. dem Akkumulationsabschnitt der Driftzone größer gewählt werden kann als bei einem lateralen Leistungstransistor nach dem Stand der Technik, ohne die Spannungsfestigkeit des Bauelements zu reduzieren. Umgekehrt bedeutet dies, dass bei gleichem Überlapp zwischen der Gateelektrode und der Driftzone das erfindungsgemäße Bauelement eine höhere Spannungsfestigkeit besitzt als ein vergleichbares Bauelement nach dem Stand der Technik.
  • Der erfindungsgemäße laterale Leistungstransistor kann als MOSFET oder als IGBT realisiert werden. Bei einem MOSFET sind die Sourcezone, die Drainzone und die Driftzone vom gleichen Leitungstyp, während die Bodyzone komplementär zu diesen Bauelementzonen dotiert ist. Bei einem IGBT sind die Sourcezone und die Drainzone komplementär zueinander dotiert, die Sourcezone und die Driftzone sind vom gleichen Leitungstyp und die Bodyzone ist komplementär zu der Sourcezone und der Driftzone dotiert. Anstelle von Sourcezone und Drainzone sind bei IGBTs auch die Begriffe Emitterzone und Kollektorzone gebräuchlich. Für die nachfolgende Erläuterung werden ausschließlich die Begriffe Sourcezone, Bodyzone, Driftzone und Drainzone verwendet, was jedoch nicht einschränkend auf MOSFET zu verstehen ist.
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt einen lateralen Leistungstransistor nach dem Stand der Technik in Seitenansicht im Querschnitt.
  • 2 zeigt ein erstes Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors in Seitenansicht im Querschnitt.
  • 3 zeigt ein zweites Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors in Seitenansicht im Querschnitt.
  • 4 zeigt ein drittes Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors in Seitenansicht im Querschnitt.
  • 5 zeigt ein viertes Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors in Seitenansicht im Querschnitt.
  • 6 zeigt ein fünftes Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors in Seitenansicht im Querschnitt.
  • 7 zeigt ein sechstes Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors ausschnittsweise in perspektivischer Darstellung.
  • 8 veranschaulicht ein Verfahren zur Herstellung des lateralen Leistungstransistors gemäß 5.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
    •
  • 2 zeigt ein erstes Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors in Seitenansicht im Querschnitt. Der Transistor weist eine Halbleiterschicht 101 auf, in der eine Sourcezone 11 und in einer lateralen Richtung der Halbleiterschicht 101 beabstandet zu der Sourcezone 11 eine Drainzone 12 angeordnet ist. Die Drainzone 12 ist bei einem als MOSFET realisierten Leistungstransistor vom gleichen Leitungstyp wie die Sourcezone 11 und bei einem als IGBT realisierten Leistungstransistor von einem zum Leitungstyp der Sourcezone 11 komplementären Leitungstyp. An die Drainzone 12 schließt sich in Richtung der Sourcezone 11 eine Driftzone 13 an, die vom gleichen Leitungstyp wie die Sourcezone 11 ist. Zwischen der Sourcezone 11 und der Driftzone 13 ist eine Bodyzone 14 angeordnet, die komplementär zu der Sourcezone 11 und der Driftzone 13 dotiert ist.
  • Die Halbleiterschicht 101 kann eine Grunddotierung des ersten Leitungstyps aufweisen, wobei die Sourcezone 11, die Bodyzone 14 und die Drainzone 12 durch geeignete Dotierverfahren in der Halbleiterschicht 101 hergestellt sind. Die Driftzone 13 des lateralen Leistungstransistors kann dabei ein die Grunddotierung der Halbleiterschicht 101 aufweisender Bereich sein.
  • Die Sourcezone 11 ist durch eine Source-Elektrode 41 kontaktiert und die Drainzone 12 ist durch eine Drain-Elektrode 42 kontaktiert. Optional kontaktiert die Source-Elektrode 41 auch die Bodyzone 14 und schließt dadurch die Sourcezone 11 und die Bodyzone 14 kurz. Das Bezugszeichen 15 bezeichnet in 2 dabei eine hochdotierte Anschlusszone 15 innerhalb der Bodyzone 14, die vom gleichen Leitungstyp wie die Bodyzone 14 ist und an welche die Source-Elektrode 41 angeschlossen ist.
  • Zur Steuerung eines Inversionskanals in der Bodyzone 14 zwischen der Sourcezone 11 und der Driftzone 13 ist eine Gateelektrode 21 vorhanden, die mittels eines Gate-Dielektrikums 31 gegenüber der Halbleiterschicht 101 dielektrisch isoliert ist. Die Gate-Dielektrikumsschicht 31 ist üblicherweise eine Oxidschicht und wird nachfolgend als Gateoxid bezeichnet. Die Gateelektrode 21 erstreckt sich in lateraler Richtung der Halbleiterschicht 101 von der Sourcezone 11 über die Bodyzone 14 und über einen Abschnitt 131 der Driftzone 13. Dieser Abschnitt 131 der Driftzone 13, gegenüber dem die Gateelektrode 21 durch das Gateoxid 31 isoliert ist und in dessen oberflächennahem Bereich sich bei Anlegen eines geeigneten Ansteuerpotentials an die Gateelektrode 21 eine Akkumulationsschicht ausbildet, wird nachfolgend als Akkumulationsabschnitt 131 der Driftzone 13 bezeichnet.
  • Der Leistungstransistor weist außerdem eine Feldplatte 22 auf, die in lateraler Richtung zwischen der Gateelektrode 21 und der Drainzone 12 angeordnet ist und die mittels eines Feldplatten-Dielektrikums 32, gegenüber der Halbleiterschicht 101 dielektrisch isoliert ist. Das Feldplatten-Dielektrikum ist üblicherweise ein Oxid und wird nachfolgend als Feldoxid bezeichnet. Die Gateelektrode 21 und die Feldplatte 22 sind durch eine gemeinsame Elektrodenschicht 20 gebildet, die mittels einer Isolationsschicht 51 gegenüber der Source-Elektrode 41 isoliert ist. Die Elektrodenschicht 20 weist einen ersten Abschnitt auf, der durch das Gate-Oxid 31 gegenüber der Halbleiterschicht 101 isoliert ist und der die Gateelektrode 21 bildet, und weist einen zweiten Abschnitt auf, der durch das im Vergleich zum Gateoxid 31 dickere Feldoxid 32 gegenüber der Halbleiterschicht 101 isoliert ist und der die Feldplatte 22 bildet.
  • Die Feldplatte 22 und die Gateelektrode 21 sind auf unterschiedlichen Höhenniveaus bezogen auf ein festes Bezugsniveau der Halbleiterschicht 101 angeordnet. Für die nachfolgende Erläuterung wird davon ausgegangen, dass dieses Bezugsniveau ein unteres Bezugsniveau ist, das unterhalb der Höhenniveaus der Feldplatte 22 und der Gateelektrode 21 liegt oder das mit dem untersten dieser Höhenniveaus übereinstimmt. Ein Höhenniveau, das die Voraussetzungen erfüllt, ist beispielsweise eine der Gateelektrode 21 und der Feldplatte abgewandte Rück seite 103 der Halbleiterschicht 101, an welcher diese in dem Beispiel an das Halbleitersubstrat 102 angrenzt.
  • Die Feldplatte 22 ist bei diesem Bauelement bezogen auf einen festen Bezugspunkt der Halbleiterschicht 101 auf einem ersten Höhenniveau h1 angeordnet. Die Gateelektrode 21 weist einen ersten Gateelektrodenabschnitt 211 auf, der oberhalb des Akkumulationsabschnitts 131 der Driftzone 13 angeordnet ist und der sich auf einem zweiten Höhenniveau h2 befindet, das im Vergleich zum ersten Höhenniveau h1 niedriger ist, das also in vertikaler Richtung näher zu dem festen Bezugspunkt der Halbleiterschicht 101 angeordnet ist. Die Gateelektrode 21 weist in einem Übergangsbereich zwischen der Gateelektrode 21 und der Feldplatte 22 einen zweiten Gateelektrodenabschnitt 212 auf, in dem die Gateelektrode 21 in lateraler Richtung der Halbleiterschicht auf einem Zwischenniveau h3 verläuft, das zwischen dem ersten Höhenniveau h1 der Feldplatte 22 und dem zweiten Höhenniveau h2 des ersten Gateelektrodenabschnittes 211 liegt. Der zweite Gateelektrodenabschnitt 212 ist dabei ebenfalls durch das im Vergleich zum Feldoxid 32 dünnere Gateoxid 31 gegenüber der Driftzone 13 dielektrisch isoliert. Zusammenfassend besitzt die Elektrodenschicht 20 in lateraler Richtung in Richtung der Drainzone 12 einen zweifach abgestuften Verlauf mit einer ersten Abstufung zwischen dem ersten Gateelektrodenabschnitt 211 und dem zweiten Gateelektrodenabschnitt 212 und einer zweiten Abstufung zwischen dem zweiten Gateelektrodenabschnitt 212 und der Feldplatte 22. Der Übergang der Gateelektrode 21 auf das Zwischenniveau h3 vor dem Übergang von der Gateelektrode 21 auf die Feldplatte 22 bewirkt bei sperrendem Bauelement, also dann wenn kein Inversionskanal in der Bodyzone 14 ausgebildet ist und wenn eine Sperrspannung zwischen Source 11 und Drain 12 anliegt, eine Reduzierung der Feldstärkespitzen in dem Gateoxid 31 im Übergangsbereich von dem Gateoxid 31 auf das Feldoxid 32.
  • Die Anstiege der Elektrodenschicht 20 von dem ersten Gateelektrodenabschnitt 211 auf den zweite Gateelektrodenabschnitt 212 und von dem zweiten Gateelektrodenabschnitt 212 auf die Feldplatte 22 sind vorzugsweise möglichst flach, d.h. Winkel, die diese Anstiege gegenüber der Horizontalen einschließen, sind kleiner als 60°, vorzugsweise kleiner als 45°.
  • Eine Oberfläche der Halbleiterschicht 101 weist in dem Beispiel zwei Vertiefungen auf, eine erste Vertiefung in dem Bereich, in dem der erste Gateelektrodenabschnitt 211 angeordnet ist, und eine zweite Vertiefung in dem Bereich, in dem das die Feldplatte 22 gegenüber der Driftzone 13 isolierende Feldoxid 32 angeordnet ist. Die Gateelektrode 21 weist in dem Beispiel ausgehend von dem ersten Gateelektrodenabschnitt 211 in Richtung der Sourcezone 11 eine weitere Abstufung auf, an der die Gateelektrode ausgehend von dem zweiten Höhenniveau h2 auf ein weiteres Zwischenniveau h4 ansteigt, das beispielsweise dem Zwischenniveau h3 des zweiten Gateelektrodenabschnittes 212 entspricht. Der dritte Gateelektrodenabschnitt 213 ist dabei oberhalb der Bodyzone 14 angeordnet.
  • Das Bauelement kann eine weitere Feldplatte 23 umfassen, die in Richtung der Drainzone 12 beabstandet zu der Feldplatte 22 angeordnet ist und die ebenfalls durch das Feldoxid 32 gegenüber der Driftzone 13 isoliert ist. Diese Feldplatte 23 kann in Richtung der Feldplatte 22 eine Abstufung aufweisen und in einem Bereich nahe der Drainzone 12 durch eine im Vergleich zu dem Feldoxid 32 dünnere Dielektrikumsschicht 33 gegenüber der Driftzone 13 isoliert sein. Die Dicke dieser Dielektrikumsschicht 33 kann der Dicke des Gateoxids 31 entsprechen.
  • 3 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen lateralen Leistungstransistors, der sich von dem in 2 dargestellten dadurch unterscheidet, dass die drainseitig angeordnete Feldplatte 23 entsprechend der sourceseitig vorhan denen, die Gateelektrode 21 und die Feldplatte 22 bildenden Elektrodenschicht mehrfach abgestuft ist.
  • Diese Feldplatte 23 weist einen ersten Feldplattenabschnitt 231 auf, der oberhalb des Feldoxids 32 und damit auf dem ersten Höhenniveau h1 angeordnet ist. Ein zweiter Feldplattenabschnitt 232 ist durch ein dünneres Oxid 33, dessen Dicke beispielsweise der Dicke des Gateoxids 31 entspricht, gegenüber der Halbleiterschicht 101 isoliert und in dem Beispiel auf Höhe des Zwischenniveaus h3 angeordnet. Ein dritter Feldplattenabschnitt 233 ist auf einem in Bezug auf das Zwischenniveau h3 tieferliegenden Niveau angeordnet, das in dem Beispiel dem zweiten Höhenniveau h2 entspricht. Die Feldplatte 23 steigt ausgehend von dem dritten Feldplattenabschnitt 233 in Richtung der Drainzone 12 wieder an und weist im Bereich der Drainzone 12 einen vierten Feldplattenabschnitt 234 auf, der in dem Beispiel auf dem Höhenniveau h4 des dritten Gateelektrodenabschnitts 213 angeordnet ist.
  • 4 zeigt ein weiteres Ausführungsbeispiel eines lateralen Leistungstransistors, der sich von dem in 2 dargestellten dadurch unterscheidet, dass die Halbleiterschicht 102 bei dem Bauelement gemäß 4 im Bereich des Feldoxids 32 keine Ausnehmung aufweist. Dieses Feldoxid 32 gemäß 4 kann beispielsweise durch ganzflächiges Erzeugen (mittels Abscheidung oder thermischer Oxidation) einer Oxidschicht und nachfolgende Strukturierung durch maskierte Ätzung hergestellt werden, während das Feldoxid 32 gemäß 2 in noch zu erläuternder Weise beispielsweise durch eine lokale Oxidation der Halbleiterschicht 101 hergestellt wird.
  • 5 zeigt ein weiteres Ausführungsbeispiel eines lateralen Leistungstransistors mit einer zweifach abgestuften, eine Gateelektrode 21 und eine Feldplatte 22 bildenden Elektrodenschicht 20. Bei diesem Bauelement sind die Sourcezone 11 sowie der Akkumulationsbereich 131 der Driftzone 13 auf einem gemeinsamen Höhenniveau angeordnet. Im Gegensatz zu dem Bau element gemäß 2 weist die Gateelektrode 21 bei diesem Bauelement in Richtung der Sourcezone 11 keine weitere Abstufung auf, so dass sich der erste und dritte Gateelektrodenabschnitt 211, 213 ebenfalls auf demselben Höhenniveau befinden.
  • Das zuvor erläuterte Konzept, nämlich eine wenigstens zweifach abgestufte, eine Gateelektrode 21 und eine Feldplatte 22 bildende Elektrodenschicht vorzusehen, ist selbstverständlich auch auf IGBTs anwendbar. Ein IGBT kann aus den zuvor erläuterten Leistungs-MOSFET dadurch erhalten werden, dass die Drainzone 12 als eine komplementär zu der Driftzone 13 dotierte Halbleiterzone realisiert wird.
  • 6 zeigt einen als IGBT realisierten erfindungsgemäßen lateralen Leistungstransistor, bei dem optional zwischen der komplementär zu der Driftzone 13 dotierten Drainzone 12 und der Driftzone 13 eine Halbleiterzone 16 vorgesehen ist, die vom gleichen Leitungstyp wie die Driftzone 13, die jedoch höher dotiert ist. Die Halbleiterzone 16 dient als Pufferzone und verhindert im Sperrfall ein Durchgreifen des elektrischen Feldes zur Drainzone 12.
  • Zur Realisierung eines nach dem Kompensationsprinzip funktionierenden Leistungs-MOSFETs kann die Driftzone bei den anhand der 2 bis 5 erläuterten Leistungs-MOSFETs so realisiert werden, dass sie quer zur Stromflussrichtung abwechselnd komplementär zueinander dotierte Halbleiterzonen aufweist.
  • 7 zeigt basierend auf dem anhand von 2 erläuterten Ausführungsbeispiel ein solches Kompensationsbauelement, bei dem in der Driftzone 13 quer zur Stromflussrichtung abwechselnd komplementär zueinander dotierte Halbleiterzonen 13A, 13B angeordnet sind, die sich jeweils im wesentlichen parallel zur Stromrichtung erstrecken. Die Stromflussrichtung ist bei diesem Bauelement die Richtung zwischen der Source- und Drainzone 11, 12. Diese komplementär zueinander dotierten Halbleiterzonen 13A, 13B können in einer Richtung bis an das Halbleitersubstrat 102, und damit bis an die Rückseite 103 der Halbleiterschicht 101, und in der entgegengesetzten Richtung bis an die Vorderseite 104 der Halbleiterschicht 101 reichen.
  • Ein mögliches Verfahren zur Herstellung des zuvor erläuterten lateralen Leistungstransistors wird nachfolgend anhand der 8A bis 8F erläutert. Diese Figuren zeigen den Transistor jeweils in Seitenansicht im Querschnitt während bzw. nach verschiedenen Verfahrensschritten zur Herstellung des Bauelements.
  • 8A zeigt die auf das Halbleitersubstrat 102 aufgebrachte Halbleiterschicht 101 nach ersten Verfahrensschritten, bei denen ganzflächig eine Oxidschicht 202 auf einer Vorderseite 104 der Halbleiterschicht 101 und auf der Oxidschicht 202 maskiert eine Oxidationsschutzschicht 200 hergestellt wird. Diese Oxidationsschutzschicht 200 ist beispielsweise eine Nitridschicht und ist derart strukturiert, dass sie Aussparungen 201 aufweist, in denen in noch zu erläuternden Verfahrensschritten eine Oxidation der Halbleiterschicht 101 erfolgen soll. Die Oxidschicht 202 ist optional vorhanden und dient dazu einen mechanischen Stress der Halbleiterschicht 101 bei Aufbringen der Oxidationsschutzschicht 200 zu vermeiden oder zumindest zu reduzieren.
  • 8B zeigt die Halbleiterschicht 101 im Querschnitt nach Durchführung eines Oxidationsschrittes, bei dem wenigstens die Vorderseite 104 der Halbleiterschicht 101 in einer oxidierenden Atmosphäre auf eine Oxidationstemperatur aufgeheizt wird. Folge dieses Oxidationsschrittes ist, dass die Halbleiterschicht 101 in den durch die Oxidationsschutzschicht 200 ausgesparten Bereichen lokal oxidiert wird, wodurch in diesen Bereichen Oxidschichten 32, 34 wachsen. Für die Bildung dieser Oxidschichten 32, 34 wird Halbleitermaterial der Halblei terschicht 101 "verbraucht", so dass die nach der Oxidation verbleibende Halbleiterschicht 101 in den Bereichen, in denen sich Oxidschichten 32, 34 bilden, "Vertiefungen" 105, 106 aufweist.
  • Das zuvor erläuterte Verfahren einer lokalen Oxidation der Halbleiterschicht 101 ist grundsätzlich bekannt und wird als LOCOS-Prozess (LOCOS = Local Oxidation of Silicon) bezeichnet. Die mittels dieses Verfahrens erzeugten Oxidschichten 32, 34 sind vergleichsweise dick und eignen sich als Feldoxidschichten, wie noch erläutert werden wird.
  • Bei dem vorliegenden Verfahren werden zwei solcher Oxidschichten 32, 34 erzeugt, die in der Stromflussrichtung des späteren Bauelements beabstandet zueinander angeordnet sind. Eine erste 32 dieser Oxidschichten dient als spätere Feldoxidschicht des Bauelements. Eine zweite 34 dieser beiden Oxidschichten befindet sich an der Position der Halbleiterschicht 101, die den späteren Akkumulationsbereich (131 in den 2 bis 5) der Driftzone (13 in den 2 bis 5) des Bauelements bildet.
  • 8C zeigt die Halbleiterschicht 101 nach Durchführung weiterer Verfahrensschritte, bei denen die zu Beginn des Verfahrens aufgebrachte dünne Oxidschicht 202 sowie die Oxidationsschutzschicht 200 entfernt werden. Darüber hinaus wird bei diesen Verfahrensschritten auch die zweite Oxidschicht 34 entfernt. Das Entfernen der zweiten Oxidschicht 34 erfolgt beispielsweise durch eine Ätzung, bei der die erste Oxidschicht 32 mittels einer geeigneten Schutzschicht vor dem Ätzangriff geschützt wird.
  • Im Ergebnis verbleibt nach diesen Verfahrensschritten die als Feldoxidschicht dienende erste Oxidschicht 32 und in dem Bereich, in dem sich die zweite Oxidschicht 34 befand, die Vertiefung 105 in der Vorderseite 104 der Halbleiterschicht 101. Die Vorderseite 101 weist zwischen dieser Vertiefung 105 und dem Feldoxid 32 eine "Auswölbung" 133 auf, die zur Herstellung der abgestuften Gateelektrode (21 in den 2 bis 5) benötigt wird.
  • 8D zeigt die Halbleiterschicht 101 nach weiteren Verfahrensschritten, bei denen eine Oxidschicht 31, 33 auf freiliegenden Bereichen der Vorderseite 104 der Halbleiterschicht 101 erzeugt wird. Diese Oxidschicht 31 dient im Bereich der Vertiefung 105 der Halbleiterschicht 101 als Gateoxidschicht 31.
  • Während weiterer Verfahrensschritte, deren Ergebnis in 8E dargestellt ist, wird eine Elektrodenschicht, beispielsweise aus hochdotiertem Polysilizium, auf der in 8D dargestellten Anordnung abgeschieden und anschließend strukturiert. Die Strukturierung dieser Elektrodenschicht erfolgt unter Anwendung eines herkömmlichen Strukturierungsverfahrens, bei dem selektiv Bereiche der Elektrodenschicht entfernt werden. Dies erfolgt dadurch, dass eine Schutzschicht auf solche Bereiche der Elektrodenschicht aufgebracht wird, die nicht entfernt werden sollen, und dass die zu entfernenden Bereiche der Elektrodenschicht unter Verwendung eines geeigneten Ätzmittels entfernt werden.
  • Die Strukturierung der zuvor abgeschiedenen Elektrodenschicht erfolgt derart, dass ein Elektrodenschichtabschnitt 20 oberhalb der Aussparung 105 der Halbleiterschicht 101, oberhalb der Auswölbung 133 und abschnittsweise oberhalb des Feldoxids 32 verbleibt. Dieser Abschnitt 20 der Elektrodenschicht bildet die Gateelektrode 21 mit zwei auf unterschiedlichen Höhenniveaus angeordneten Gateelektrodenabschnitten 211, 212 sowie die Feldelektrode 22. Ein weiterer Abschnitt der Elektrodenschicht, der in lateraler Richtung beabstandet zu der die Gateelektrode 21 und die Feldplatte 22 bildenden Elektrodenschicht 20 und im Übergangsbereich von dem Feldoxid 32 zu dem dünneren Oxid 33 angeordnet ist, bildet die spätere drainseitige Feldplatte 23 des Leistungstransistors.
  • 8F zeigt die Halbleiterschicht 101 nach weiteren Verfahrensschritten, bei denen die Sourcezone 11, die Bodyzone 14 und die Drainzone 12 hergestellt werden. Die Herstellung dieser dotierten Halbleiterzonen innerhalb der Halbleiterschicht 101 erfolgt mittels hinlänglich bekannter Implantations- und/oder Diffusionsschritte. Die Herstellung der Bodyzone 14 und der Sourcezone 11 kann hierbei unter Verwendung der Gateelektrode 21 als Maske erfolgen. Zur Herstellung der Bodyzone 14 werden dabei Dotierstoffe über die Vorderseite 104 in die Halbleiterschicht 101 implantiert und nachfolgend mittels eines Diffusionsschrittes weiter in die Halbleiterschicht 101 eindiffundiert, die eine komplementär zu der Grunddotierung der Halbleiterschicht 101 dotierte Zone bewirken. Aufgrund des Diffusionsschrittes kommt es in lateraler Richtung zu einer Unterdiffusion der Gateelektrode 21. Die Herstellung der Sourcezone 11 erfolgt entsprechend unter Verwendung von Dotierstoffen, die eine komplementär zu der Bodyzone 14 dotierte Sourcezone 11 bewirken. Der Diffusionsschritt erfolgt hierbei jedoch bei niedrigeren Temperaturen und/oder einer kürzeren Diffusionsdauer, so dass eine geringere Unterdiffusion unter die Gateelektrode 21 als bei Herstellung der Bodyzone 14 erfolgt. Ebenso kann eine im Vergleich zu der Bodyzone 14 geringere Unterdiffusion der Sourcezone 11 dadurch erreicht werden, dass für die Sourcezone 11 ein Dotierstoff mit kleinerer Diffusionskonstante als für die Bodyzone 14 gewählt wird.
  • Die Herstellung der Drainzone 12 kann entsprechend der Herstellung der Sourcezone 11 unter Verwendung der Feldplatte 23 als Maske erfolgen.
  • An diese anhand von 8F erläuterten Verfahrensschritte schließen sich weitere, nicht näher dargestellte Verfahrensschritte zur Herstellung der in 5 dargestellten Source- und Drainelektroden 41, 42 an. Die Herstellung dieser Elektroden kann beispielsweise durch Abscheiden einer Elektroden schicht und einer anschließenden Strukturierung dieser Elektrodenschicht erfolgen.
  • Das Verfahren zur Herstellung eines erfindungsgemäßen lateralen Leistungstransistors wurde anhand von 8 für die Herstellung des Leistungstransistors gemäß 5 erläutert. Bei diesem Bauelement befinden sich der erste und dritte Gateelektrodenabschnitt 211, 213 auf einem gemeinsamen Höhenniveau, was dadurch erreicht wird, dass die Vorderseite 104 der Halbleiterschicht 101 in diesem Bereich der Gateelektrode keine weitere Abstufung aufweist. Ein solches Bauelement kann Bezug nehmend auf 8 dadurch hergestellt werden, dass die Aussparung 105 die durch die Oxidschicht 34 entsteht, ausreichend groß ist, um unterhalb dieser Aussparung wenigstens abschnittsweise die Source- und Bodyzonen 11, 14 und die Akkumulationszone 131 zu realisieren.
  • Ein Bauelement gemäß 2, bei dem die Gateelektrode 21 in Richtung der Sourcezone 11 eine weitere Abstufung aufweist, kann mittels des zuvor erläuterten Verfahrens dadurch hergestellt werden, dass das zweite Oxid 34 in lateraler Richtung geringere Abmessungen aufweist, so dass bei den anhand von 8F erläuterten Verfahrensschritten zur Herstellung der Sourcezone 11 die Sourcezone 11 in einem solchen Bereich der Halbleiterschicht 101 hergestellt wird, der neben der durch Herstellung des zweiten Oxids 34 erzeugten Aussparung 105 liegt.
  • Die Herstellung eines Bauelements gemäß 3, bei dem auch die drainseitige Feldplatte mehrfach abgestuft ist, kann mittels des zuvor erläuterten Verfahrens dadurch erreicht werden, dass beabstandet zu der das Feldoxid 32 bildenden Oxidschicht in Richtung der späteren Drainzone eine weitere Dickoxidschicht hergestellt wird, die zusammen mit der zweiten Oxidschicht 34 entfernt wird. Die Herstellung dieser weiteren Oxidschicht führt im drainseitigen Bereich des Bauelements zu einer weiteren Vertiefung in der Halbleiterschicht 101, in der bei den anhand von 8E erläuterten Verfahrensschritten die drainseitige Feldplatte hergestellt wird.
  • Ein IGBT wird dadurch realisiert, dass anstatt einer Implantation von Dotierstoffatomen des gleichen Leitungstyps wie die Grunddotierung der Halbleiterschicht 101 eine komplementär zu dieser Grunddotierung dotierte Halbleiterzone hergestellt wird.
  • Ein Bauelement gemäß 4, bei dem die Halbleiterschicht 101 im Bereich des Feldoxids 32 keine Vertiefung aufweist, wird dadurch realisiert, dass während des LOCOS-Prozesses zunächst nur die später wieder entfernte Dickoxidschicht (34 in 8B) hergestellt wird, während die Halbleiterschicht im Bereich des späteren Feldoxids 32 zunächst vor einer Oxidation geschützt wird. Anschließend wird lokal in dem Bereich, in dem das Feldoxid 32 hergestellt werden soll, eine Oxidschicht abgeschieden. Eine solche Oxidschicht kann beispielsweise eine TEOS-Schicht (TEOS = Tetraethoxysilan) sein, die unter Verwendung einer eine Aussparung aufweisenden Maske lokal abgeschieden werden kann. Alternativ kann auch erst das Feldoxid 32 durch ganzflächiges Erzeugen, beispielsweise mittels Abscheidung oder thermische Oxidation, einer Oxidschicht und nachfolgende Strukturierung durch maskierte Ätzung hergestellt werden, während die zweite Oxidschicht 34 wie beschrieben durch lokale Oxidation der Halbleiterschicht 101 hergestellt und anschließend wieder entfernt wird.
  • Ein Kompensationsbauelement gemäß 7 kann unter Anwendung der anhand von 8 erläuterten Verfahrensschritte dadurch realisiert werden, dass die Halbleiterschicht 101 vor Durchführung dieser Verfahrensschritte bereits eine Anzahl benachbart zueinander angeordneter und komplementär zueinander dotierter Halbleiterschichten aufweist.
    • h1, h2, h3, h4
    Höhenniveaus
    11
    Sourcezone
    12
    Drainzone
    13
    Driftzone
    13A, 13B
    komplementär zueinander dotierte Bereiche der Driftzone
    14
    Bodyzone
    15
    Anschlusszone
    21
    Gateelektrode
    22
    Feldplatte
    23
    Feldplatte
    31
    Gateoxid
    32
    Feldoxid
    34
    Oxidschicht
    41
    Sourceelektrode
    42
    Drainelektrode
    51
    Isolationsschicht
    101
    Halbleiterschicht
    102
    Halbleitersubstrat
    103
    Rückseite der Halbleiterschicht
    104
    Vorderseite der Halbleiterschicht
    105
    Aussparung der Halbleiterschicht
    131
    Akkumulationsbereich
    132
    Abschnitt der Driftzone
    133
    Erhöhung der Halbleiterschicht im Bereich der Vorderseite
    200
    Oxidationsschutzschicht
    202
    Oxidschicht
    231–234
    Feldplattenabschnitte

Claims (13)

  1. Lateraler Leistungstransistor, der aufweist: – eine Halbleiterschicht (101), – in der Halbleiterschicht (101): eine Sourcezone (11) eines ersten Leitungstyps, eine Drainzone (12), die in einer lateralen Richtung der Halbleiterschicht (101) beabstandet zu der Sourcezone (11) angeordnet ist, eine Driftzone (13), die sich an die Drainzone (12) in Richtung der Sourcezone (11) anschließt, und eine zwischen der Driftzone (13) und der Sourcezone (11) angeordnete Bodyzone (14) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps, – eine Elektrodenschicht (20), die dielektrisch gegenüber der Halbleiterschicht (101) isoliert ist und die in einem ersten Abschnitt eine Gateelektrode (21) und in einem zweiten Abschnitt eine Feldplatte (22) bildet, wobei die Gateelektrode (21) benachbart zu der Bodyzone (14) und einem Akkumulationsabschnitt (131) der Driftzone angeordnet ist und mittels einer Gate-Dielektrikumsschicht (31) gegenüber der Halbleiterschicht (101) isoliert ist und wobei die Feldplatte (22) benachbart zu einem weiteren Abschnitt (132) der Driftzone (13) angeordnet ist und mittels einer Feldplatten-Dielektrikumsschicht (32), die dicker als die Gate-Dielektrikumsschicht (31) ist, gegenüber der Halbleiterschicht (101) isoliert ist, und wobei – die Gateelektrode (21) einen ersten Gateelektrodenabschnitt (211) und einen zwischen dem ersten Gateelektrodenabschnitt (211) und der Feldplatte (22) angeordneten zweiten Gateelektrodenabschnitt (212) aufweist, und wobei – die Feldplatte bezogen auf die Halbleiterschicht (101) auf einem ersten Höhenniveau (h1) angeordnet ist, der erste Gatelektrodenabschnitt (211) bezogen auf die Halbleiterschicht (101) wenigstens abschnittsweise auf einem im Vergleich zu dem ersten Höhenniveau niedrigeren zweiten Höhenniveau (h2) angeordnet ist und der zweite Gateelektrodenabschnitt (212) auf wenigstens einem zwischen dem ersten und zweiten Höhenniveau (h1, h2) angeordneten ersten Zwischenniveau (h3) angeordnet ist.
  2. Leistungstransistor nach Anspruch 1, bei dem der erste Gateelektrodenabschnitt (211) vollständig auf dem zweiten Höhenniveau angeordnet ist.
  3. Leistungstransistor nach Anspruch 1, bei dem die Gateelektrode (21) einen dritten Gateelektrodenabschnitt (213) aufweist, der benachbart zu der Bodyzone angeordnet ist und der auf einem zweiten Zwischenniveau (h4) angeordnet ist.
  4. Leistungstransistor nach Anspruch 3, bei dem das zweite Zwischenniveau (h4) dem ersten Zwischenniveau (h3) entspricht.
  5. Leistungstransistor nach einem der vorangehenden Ansprüche, der als MOSFET realisiert ist und bei dem die Drainzone (12) vom gleichen Leitungstyp wie die Driftzone (13) jedoch stärker dotiert ist.
  6. Leistungstransistor nach einem der Ansprüche 1 bis 4, der als IGBT realisiert ist und bei dem die Drainzone (12) von einem zu der Driftzone (13) komplementären Leitungstyp ist.
  7. Leistungstransistor nach einem der vorangehenden Ansprüche, bei dem die Driftzone (13) vom ersten Leitungstyp ist.
  8. Leistungstransistor nach einem der vorangehenden Ansprüche, bei dem die Driftzone (13) eine Halbleiterzone des ersten Leitungstyps ist.
  9. Leistungstransistor nach einem der Ansprüche 1 bis 7, bei dem die Driftzone (13) in einer Richtung senkrecht zu einer zwischen der Sourcezone (11) und der Drainzone (12) verlaufenden abwechselnd eine Anzahl jeweils komplementär zueinander dotierter Halbleiterzonen (13A, 13B) aufweist.
  10. Verfahren zur Herstellung eines lateralen Leistungstransistors, der eine Gateelektrode (21) aufweist, die mittels einer Gate-Dielektrikumsschicht (31) gegenüber einer Halbleiterschicht (101) isoliert ist, und der eine Feldplatte aufweist, die mittels eines Feldplattendielektrikums (32) gegenüber der Halbleiterschicht (101) isoliert ist, wobei die Herstellung der Gateelektrode (21) und der Feldplatte (22) die Verfahrensschritte umfasst: – lokales Oxidieren der Halbleiterschicht (101) in einem ersten Bereich der Halbleiterschicht, um ein erstes Oxid (32) herzustellen, welches das Feldplattendielektrikum bildet, – lokales Oxidieren der Halbleiterschicht (101) in einem zweiten Bereich, der beabstandet zu dem ersten Bereich angeordnet ist, um ein zweites Oxid (34) herzustellen, – Entfernen des zweiten Oxids (34), wobei nach Entfernen des zweiten Oxids (34) eine Aussparung (105) in der Halbleiterschicht (101) verbleibt, – Herstellen einer Gate-Dielektrikumsschicht (31) zumindest im Bereich der Aussparung (105) – Herstellen einer Elektrodenschicht (20) derart, dass diese als durchgehende Elektrodenschicht (20) ausgebildet ist, wenigstens in einem Abschnitt der Aussparung (105) und wenigstens auf einem Abschnitt des Feldplattendielektrikums (32) angeordnet ist.
  11. Verfahren nach Anspruch 10, bei dem das lokale Oxidieren der Halbleiterschicht (101) folgende Verfahrensschritte umfasst: – Herstellen einer strukturierten Oxidationsschutzschicht (200) auf der Halbleiterschicht (101), die Aussparungen aufweist, – Aufheizen der Halbleiterschicht (101) wenigstens im Bereich der Oxidationsschutzschicht (200) auf eine Oxidationstemperatur.
  12. Verfahren nach Anspruch 10 oder 11, bei dem das erste Oxid (32) und das zweite Oxid (34) im selben Verfahrensschritt hergestellt werden.
  13. Verfahren nach Anspruch 10, 11 oder 12, bei dem die Elektrodenschicht (20) derart hergestellt wird, dass sie sich an einer dem Feldplattendielektrikum (32) abgewandten Seite über die Aussparung (105) hinaus erstreckt.
DE102006001922A 2006-01-14 2006-01-14 Lateraler Leistungstransistor und Verfahren zu dessen Herstellung Expired - Fee Related DE102006001922B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006001922A DE102006001922B3 (de) 2006-01-14 2006-01-14 Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
US11/653,089 US8264040B2 (en) 2006-01-14 2007-01-12 Lateral power transistor and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006001922A DE102006001922B3 (de) 2006-01-14 2006-01-14 Lateraler Leistungstransistor und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102006001922B3 true DE102006001922B3 (de) 2007-05-03

Family

ID=37913111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006001922A Expired - Fee Related DE102006001922B3 (de) 2006-01-14 2006-01-14 Lateraler Leistungstransistor und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US8264040B2 (de)
DE (1) DE102006001922B3 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497691B (zh) * 2009-09-09 2015-08-21 United Microelectronics Corp 超高壓金氧半導體電晶體元件
US8115253B2 (en) * 2009-09-10 2012-02-14 United Microelectronics Corp. Ultra high voltage MOS transistor device
US9087707B2 (en) * 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
TWI635534B (zh) 2014-05-16 2018-09-11 新唐科技股份有限公司 半導體元件及其製造方法
CN108389906B (zh) * 2017-02-03 2023-01-10 联华电子股份有限公司 高压金属氧化物半导体晶体管元件
CN110112210B (zh) * 2019-03-21 2022-11-25 中国电子科技集团公司第五十五研究所 一种射频ldmos的侧壁栅结构及其制备方法
CN113140635B (zh) * 2020-01-20 2022-09-16 无锡华润上华科技有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559348A (en) * 1994-11-11 1996-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having insulated gate bipolar transistor
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US6191453B1 (en) * 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
JP3831602B2 (ja) * 2000-12-07 2006-10-11 三洋電機株式会社 半導体装置の製造方法
US6468870B1 (en) * 2000-12-26 2002-10-22 Taiwan Semiconductor Manufacturing Company Method of fabricating a LDMOS transistor
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
JP3944461B2 (ja) * 2002-03-27 2007-07-11 株式会社東芝 電界効果型トランジスタおよびその応用装置
US6717214B2 (en) * 2002-05-21 2004-04-06 Koninklijke Philips Electronics N.V. SOI-LDMOS device with integral voltage sense electrodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559348A (en) * 1994-11-11 1996-09-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having insulated gate bipolar transistor
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region

Also Published As

Publication number Publication date
US8264040B2 (en) 2012-09-11
US20070181943A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102005041108B3 (de) Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor
DE10220810B4 (de) Halbleiterbauteil
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE102004046697A1 (de) Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE4011276A1 (de) Feldeffekttransistor mit isoliertem gate (igfet)
DE102006001922B3 (de) Lateraler Leistungstransistor und Verfahren zu dessen Herstellung
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE19722441C2 (de) IGBT mit Grabengatestruktur und Verfahren zu seiner Herstellung
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE10224201B4 (de) Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE19720215A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE10214175A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee