DE102006045441B4 - Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur - Google Patents

Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur Download PDF

Info

Publication number
DE102006045441B4
DE102006045441B4 DE102006045441A DE102006045441A DE102006045441B4 DE 102006045441 B4 DE102006045441 B4 DE 102006045441B4 DE 102006045441 A DE102006045441 A DE 102006045441A DE 102006045441 A DE102006045441 A DE 102006045441A DE 102006045441 B4 DE102006045441 B4 DE 102006045441B4
Authority
DE
Germany
Prior art keywords
area
dopant atoms
mesa
region
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006045441A
Other languages
English (en)
Other versions
DE102006045441A1 (de
Inventor
Markus Dr. Zundel
Joachim Krumrey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102006045441A priority Critical patent/DE102006045441B4/de
Priority to US11/861,900 priority patent/US7598143B2/en
Publication of DE102006045441A1 publication Critical patent/DE102006045441A1/de
Application granted granted Critical
Publication of DE102006045441B4 publication Critical patent/DE102006045441B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung einer Sourcezone (62) und einer Bodyzone (61) einer Trenchtransistorstruktur und zur Herstellung einer Bauelementzone (52) mit einer Nettodotierung des gleichen Leitungstyps wie die Sourcezone (62), mit folgenden Verfahrensschritten:
Bereitstellen eines Halbleiterkörpers (100) mit einer ersten und einer zweiten Seite (101, 102) und mit einem Zellenbereich (21), in dem wenigstens zwei Gräben (34) angeordnet sind, die sich ausgehend von der ersten Seite (101) in einer vertikalen Richtung in den Halbleiterkörper (100) hinein erstrecken, die in einer ersten lateralen Richtung (x) des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind und zwischen denen ein Mesagebiet (13) angeordnet ist, wobei eine Breite des Mesagebiets in der ersten lateralen Richtung in Richtung der ersten Seite (101) des Halbleiterkörpers (100) abnimmt und/oder wobei eine Breite (d) des Mesagebiets kleiner als 800 nm ist und das Mesagebiet (13) im Bereich der Gräben (34) an ein Dielektrikum (32) grenzt,
Durchführen eines ersten Diffusionsverfahrens, durch...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer sogenannten Trenchtransistorstruktur.
  • Trenchtransistoren sind üblicherweise Leistungstransistoren, die eine Vielzahl gleichartiger Transistorstrukturen, sogenannter Transistorzellen, mit jeweils einer in einem Graben (Trench) angeordneten Gateelektrode aufweisen. Source- und Bodygebiete einzelner Transistorzellen sind bei einer solchen Bauelementstruktur in Halbleiterbereichen, sogenannten Mesagebieten, zwischen zwei benachbarten Gräben angeordnet. Eine Bauelementanordnung mit einem solchen Trenchtransistor ist beispielsweise in der DE 103 55 588 A1 beschrieben.
  • Die Bodyzone und die komplementär zu der Bodyzone dotierte Sourcezone solcher Trenchtransistoren können durch Implantation von Dotierstoffatomen in die Mesagebiete und anschließendes Eindiffundieren der Dotierstoffatome hergestellt werden. Die Dotierstoffatome der Bodyzone werden hierbei ausgehend von einer Oberfläche des Halbleiterkörpers weiter eindiffundiert als die der Sourcezone, so dass ein pn-Übergang zwischen der Sourcezone und der Bodyzone entsteht.
  • Bei Bauelementanordnungen mit einem Trenchtransistor kann es aus verschiedenen Gründen erforderlich sein, in dem Halbleiterkörper außerhalb des Zellenfeldes mit den Transistorzellen eine Halbleiterzone des gleichen Leitungstyps wie die Sourcezone des Transistors herzustellen. Eine solche Halbleiterzone ist beispielsweise ein sogenannter "Channelstopper", der im Randbereich des Halbleiterkörpers vorgesehen werden kann und der in bekannter Weise dazu dient, einen Ladungsträgerkanal im Randbereich des Halbleiterkörpers zu unterbrechen bzw. diesen Kanal abzuschließen.
  • Aufgabe der vorliegenden Erfindung ist es, ein einfaches, wenige Verfahrensschritte umfassendes Verfahren zur Herstellung der Body- und Sourcezonen einer Trenchtransistorstruktur in einem Zellenbereich eines Halbleiterkörpers und zur Herstellung einer Halbleiterzone des gleichen Leitungstyps wie die Sourcezone außerhalb des Zellenfeldes zur Verfügung zu stellen.
  • Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 ge löst.
  • Die WO 03/034500 A2 beschreibt ein Verfahren zur Herstellung eines Trenchtransistors. Gräben für Gate-Elektroden werden bei diesem Bauelement so hergestellt, dass sich diese Gräben ausgehend von einer Vorderseite eines Halbleiterkörpers verjüngen. Ein zwischen den Gräben angeordnetes Mesagebiet des Halbleiterkörpers wird mit zunehmendem Abstand zur Vorderseite dadurch breiter. Zur Herstellung von Kanalzonen werden Dotierstoffatome über die Vorderseite in das Mesagebiet eingebracht. Bedingt durch das mit zunehmendem Abstand zu der Vorderseite breiter werdende Mesagebiet nimmt die Diffusionsgeschwindigkeit von Dotierstofffatomen, die über die Vorderseite eingebracht werden, mit zunehmendem Abstand zu der Vorderseite ab.
  • Nach dem Prinzip der Erfindung umfasst daß Verfahren zur Herstellung einer Sourcezone und einer Bodyzone eines Trenchtransistors und einer Bauelementzone mit einer Nettodotierung des Leichen Leitungstyps wie die Sourcezone dem gegenüber das Bereitstellen eines Halbleiterkörpers mit einer ersten und einer zweiten Seite und mit einem Zellenbereich, in dem wenigstens zwei Gräben angeordnet sind, die sich ausgehend von der ersten Seite in einer vertikalen Richtung in den Halbleiterkörper hinein erstrecken, die in ersten lateralen Richtung des Halbleiterkörpers beabstan det zueinander angeordnet sind und zwischen denen ein Mesagebiet angeordnet ist. Das Verfahren umfasst anschließend das Durchführen eines ersten Diffusionsverfahrens, durch welches Dotierstoffatome eines ersten Leitungstyps über die erste Seite in das Mesagebiet und in einen außerhalb des Zellenbereichs liegenden Bauelementbereich eingebracht werden, die in dem Mesagebiet die Bodyzone bilden, sowie das Durchführen eines zweiten Diffusionsverfahrens, durch welches Dotierstoffatome eines zweiten Leitungstyps über die erste Seite in das Mesagebiet und in den Bauelementbereich eingebracht werden, die in dem Mesagebiet die Sourcezone bilden. Die beiden Diffusionsverfahren sind hierbei so aufeinander abgestimmt, dass die Dotierstoffatome des zweiten Leitungstyps in dem Bauelementbereich in der vertikalen Richtung weiter eindiffundieren als die Dotierstoffatome des ersten Leitungstyps und in dem Mesagebiet in der vertikalen Richtung weniger weit eindiffundieren als die Dotierstoffatome des ersten Leitungstyps.
  • Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt im Querschnitt ausschnittsweise einen Halbleiterkörper während verschiedener Verfahrensschritte eines erfindungsgemäßen Verfahrens zur Herstellung einer Bodyzone und einer Sourcezone eines Trenchtransistors und in dem dargestellten Beispiel einer Kanalstoppzone als weiterer Bauelementzone.
  • 2 zeigt im Querschnitt ausschnittsweise einen mittels eines erfindungsgemäßen Verfahrens hergestellte Bauelementanordnung mit einem Trenchtransistor und in dem dargestellten Beispiel einer Kanalstoppzone als weiterer Bauelementzone.
  • 3 zeigt ausschnittsweise ein durch ein erfindungsgemäßes Verfahren hergestelltes Halbleiterbauelement, bei dem die weitere Bauelementzone eine Drain-Anschlusszone eines Trenchtransistors mit vergrabenen Drainzone ist.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
  • 1A zeigt in Seitenansicht im Querschnitt ausschnittsweise einen Halbleiterkörper 100 der Bauelementstrukturen zur Realisierung eines Trenchtransistors aufweist. Diese Bauelementstrukturen umfassen in einem ersten Bereich 21 des Halbleiterkörpers 100, der nachfolgend als Zellenfeldbereich 21 bezeichnet wird, wenigstens zwei Gräben 34, die sich ausge hend von einer ersten Seite 101 des Halbleiterkörpers, die nachfolgend als Vorderseite bezeichnet wird, in einer vertikalen Richtung in den Halbleiterkörper 100 hinein erstrecken. Diese beiden Gräben 34 sind in einer ersten lateralen Richtung x beabstandet zueinander angeordnet. In einer senkrecht zu der dargestellten Zeichenebene verlaufenden Richtung sind die Gräben 34 beispielsweise langgestreckt ausgebildet, das heißt die Abmessungen dieser Gräben in der Richtung senkrecht zur Zeichenebene betragen ein Vielfaches der Abmessungen der Gräben 34 in der ersten lateralen Richtung x.
  • Das Bezugszeichen 13 in 1A bezeichnet ein sogenanntes Mesagebiet, also ein Halbleitergebiet, das zwischen den Gräben liegt und in der ersten lateralen Richtung x durch die Gräben 34 begrenzt ist. Es sei darauf hingewiesen, dass in 1A zu Zwecken der Veranschaulichung lediglich zwei Gräben mit dazwischenliegendem Mesagebiet 13 dargestellt sind, dass ein Zellenfeld eines Leistungstransistors üblicherweise jedoch eine Vielzahl beabstandet zueinander angeordneter Gräben mit dazwischenliegendem Mesagebiet aufweist.
  • In den Gräben 34 sind Gateelektroden 31 angeordnet, die durch ein Gatedielektrikum 32 gegenüber dem Halbleiterkörper 100 dielektrisch isoliert sind, und die in dem dargestellten Beispiel beabstandet zu der Vorderseite 101 des Halbleiterkörpers angeordnet sind. Diese Gateelektroden 31 sind in nicht näher dargestellter Weise über einen Gateanschluss kontaktierbar. Zur Kontaktierung können die Gateelektroden 31 in Abschnitten, die in der in 1A dargestellten Schnittebene nicht dargestellt sind, bis an die Vorderseite 101 des Halbleiterkörpers reichen.
  • Die in der ersten lateralen Richtung x benachbart und beabstandet zueinander angeordneten Gräben 34 sind so realisiert, dass eine Breite des Mesagebiets 13 in der ersten lateralen Richtung x in Richtung der Vorderseite 101 abnimmt, das sich das Mesagebiet 13 in Richtung der Vorderseite 101 also verjüngt. Dies wird bei der in 1A dargestellten Bauelementstruktur dadurch erreicht, dass sich die Gräben 34 in Richtung der Vorderseite 101 verbreitern. In dem dargestellten Beispiel verjüngt sich das Mesagebiet 13 bzw. verbreitern sich die Gräben 34 in Richtung der Vorderseite. 101 abgestuft. Jeder der Gräben weist hierbei in Richtung eines Mesagebietes eine Abstufung auf, wobei das Mesagebiet in dem dargestellten Beispiel oberhalb der Abstufung eine erste Breite d1 und unterhalb der Abstufung eine im Vergleich zu der ersten Breite d1 größere zweite Breite d2 aufweist.
  • Die Gateelektroden 31 sind bei der dargestellten Bauelementstruktur in der vertikalen Richtung des Halbleiterkörpers 100 beabstandet zu der Vorderseite 101 angeordnet und in Richtung der Vorderseite 101 von einer Isolationsschicht überdeckt. Die Stufe des Mesagebiets bzw. der Gräben 34 befindet sich hierbei in vertikaler Richtung etwa auf Höhe einer oberen, d. h. in Richtung der Vorderseite 101 liegenden, Kante der Gateelektroden 31.
  • Insbesondere in einem Abschnitt, der in der ersten lateralen Richtung x benachbart zu den Gateelektroden 31 liegt, weist das Mesagebiet 13 in dem Beispiel eine konstante Breite, in dem dargestellten Beispiel d2, auf. Auch oberhalb der Abstufung kann das Mesagebiet eine konstante Breite, in dem Beispiel d1, aufweisen, das Mesagebiet kann sich in Richtung der Vorderseite oberhalb der Abstufung jedoch auch noch weiter verjüngen. Das Verhältnis zwischen einer größten Breite, in dem Beispiel d2, und einer kleinsten Breite, in dem Beispiel d1, des Mesagebiets beträgt beispielsweise zwischen 1,2 und 10, es gilt also: d1/d2 = 1,2 ... 10
  • Dieses Verhältnis liegt vorzugsweise zwischen 1,5 und 5 und ist vorzugsweise kleiner als 2. Die absolute Breite des Mesagebiets liegt beispielsweise zwischen 300 nm und 400 nm.
  • Die Herstellung der sich in Richtung der Vorderseite 101 verbreitenden Gräben kann beispielsweise durch zwei aufeinanderfolgende Ätzschritt erfolgen. In einem ersten Ätzschritt werden hierbei unter Verwendung einer ersten Ätzmaske Gräben geätzt, deren Breite der Breite der späteren Gräben 34 im unteren Bereich entspricht. In einem zweiten Ätzschritt werden diese Gräben im oberen, d. h. nahe der Vorderseite 101 liegenden Bereich unter Verwendung einer zweiten Ätzmaske "aufgeweitet". Die Gateelektrode 31 kann hierbei vor Durchführen des zweiten Ätzschritts hergestellt werden.
  • Der in 1A dargestellte Halbleiterkörper weist außer dem Zellenfeldbereich 21 mit der Grabenstruktur einen weiteren Bauelementbereich 22 auf, der in dem dargestellten Beispiel in der ersten lateralen Richtung x benachbart zu dem Zellenfeldbereich 21 angeordnet ist. Dieser Bauelementbereich kann insbesondere einen Randbereich des Halbleiterkörpers 100 bilden, also einen Bereich, in dem der Halbleiterkörper in lateraler Richtung x endet.
  • Der dargestellte Halbleiterkörper 100 umfasst eine erste Halbleiterschicht 11, beispielsweise ein Halbleitersubstrat, die im Bereich des Zellenfeldes 21 eine Drainzone des späteren Trenchtransistors bildet, sowie eine auf der ersten Halbleiterschicht 11 angeordnete weitere Halbleiterschicht 12, beispielsweise eine Epitaxieschicht, die schwächer als die erste Halbleiterschicht 11 dotiert ist und die im Bereich des Zellenfeldes 21 eine spätere Driftzone des Bauelements bildet. Bei einem als MOSFET realisierten Trenchtransistor ist das Halbleitersubstrat 11 vom gleichen Leitungstyp wie die Driftzone 12 und ist bei einem n-Kanal-MOSFET n-dotiert. Bei einem als IGBT ausgebildeten Trenchtransistor sind die erste und zweite Halbleiterschicht 11, 12 komplementär zueinander dotiert, was in 1A durch den in Klammern angegebenen Dotierungstyp veranschaulicht ist.
  • Die zweite Halbleiterschicht 12, die im Zellenfeldbereich 21 die Driftzone des Trenchtransistors bildet, weist in dem dargestellten Beispiel eine n-Dotierung auf. Die Dotierungskonzentration liegt beispielsweise im Bereich von 1016 cm–3. Ein Verfahren zur Herstellung einer p-dotierten Bodyzone, einer n-dotierten Sourcezone im Zellenfeldbereich sowie einer Kanalstoppzone (Channelstopper) als weiterer Bauelementzone im Randbereich, die eine n-Nettodotierung aufweist, die höher ist als eine Grunddotierung der zweiten Halbleiterschicht 12, wird nachfolgend anhand der 1B bis 1D erläutert.
  • Bezugnehmend auf 1B werden zunächst p-Dotierstoffatome mittels eines ersten Diffusionsverfahrens in einer vertikalen Richtung ausgehend von der Vorderseite 101 in den Halbleiterkörper 100 sowohl in das Mesagebiet 13 als auch in den weiteren Bauelementbereich bzw. Randbereich 22 eindiffundiert. Dieses Diffusionsverfahren umfasst zunächst einen Implantationsschritt, durch den p-Dotierstoffatome über die erste Seite 101 in das Mesagebiet 13 und in den Randbereich 22 in oberflächennahe Bereiche des Halbleiterkörpers 100 implantiert werden und anschließend einen Temperaturschritt, durch den der Halbleiterkörper 100 oberflächennah, das heißt wenigstens bis auf Tiefe der Gräben 34, für eine vorgegebene Diffusionsdauer auf eine vorgegebene Diffusionstemperatur aufgeheizt wird. Die Diffusionstemperatur liegt im Bereich von etwa 1000°C. Die Diffusionsdauer kann bis zu einigen Stunden betragen und ist im Wesentlichen abhängig von der gewünschten Diffusionstiefe, das heißt der Tiefe ausgehend von der Vorderseite 101, bis in welche p-Dotierstoffatome in vertikaler Richtung eindiffundieren sollen. Die Tiefe, bis zu der die p-Dotierstoffe maximal eindiffundieren bestimmt hierbei die Position innerhalb des Halbleiterkörpers 100 an der der pn-Übergang zwischen der späteren Driftzone und der späteren Bodyzone (61 in 1C) entsteht. Das Bezugszeichen 61' in 1B bezeichnet eine durch das Diffusionsverfahren erzeugte p-dotierte Halbleiterzone innerhalb des Mesagebiets 13 die später die Bodyzone des Trenchtransistors bildet. Die Diffusionsdauer und die Diffusionstemperatur sind hierbei insbesondere so gewählt, dass die p-Dotierstoffe bis in einen Bereich eindiffundieren, der ausgehend von der Vorderseite 101 unterhalb der Oberkante der Gateelektrode 31 liegt.
  • Das Bezugszeichen 51 in 1B bezeichnet eine p-dotierte Halbleiterzone im Randbereich 22, die durch die Implantation und anschließende Diffusion der p-Dotierstoffatome hergestellt wird. Zur Herstellung dieser p-dotierten Zonen 61, 51 im Mesagebiet 13 und Randbereich 22 werden beispielsweise Borionen implantiert. Die Implantationsdosis liegt beispielsweise im Bereich von 1014 cm–2.
  • Bezugnehmend auf 1C werden nach Eindiffusion der p-Dotierstoffatome n-Dotierstoffatome über die Vorderseite 101 in das Mesagebiet 13 und den Randbereich 22 eingebracht. Die n-Dotierstoffatome werden hierzu zunächst über die Vorderseite 101 in oberflächennahe Bereiche des Halbleiterkörpers 100 implantiert und anschließend durch Aufheizen des Halbleiterkörpers auf eine geeignete Diffusionstemperatur für eine geeignete Diffusionsdauer in vertikaler Richtung des Halbleiterkörpers 100 eindiffundiert. Die Implantationsdosis der n-Dotierstoffatome, beispielsweise Phosphor, ist hierbei wesentlich höher als die Implantationsdosis der p-Dotierstoffatome, damit eine "Umdotierung" der zuvor p-dotierten Halbleiterzonen erfolgt. Die Implantationsdosis liegt beispielsweise im Bereich von 1016 cm–2.
  • Die Diffusionsdauer und die Diffusionstemperatur des zweiten Diffusionsverfahrens zum Eindiffundieren der n-Dotierstoffatome ist hierbei so gewählt, dass die n-Dotierstoffatome während des zweiten Diffusionsverfahrens in der vertikalen Richtung genauso weit oder weiter in den Halbleiterkörper 100 eindiffundieren als die p-Dotierstoffatome während des ersten Diffusionsverfahrens, so dass im Randbereich 22 ein Halbleiterbereich 52 mit einer n-Nettodotierung entsteht. Die Diffusionsparameter, das heißt die Diffusionstemperatur und die Diffusionsdauer sind darüber hinaus so gewählt, dass die n-Dotierstoffatome im Mesagebiet 13 weniger weit in vertikaler Richtung 100 in den Halbleiterkörper eindiffundieren, wie die p-Dotierstoffatome während des ersten Diffusionsverfahrens, so dass ein Abschnitt 61 des zuvor p-dotierten Halbleitergebiets (61' in 1B) nach Abschluss des zweiten Diffusionsverfahrens verbleibt, der die spätere Bodyzone 61 des Bauelements bildet.
  • Die unterschiedliche Diffusionstiefe der n-Dotierstoffatome im Randbereich 22 und im Zellenfeldbereich 21 ist im Wesentlichen bedingt durch das sich ausgehend von der Vorderseite 101 verbreiternde Mesagebiet 13. Die Verbreiterung des Mesagebiets bewirkt, dass einer an der Oberseite 101 zur Dotierstoffimplantation zur Verfügung stehende Fläche des Mesagebiets 13 ein größeres Halbleitervolumen gegenüber steht, auf welches sich die implantierten Dotierstoffatome während des anschließenden Diffusionsverfahrens verteilen, als einer gleichen zur Implantation zur Verfügung stehenden Fläche des Halbleiterkörpers im Randbereich 22. Während des Diffusionsverfahrens führt dies dazu, dass die n-Dotierstoffatome im Mesagebiet 13 in vertikaler Richtung des Halbleiterkörpers 100 langsamer diffundieren als im Randbereich 22, so dass zu einem Zeitpunkt während des Diffusionsverfahrens, zu dem die n-Dotierstoffatome im Randbereich 22 bereits bis zur maximalen Tiefe der p-Dotierstoffe eindiffundiert sind, die n-Dotierstoffe im Mesagebiet noch nicht bis auf die maximale Diffusionstiefe der p-Dotierstoffe eindiffundiert sind. Im Mesagebiet 13 entsteht somit ein pn-Übergang zwischen einem durch die p-Dotierstoffatome des ersten Diffusionsverfahrens erzeugten p-dotierten Bereich 61, der die Bodyzone des Bauelements bildet, und einen durch die n-Dotierstoffatome des zweiten Diffusionsverfahrens gebildeten n-dotierten Bereich 62, der die spätere Sourcezone des Bauelements bildet. Im Randbereich 22 verbleibt hingegen ein, eine n-Dotierung aufweisender Bereich 52, der sich unmittelbar an einen die Grunddotierung der zweiten Halbleiterschicht 12 aufweisenden dotierten Halbleiterbereich anschließt, und der im Randbereich 22 des Bauelements die Funktion einer Kanalstoppzone erfüllt.
  • Ein Grund dafür, dass die Dotierstoffatome des zweiten Leitungstyps im Bauelementbereich 22 der dargestellten Struktur bei gleichen Diffusionsverfahren weiter in den Halbleiterkörper eindiffundieren als die Dotierstoffatome des ersten Leitungstyps und in dem Mesagebiet 13 weniger weit eindiffundieren als die Dotierstoffatome des ersten Leitungstyps ist also die Verjüngung des Mesagebiets zwischen den Gräben 34 in Richtung der Vorderseite 101 bzw. die Aufweitung des Mesagebiets 13 ausgehend von der ersten Seite. Diese Aufweitung des Mesagebiets 13 hat zur Folge, dass die Dotierstoffatome des zweiten Leitungstyps im Mesagebiet 13 nicht nur in vertikaler Richtung sondern wenigstens teilweise auch in der ersten lateralen Richtung des Halbleiterkörpers diffundieren. Die Diffusionsgeschwindigkeit der Dotierstoffatome des zweiten Leitungstyps in der vertikalen Richtung des Halbleiterkörpers ist innerhalb des Mesagebiets damit geringer als die Diffusionsgeschwindigkeit dieser Dotierstoffatome des zweiten Leitungstyps in dem Bauelementbereich außerhalb des Zellenfeldbereiches. Bei gleicher Diffusionstemperatur und Diffusionsdauer diffundieren die zweiten Dotierstoffatome damit im Bauelementbereich weiter in den Halbleiterkörper 100 hinein als innerhalb des Mesagebiets, so dass in dem Mesagebiet ein pn-Übergang zwischen einem die Bodyzone 52 bildenden Halbleiterbereich, der nur Dotierstoffatome des ersten Leitungstyps enthält, und einem die Sourcezone bildenden zweiten Halbleiterbereich 62 entsteht. Die Sourcezone 62 enthält hierbei Dotierstoffatome des ersten Leitungstyps und Dotierstoffatome des zweiten Leitungstyps, wobei die Dotierungskonzentration der Dotierstoffatome des zweiten Leitungstyps. höher ist als die des ersten Leitungstyps, so dass ein Halbleiterbereich mit einer Nettodotierung des zweiten Leitungstyps entsteht.
  • Im Randbereich bewirken die Dotierstoffatome des zweiten Leitungstyps eine vollständige "Umdotierung" der zuvor durch die Eindiffusion der Dotierstoffatome des ersten Leitungstyps entstandenen dotierten Halbleiterbereiche.
  • Der in Richtung des Randbereichs 22 letzte Graben des Zellenfeldes kann zwar entsprechend der übrigen Gräben des Zellenfeldes eine Abstufung aufweisen, diese Abstufung wirkt sich jedoch nicht oder nur vernachlässigbar auf das Diffusionsverhalten der n-Dotierstoffatome im Randbereich aus, da die Abmessungen des Randbereichs 22 in der ersten lateralen Richtung x wesentlich größer sind als die Abmessungen des Messgebiets 13, so dass die Implantationsfläche im Randbereich 22 wesentlich größer ist als die Implantationsfläche des Messgebiets 13 und im Randbereich 22 keine nennenswerte "Verbreiterung" des Halbleitergebiets ausgehend von der Vorderseite 101 vorhanden ist.
  • Der zuvor für die Herstellung der n-dotierten Zonen erläuterten Effekt einer langsameren Diffusion im Mesagebiet 13 bedingt durch die besondere Geometrie der Gräben 34, der nachfolgend als "Geometrieeffekt" bezeichnet wird, gilt auch für die Herstellung der p-dotierten Zonen 51, 61. Die außerhalb des Zellenfeldes angeordnete p-dotierte Zone 51 erstreckt sich damit nach Abschluss des ersten Diffusionsverfahrens tiefer in vertikaler Richtung in den Halbleiterkörper 100 hinein, wie die p-Zone 61 im Mesagebiet. Aufgrund der geringeren p-Implantationsdosen bei Herstellung der p-Zonen 51, 61 ist dieser Effekt allerdings weniger ausgeprägt als bei Herstellung der n-Zonen 52, 61. Bedingt durch die wesentlich höheren n-Implantationsdosen bei Herstellung der n-Zonen 52, 62 diffundieren die n-Dotierstoffatome rascher als die p-Dotierstoffatome. Darüber hinaus ist die Verlangsamung der Diffusion im Mesagebiet bedingt durch die Geometrie der Gräben ausgeprägter als bei der p-Diffusion, wodurch es möglich ist, dass die n-Dotierstoffatome im Bereich außerhalb des Zellenfeldes in vertikaler Richtung tiefer in den Halbleiter körper 100 als die p-Dotierstoffatome und im Mesagebiet weniger weit in vertikaler Richtung in den Halbleiterkörper 100 eindiffundieren als die p-Dotierstoffatome.
  • Das Bauelement wird bezugnehmend auf 1D vervollständigt durch Herstellen einer Sourceelektrode 63, die oberhalb der Vorderseite 101 des Halbleiterkörpers angeordnet ist und die die Sourcezone 62 kontaktiert. Diese Sourceelektrode 63 kann sich abschnittsweise in einem Graben durch die Sourcezone 62 bis in die Bodyzone 61 erstrecken, um die Sourcezone und die Bodyzone 62, 61 in bekannter Weise kurzzuschließen.
  • Wie in den 1A bis 1D gestrichelt dargestellt ist, kann das Bauelement außerdem Feldelektroden 41 aufweisen, die beispielsweise unterhalb der Gateelektroden 31 angeordnet sind und die sich in vertikaler Richtung des Halbleiterkörpers 100 abschnittsweise entlang der Driftzone im Zellenfeldbereich 21 erstrecken. Diese Feldelektroden 41 sind durch eine Felddielektrikumsschicht 42, die üblicherweise dicker ist als die Gatedielektrikumsschicht 32, dielektrisch gegenüber der Driftzone isoliert und sind in nicht näher dargestellter Weise beispielsweise an die Sourceelektrode 63 angeschlossen.
  • Neben der Geometrie der Gräben 34 kann ein weiterer Effekt, die Diffusion der Dotierstoffatome, insbesondere der n-Dotierstoffatome, im Mesagebiet 13 im Vergleich zu dem Bauelementbereich 22 außerhalb des Zellenfeldes 21 verlangsamen: n-Dotierstoffatome, wie beispielsweise Phosphor (P) diffundieren besonders gut über Gitterleerstellen im Kristallgitter des Halbleiterkörpers 100, der beispielsweise aus Silizium besteht. In einem Bereich nahe der Grenzfläche zwischen dem Mesagebiet 13 und dem üblicherweise aus einem Oxid bestehenden Gatedielektrikum 32 ist diese Konzentration an Gitterleerstellen geringer als in Bereichen, die weiter entfernt angeordnet sind zu dieser Grenzfläche, so dass die Diffusion der n-Dotierstoffatome im Bereich der Halbleiter-Oxid- Grenzfläche verlangsamt abläuft. Dieser Effekt wird nachfolgend als Grenzflächeneffekt bezeichnet.
  • Ist eine Breite d des Mesagebiets 13 ausreichend gering, beispielsweise kleiner als 800 nm, und besser kleiner als 500 nm, so wirkt der Grenzflächeneffekt auf das gesamte Mesagebiet 13, so dass eine Diffusion der n-Dotierstoffatome im gesamten Mesagebiet 13 verlangsamt abläuft. 2 zeigt im Querschnitt einen MOSFET mit einer n-dotierten Sourcezone 62 und einer p-dotierten Bodyzone 61 im Mesagebiet 13 und mit einer n-dotierten Feldstoppzone 52 im Bereich 22 außerhalb des Zellenfeldes 21, der nur unter Ausnutzung des Grenzflächeneffekts hergestellt wurde. Das Mesagebiet hat hierbei wenigstens annäherungsweise eine konstante Breite d, die kleiner als 800 nm, besser kleiner als 500 nm, und noch besser kleiner als 400 nm ist. Bei Ausnutzung dieses Grenzflächeneffekts kann sich eine unterschiedliche Diffusionstiefe in der Mitte des Mesagebiets 13 zwischen zwei Gräben und in einem Halbleiterbereich unmittelbar anschließend an das Gatedielektrikum 32 ergeben. Diese Differenz ist hierbei um so ausgeprägter, je breiter das Mesagebiet ist.
  • Im Zuge einer Erhöhung der Integrationsdichte werden sich die Abmessungen der Gräben 34 und des Mesagebiets in lateraler Richtung weiter verringern. Ausgehend von heute üblichen Grabenbreiten von 1 μm ist der Grenzflächeneffekt bereits heute und auch zukünftig stets dann anwendbar, wenn die Breite des Mesagebiets 13 geringer als die Grabenbreite ist.
  • Der zuvor erläuterte Geometrieeffekt und der Grenzflächeneffekt sind beliebig kombinierbar, um unterschiedliche Diffusionstiefen der Dotierstoffatome, insbesondere der n-Dotierstoffatome, zu erreichen. Die Diffusionsdauern bei der Herstellung der p- und n-Halbleiterzonen sind hierbei wesentlich davon abhängig, wie tief diese Halbleiterzonen in vertikaler Richtung absolut in den Halbleiterkörper 100 hineinreichen sollen und sind so abgestimmt, dass die n-Dotierstoffatome die p-Dotierstoffatome nur im Bereich außerhalb des Zellenfeldes 21 "überholen".
  • Die zuvor erläuterten Verfahren zur gleichzeitigen Herstellung von Source- und Bodyzonen 62, 61 eines Trenchtransistor und einer Bauelementzone des gleichen Leitungstyps wie die Sourcezone sind nicht auf die Herstellung einer Kanalstoppzone beschränkt, sondern können vielmehr auf die Herstellung beliebiger Halbleiterzonen außerhalb des Zellenfeldbereiches angewendet werden, die vom gleichen Leitungstyp wie die Sourcezone des Trenchtransistors sind. In diesem Zusammenhang sei noch angemerkt, dass die zuvor erläuterten ersten und zweiten Diffusionsverfahren auch vertauscht werden können, das heißt es besteht auch die Möglichkeit, zunächst die die Sourcezone bildenden n-Dotierstoffe und anschließend die die Bodyzone bildenden p-Dotierstoffe eindiffundiert werden.
  • 3 zeigt einen Querschnitt durch ein weiteres unter Ausnutzung des Geometrieeffekts hergestelltes Halbleiterbauelement. Bei dem in 3 dargestellten Bauelement ist die Drainzone 11 des Trenchtransistors als vergrabene Halbleiterzone zwischen der die Driftzone bildenden Halbleiterschicht 12 und einer komplementär zu der Driftzone 12 dotierten Halbleiterschicht 14 angeordnet. Die komplementär dotierte Halbleiterschicht 14 kann hierbei ein im Vergleich zu der Drainzone 11 schwach dotiertes und komplementär zu der Drainzone 11 dotiertes Halbleitersubstrat sein. Die Drainzone 11 ist bei diesem Bauelement im Gegensatz zu dem Bauelement gemäß 1D über die Vorderseite 101 des Halbleiterkörpers 100 kontaktierbar. Benachbart zu dem Zellenfeldbereich 21 mit der Grabenstruktur ist bei diesem Bauelement hierzu eine Anschlusszone 52 des gleichen Leitungstyps wie die Sourcezone 62 und die Drainzone 11 vorhanden, die zur Kontaktierung der Drainzone 11 dient. Die Herstellung dieser Anschlusszone 52 erfolgt durch dieselben anhand der 1A bis 1D erläuterten Verfahrensschritte, durch die im Zellenfeldbereich 21 die Bodyzone 61 und die Sourcezone 62 innerhalb des Mesagebiets 13 hergestellt werden.
  • Der Bereich 22 des Halbleiterkörpers gemäß 3, in dem diese Anschlusszone 52 vorhanden ist, kann ein Randbereich des Halbleiterkörpers sein, kann jedoch auch beabstandet zum Rand des Halbleiterkörpers angeordnet sein.
  • Ein solches in 3 dargestelltes Bauelement mit einem im Bereich der Vorderseite liegenden Drainanschluss 52 kann selbstverständlich auch unter Ausnutzung des Grenzflächeneffekts oder einer Kombination aus Grenzflächeneffekt und Geometrieeffekt hergestellt werden.
  • Die zuvor erläuterten Verfahren sind selbstverständlich nicht auf die Herstellung einer Kanalstoppzone oder einer Drainanschlusszone beschränkt sondern kann für Herstellung beliebiger Bauelementzonen des gleichen Leitungstyps wie die Sourcezone verwendet werden, die außerhalb des Zellenfeldes des Trenchtransistors liegen. Das Verfahren eignet sich beispielsweise auch für die Herstellung von Bauelementzonen von Sensoren, die in dem Halbleiterkörper außerhalb des Zellenfeldes integriert sind.
  • Darüber hinaus sind die erläuterten Verfahren nicht beschränkt auf die Herstellung eines n-Kanal-MOSFET mit einer n-Sourcezone 62 und einer n-dotierten Bauelementzone 52 außerhalb des Zellenfeldes, sondern können auch auf die Herstellung eines p-Kanal-MOSFET mit einer p-Sourcezone und einer p-dotierten Bauelementzone 52 außerhalb des Zellenfeldes angewendet werden, da die unterschiedlichen Diffusionsgeschwindigkeiten der die Sourcezone, die Bodyzone und die Anschlusszone bildenden Dotierstoffatome individuell auswählbar sind und ins jeweilige Design vorteilhaft eingebracht werden können.

Claims (14)

  1. Verfahren zur Herstellung einer Sourcezone (62) und einer Bodyzone (61) einer Trenchtransistorstruktur und zur Herstellung einer Bauelementzone (52) mit einer Nettodotierung des gleichen Leitungstyps wie die Sourcezone (62), mit folgenden Verfahrensschritten: Bereitstellen eines Halbleiterkörpers (100) mit einer ersten und einer zweiten Seite (101, 102) und mit einem Zellenbereich (21), in dem wenigstens zwei Gräben (34) angeordnet sind, die sich ausgehend von der ersten Seite (101) in einer vertikalen Richtung in den Halbleiterkörper (100) hinein erstrecken, die in einer ersten lateralen Richtung (x) des Halbleiterkörpers (100) beabstandet zueinander angeordnet sind und zwischen denen ein Mesagebiet (13) angeordnet ist, wobei eine Breite des Mesagebiets in der ersten lateralen Richtung in Richtung der ersten Seite (101) des Halbleiterkörpers (100) abnimmt und/oder wobei eine Breite (d) des Mesagebiets kleiner als 800 nm ist und das Mesagebiet (13) im Bereich der Gräben (34) an ein Dielektrikum (32) grenzt, Durchführen eines ersten Diffusionsverfahrens, durch welches Dotierstoffatome eines ersten Leitungstyps, die in dem Mesagebiet (13) die Bodyzone bilden, über die erste Seite (101) in das Mesagebiet (13) und in einen außerhalb des Zellenbereiches liegenden Bauelementbereich (22) eingebracht werden, Durchführen eines zweiten Diffusionsverfahrens, durch welches Dotierstoffatome eines zweiten Leitungstyps, die in dem Mesagebiet die Sourcezone (62) bilden, über die erste (101) Seite in das Mesagebiet und in den Bauelementbereich (22) eingebracht werden wobei diese Dotierstoffatome aufgrund der in Richtung der ersten Seite (101) abnehmenden Breite des Mesagebiets und/oder aufgrund der Breite des Mesagebiets (21) von kleiner als 800 nm in dem Mesagebiet (21) langsamer diffundieren als in dem Bauelementbereich (22) und wobei die Diffusi onsverfahren so aufeinander abgestimmt sind, dass die Dotierstoffatome des zweiten Leitungstyps in dem Bauelementbereich (22) in der vertikalen Richtung weiter eindiffundieren als die Dotierstoffatome des ersten Leitungstyps und in dem Mesagebiet (13) in der vertikalen Richtung weniger weit eindiffundieren als die Dotierstoffatome des ersten Leitungstyps.
  2. Verfahren nach Anspruch 1, bei dem eine Breite (d) des Mesagebiets (13) kleiner als 500 nm ist.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Dielektrikum (32) ein Oxid ist.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem ein Verhältnis zwischen einer größten Breite und einer kleinsten Breite des Mesagebiets in der ersten lateralen Richtung (x) zwischen 1,2 und 10 beträgt.
  5. Verfahren nach Anspruch 4, bei dem das Verhältnis zwischen einer größten Breite und einer kleinsten Breite des Mesagebiets in der ersten lateralen Richtung (x) zwischen 1,5 und 5 beträgt.
  6. Verfahren nach Anspruch 5, bei dem das Verhältnis zwischen einer größten Breite und einer kleinsten Breite des Mesagebiets in der ersten lateralen Richtung (x) zwischen 1,5 und 2 beträgt.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei dem die kleinste Breite des Mesagebiets zwischen 100 nm und 400 nm beträgt.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei der das erste und zweite Diffusionsverfahren jeweils eine Implantation von Dotierstoffatomen über die erste Seite (101) in den Halbleiterkörper (100) und eine anschließende Temperatur behandlung, durch die die implantierten Dotierstoffatome weiter eindiffundieren, umfassen.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei der Implantationsdosis für Dotierstoffatome des ersten Leitungstyps zwischen 1013 cm–2 und 1015 cm–2 beträgt.
  10. Verfahren nach einem der vorangehenden Ansprüche, bei der Implantationsdosis für Dotierstoffatome des ersten Leitungstyps zwischen 1015 cm–2 und 1017 cm–2 beträgt.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem jeweils wenigstens eine Gateelektrode (31) in den Gräben angeordnet ist.
  12. Verfahren nach Anspruch 11, bei dem wenigstens eine Feldelektrode (41) in den Gräben (34) angeordnet ist.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem sich das Mesagebiet (13) in Richtung der Vorderseite stufenförmig mit wenigstens einer Stufe in der ersten lateralen Richtung verjüngt.
  14. Verfahren nach einem der Ansprüche 11 oder 12, bei dem die Gateelektrode (31) beabstandet zu der ersten Seite (101) angeordnet ist und bei dem ein Abschnitt des Mesagebiets (13), der in der ersten lateralen Richtung zwischen den Gateelektroden angeordnet ist, wenigstens abschnittsweise eine konstante Breite aufweist.
DE102006045441A 2006-09-26 2006-09-26 Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur Expired - Fee Related DE102006045441B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006045441A DE102006045441B4 (de) 2006-09-26 2006-09-26 Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
US11/861,900 US7598143B2 (en) 2006-09-26 2007-09-26 Method for producing an integrated circuit with a trench transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006045441A DE102006045441B4 (de) 2006-09-26 2006-09-26 Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur

Publications (2)

Publication Number Publication Date
DE102006045441A1 DE102006045441A1 (de) 2008-04-03
DE102006045441B4 true DE102006045441B4 (de) 2008-09-25

Family

ID=39134149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006045441A Expired - Fee Related DE102006045441B4 (de) 2006-09-26 2006-09-26 Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur

Country Status (2)

Country Link
US (1) US7598143B2 (de)
DE (1) DE102006045441B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US20120211828A1 (en) * 2009-10-21 2012-08-23 Vishay-Siliconix Hybrid split gate semiconductor
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US20120220092A1 (en) * 2009-10-21 2012-08-30 Vishay-Siliconix Method of forming a hybrid split gate simiconductor
WO2011109559A2 (en) 2010-03-02 2011-09-09 Kyle Terrill Structures and methods of fabricating dual gate devices
WO2012158977A2 (en) 2011-05-18 2012-11-22 Vishay-Siliconix Semiconductor device
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US9054123B2 (en) 2012-11-21 2015-06-09 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
EP3183753A4 (de) 2014-08-19 2018-01-10 Vishay-Siliconix Elektronische schaltung
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
US10903163B2 (en) 2015-10-19 2021-01-26 Vishay-Siliconix, LLC Trench MOSFET with self-aligned body contact with spacer
JP6822088B2 (ja) * 2016-11-15 2021-01-27 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017118352A1 (de) * 2017-08-11 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit grabenstrukturen und herstellungsverfahren hierfür
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN112736123A (zh) * 2019-10-28 2021-04-30 苏州东微半导体股份有限公司 半导体功率器件终端结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034500A2 (en) * 2001-10-11 2003-04-24 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
DE10355588A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag MOS-Transistoreinrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
KR100608386B1 (ko) * 2005-06-30 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034500A2 (en) * 2001-10-11 2003-04-24 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
DE10355588A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag MOS-Transistoreinrichtung

Also Published As

Publication number Publication date
US7598143B2 (en) 2009-10-06
US20080076222A1 (en) 2008-03-27
DE102006045441A1 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
DE112004002017B4 (de) Verfahren zum epitaktischen Abscheiden von Source/Drain von MOSFETs
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE69818289T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008047127B4 (de) Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement
DE102009010373B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Halbleiterkörper
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10214175B4 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015109545A1 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102004009521A1 (de) Hochvolt-PMOS-Transistor
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee