DE10210138A1 - Halbleiterbauelement und Verfahren - Google Patents

Halbleiterbauelement und Verfahren

Info

Publication number
DE10210138A1
DE10210138A1 DE10210138A DE10210138A DE10210138A1 DE 10210138 A1 DE10210138 A1 DE 10210138A1 DE 10210138 A DE10210138 A DE 10210138A DE 10210138 A DE10210138 A DE 10210138A DE 10210138 A1 DE10210138 A1 DE 10210138A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor
ions
insulating layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10210138A
Other languages
English (en)
Other versions
DE10210138B4 (de
Inventor
Andreas Rupp
Franz Hirler
Manfred Kotek
Oliver Haeberlen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10210138A priority Critical patent/DE10210138B4/de
Priority to TW092103250A priority patent/TWI224372B/zh
Publication of DE10210138A1 publication Critical patent/DE10210138A1/de
Application granted granted Critical
Publication of DE10210138B4 publication Critical patent/DE10210138B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein durch Feldeffekt steuerbares, vertikales Halbleiterbauelement mit tiefen Trenches sowie zwei Verfahren zur Herstellung eines solchen Halbleiterbauelementes, bei dem zur Herstellung die Bodygebiete und Sourcegebiete durch schräge Implantation über die Innenwände der Trenches in den Halbleiterkörper implantiert werden. Als Implantationsmaske wird das innerhalb der Trenches ohnehin vorgesehene Feldoxid und der Photolack verwendet. Auf diese Weise kann der pn-Übergang zwischen Bodygebiet und Drain- bzw. Driftgebiet justiert oder selbstjustiert werden.

Description

  • Die Erfindung betrifft zwei Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelementes sowie ein solches Halbleiterbauelement gemäß dem Oberbegriff des Patentanspruchs 13.
  • Bei der Entwicklung neuer Generationen vertikaler Leistungshalbleiterbauelemente kommt der Verringerung des spezifischen Einschaltwiderstandes eine sehr große Bedeutung zu. Durch Reduzierung des spezifischen Widerstandes lässt sich einerseits die statische Verlustleistung minimieren und andererseits Leistungshalbleiterbauelemente mit höheren Stromdichten bereitstellen. Dadurch können wesentlich kleinere und somit kostengünstigere Halbleiterbauelemente für den gleichen Gesamtstrom eingesetzt werden.
  • Eine Maßnahme zur Reduzierung des spezifischen Einschaltwiderstandes Ron besteht darin, statt planarer Zellstrukturen Halbleiterbauelemente mit Trenchstrukturen einzusetzen. Bei solchen Bauelemente werden Gräben (engl.: trenches) in den Halbleiterkörper eingebracht, in die vertikal ausgerichtete Gateelektroden eingebracht werden. Solche Halbleiterbauelemente weisen eine größere Kanalweite pro Flächeneinheit auf, wodurch der Einschaltwiderstand Ron signifikant vermindert wird. Insbesondere bei Leistungsbauelementen ist jedoch der Einfluss der aus der Driftzone hervorgerufene Widerstand am gesamten Einschaltwiderstand besonders groß. Um den Einfluss der Driftzone auf den gesamten Einschaltwiderstand zu reduzieren, werden vorzugsweise Halbleiterstrukturen mit tiefen Trenches eingesetzt. Diese tiefen Trenches grenzen im oberen Bereich an die Bodyzone bzw. die Kanalzone an und ragen im unteren Bereich weit in die Driftzone hinein. Die tiefen Trenches weisen im Inneren ein stufenartig ausgebildetes Dielektrikum auf, welches im unteren Bereich des Trenches sehr viel dicker ausgestaltet ist als im oberen, wodurch die Gateelektrode im unteren Bereich naturgemäß dicker ausgebildet ist als im oberen Bereich. Im oberen Bereich der Trenches bildet das Dielektrikum das Gateoxid zur Kanalsteuerung. Im unteren Bereich dient das typischerweise als Feldoxid ausgebildete Dielektrikum der Isolierung der Gateelektrode gegen den Halbleiterkörper.
  • Ein solches gattungsgemäßes Halbleiterbauelement mit tiefen Trenches und darin stufenförmig ausgebildeten Gateelektroden und Oxiden ist beispielsweise in dem deutschen Patent DE 199 35 442 C1 beschrieben. Ein Verfahren zur Herstellung solcher Halbleiterbauelemente ist in der WO 01/01484 A2 beschrieben.
  • Einem gattungsgemäßen Halbleiterbauelement ist immer auch eine parasitäre Eingangskapazität inhärent, die bei jedem Schaltvorgang umgeladen werden muss. Dieser Umladungsvorgang erfordert Strom, was insbesondere bei Niedervolt-Halbleiterbauelementen und bei sehr häufigen Schaltwechseln (hohe Schaltfrequenz) signifikante Schaltverluste zur Folge hat. Diese parasitären Eingangskapazität bestehen unter anderem aus einer Gate-Source-Kapazität CGS und einer Gate-Drain- Kapazität CGD. Bei B. Jayant Baliga, "Power Semiconductor Devices", PWS Publishing Company, Seite 381ff, insbesondere in Fig. 7.33 sind diese Kapazitäten CDS, CGD anhand einer MOS- Struktur dargestellt. Die Gate-Source-Kapazität besteht aus einem Überlappungsteil zwischen dem Polysilizium der Gateelektrode und der Sourceelektrode und aus einem Kapazitätsanteil, der durch die Kanalzone und dem Polysilizium der Gateelektrode gebildet wird. Die Gate-Drain-Kapazität CGD, die häufig auch als Rückwirkungskapazität oder Millerkapazität bezeichnet wird, wird im wesentlichen durch die Gateoxid- Kapazität gebildet, die bei Halbleiterbauelementen mit tiefen Trenches maßgeblich vom oberen, breiteren Bereich der Gateelektrode bestimmt wird.
  • Bei bisher bekannten Verfahren zur Herstellung gattungsgemäßer Halbleiterbauelemente - wie beispielsweise bei dem aus der DE 199 35 442 C1 bekannten Verfahren - werden die Bodygebiete und Sourcegebiete im allgemeinen durch Ionenimplantation über die Scheibenvorderseite erzeugt. Problematisch dabei ist, dass die Tiefe der Trenchätzung für die Polysilizium-Gateelektrode nicht exakt kontrollierbar ist. Damit das Trench-Halbleiterbauelement über die Gateelektroden dennoch definiert ein- und ausgeschaltet werden kann, sollten die von der Scheibenvorderseite in die Trenches hineinragenden Gateelektroden zumindest bis knapp in die Driftregion hinragen. Um dies zu gewährleisten, werden hier technologiebedingte Vorhalte verwendet. Die oberen Bereiche der Gateelektroden werden derart tief in die Trenches eingebracht, dass die Stufe zwischen Gateoxid und Feldoxid unter Berücksichtung technologiebedingter Herstellungsschwankungen sicher unterhalb des Bodygebietes und damit im Driftgebiet angeordnet ist. Als Konsequenz ergibt sich jedoch ein nicht zu vernachlässigendes Überlappen der Gateelektroden über einen Teil des Driftgebietes, was letztendlich gemessen an der gesamten Eingangskapazität zu einer hohen Gate-Drain-Kapazität führt.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein gattungsgemäßes Halbleiterbauelement mit möglichst geringer Eingangskapazität sowie ein Verfahren zu dessen Herstellung anzugeben.
  • Die verfahrensbezogene Aufgabe wird erfindungsgemäß durch Verfahren mit den Merkmalen der Patentansprüche 1 und 3, die anordnungsbezogene Aufgabe wird erfindungsgemäß durch ein Halbleiterbauelement mit den Merkmalen des Patentanspruchs 16 gelöst.
  • Bei den erfindungsgemäßen Verfahren werden die Body- und Sourcegebiete zusätzlich über die Seitenwände der Trenches implantiert und gegebenenfalls ausdiffundiert. Die Kanalprofile der so erzeugten Body- und Sourcegebiete können entweder im Trench selbstjustiert über eine einzige Kante oder justiert über zwei unterschiedliche Kanten erzeugt werden. Im ersteren Fall werden die Ionen für Body- und Sourcegebiete unter Verwendung derselben Kante - beispielsweise einer Hilfsschicht oder der Kante des im Trench zurückgeätzten Feldoxides - implantiert, wobei die Ionen für die Bodyzone anschließend ausdiffundiert werden. Im zweiten Fall werden zunächst die Ionen für die Sourcegebiete unter Verwendung einer Kante einer Hilfsschicht oder des Feldoxids implantiert. Anschließend werden die Ionen für das Bodygebiet nach einem Rückätzen der Hilfsschicht oder Feldoxids unter Verwendung dieser Hilfsschicht oder der Feldoxidkante implantiert. In diesem letztgenannten Fall lässt sich vorteilhafterweise eine minimale Source-Gate-Überlappkapazität sowie eine sehr geringe Kanallänge einstellen.
  • Bei dem in der deutschen Offenlegungsschrift DE 197 20 215 A1 offenbarten Verfahren wird ein Halbleiterbauelement durch Implantation von Dotierstoffen über die Seitenwand eines Trenches erzeugt, um dadurch die Schwellenspannung des Halbleiterbauteils einzustellen. Jedoch ist dort eine einzige Implantation beschrieben. Durch diese wird lediglich die Sourcezone, nicht aber auch die Bodyzone erzeugt.
  • Auch in dem US Patent US 6,274,437 B1 ist lediglich eine einzige Implantation über die Seitenwände eines Trenches offenbart. Weder mittels der in der US 6,274,437 B1 noch durch die in der DE 197 20 215 A1 offenbarten Lehre lassen sich die eingangs genannten Probleme und damit die der vorliegenden Erfindung zugrunde liegende Aufgabe lösen.
  • Nach Erzeugung des Bodygebietes wird vorteilhafterweise das an den Trenchwänden angeordnete Feldoxid geringfügig soweit zurückgeätzt, dass die zurückgeätzte Stufe zwischen Feldoxid und Gateoxid unwesentlich unterhalb des an die Wand der Trenches tretenden pn-Übergangs zwischen Bodyzone und Driftgebiet liegt. Dieses Rückätzen des Feldoxides ist technologisch ein sehr genau kontrollierbarer Prozess, dass heißt die Stufe kann sehr exakt festgelegt werden. Nachdem aus den Implantationsparametern heraus bestimmt werden kann, an welcher Stelle der pn-Übergang an die Trenchwände angrenzt, kann durch eine geeignete Rückätzung sichergestellt werden, dass die Stufe zwischen Feldoxid und Gateoxid definiert unter dem pn- Übergang liegt. Somit ergibt sich ein minimaler Überlapp von Gateelektrode und Driftgebiet, wodurch vorteilhafterweise die Gate-Drain-Kapazität auf ein absolutes Mindestmaß reduziert wird.
  • Unter einer solchen Stufe ist nicht notwendigerweise eine exakt ausgebildete, d. h. im wesentlichen horizontale Stufe zu verstehen. Unter einer Stufe ist vielmehr jedes mehr oder weniger stufenförmig ausgebildete Gebilde zu verstehen, das den Übergang zwischen Gateoxid und dickem Dielektrikum (Feldoxid) darstellt. Aus Technologiegründen wird eine solche Stufe zumindest an den Ecken und Kanten abgerundet sein und mehr oder weniger schrägt sein.
  • Im Anschluss an die Herstellung von Source- und Bodygebieten durch Schrägimplantation wird typischerweise die noch im Trench verbleibende Hilfsschicht entfernt. Anschließend wird im oberen Bereich der Trenches ein dünnes Dielektrikum auf die freiliegenden Wände der Trenches aufgebracht, welches als Gateoxid für das Leistungsbauelement dient. Danach werden die Gräben zur Erzeugung der Gateelektroden mit einem leitenden Material aufgefüllt und die Kontaktgebiete für die Source- und Bodygebiete erzeugt.
  • Bei der Ionenimplantation werden zur Erzeugung n-dotierter Gebiete typischerweise Arsenionen und zur Erzeugung der p- dotierter Gebiete Borionen verwendet. Jedoch kann als n- Dotierstoff auch Phosphor, Schwefel, Antimon, etc. und als p- Dotierstoff auch Aluminium, Indium, etc. verwendet werden.
  • Voraussetzung für die Implantation von der Ionen ersten und zweiten Leitungstyps - z. B. Arsen und Borionen - insbesondere unter Verwendung derselben Implantationsmaske ist es, dass Arsen mit einer sehr viel höheren Dotierungsdosis als Bor implantiert wird. Aufgrund des höheren Diffusionskoeffizienten von Bor gegenüber Arsen diffundiert Bor sehr viel schneller in den Halbleiterkörper und bildet eine lediglich mit Borionen dotierte Schicht. Zwar befinden sich auch im Bereich der Sourcezonen Borionen, jedoch ist deren Konzentration im Vergleich zur Arsenkonzentration vernachlässigbar gering.
  • Die Ionenimplantation wird typischerweise unter einem Winkel > 0 vorgenommen, wobei der Vorhaltewinkel zur Vermeidung von Channeling-Effekten hier bereits berücksichtigt ist. Besonders vorteilhaft ist es, wenn die Implantation unter einem Winkel von 45° bezogen auf die Ebene der ersten Oberfläche vorgenommen wird. Jedoch wäre auch ein Winkel im Bereich zwischen 30 und 60° von Vorteil. Insbesondere wenn sehr flache bzw. sehr tiefe Profile der Body- und Sourcegebiete im Bereich der Trenchwände erreicht werden sollen, wäre es auch denkbar, die Implantation unter einem Winkel zwischen 15° und 75° vorzunehmen. Vorteilhafterweise wird bei der Schrägimplantation ein sogenannter Quadrantionenimplanter verwendet, der sicherstellt, dass auch alle Trenchwände im oberen Bereich mit Ionen bestrahlt werden.
  • Die in dem Graben vorgesehene Hilfsschicht besteht typischerweise aus Fotolack. Jedoch könnte hier auch jedes andere Material verwendet werden, das geeignet ist, als Maske bei der Implantation eingesetzt zu werden. Denkbar wäre beispielsweise auch die Verwendung der Gateelektrode als Hilfsschicht.
  • In einer vorteilhaften Weiterbildung ragen die Gateelektroden nicht aus den Gräben heraus, sondern werden nach der Abscheidung des Gateelektrodenmaterials etwas zurückgeätzt. Dadurch dass die Gateelektrode die Sourcezone nicht vollständig überlappt, wird die Gate-Source-Kapazität ebenfalls minimal.
  • Die Gräben weisen im Querschnitt typischerweise einen rechteckigen oder trapezförmigen Querschnitt auf, jedoch wäre auch ein U-förmiger oder V-förmiger Querschnitt denkbar. Die Gräben sind in der Ebene der ersten Oberfläche streifen-, gitter- oder in den Halbleiterkörper eingebracht, wobei hier auch ein quadratisches, hexagonales, rundes, ovales Design möglich wäre. Die Bodygebiete bzw. Sourcegebiete werden vorteilhafterweise über Bodykontaktgebiete bzw. Sourcekontaktgebiete, welche von der ersten Oberfläche in den Halbleiterkörper hineinragt, elektrisch kontaktiert. Die Bodykontaktgebiete können in einer besonders vorteilhaften Ausgestaltung senkrecht zu den Gräben in den Halbleiterkörper eingebracht sein und beispielsweise ebenfalls streifen-, gitter- oder mäanderförmig ausgebildet sein. Dies wird jedoch erst durch das erfindungsgemäße Verfahren möglich, da das Dotierungsprofil des Sourcegebietes durch die Seitenwandimplantation zur Oberfläche hin ∩-förmig ausgebildet ist. Dadurch ist es möglich, die Kontaktimplantation für die Bodyzonen nicht justiert zu den beispielsweise streifenförmigen Trenches vorzunehmen, sondern die Bodykontaktzonen senkrecht zu den Trenches unter Beibehaltung der gesamten aktiven Fläche des Halbleiterbauelementes anzuordnen. Durch den Verzicht des Vorhaltes von Trenchstreifen zur Implantationskante für die Bodykontaktimplantation ist somit eine deutliche Verringerung des Zellrasters möglich.
  • Alternativ könnten die Bodykontaktgebiete auch unmaskiert implantiert werden, wobei dann die Isolationsschicht im oberen Bereich der Trenches zwischen Sourcegebiet und Gateelektrode bis in den Trench zurückgeätzt werden müssen. Der Sourceanschluss für das Sourcegebiet kann hier über die Trench- Seitenwände erfolgen.
  • Als Isolationsschicht bzw. Dielektrikum zwischen Gateelektrode und Halbleiterkörper wird aufgrund seiner einfachen Herstellung typischerweise Siliziumdioxid (SiO2) verwendet.
  • Gleichsam kann für das in den Gräben enthaltene Dielektrikum wie auch für das an der Oberfläche vorgesehene Schutzoxid statt Siliziumdioxid auch jedes andere isolierende Material, beispielsweise Siliziumnitrid (Si3N4), ein Vakuum oder alternativ auch Filme aus SiO2 und Si3N4 Verwendung finden, jedoch ist thermisch hergestelltes Siliziumdioxid insbesondere bei Verwendung als Gateoxid qualitativ am hochwertigsten und deshalb vorzuziehen.
  • Im unteren Bereich der Trenches wird typischerweise ein einige Mikrometer dickes Feldoxid verwendet, welches sicherstellt, dass dort die Gate-Drain-Kapazität vernachlässigbar gering ist. Das Feldoxid und die so isolierte Gateelektrode dient dort der Ausräumung der Elektronen in der Epitaxieschicht und kann beispielsweise - ähnlich wie die Dotierschichten unterschiedlichen Leitungstyps bei sogenannten Kompensationshalbleiterbauelementen - dazu verwendet werden, dass sich Ladungsträger unterschiedlicher Polarität in der Driftzone gegenseitig ausräumen. Das Halbleiterbauelement weist deshalb eine im Vergleich zu Bauelementen ohne stufenförmig ausgebildete Gateelektrode höhere Durchbruchspannung auf. Im oberen Bereich, insbesondere im Bereich der Bodyzone, ist an den Trenchwänden ein vorzugsweise thermisches Siliziumoxid angeordnet. Die im unteren Trenchbereich vorgesehene Isolationsschicht weist typischerweise eine Schichtdicke von 20 nm bis 2 µm auf, während die im oberen Trenchbereich vorgesehene Isolationsschicht eine Schichtdicke von einigen 10 nm bis 100 nm aufweist.
  • Vorteilhafterweise wird für das Material der Gateelektroden Polysilizium verwendet, jedoch können sie auch aus einem beliebig anderen leitenden Material, beispielsweise aus Metallsilizid, Metall oder ähnlichem bestehen, wenngleich diese Materialien herstellungstechnisch und aufgrund deren physikalischen und elektrischen Eigenschaften nicht so vorteilhaft sind wie hochdotiertes Polysilizium.
  • Bei einer vorteilhaften Ausgestaltung ist das Halbleiterbauelement als vertikales Halbleiterbauelement ausgebildet. Jedoch wären auch andere Ausgestaltungen des Halbleiterbauelementes, beispielsweise als sogenanntes Up-Drain Halbleiterbauelement, denkbar. Bei einem Up-Drain Halbleiterbauelement werden die Source- und Draingebiete sowie Gateelektrode von derselben Seite des Halbleiterkörpers kontaktiert. Der Strom fließt im wesentlichen in vertikaler Richtung, wird jedoch unterhalb des Driftbereiches seitlich zur Oberfläche weggeführt.
  • Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.
  • Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
  • Fig. 1 in einem Teilschnitt ein erfindungsgemäßes, als Trench-MOSFET ausgebildetes Halbleiterbauelement sowie in einem Teilbild eine vergrößerte Darstellung eines Grabens (a);
  • Fig. 2 anhand von Teilschnitten (a)-(h) den Ablauf eines ersten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelementes gemäß Fig. 1;
  • Fig. 3 anhand von Teilschnitten (A)-(C) den Ablauf eines zweiten erfindungsgemäßen Verfahrens zur Herstellung eines Halbleiterbauelementes gemäß Fig. 1;
  • Fig. 4 anhand eines Teilschnittes ein erstes vorteilhaftes Verfahren zur Herstellung des Body-Source-Kontaktes.
  • In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente - sofern nichts anderes angegeben ist - mit gleichen Bezugszeichen versehen.
  • Fig. 1 zeigt in einem Teilschnitt ein als Trench-MOSFET ausgebildetes, erfindungsgemäßes Halbleiterbauelement. In Fig. 7 ist mit Bezugszeichen 1 ein Halbleiterkörper - beispielsweise eine einkristalline Siliziumscheibe - bezeichnet. Der Halbleiterkörper 1 weist eine erste Oberfläche 2, die sogenannte Scheibenvorderseite, und eine zweite Oberfläche 3, die sogenannte Scheibenrückseite, auf. Der Halbleiterkörper 1 enthält eine an die Scheibenrückseite 3 angrenzende, stark n- dotierte Drainzone 4. In Richtung zur Scheibenvorderseite 2 grenzt als Teil der Drainzone 4 eine schwach n-dotierte Driftzone 5 großflächig an die Drainzone 4 an. Die Driftzone 5 ist typischerweise, jedoch nicht notwendigerweise durch Epitaxie auf die Drainzone 4 aufgebracht. In Richtung zur Scheibenvorderseite 2 schließt sich eine an die Driftzone 5 angrenzende, p-dotierte Bodyzone 6 an, wobei die Grenzfläche zwischen Driftzone 5 und Bodyzone 6 einen pn-Übergang 21 definiert. Zwischen der Scheibenvorderseite 2 und der Bodyzone 5 ist schließlich eine stark n-dotierte Sourcezone 7 vorgesehen.
  • Ein in Trench-Technologie ausgestaltetes MOS-Halbleiterbauelement weist ferner Gräben (englisch: Trenches) 8 auf, die von der Scheibenvorderseite 2 über die Sourcezonen 7 und Bodyzonen 6 bis in die Driftzone 5 in den Halbleiterkörper 1 hineinragen. Ferner sind Gateelektroden 9 vorgesehen, die jeweils von der Scheibenvorderseite 2 her vertikal in die Gräben 8 hineinragen. Die Gateelektroden 9 sind dabei gegen die Grabenwände 10 und gegen den Grabenboden 11 über ein Dielektrikum 18, 19 isoliert.
  • Die Gräben 8 sind als tiefe Gräben im Sinne der DE 199 35 442 C1 ausgebildet und ragen somit auch in die Driftzone 5 hinein. Der besseren Übersicht halber ist in Fig. 1a ein vergrößerter Ausschnitt eines Grabens 8 dargestellt. Die Gateelektroden 9 und das Dielektrikum 18, 19 in den Gräben 8 weisen eine Stufe 15 auf, wobei das Dielektrikum im unteren Grabenbereich 16 sehr viel dicker ist als im oberen Grabenbereich 17. Dadurch bedingt sind die Gateelektroden 9 im oberen Bereich sehr viel dicker als im unteren Bereich 16.
  • Bei Anlegen eines positiven Gatepotenzials an die Gateelektroden 9 bildet sich in den an die Gräben 8 angrenzenden Bereichen der Bodyzone 6 ein durch Ladungsträgerinvasion hervorgerufener Kanal 20 aus. Bei Anlegen einer Drain-Source- Spannung zwischen den Anschlüssen D, S kommt es dann zu einem Stromfluss von der Sourcezone 9 über den Kanal 20, der Driftzone 5 und Drainzone 4 zum Drainanschluss D. Voraussetzung hierfür ist, dass die Stufe 15 sich vorteilhafterweise unterhalb oder auch geringfügig oberhalb des pn-Übergangs 21 zwischen Bodyzone 6 und Driftzone 5 befindet.
  • Bei dem erfindungsgemäßen Halbleiterbauelement ist diese Stufe 15 genau auf den pn-Übergang 21 justiert, d. h. sie befindet sich genau in der Ebene oder zumindest marginal unterhalb der Ebene des pn-Übergangs 21. Dies ist durch Selbstjustierung oder Justierung bei der Herstellung der Bodyzonen 6 bzw. Sourcezonen 7 mittels der oberen Kante des Feldoxides 18, welches aus der Stufe 15 abgeleitet wird, möglich.
  • Die Drainzone 4 ist über eine großflächig auf die Scheibenrückseite 3 aufgebrachte Drain-Metallisierung 12 mit dem Drainanschluss D verbunden. An der Scheibenvorderseite 2 ist eine Source-Metallisierung 13 vorgesehen, die die Sourcezonen 7 und Bodyzonen 6 über einen Nebenschluss elektrisch kontaktiert. Die Source-Metallisierung 13 ist gegen die Gateelektrode 9 über ein Schutzoxid 14, beispielsweise aus Borphosphorsilikatglas (BPSG), isoliert. Die Source-Metallisierung 13 ist an der Scheibenvorderseite 2 mit einem Sourceanschluss S. die Gateelektrode 9 mit einem Gateanschluss G verbunden.
  • Im Layout des Halbleiterkörpers 1 bezeichnen die mit Gateelektroden 9 sowie mit Bodyzonen 6 und Sourcezonen 7 bedeckten Bereiche das aus einer Vielzahl von Zellen bestehende Zellenfeld ZF eines Trench-MOSFETs, wobei in Fig. 1 ausschnittsweise lediglich zwei dieser Zellen dargestellt sind. Jeweils eine Zelle beinhaltet einen Einzeltransistor. Die Parallelschaltung der Laststrecken der Vielzahl von Einzeltransistoren ergibt dann den MOSFET. In Fig. 1 ist neben dem Zellenfeld ZF auch ein Teil des Randbereiches RB des MOSFETs dargestellt. Bei dem Randbereich sind zwar auch Trenches vorgesehen, jedoch tragen die Zellen des Randbereiches RB nicht zum Gesamtstromfluss bei.
  • Nachfolgend werden anhand zweier Ausführungsbeispiele zwei erfindungsgemäße Verfahren zur Herstellung des Halbleiterbauelementes entsprechend Fig. 1 näher beschrieben.
    • Erstes Verfahren (Fig. 2)
  • Das Verfahren weist die folgenden Schritte auf, wobei die Aufzählungszeichen den einzelnen Darstellungen der Fig. 2 entsprechen sollen.
    • a) Es wird zunächst ein n-dotierter Halbleiterkörper 1 bereitgestellt. Zunächst werden von der Scheibenvorderseite 2 her Gräben 8 bis in den Halbleiterkörper 1 geätzt.
    • b) Durch Abscheidung wird die gesamte freiliegende Oberfläche auf der Scheibenvorderseite 2 mit einem Feldoxid 18 belegt.
    • c) Anschließend wird ein in den Gräben 8 vorgesehene Hilfsschicht 22 erzeugt. Dies kann beispielsweise durch großflächiges Abscheiden eines Fotolackes geschehen, der anschließend soweit zurückgeätzt wird, dass lediglich im Bereich der Gräben ein Lackstöpsel 22 übrig bleibt.
    • d) Das Feldoxid 18 wird zurückgeätzt, so dass das Feldoxid 18 auf der Höhe des Lackstöpsels 22 eine Kante 15 bildet.
    • e) Im Anschluss daran werden Borionen und Arsenionen durch Ionenimplantation in den Halbleiterkörper 1 eingebracht. Bei der Ionenimplantation wird eine sogenannte Schrägimplantation unter einem Winkel von 45° vorgenommen. Dabei dienen der in den Gräben 8 vorgesehene Lackstöpsel 22 sowie das Feldoxid 18 als Implantationsmaske. Die Arsenionen bzw. Borionen werden also in die erste Oberfläche 2 sowie in die Seitenwände 10 der Gräben 8 implantiert. Im vorliegenden Beispiel wird beispielsweise Arsen bei einer Dosis von etwa 5 × 1014 cm-2 und Bor mit einer Dosis von etwa 1 × 1013 cm-2 implantiert. Damit die Grabenwände 10 gleichmäßig implantiert werden, wird eine sogenannte Quadrantionenimplantation vorgenommen.
    • f) Nach der Implantation der Borionen wird ein Diffusionsprozess vorgenommen, der bewirkt, dass die Borionen weiter in den Halbleiterkörper 1 eindiffundieren. Es entstehen somit an die Oberfläche 2 und die Grabenwände 10 angrenzende, stark n-dotierte Sourcezonen 7 sowie an die Sourcezonen 7 sowie an die Grabenwände 10 angrenzende, schwach p-dotierte Bodyzonen 6.
    • g) Nach der Implantation und Diffusion werden die Lackstöpsel 22 aus dem Graben 8 entfernt. Anschließend wird das Feldoxid 18 kontrolliert derart zurückgeätzt, dass die obere Kante 15 des Feldoxids 18 sich unterhalb des an den Trench 8 angrenzenden pn-Übergangs 21 befindet.
    • h) Durch thermische Oxidation wird ein Gateoxid in die Gräben 8 eingebracht und die Gräben 8 werden durch Abscheidung von hochdotiertem Polysilizium aufgefüllt. Überschüssiges Polysilizium an der Scheibenvorderseite 2 wird durch Ätzen entfernt, so dass als Gateelektrode 9 lediglich das in den Gräben 8 befindliche Polysilizium übrig bleibt.
  • Für die Herstellung der Sourcemetallisierung 13, Drainmetallisierung 12 sowie Passivierungsschichten 14 werden bekannte Herstellungsprozesse verwendet, auf die hier nicht näher eingegangen werden soll.
    • Zweites Verfahren (Fig. 3)
  • Bei dem erfindungsgemäßen zweiten Verfahren sind bis zur Herstellung des Lackstöpsels 22 und des strukturierten Feldoxides 18 die dafür erforderlichen Verfahrensschritte äquivalent, d. h. die Verfahrensschritte (a)-(d) des ersten Verfahrens gelten hier entsprechend. In den Gräben 8 ist somit ein Lackstöpsel 22 vorgesehen, der über ein strukturiertes Feldoxid 18 von den Seitenwänden 10 und dem Boden 11 des Grabens 8 isoliert ist.
    • A) Anschließend werden Arsenionen unter einem Winkel von typischerweise 45 (und einer Dotierungsdosis von 5 × 1014 -1 × 1016 cm-2 in den Halbleiterkörper - vorteilhafterweise durch Quadrantionenimplantation - implantiert. Dadurch werden an die Oberfläche 2 sowie an die Seitenwände 10 angrenzende, stark n-dotierte Sourcezone 7 erzeugt.
    • B) In einem weiteren Schritt wird der Lackstöpsel 22, der als Maske für eine weitere Feldoxidätzung dient, zurückgeätzt. Nach dem Zurückätzen des Feldoxides 18, das als Implantationsmaske für eine weitere Implantation dient, auf die Höhe des zurückgeätzten Lackstöpsels 22 werden Borionen unter einem Winkel von typischerweise 45 (und bei einer Dotierungsdosis von etwa 1013 cm-2 in den Halbleiterkörper 1 implantiert. Es bilden sich dadurch an die Sourcezonen 7 und die Gräben 8 angrenzende, schwach p- dotierte Bodyzonen 6.
    • C) Anschließend wird eine weitere Rückätzung der Feldoxidstufe 15 unter die an die Grabenwände 10 angrenzende Kante des pn-Übergangs 21 vorgenommen. Diese Rückätzung kann sehr gut kontrolliert durchgeführt werden, so dass die obere Kante 15 des Feldoxides 18 definiert unterhalb des pn-Übergangs 21 liegt. Dadurch kann der technologisch erforderliche Mindestabstand der oberen Kante 15 von der Kante des pn-Übergangs 21 auf ein absolutes Mindestmass reduziert werden, wodurch sich der Anteil der Gate-Drain- Kapazität minimieren lässt.
  • Anschließend können äquivalent zu dem ersten Verfahren der Lackstöpsel 22 aus dem Graben 8 entfernt werden, das Gateoxid 19 in die Gräben 8 eingebracht werden und die Gateelektroden 9 sowie die entsprechenden Metallisierungen 12, 13 erzeugt werden.
  • Damit die Sourcezonen 7 und Bodyzonen 6 von der Sourceelektrode 13 ohmsch kontaktierbar sind, müssen die kontaktierten Bereiche eine hohe Dotierungskonzentration aufweisen. Hierzu sind typischerweise hochdotierte Kontaktgebiete unmittelbar an den zu kontaktierenden Bereichen der Sourcezonen 7 und Bodyzonen 6 vorgesehen. Durch die Schrägimplantation über die Grabenwand weisen die Sourcezonen 7 wie auch die Bodyzonen 7 ein zur Oberfläche 2 hin ∩-förmiges Dotierungsprofil auf. Aufgrund eines solchen müssen die Kontaktzonen von Sourcegebieten 7 und Bodygebieten ist es möglich, die zur Kontaktierung der Bodyzonen 6 erforderlichen Bodykontaktzonen 23 senkrecht zu den streifenförmig angeordneten Zellen bzw. Gräben 8 anzuordnen. Bei bisher bekannten Halbleiterbauelementen mussten diese Bodykontaktgebiete 23 justiert zu den Zellen bzw. den Gräben 8 angeordnet werden, wobei die Bodykontaktzonen 23 einen Mindestabstand zu den Gräben aufweisen mussten.
  • Fig. 4 zeigt in einem Teilschnitt eine vorteilhafte Kontaktierung der Bodyzonen 6 bei einem erfindungsgemäßen Halbleiterbauelement gemäß Fig. 1. Zur Bildung der Bodykontaktzonen 23 werden Borionen mit sehr hoher Dotierungskonzentration unter Verwendung einer Implantationsmaske, die senkrecht zu den streifenförmigen Gräben 8 angeordnet ist, implantiert, wobei die in den Halbleiterkörper 1 implantierten Borionen das dort bereits vorhandene Dotierungsprofil der Sourcezonen 7 im Bereich der Oberfläche bis hin zu den Bodyzonen 6 umdotiert. Voraussetzung hierfür ist, dass die Dotierungskonzentration der implantierten Borionen dort eine p-Dotierung erzeugt, die deutlich größer ist als die dort ohnehin vorhandene n- Dotierung der Sourcezone 7. In den Bereichen mit Bodykontaktzonen 23 bleiben oberhalb der Kanalzone 20 an die Grabenwände 10 angrenzende Sourcezonenstege 24 stehen. Diese Stege 24 sind seitlich über die Sourcezonenbereiche 7, die von der Implantationsmaske für die Bodykontaktzone abgedeckt sind, angeschlossen.
  • Alternativ könnten die Bodykontaktzonen 23 auch unmaskiert über die Oberfläche 2 in die Sourcezonen 7 implantiert werden. Zur Kontaktierung der Sourcezonen 7 muss allerdings das Gateoxid 19 und die Gateelektrode 9 innerhalb des Trenches 9 soweit zurückgeätzt werden, dass die Kontaktierung der Sourcezonen 7 seitlich über die Grabenwände 10 erfolgen kann. Diese Ausführungsform wurde in den Figuren nicht dargestellt.
  • Die Erfindung sei nicht ausschließlich auf die Ausführungsbeispiele der Fig. 1 bis 4 beschränkt. Vielmehr können dort beispielsweise durch Austauschen der Leitfähigkeitstypen n gegen p und umgekehrt sowie durch Variation der Dotierungskonzentrationen eine Vielzahl neuer Bauelementvarianten angegeben werden. In den vorstehenden Ausführungsbeispielen wurde jeweils ein als Trench-MOSFET ausgebildetes Halbleiterbauelement beschrieben. Jedoch sei die Erfindung nicht ausschließlich auf solche Halbleiterbauelemente beschränkt, sondern ließe sich bei entsprechender Anpassung der Strukturen auch auf Trench-IGBTs und dergleichen anwenden.
  • Zusammenfassend kann festgestellt werden, dass durch das Schrägimplantieren von Dotierstoffen über die Seitenwand der Gräben unter Verwendung des Feldoxids als Maske die Gattelektrodenstufe auf sehr einfache jedoch nichts desto trotz effektive Weise definiert knapp unter den pn-Übergang zwischen Bodygebiet und Driftgebiet gelegt werden kann.
  • Die vorliegende Erfindung wurde anhand der vorstehenden Beschreibung so dargelegt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglichst zu erklären, jedoch lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handelns und Wissens in geeigneter Weise abwandeln. Bezugszeichenliste 1 Halbleiterkörper
    2 Scheibenvorderseite, erste Oberfläche
    3 Scheibenrückseite, zweite Oberfläche
    4 Drainzone/-gebiet
    5 Driftzone/-gebiet
    6 Bodyzone/-gebiet
    7 Sourcezone/-gebiet
    8 Graben, Trench
    9 Gateelektrode
    10 Grabenwand
    11 Grabenboden
    12 Drainmetallisierung
    13 Sourcemetallisierung
    14 Schutzoxid, BPSG
    15 Stufe, Kante
    16 unterer Grabenbereich
    17 oberer Grabenbereich
    18 Feldoxid, Dielektrikum
    19 Gateoxid, Dielektrikum
    20 Kanal, Kanalzone
    21 pn-Übergang
    22 Lackstöpsel, Hilfsschicht
    23 Bodykontaktzone
    24 Sourcezonenstege
    D Drainanschluss
    S Sourceanschluss
    G Gateanschluss
    ZF Zellenfeld
    RB Randbereich

Claims (23)

1. Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelementes, dessen Gateelektrode (9) in einem Trench (8) angeordnet ist und über ein Dielektrikum (18, 19) isoliert ist, mit den folgenden Verfahrensschritten:
a) Ein Halbleiterkörper (1) ersten Leitungstyps mit mindestens einem von einer ersten Oberfläche (2) in den Halbleiterkörper (1) hineinragenden Trench (8) wird bereitgestellt;
b) Die Wände (10) und der Boden (11) des Trenches (8) werden mit einer Isolierschicht (18) belegt;
c) Der Trench (8) wird im unteren Trenchbereich (16) mit einer Hilfsschicht (22) gefüllt;
d) Die nicht mit der Hilfsschicht (22) belegten Bereiche der Isolierschicht (18) werden entfernt;
e) Unter Verwendung der im Trench (8) verbleibenden Isolierschicht (18) und/oder der Hilfsschicht (22) als Implantationsmaske werden Ionen ersten Leitungstyps und Ionen zweiten Leitungstyps über die Trenchwände (10) in den Halbleiterkörper (1)in für eine Sourcezone (7) vorgesehene Bereiche implantiert.
2. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Erzeugung der Bodyzonen (6) die Ionen zweiten Leitungstyps unter Verwendung eines Temperaturprozesses aus den Bodyzonen (6) ausdiffundiert werden.
3. Verfahren zur Herstellung eines durch Feldeffekt steuerbaren Halbleiterbauelementes, dessen Gateelektrode (9) in einem Trench (8) angeordnet ist und über ein Dielektrikum (18, 19) isoliert ist, mit den folgenden Verfahrensschritten:
A) Ein Halbleiterkörper (1) ersten Leitungstyps mit mindestens einem von einer Oberfläche (2) in den Halbleiterkörper (1) hineinragenden Trench (8) wird bereitgestellt;
B) Die Wände (10) und der Boden (11) des Trenches (8) werden mit einer Isolierschicht (18) belegt;
C) Der Trench (8) wird im unteren Trenchbereich (16) mit einer Hilfsschicht (22) gefüllt;
D) Die nicht mit der Hilfsschicht (22) belegten Bereiche der Isolierschicht (18) werden entfernt;
E) Unter Verwendung der im Trench (8) übriggebliebenen Isolierschicht (18) und/oder der Hilfsschicht (22) als Implantationsmaske werden zur Erzeugung der Sourcegebiete (7) Ionen ersten Leitungstyps über die Trenchwände (10) in den Halbleiterkörper (1) implantiert;
F) Die übriggebliebenen Isolierschicht (18) wird weiter zurückgeätzt;
G) Unter Verwendung der im Trench (8) übriggebliebenen Isolierschicht (18) und/oder der Hilfsschicht (22) als Implantationsmaske werden zur Erzeugung der an die Sourcegebiete (7) angrenzenden Bodygebiete (7) Ionen zweiten Leitungstyps über die Trenchwände (10) in den Halbleiterkörper (1) implantiert;
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass vor dem Schritt (G) die Hilfsschicht (22) weiter zurückgeätzt wird und die nicht mit der Hilfsschicht (22) bedeckten Bereiche der Isolierschicht (18) entfernt werden.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach Erzeugung des Bodygebietes (7) die Isolierschicht (18) derart zurückgeätzt wird, dass die obere Kante (15) der Isolierschicht (18) geringfügig unterhalb oder oberhalb eines an die Trenchwand (10) tretenden pn-Übergangs (21) zwischen Bodyzone (6) und Halbleiterkörper (1) angeordnet ist.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Ionenimplantation folgende Verfahrensschritte vorgenommen werden:
- Entfernen der Hilfsschicht (22);
- Auf die freiliegenden Wände (10) des Trenches (8) wird eine weitere Isolierschicht (19), die dünner als die Isolierschicht (18) ist, aufgebracht;
- Zur Erzeugung der Gateelektroden (9) werden die Trenches (8) mit einem leitenden Material aufgefüllt;
- Zur Herstellung einer Kontaktierung für die Bodygebiete (6) werden Bodykontaktgebiete (23) erzeugt, indem sie durch Implantation von Ionen zweiten Leitungstyps über die erste Oberfläche (2) in den Halbleiterkörper (1) eingebracht werden.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Hilfsschicht (22) als Photolack ausgebildet ist.
8. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass für die Hilfsschicht (22) ein leitfähiges Material zur Bildung der Gateelektrode (9) vorgesehen ist.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als Ionen ersten Leitungstyps Arsen-Ionen implantiert werden.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass als Ionen zweiten Leitungstyps Bor-Ionen implantiert werden.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass für die Implantation der Ionen ersten Leitungstyps eine um mindestens eine Größenordnung höhere Implantationsdosis vorgesehen ist als für die Ionen zweiten Leitungstyps.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Implantation der Ionen ersten und/oder zweiten Leitungstyps unter einem Winkel zwischen 15°-75°, insbesondere unter einem Winkel zwischen 30°-60°, insbesondere unter einem Winkel von 45°, bezogen auf die Ebene der ersten Oberfläche (2) erfolgt.
13. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass für die Ionenimplantation ein Quadrant-Ionenimplanter verwendet wird.
14. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Herstellung von Bodykontaktzonen (23) Ionen zweiten Leitungstyps über die mit einer Maske maskierte erste Oberfläche (2) in den Halbleiterkörper (1) implantiert werden, wobei die Maske derart ausgebildet ist, dass senkrecht zu den Trenches (8) angeordnete und ausgerichtete Bodykontaktzonen (23) erzeugt werden.
15. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Herstellung der Bodykontaktzonen (23) Ionen zweiten Leitungstyps großflächig und unmaskiert über die erste Oberfläche (2) in den Halbleiterkörper (1) implantiert werden und das Material der Gateelektroden (9) wieder bis in einen Bereich der Trenches (8), in dem die Sourcezonen (7) an die Grabenwände (10) angrenzen, zurückgeätzt wird.
16. In einem Halbleiterkörper angeordnetes, durch Feldeffekt steuerbares Halbleiterbauelement,
mit mindestens einem Draingebiet (4, 5) und mit mindestens einem Sourcegebiet (7) vom jeweils ersten Leitungstyp,
mit mindestens einem zwischen Draingebiet (4, 5) und Sourcegebiet (7) angeordneten Bodygebiet (6) vom zweiten Leitungstyp,
mit mindestens einem Trench (8), der sich von einer ersten Oberfläche (2) von dem Sourcegebiet (7) über das Bodygebiet (6) bis in das Draingebiet (4, 5) hinein erstreckt,
mit mindestens einer Gateelektrode (9), die jeweils in einem Trench (8) angeordnet ist und die gegenüber dem Halbleiterkörper (1) durch ein Dielektrikum (18, 19) isoliert ist, wobei das Dielektrikum (18, 19) im oberen, zur ersten Oberfläche hin gerichteten Trenchbereich (17) als dünnes Gateoxid (19) und im unteren Trenchbereich (16) als dickes Dielektrikum (18) ausgebildet ist und zwischen Gateoxid (19) und Dielektrikum (18) ein stufenförmiger Übergang (15) vorgesehen ist,
dadurch gekennzeichnet,
dass zumindest ein Teil des Bodygebietes (6) von den Trenchwänden (10) her in den Halbleiterkörper (1) eingebettet ist, wobei ein an eine Trenchwand (10) tretender pn-Übergang (21), der zwischen Bodygebiet (6) und Draingebiet (4, 5) ausgebildet ist, auf den stufenförmigen Übergang (15) justiert angeordnet ist.
17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass die Gateelektroden (9) vollständig innerhalb der Trenches (8) eingefasst sind und dort derart angeordnet sind, dass lediglich ein Teil des an die Trenchwand (10) angrenzenden Sourcegebietes (7) von der jeweiligen Gateelektrode (9) überdeckt ist.
18. Halbleiterbauelement nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, dass die Trenches (8) im Layout der ersten Oberfläche (2) streifen-, gitter- oder mäanderförmig ausgebildet sind.
19. Halbleiterbauelement nach einem der Ansprüche 16-18, dadurch gekennzeichnet, dass zur elektrischen Kontaktierung der Bodyzonen (6) Bodykontaktgebiete (23) vorgesehen sind, wobei die Bodykontaktgebiete (23) senkrecht zu diesen Trenches (8) angeordnet und ausgerichtet sind und an diese Gräben (8) angrenzen.
20. Halbleiterbauelement nach einem der Ansprüche 16-19, dadurch gekennzeichnet, dass das Feldoxid (18) eine Schichtdicke von mindestens 20 nm bis 2 µm und das Gateoxid (19) eine Schichtdicke von einigen Nanometern bis 100 nm aufweist.
21. Halbleiterbauelement nach einem der Ansprüche 16-20, dadurch gekennzeichnet, dass die Gateelektrode (9) Polysilizium enthält und dass die Isolationsschichten (18, 19) SiO2 enthalten.
22. Halbleiterbauelement nach einem der Ansprüche 16-21, dadurch gekennzeichnet, dass das Halbleiterbauelement als vertikales Halbleiterbauelement ausgebildet ist.
23. Halbleiterbauelement nach einem der Ansprüche 16-21, dadurch gekennzeichnet, dass das Halbleiterbauelement als Up-Drain Halbleiterbauelement ausgebildet ist.
DE10210138A 2002-03-07 2002-03-07 Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE10210138B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10210138A DE10210138B4 (de) 2002-03-07 2002-03-07 Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
TW092103250A TWI224372B (en) 2002-03-07 2003-02-17 Field-effect-controllable semiconductor component and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10210138A DE10210138B4 (de) 2002-03-07 2002-03-07 Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10210138A1 true DE10210138A1 (de) 2003-10-02
DE10210138B4 DE10210138B4 (de) 2005-07-21

Family

ID=27797599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10210138A Expired - Fee Related DE10210138B4 (de) 2002-03-07 2002-03-07 Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
DE (1) DE10210138B4 (de)
TW (1) TWI224372B (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1536463A1 (de) * 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Herstellungsverfahren eines Leistungsbauteils mit isoliertem Graben-Gate und mit kontrollierter Kanallänge und entsprechendes Bauteil
DE102004024661A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
DE102004052643A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Lateraler Trenchtransistor sowie Verfahren zur Herstellung desselben
DE102006011283B3 (de) * 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Trench-Leistungstransistors und damit hergestellter Trench-Leistungstransistor
JP2008546216A (ja) * 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US8803207B2 (en) 2005-06-29 2014-08-12 Fairchild Semiconductor Corporation Shielded gate field effect transistors
US9269769B2 (en) 2007-11-30 2016-02-23 Infineon Technologies Ag Semiconductor component including a short-circuit structure
CN110047918A (zh) * 2018-01-17 2019-07-23 富士电机株式会社 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796761B2 (en) 2012-03-15 2014-08-05 Infineon Technologies Austria Ag Semiconductor device including charged structure and methods for manufacturing a semiconductor device
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device
CN113594043A (zh) * 2021-09-28 2021-11-02 杭州芯迈半导体技术有限公司 沟槽型mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19720215A1 (de) * 1996-08-16 1998-02-19 Samsung Electronics Co Ltd Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
WO2001008226A2 (en) * 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Cellular trench-gate field-effect transistors
US6274437B1 (en) * 1995-06-14 2001-08-14 Totem Semiconductor Limited Trench gated power device fabrication by doping side walls of partially filled trench
WO2001071817A2 (en) * 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274437B1 (en) * 1995-06-14 2001-08-14 Totem Semiconductor Limited Trench gated power device fabrication by doping side walls of partially filled trench
DE19720215A1 (de) * 1996-08-16 1998-02-19 Samsung Electronics Co Ltd Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
WO2001008226A2 (en) * 1999-07-22 2001-02-01 Koninklijke Philips Electronics N.V. Cellular trench-gate field-effect transistors
WO2001071817A2 (en) * 2000-03-17 2001-09-27 General Semiconductor, Inc. Dmos transistor having a trench gate electrode and method of making the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1536463A1 (de) * 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Herstellungsverfahren eines Leistungsbauteils mit isoliertem Graben-Gate und mit kontrollierter Kanallänge und entsprechendes Bauteil
DE102004024661A1 (de) * 2004-05-18 2005-12-15 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
DE102004024661B4 (de) * 2004-05-18 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
US8431988B2 (en) 2004-10-29 2013-04-30 Infineon Technologies Ag Lateral trench transistor, as well as a method for its production
DE102004052643A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Lateraler Trenchtransistor sowie Verfahren zur Herstellung desselben
DE102004052643B4 (de) * 2004-10-29 2016-06-16 Infineon Technologies Ag Verfahren zur Herstellung eines lateralen Trenchtransistors
US9711621B2 (en) 2004-10-29 2017-07-18 Infineon Technologies Ag Trench transistor having a doped semiconductor region
JP2008546216A (ja) * 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
US8592895B2 (en) 2005-06-10 2013-11-26 Fairchild Semiconductor Corporation Field effect transistor with source, heavy body region and shielded gate
US8803207B2 (en) 2005-06-29 2014-08-12 Fairchild Semiconductor Corporation Shielded gate field effect transistors
DE102006011283B3 (de) * 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Trench-Leistungstransistors und damit hergestellter Trench-Leistungstransistor
US9269769B2 (en) 2007-11-30 2016-02-23 Infineon Technologies Ag Semiconductor component including a short-circuit structure
US9876004B2 (en) 2007-11-30 2018-01-23 Infineon Technologies Ag Semiconductor component including a short-circuit structure
CN110047918A (zh) * 2018-01-17 2019-07-23 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
TWI224372B (en) 2004-11-21
DE10210138B4 (de) 2005-07-21
TW200304188A (en) 2003-09-16

Similar Documents

Publication Publication Date Title
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102010036501B4 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone und integrierte Schaltung
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE69936090T2 (de) Graben-MOSFET mit verbesserten Durchbruchspannung- und Anschaltwiderstand-Charakteristiken und Verfahren zur Herstellung
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE10196441B4 (de) Verfahren zur Herstellung eines MOSFET
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE60219300T2 (de) Halbleiteranordnungen mit graben-gateelektrode und verfahren zu deren herstellung
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE4219319A1 (de) Mos-fet und herstellungsverfahren dafuer
DE19949364A1 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102006045441A1 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10214175A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee