TWI224372B - Field-effect-controllable semiconductor component and fabricating method thereof - Google Patents

Field-effect-controllable semiconductor component and fabricating method thereof Download PDF

Info

Publication number
TWI224372B
TWI224372B TW092103250A TW92103250A TWI224372B TW I224372 B TWI224372 B TW I224372B TW 092103250 A TW092103250 A TW 092103250A TW 92103250 A TW92103250 A TW 92103250A TW I224372 B TWI224372 B TW I224372B
Authority
TW
Taiwan
Prior art keywords
trench
patent application
scope
manufacturing
region
Prior art date
Application number
TW092103250A
Other languages
English (en)
Other versions
TW200304188A (en
Inventor
Oliver Haeberlen
Franz Hirler
Manfred Kotek
Andreas Rupp
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of TW200304188A publication Critical patent/TW200304188A/zh
Application granted granted Critical
Publication of TWI224372B publication Critical patent/TWI224372B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1224372 五、發明說明（l) 本發明的内容包括兩種製造可經由場效應控制的半導體 組件的方法，以及具有申請專利範圍第丨6項之特徵的這種 導體組件。 對於設計新一代的垂直式大功率半導體組件而言，縮小 艮大的重要性。經由縮小比接通電阻-方面 流密度。因此可以將體積及製造成本均小 良夕的+ ν體組件用於相同總電流的情況。 縮 組件取 體組件 向的閘 寬度較 導體組 當高。 使用具 本體區 的内部 厚度遠 半部的 槽内上 下半部 電阻R。"的一種方法是以溝槽式結構的半導 ΐ千結構的半導體組件。在溝槽式結構的半
m設置於半導體基體内，也就是設置於垂 電極内。由於這種半導體組件每一 I 大，因此可以使比接通電阻Ron大幅面積上的通 件而言’漂移區造成的電阻佔整個接：二 有較深的溝槽的半導體結；電；匕最好 及/或通道區，下半部則深入漂移區内、的、汔:緊 二有階梯狀的電介質，由於電介質在y半冓指 厚度自然會大於在溝槽内上半部的厚槽内 +部形成通道控制用的閘極氧化物。“。、:在: 形成的埸氧化物的作用是使閑電極與半^基體^
第5頁 1224372
五、發明說明（2) 緣0 這種具有較深的溝槽、以及溝槽内具有階梯狀的閘 和氧化物的半導體組件係屬於已知的技術，例如在德 D〜=二IΓ有提及。在wo 0 1 /0 1 484 A2則：出製造 攻種半導體組件的方法。 這種半 被再充電的 因此會產生 關次數頻繁 由一個閘源 Ba 1 i ga所著 組件），PWS 中有關於金 的說明。閘 之間的重疊 層形成的電 汲電容Q主 導體組件的 定0 導體組件 寄生輸入 開關損耗 的情況下 電容Ces及 的 π P 〇 w e r Publish 屬氧化物 源電容Q 部分電容 容部分所 要是由閘 閘極氧化 均含有一個在每一次開關過程中都必男 電容。由於這個再充電過程需要電流， ，尤其是在使用低電壓半導體組件及 的開關損耗會特別大。這個寄生 θ 一個閘汲電容Cgd所構成。在Β. Semiconductor Devices"(功率半 mg Company，381 —383 頁及圖 f導體結構的閘源電容Cgs及開汲電容 是由一個介於閘極的多晶矽層及源電1 I以及-個由通道區及閘電極 構成。又稱為反饋電容或密勒電容：: 極氧化物電容構成，而具有深溝样 物電容是由閘電極上半部較寬區； 在目前已知的製造這種半 國專利DE 19935442 C1提出的 導體組件的方法中（例如 衣造方法），通常都是經 •待 由通
第6頁 1224372 五、發明說明（3) 過晶片正面 精確控制多 極將溝槽式 閘電極至少 能夠到達足 半部應深入 之間的梯級 過這樣做無 之上，造成 的離子 晶$夕閘 半導體 要到達 夠的深 溝槽内 位於本 可避免 閘 >及電 注入來 電極的 組件接 十分接 度，需 部，以 體區下 的會造 容佔總 產生本體區及源極區。 溝槽餘刻深度。為了能 通及切斷，從晶片正面 近漂移區的深度。為了 要運用適當的提前量。 便使介於閘極氧化物及 方，也就是被設置在漂 成閘電極會重疊在一部 輸入電容很大比例的結 問題是彳艮難 夠通過閘電 伸入溝槽的 確保閘電極 閘電極的上 場極氧化物 移區内。不 分的漂移區 果。 :此本發明的目的在於提出一種具有較低之輸入電容备 运種半導體組件，以及製造這種半導體組件的方法。 採用具有申請專利範圍第i及第3項之特徵的製造方法， 1 ΐ具有申請專利範圍第16項之特徵的半導體組件即可達至 本發明的目的。 I < > 2發明的製造方法中，還可另外經由溝槽的側壁對4 “ i ΐ ϊ區進行離子注入及必$的向外擴散作業。經由也 抑4工/▲的本體區及源極區的通道輪廓可以在溝槽内經d 行校正（第一種情況），或是經由兩個不同合 Μ Λ二正一種情況）。第一種情況是經由同一個邊（例如 個、軎^的—個邊或是在溝槽内被向下餘刻的場極氧化物的— :用於本體區及源極區的離子注入，然後再將用於本 1224372
五、發明說明（4) 體區的離子擴散出來 經由輔助層或場極氧 或場極氧化物的向下 個輔助層或場極氧化 極電容調整至最低， 。第二種情況是先 化物的一個邊注入 蝕刻後，再將用於 物注入。第二種情 以及將通道長度調 將用於源極區的離子 ’然後在完成辅助層 本體區的離子經由這 況最好是將源極—一閘 整至彳艮小。 在德國專利DE 1 9 72 0 2 1 5 Μ的公開說明書中公開的製造 方法是通過一個溝槽的側壁將摻雜材料注入而製造出半導體 組件，以達到調整半導體組件的門限電壓的目的。由於這種 方法僅注入一次摻雜材料，因此只能形成源極區，而不能形 、美國專利US 6274437 Β1提出的方法也只有通過溝槽側 壁進行一次離子注入作業。因此，不論是美國專利us B1或是德國專利DE 1 972〇215 A1提出的方法都不能-解決前面說明過的問題（也就是本發明所要解決的問題）。 在形成本體區後，最好是將設置在溝槽側壁上的場極氧 化物略為向下蝕刻，以便使介於場極氧化物及閘極氧化物之 間的被向下蝕刻的梯級處於略低於出現在溝槽側壁上的位於 本體區及漂移區之間的pn結的位置。將場極氧化物向下蝕刻 屬於種可以精確控制的技術，也就是說，可以非常精確的 疋出梯級的位置。在能夠經由離子注入參數確定pn結緊靠在 /冓槽側壁上的位置後，就可以經由適當的向下餘刻使介於場
1224372 五、發明說明（5) 極氧化物及閘極氧化物之間的梯級位於pn結下方。這樣就可1 以使問電極和漂移區的重疊部分降至最低，達到將閘汲電容 降至最低的目的。 曰_ 面提到的梯級並不需要剛好是一個水平的梯級，也就 二Πΐ個梯級可以是一個階段狀的結構，其位置係介於閘極 士 M f電介質（場極氧化物）之間。出於製造技術的考量， 少有點傾斜。在角洛處和稜邊處要製作成倒圓，而且或多或 的方區及本體區的步驟是經由斜向離子注入 層很薄的電介晰/费二内的輔助層去除。接下來的步驟是將一 電介質的作用是二溝槽上半部露空的溝槽侧壁上，這層 為了形成閘電極應：導ί 閘極氧化物。然後 及本體區的接觸區。電材枓將溝槽填滿，同時形成源極區 進行離子注入 子，要报士 , 守’要形成11型摻雜區诵堂9、士 λ r山 于要形成p型摻雜嘑匕通吊疋注入砷離 錄等亦可作為η型摻雜=吊：:主入爛離子。但是磷、硫、 料。注入第-種及第材稽科"而/呂、銦等亦可作為Ρ型摻雜材 的先決條件是(特別是—在種:田的離子(例如石申及删離子） 所注入的件的摻々量在，使，：-個… 大，因此硼合以+ 里逖兩於硼。由於硼的擴鸯尨I 、 快彳"的速度擴散至半匕並 第9頁 1224372 五、發明說明（6) ------ 形成--個僅換·-JL. ^ ”有领離子的摻雜層。雖然在源極區内也含有· 少量的硼離子，也丄^ ^ 仁由於蝴離子的濃度遠低於珅的濃度，故可 離子注入诵誉H + y Λ k $疋在一個大於ο的注入角度下進行，這個 兩的么ΐ 將為避免穿隧效應（Channel ing—Ef fekten)所 二二計算進去。注入角度最好是45度(與第-個表 為可不過只要是介於30度至60度之間的注入角度均 坦及/或非常w度太如广是要在溝槽側壁區形成輪廓非常平 間的注入角Α -區及源極區時，則介於15度至75度之 壁的卜^ 1 斜向離子注入，以確保所有溝槽側 土的上+部都有離子注入。 |另屏h w 光列2在溝槽内的輔助層通常是由-層光刻膠構成。除了 九刻膠外，也可以使用其他偁成除了 構成這個輔助層。#丨& γ σ作為離子注入掩膜的材料來 稍助㉟例如可以用閘電極作為輔助層。 在=的：種有利的實施方式中，問 二而疋在沉積出閘電極材料後被略為向下未= 電極就不會將源極區整個覆蓋住， d。廷樣閘 源電容的目的。 同樣可以達到縮小閘
溝槽的斷面形狀通常為 四方形或梯形 但也可以採用U
第10頁 1224372 五、發明說明（7) 形或V形的斷面。溝槽係以 一個表面上，或是以正方相可狀或格閘狀的形狀設置在第 形狀設置在半導體基體内r本：匕、圓形、或是橢圓形的 從第-個表面伸入半導體基：：或極區最好是經由 形成導電觸點接通。在一錄^的本體接觸區及/或源接觸區 3槽的方式將本體接觸區置入式中，可以垂直於 製造方法能夠提供這種可；：矩巧：只有本發明提出的 側壁離子注入形&的源極區;^=經由對表面進行的 係。因此按照本發明的方式(倒㈣狀）的關 必對條帶狀的溝槽進行校正，^的接觸離子注入可以不 垂直於溝槽的方式，並；留半：：7以將本體接觸區設置成 量可以使胞元閘變小很多。 入之離子注入邊緣的前置 接艏2一種可行方式是可以在沒有4膜遮蔽的情況下對本體 =區進行離子注人，在這種情況下，在溝槽上半部介於源 f區及〜1電極之間的絕緣層必須，皮向下蝕刻i溝槽的位置。 隹此處源極區的源極引線連接可經由溝槽側壁來進行。 由於二氧化矽（Si〇2)不但易於製造，而且生產成本又 低，故此處係以二氧化矽（Si 〇2 )作為製作絕緣層及/ 介質 的材料。 /
第11頁 II _ 1224372 五、發明說明（8) 理論上設置在溝槽内的雷八晰 腐氧化物層除了以二氧化矽=二，以及設置在表面上的防 緣材料或方式來製作， ”、、材料外，也可以採用其他絕 化石夕及氮化石夕製成的薄膜，；=(，、真空、或是二氧 法製成的二氧化矽作為閘極氧貝而言，仍以經熱處理 建議以二氧化矽作為 2所獲得的效果最佳，因此 1电Μ貝及防腐氧化物層。 溝槽的下半部诵I女 Τ呆該處的間汲電容能^氧化物’ =掉’而且可以用來使漂移區的電 π除掉，就像在所謂的償半 的載Μ子相互 摻雜層一樣。ά補1貝牛¥體、、且件中的不同電導類型的 本發明的半導體組件會具有較高的擊穿電ζ的ί ί體組件’ 處理的最好在溝槽侧壁上設有-層經過敎 2。⑽至2一二：二：置在溝槽下半部的絕緣層的厚度通常Ϊ 數十⑽至^⑽ 在溝槽上半部的絕緣層的厚度則通常為 其他作為製作閑電極的材料，不過亦可使用 ν電材枓來製作閘電極，如金屬矽化物、金 電』二面雖然這些材料就製造技術、物理特性、：：導 寺方面而言均不如使用高摻雜的多晶矽有利。 1224372 五、發明說明（9) 一種有利的實施方式係將半導體組件製作成垂直式的半 導體組件。不過也可以將半導體組件製作成其他形狀，例如 製作成種所明的上汲式（U p - D r a i η )半導體組件。上沒式半 導體組件的源極區、汲極區、以及閘電極都是從半導體基體 的同一邊形成觸點接通。電流主要是沿著垂直方向流動，但 是在漂移區下方則是從側面流出至表面。 本發明的其他有利的實施方式及進一步改良請參見從屬 於主申請專利範圍的其他申請範圍及關於以下圖式的說明文 字中。 除非另有說明，否則在以上所有圖式中相同的標號均代 表完全相同及/或作用相同的構件。 第一圖顯不本發明之構成溝槽式金屬氧化物半導體場效 應電晶體（MOSFET)的半導體組件的部分斷面圖。第一圖中的 =導體基體（1 )可以是一個單晶的矽晶片。半導體基體（丨）的 第一個表/面（2)被稱為晶片正面。半導體基體（〇的第二個表 面（3)被稱為晶片背面。半導體基體（1)具有一個緊鄰晶片背 面（3)的強η型摻雜的汲極區（4)。在朝晶片正面（2)的方向上 有一個弱η型摻雜的漂移區（5 )緊接在汲極區（4 )上。漂移區 (5)通常是經由外延法被置於汲極區（4)之上，但是外延、去並 非唯一的可行方法，也可以用其他方法將漂移區（5)置於、及’ ==技Ϊ朝晶片正面⑺的方向上有一_型摻雜的 本體£(6)緊接在漂移區（5)上，介於漂移區（5)及本體區（6)
第13頁 1224372 五、發明說明（10) 之間的父界面定義出一個pn結（21)。在晶片正面（2)及本體 區（5 )還設有一個強η型摻雜的源極區（7 )。 以溝槽技術製造的金屬氧化物半導體組件具有溝槽 (8) °溝槽（8)位於半導體基體（1)内，其範圍起自晶片正面 (2 ) ’經過源極區（7 )及本體區（6 )，並伸入漂移區（& )。另外 還设有自晶片正面（2 )起垂直伸入溝槽（8 )内的閘電極（9 )。 閘電極（9)經由電介質（18，19)與溝槽側壁（10)及溝槽底部 (11 )絕緣。 此處的溝槽（8)係德國專利DE 1 9935442 C1所稱的深溝 槽，其範圍延伸至漂移區（5)。為了易於觀察及說明，故將 一個溝槽的斷面放大繪製於圖式（la)。由於溝槽（8)内的閘 電極（9 )及電介質（1 8 ’ 1 9 )具有一個梯級（1 5 )，使得位於溝 槽下半部（16)的電介質厚度遠大於位於溝槽上半部（17)的電 介=厚度。相反的，位於溝槽上半部（17)的閘電極（9)厚度 則遠大於位於溝槽下半部（丨6 )的閘電極（9 )厚度。 又 如果將閘電極（9 )接上一個正閘極電位，在本體區（6 )緊 鄰溝槽（8 )的部分會因為載流子的侵入而形成通道（2 〇 )。如、 果在引出線（D，S)之間接上一個汲源電壓，就會產生一個從· 源極區（9)流出，經過通道（20)、漂移區（5)、汲極區（4) 最後抵達汲極引出線（D)的電流。不過要產生這種情況需具 備的一個前提是，梯級（1 5)的位置需位於本體區（6)及漂矛多
第14頁 1224372 五、發明說明（π) 區（5)之間的pn結（21)的下方、或是略高於pn結上方的位 置。 在本發明的半導體組件中，梯級（1 5 )的位置被校正至剛 好與pn結（21)位於同一個平面的位置，或是略低於(21) 的位置。這個校正動作可以利用自動校正或是在製造本體區 (6)及/或源極區（7)時經由梯級（15)導出的場極氧化物 的上緣所進行的校正來完成。 沒極區（4 )是經由設置在晶片背面（3 )上的大面積汲極金 屬化層（12)與没極引出線（D)連接。在晶片正面（2)上有一個 源極金屬化層（1 3 )。源極金屬化層（丨3 )經由一個分路與源極 區（7)及本體區（6)形成導電觸點接通。金屬化層（is)與閘電 極（9 )之間隔著將二者絕緣的防腐氧化物層（1 & )。有多種材 料可用來製作防腐氧化物層（1 4 )，例如蝴麟石夕玻璃（b p $ g )。 源極金屬化層（1 3 )在晶片正面（2 )上與源極引出線（s )連接， 閘電極（9)則是與閘極引出線（G)連接。 在半導體基體（1)的配置方式中，閘電極（9)、本體 (6)、以及源極區（7)覆蓋的區域是溝槽式金屬氧化物半導體 場效應電晶體（MOSFET)的由許多胞元構成的胞元場（ZF)，而 第一圖的斷面圖僅顯示兩個胞元。每一個胞元都含有一個單 電晶體。並聯的許多單電晶體的負載線路即形成金屬氧化物 半導體場效應電晶體（MOSFET)。除了胞元場（ZF)之外，第一
第15頁 1224372 五、發明說明（12) 圖运顯不金屬氧化物半導， 包 / 、 f J琢效應電曰辦Mimeι?γτ、 邊緣區（RB)。邊緣區（RB)内雖然也=B曰體（MOSFET)的一部分 内的胞元對於總電流量並無任飼:貢^溝槽，不過邊緣區（RB) 以下以兩個實例說明本發 組件的兩種方法。 的^造第一圖之半導體 第一種製造方法（第二圖）·· 第 的標號與 這種製造方法包括以下的步驟 弟一圖相同。 片 ⑷首先準備一個以摻雜的半導體基體。 正面（2)起向下在半導體基體〇)内蝕刻出溝槽$者自曰 (b)利用沉積方式在晶片正面（2)的整個,二 場極氧化物(18)。 的整個路空表面加上一層 (〇利用沉積方式在溝槽（8)内形成一個將溝槽 輔助層（22)，例如由光刻膠構成的輔助層。接著 样
底部對輔助層向下蝕刻使其只剩下一段位 / S 短柱（22)。 奴位於溝槽内的光刻膠 (d) 向下蝕刻場極氧化物（8)，使場極氧化物 (1 5 )與光刻膠短柱（2 2 )的頂部處於同一高度。 、’ (e) 接著經由離子注入將硼離子及砷離子注入半導體基體 (1 )。離子注入的步驟是以注入角度45度的斜6、士 士二、佳 $二進T離子注人時，設置在溝槽（8)内的光刻膠=柱二2) 及％極氧化物（18)係作為注入掩膜之用，因此石申子及/或硼 第16頁 1224372 五、發明說明（13) f子會破注入第一個表面（2)及溝槽（8)的侧壁（10)。在太〇 中，珅的摻雜劑#、約為5 χ 1〇14 cm_2，二1ϋ i在本例 使溝槽側壁（1G)能夠均勾的被注人離子，故 種所謂的象限離子注人方式來進行離子注人工作/ ，主入硼離子後接著進行一個擴散步驟，其目的是使棚 離子進一步擴散到丰墓 吏硼 面Ο) β+體基體（）内。這樣就形成緊接在表 '曰貝，壁（1 0 )上的強η型摻雜的源極區（7 )，以及緊 源極區（7 )及溝槽側壁（丨〇 )上的弱ρ型摻雜的本體” C b ) ° (g)待離子注入步驟及擴散步驟完成後， ”光刻膠短柱(22)。接著向下韻刻場極氧化物(l8)= m:4:)的上緣(15)位置低於緊接在溝槽⑻上的。n (h )經由加熱氧化在溝槽（8)内形成閘極氧化物，並以古 的多晶矽將溝槽（8)填滿。接著利用蝕刻方式將溢出到晶" ^晶秒去除，只留下位於溝槽⑻内作為閘電極 由於源極金屬化層（13)、汲極金屬化層（12)、以及 f (14)的製造方法均屬於已知的技術，因此無需在此處加 說明。 第二種製造方法（第三圖）： 本發明提出的第二種製造方法有一部分的製造步驟與第
第17頁 1224372 發明說明（14) 一種製造方法相同，也就是說這兩種方法一直到形成光刻膠 短柱（22)及場極氧化物（18)的部分（相當於第一種方法的（/) --(b)部分）都是相同的。到這個步驟為止，在溝槽（8)内形 f的光刻膠短柱（22)與溝槽（8)的側壁（10)及底部（n)均隔 著具有絕緣作用的場極氧化物（丨8 )。以下是接下來的步驟。 (A)將換雜劑2：為5 X 1〇14 — — lxl〇16 cm_2的砷離子以適當的 注入角度（通常是45度）注入半導體基體（1)，且最好是採用· 象限離子注入方式。這樣就可以形成一個緊鄰表面（2)及側 壁（1 0 )的強η型摻雜的源極區（7)。 (Β)接著向下蝕刻在接下來的場極氧化物蝕刻步驟中作為掩 膜，用的光刻膠短柱（22)。待在接下來的離子注入步驟中作 為_子/主入掩膜之用的場極氧化物（1 8 )被向下钱刻至與被向 下蝕刻過的光刻膠短柱（22)相同的高度後，將摻雜劑量約為 1013 cm2的硼離子以適當的注入角度（通常是45度）注入半導 胜基體（1 )。這樣就可以形成一個緊鄰源極區（γ )及溝槽（8 ) 的弱Ρ型摻雜的本體區（6 )。 (C)接著將場極氧化物梯級（丨5 )向下蝕刻至低於緊靠在溝槽 側壁（1 0 )上的ρη結（21 )的邊緣的位置。由於這個向下钱刻的 作業可以進行的十分精確，因此一定能夠將場極氧化物（丨8) 的上緣（1 5 )向下蝕刻至低於ρη結（2丨）的位置。這樣就可以將 上緣（1 5 )與pn結（2 1 )的邊緣之間所需的最小間距縮小至最低 的程度，達到減少閘汲電容的目的。
1224372 五、發明說明（15) 接下來的步驟又與第一猶繫i告太 (22)你、婆祕,〇、 裡衣化方法相同，就是將光刻膠 點接ΐ 了 =源極區（7)及本體區（6)能夠對源電極（13)形成觸 是直i將？：接通區必須具有很高的摻雜濃度。通常的作法 入Ϊ if 域。完成經由溝槽側壁進行的斜向離子注 向呈门==(7)及本體區⑷就會具有一個朝表面⑺的方 通所ίΓ本體=)「的摻雜分布。將本體區⑷為形成觸點接 本體Hi方向""。在現有的半導體組件的製造方法中， 上，0 π I 23)都教育設置在對準胞元及/或溝槽（8)的方向 距。口此本體接觸區（8)與溝槽（8)之間必須相隔一個最小間 有利ϋ顯7" m之+導體組件中本冑區（6)的一種 = f觸方式。為了形成本體接觸區⑵），應在使用 产报言的=Σ狀溝槽（8)，的離子注入掩膜的情況下將摻雜濃 二二二子合注人半導體基體（1)内，被注人半導體（1)内 r ® π ^ I?變源極區（7)在該處從表面到本體區（6)之間的 參雜分佈，但先決條件是，注入…子的摻 f f 7 =々形成的的ρ型摻雜需明顯大於該處原有之源極 &⑺的Π型摻雜。源極區接片(24)處於含有本體接觸區⑵) 1224372 五、發明說明（16) 逼(2°)上方緊靠溝槽(8)的位置。這些源極區接 ⑺彼此連接n 盍住的源極區 (3)對也太可:垃在沒有掩膜遮蔽的情況下經由表面⑺向源極區 觸：接觸 (23)進行離子注入。為了形成源極區⑺的 =妾觸’必須將位於溝槽⑻内的閘極氧化物⑴）及閘電 J 一直向下蝕刻，直到源極區（7)能夠從側面經由溝槽側 土（ 1 〇)形成觸點接通為止。不過這種實 中繪出。 、、禋Μ鈿方式亚未在第四圖 本發明的製造方法的應用 的實施方式，而是可以透過導 改變摻雜濃度等方式，製造出 雖然在前面說明的實施方式均 場效應電晶體（MOSFET)的半導 法的應用範圍並不僅限於此種 以應用於溝槽式IGBT的製造。 綜上所述可知，利用本發 化物作為遮蔽掩膜的情況下， 料經由溝槽側壁注入，即可十 電極梯級的位置控制在略低於 位置。 範圍並不限於第一圖——4顯示 電型（η型及p型）的互換，以及 其他多種不同的半導體組件。 屬於溝槽式金屬氧化物半導體 體組件，但是本發明的製造方 半導體組件的製造，而是也可 明的方法，也就是在以場極氧 以斜向離子注入方式將摻雜材 分簡單、但卻非常有效的將閘 本體區及漂移區之間的ρη結的
第20頁 1224372
第21頁
1224372 圖式簡單說明 第一圖：係本發明之構成溝槽式金屬氧化物半導體場效應 電晶體（MOSFET)的半導體組件的部分斷面圖。 第一圖（a ):係一個溝槽的部分放大圖（a )。 第二圖（a)至（h):係說明如何以本發明的第一種製造方法 製造第一圖之半導體組件之部份斷面（a)--(h)。 第三圖（a)至（c):係說明如何以本發明的第二種製造方法 製造第一圖之半導體組件之部分斷面（A)--(C)。 第四圖：係製造本體--源極接觸的第一種有利的方法的部 分斷面圖。 1 4防腐氧化物層 1 5梯級 元件符號說明 1半導體組件 4 >及極區 7 源極區 1 0溝槽側壁 1 3源極金屬化層 1 6溝槽下半部 1 9閘極氧化物 2 2光刻膠短柱 2 晶片正面 5 漂移區 8溝槽 11溝槽底部 1 7溝槽上半部 20通道 2 3本體接觸區 3晶片背面 6 本體區 9 閘電極 1 2沒極金屬化層 1 8場極氧化物 2 1 ρ η 結 24源極區接片
第22頁 1224372 圖式簡單說明 D汲極引出線 S 源極引出線 G 閘極引出線 ZF胞元場 RB邊緣區 第23頁

Claims (1)

1224372 _案號92103250_年月日_«__ 六、申請專利範圍 1 . 一種製造可經由場效應控制的半導體組件的方法，半 導體組件的閘電極（（9 )設置在溝槽（8 )内，並經由電介質 (1 8，1 9 )與其他部位絕緣，此種製造方法的步驟如下： (a)準備一個第一種導電型的半導體基體（1)，接著自第 一個表面面（2)起向下在半導體基體（1)内至少蝕刻出一個 溝槽（8 ); (b )在溝槽（8 )的側壁（1 0 )及底部（1 1 )覆蓋上一個絕緣層 (18)； (c )用一個輔助層（2 2 )將溝槽（8 )的下半部（1 6 )填滿； (d )將絕緣層（1 8 )未被輔助層（2 2 )覆蓋住的部分去除； (e )以仍留在溝槽（8 )内的絕緣層（1 8 )及/或輔助層（2 2 )作 為離子注入掩膜，將第一種及第二種導電型離子經由溝槽 側壁（1 0 )注入半導體基體（1 )内為源極區（7 )保留的區域 内。 2. 如申請專利範圍第1項的製造方法，其特徵為：以熱處 理方式使第二種導電型離子自本體區（6 )被向外擴散以形 成本體區（6)。 3. 一種製造可經由場效應控制的半導體組件的方法，半 導體組件的閘電極（（9 )設置在溝槽（8 )内，並經由電介質 (1 8，1 9 )與其他部位絕緣，此種製造方法的步驟如下： (A)準備一個第一種導電型的半導體基體（1)，接著自第 一個表面（2)起向下在半導體基體（1)内至少蝕刻出一個溝
第24頁 1224372 92103250 修正 曰 六、申請專利範圍 槽（8 ); (B) 在溝槽（8)的側壁（10)及底 (18); - 4 ( 1 1 )覆盍上一個絕緣層 (C) 1 一個輔助層（22)將溝槽（8)的下 將ff層(18)未被輔助層(⑵覆蓋住的部分真去V. 為離：溝槽(8)内的絕緣層（18)及/或輔助層(于22)作 為離子注入掩膜，將第一種曰（22)作 注入半導體基體⑴内，以形成△離區子(「)由溝槽側壁(1〇) (F )向下蝕刻殘留的絕緣層（丨8 ); =仍留在溝槽（8)内的絕緣層（18)及/或輔助層 ^子注入掩膜，將第二種導電型離子經由溝；j*二@ n ^ ;主入半導體基體⑴内，以形成緊鄰源極區(?=;(1。) (6 )。 、〖J的本體區 ’、,其特徵為：在步驟 並將未被輔助層 4·如申請專利範圍第3項的製造方法 (G)之前進一步向下蝕刻輔助層（22)， (2 2 )覆蓋的絕緣層（1 8 )部分去除。 5 ·如申請專利範圍第1項至第4項的製造方法， 馬·在形成本體區（7 )之後，將絕緣層（1 8 )向下钱 到絕緣層（1 8 )的上緣（1 5 )略低於或略高於本體區（* 導體基體（1 )之間的pn結（2 1 )觸及溝槽備壁（丨〇 )的 f半 止。 置為 6·如申請專利範圍第1項至第4項的製造方
第25頁 1224372 _案號 92103250_年月日__ 六、申請專利範圍 法，其特徵為：在完成離子注入的步驟後，進行以下的步 驟： --去除輔助層（22); --在溝槽（8 )的露空的側壁（1 0 )上設置另外一個厚度比絕 緣層（1 8 )薄的絕緣層（1 9 ); --用一種適當的導電材料將溝槽（8 )填滿以形成閘電極 (9)； --形成本體接觸區（23)以產生本體區（6)的觸點接通，形 成本體接觸區（23)的方式是將第二種導電型離子經由第一 個表面（2)注入半導體基體（1)内。 7 ·如申請專利範圍第1項至第4項的製造方法，其特徵 為：輔助層（2 2 )是由一種光刻膠所構成。 8. 如申請專利範圍第1項至第4項的製造方法，其特徵 為：為輔助層（2 2 )設置一個以導電材料形成閘電極（9 )。 9. 如申請專利範圍第5項的製造方法，其特徵為：為輔助 層（2 2 )設置一個以導電材料形成閘電極（9 )。 1 0.如申請專利範圍第1項至第4項的製造方法，其特徵 為：以砷離子作為被注入的第一種導電型離子。
第26頁 1224372 _案號921Q3250_年月日_«_ 六、申請專利範圍 1 1 ·如申請專利範圍第1項至第4項的製造方法，其特徵 為：以硼離子作為被注入的第二種導電型離子。 1 2.如申請專利範圍第1項至第4項的製造方法，其特徵 為：第一種導電型離子的注入劑量至少比第二種導電型離 子的注入劑量高出一個數量級。 1 3.如申請專利範圍第1項至第4項的製造方法，其特徵 為：第一種導電型離子及/或第二種導電型離子是以和第 一個表面（2)呈15--75度（尤其是3 0 — 6 0度，且最好是45 度）的注入角度的方式注入。 1 4 ·如申請專利範圍第1項至第4項的製造方法，其特徵 為：離子注入步驟係以象限離子注入的方式進行。 15.如前述申請專利範圍第1項至第4項的製造方法，其特 徵為：將第二種導電型離子經由被掩膜遮蔽的第一個表面 (2 )注入半導體組件（1 ))内，以形成本體接觸區（2 3 )，此 處之掩膜是由垂直並對齊於溝槽（8)的本體接觸區（23)所 形成。
第27頁 1224372 六 案號 92103250 申讀專利範圍 曰 修正 16•如珂述申請專利範圍第i項至第4項的製造方法，其特 徵為：為形成本體接觸區（23)，將第二種導電型離子以大 面積立沒有被掩膜遮蔽的方式經由第一個表面（2 )注入半 導體耝件（1 ))内，並將形成閘電極（9 )的材料向下蝕刻至 溝槽（8 )内源極區（7 )與溝槽側壁（丨〇 )交界之處。 ι7· /種設置在半導體基體内且可經由 體組件： 一一矣少具有一個汲極區（4, 5)及至少一個第—種導電型 的源極區（7 ) ’ 一一矣少///個設置在汲極區（4, 5)及源極區（7)之間的 第二種導笔型的本體區（6)， 一一灵少具有一個從第一個表面（2)通過源極區（7)、本體 區（6)、一直伸入汲極區（4，5)的溝槽（8)， 一一奚少具有一個閘電極（9 )，此閘電極（9 )係設置在溝槽 場效應控制的半導 (8)内，並以電介質（18，19)與半導體基體（1)絕緣，其中 位於溝槽上半部（1 7)的電介質是較薄的閘極氧化物（1 9)， 位於溝槽下半部（1 6)的電介質則是較厚的場極氧化物 (1 8 )，且在閘極氧化物（1 9 )及場極氧化物（1 8 )的交界處有 一個梯級（1 5 )， 此種半導體組件的特徵為··本體區（6 ) i少有一部分從溝 槽側壁（10)起埋入半導體基體（1)内，形成於本體區（6)及 汲極區（4，5 )之間的p n結（2 1 )與溝槽側壁（1 0 )的接觸位置
第28頁
1224372 _案號92103250_年月日_修正 六、申請專利範圍 是以階梯狀的梯級（1 5 )為準。 1 8.如申請專利範圍第1 7項的半導體組件，其特徵為：整 個閘電極（9 )都位於溝槽（8 )内，且源極區（7 )只有緊鄰溝 槽側壁（1 0 )的部分會被閘電極（9)覆蓋住。 1 9 .如申請專利範圍第1 7項或第1 8項的半導體組件，其特 徵為：在第一個表面（2 )的配置設計中，溝槽（8 )係製作成 條帶狀、格間狀、或是矩形波狀。 2 0 .如申請專利範圍第1 7項或第1 8項的半導體組件，其特 徵為：為形成本體區（6)的觸點接通故設置本體接觸區 (23)，本體接觸區（23)的方向與溝槽（8)垂直，並與溝槽 (8 )緊鄰在一起。 2 1 ·如申請專利範圍第1 7項或第1 8項的半導體組件，其特 徵為：場極氧化物（1 8 )的厚度是2 0 nm到2 //之間，閘極氧 化物（1 9 )的厚度是數nm到1 0 Onm之間。 2 2 .如申請專利範圍第1 7項或第1 8項的半導體組件，其特 徵為：閘電極（9 )含有多晶矽，絕緣層（1 8，1 9 )含有二氧 化矽（S i 0 2 )。
第29頁 1224372 _案號9210325Q_年月日_«_ 六、申請專利範圍 2 3 .如申請專利範圍第1 7項或第1 8項的半導體組件，其特 徵為：將半導體組件製作成垂直式半導體組件。 2 4.如申請專利範圍第1 7項或第1 8項的半導體組件，其特 徵為··將半導體組件製作成上汲式（Up-Dr a in)式半導體組 件0
第30頁
TW092103250A 2002-03-07 2003-02-17 Field-effect-controllable semiconductor component and fabricating method thereof TWI224372B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10210138A DE10210138B4 (de) 2002-03-07 2002-03-07 Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
TW200304188A TW200304188A (en) 2003-09-16
TWI224372B true TWI224372B (en) 2004-11-21

Family

ID=27797599

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103250A TWI224372B (en) 2002-03-07 2003-02-17 Field-effect-controllable semiconductor component and fabricating method thereof

Country Status (2)

Country Link
DE (1) DE10210138B4 (zh)
TW (1) TWI224372B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1536463A1 (en) * 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Method for manufacturing a power device with insulated trench-gate having controlled channel length and corresponding device
DE102004024661B4 (de) * 2004-05-18 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines Trenchtransistors
DE102004052643B4 (de) * 2004-10-29 2016-06-16 Infineon Technologies Ag Verfahren zur Herstellung eines lateralen Trenchtransistors
JP2008546216A (ja) 2005-06-10 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション 電荷平衡電界効果トランジスタ
TWI400757B (zh) 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
DE102006011283B3 (de) * 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Trench-Leistungstransistors und damit hergestellter Trench-Leistungstransistor
DE102007057728B4 (de) * 2007-11-30 2014-04-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kurzschlusstruktur
US8823087B2 (en) 2012-03-15 2014-09-02 Infineon Technologies Austria Ag Semiconductor device including auxiliary structure and methods for manufacturing a semiconductor device
US8796761B2 (en) 2012-03-15 2014-08-05 Infineon Technologies Austria Ag Semiconductor device including charged structure and methods for manufacturing a semiconductor device
JP7056163B2 (ja) * 2018-01-17 2022-04-19 富士電機株式会社 半導体装置
CN113594043A (zh) * 2021-09-28 2021-11-02 杭州芯迈半导体技术有限公司 沟槽型mosfet器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
KR19980014820A (ko) * 1996-08-16 1998-05-25 김광호 트랜치 게이트형 모스 전계효과 트랜지스터 및 그 제조방법
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
AU5172001A (en) * 2000-03-17 2001-10-03 Gen Semiconductor Inc Trench dmos transistor having a double gate structure

Also Published As

Publication number Publication date
DE10210138B4 (de) 2005-07-21
TW200304188A (en) 2003-09-16
DE10210138A1 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
KR101378375B1 (ko) 초접합 트렌치 전력 모스펫 장치 제조
US9620583B2 (en) Power semiconductor device with source trench and termination trench implants
KR100761825B1 (ko) 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
TWI316757B (en) Insulation gate type field effect transistor and method for making such transistor
CN104992977B (zh) Nldmos器件及其制造方法
US9735254B2 (en) Trench-gate RESURF semiconductor device and manufacturing method
KR101520951B1 (ko) 자기 정렬된 수직 ｌｄｄ 및 후면 드레인을 가지는 ｌｄｍｏｓ
CN103489913A (zh) 半导体装置及其制造方法
KR20100037341A (ko) Ｌｄｍｏｓ 트랜지스터 및 그 제조방법
US8354712B2 (en) Semiconductor device and method of manufacturing the same
TW200306646A (en) Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
JP2007027266A (ja) 半導体素子及びその製造方法
US9859414B2 (en) Semiconductor device
TWI229941B (en) High voltage metal-oxide semiconductor device
JP2004363263A (ja) 半導体装置およびその製造方法
TW202006956A (zh) 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體
TWI224372B (en) Field-effect-controllable semiconductor component and fabricating method thereof
CN109935633B (zh) Ldmos器件
CN101207125B (zh) 半导体器件及其制造方法
CN112117332A (zh) Ldmos器件及工艺方法
TWI223448B (en) DMOS device having a trenched bus structure
CN104659091A (zh) Ldmos器件及制造方法
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN111916502A (zh) 一种具有高掺杂层的***栅功率mosfet器件及其制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees