DE102013205126A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102013205126A1
DE102013205126A1 DE102013205126A DE102013205126A DE102013205126A1 DE 102013205126 A1 DE102013205126 A1 DE 102013205126A1 DE 102013205126 A DE102013205126 A DE 102013205126A DE 102013205126 A DE102013205126 A DE 102013205126A DE 102013205126 A1 DE102013205126 A1 DE 102013205126A1
Authority
DE
Germany
Prior art keywords
tether
wafer
main surface
semiconductor device
accordance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013205126A
Other languages
English (en)
Other versions
DE102013205126B4 (de
Inventor
Kazunari Nakata
Yoshiaki Terasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013205126A1 publication Critical patent/DE102013205126A1/de
Application granted granted Critical
Publication of DE102013205126B4 publication Critical patent/DE102013205126B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

Ein Wafer (1) wird unter Verwendung eines Haltebands (8) an einem Trennrahmen (9) montiert. Auf einem Mittelabschnitt einer Hauptoberfläche des Wafers (1) sind mehrere Halbleitervorrichtungen bereitgestellt. An einem Umfang der Hauptoberfläche ist ein ringförmiger Verstärkungsabschnitt (7) bereitgestellt. Das Halteband (8) wird an die Hauptoberfläche angeklebt. Das Halteband (8) wird wenigstens auf das 0,6-fache seiner Schmelztemperatur erwärmt, sodass es entlang einer Stufe des ringförmigen Verstärkungsabschnitts (7) anklebt.

Description

  • Die Erfindung betrifft das Gebiet der Herstellung von Halbleitervorrichtungen und insbesondere ein Verfahren zum Montieren eines Wafers, bei dem mehrere Halbleitervorrichtungen auf einem Mittelabschnitt der Waferoberfläche bereitgestellt sind und bei dem ein Wafer, bei dem ein ringförmiger Verstärkungsabschnitt bereitgestellt ist, mit einem Halteband an dem Umfang der Hauptoberfläche montiert wird. Insbesondere bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem ein Halteband ohne Luftblasen an die Stufen des ringförmigen Verstärkungsabschnitts angeklebt werden kann.
  • In der LSI (Large Scale Integration) wird die Verdichtung von Baueinheiten durch dreidimensionale Montage oder dergleichen ausgeführt, wobei der Wafer bei Abschluss des Verfahrens auf näherungsweise 10 μm verdünnt worden ist.
  • Außerdem werden Leistungsvorrichtungen wie etwa ein IGBT (Isolierschicht-Bipolartransistor) oder ein MOSFET (MOS-Feldeffekttransistor) als Halbleiterschalter in Wechselrichterschaltungen für Industriemotoren, Kraftfahrzeugmotoren oder dergleichen, Stromversorgungs-Leistungsabschnitte für Server mit hoher Kapazität, als unterbrechungsfreies Stromversorgungssystem oder dergleichen umfassend verwendet. Bei der Herstellung von Leistungsvorrichtungen wird das Halbleitersubstrat dünn verarbeitet, um die Leistungsverteilungseigenschaften wie etwa die Durchlasseigenschaften zu verbessern.
  • Um die Kosten und die Eigenschaften zu verbessern, werden Halbleitervorrichtungen in den letzten Jahren unter Verwendung ultradünner Wafer hergestellt, die durch ein FZ-Verfahren (Schwebezonenverfahren) auf näherungsweise 50 μm verdünnt werden.
  • Zum Verdünnen des Wafers werden allgemein mechanisches Schleifen durch Rückseitenschleifen oder Polieren und Nassätzen oder Trockenätzen zum Entfernen von Herstellungsflecken, die durch mechanisches Schleifen erzeugt werden, ausgeführt. Anschließend wird auf der Rückseite unter Verwendung von Ionenimplantation oder Wärmebehandlung eine Diffusionsschicht ausgebildet, und daraufhin wird unter Verwendung eines Zerstäubungsverfahrens oder dergleichen eine Elektrode ausgebildet.
  • In solchen Situationen ist die Häufigkeit von Waferrissen in der Rückseitenverarbeitung erhöht. Somit sind Verarbeitungsverfahren vorgeschlagen worden, bei denen nur die Mittelabschnitte verdünnt werden, während der dicke Außenumfang als ein ringförmiger Verstärkungsabschnitt (eine Rippe) verbleibt (siehe z. B. JP2007-19379 ). Unter Verwendung solcher Wafer mit Rippen wird eine Wölbung der Wafer wesentlich verringert und der Transport der Wafer erleichtert. Gleichzeitig wird die Stärke der Wafer stark verbessert und kann das Brechen oder Reißen von Wafern verringert werden.
  • Wenn die Chips in einzelne Stücke getrennt werden, werden diese nach der Montage eines Wafers in einem Trennrahmen unter Verwendung eines Haltebands unter Verwendung von Klingen oder einem Laser getrennt. Falls das Halteband nicht ideal angeklebt ist, werden die Chips gleichzeitig während des Trennens verstreut, wobei die Produktion der Halbleitervorrichtung wegen der verstreuten Chips erschwert wird.
  • Um diese Probleme zu lösen, ist ein Verfahren zum Verbessern des Anklebens an den Stufen durch Drücken und Verformen des Haltebands, damit es sich an die Form des Wafers mit den Rippen anpasst, durch einen zuvor justierten ringförmigen Vorsprung, damit dieser mit dem Innendurchmesser des ringförmigen Verstärkungsabschnitts zusammentrifft, vorgeschlagen worden (siehe z. B. JP2008-42016 ). Außerdem ist ein Verfahren zum Verbessern der Haftung an den Stufen durch Verarbeiten und Verformen des Haltebands durch Einführen von Druckluft vorgeschlagen worden (siehe z. B. JP2010-118584 ).
  • In dem Verfahren, in dem ein Halteband in Übereinstimmung mit dem Innenradius der Rippe mit dem kreisförmigen Vorsprung geschoben wird, gibt es das Problem, dass der Wafer wegen der Änderung der Breite der Rippe oder wegen der Änderung des Orts, an dem der Druck erfolgt, bricht, wenn er gedrückt wird, oder gibt es das Problem, dass sich in dem Halteband Luftblasen bilden.
  • In dem Verfahren, in dem das Halteband durch die Einleitung von Druckluft gedrückt wird, kann je nach Steifheit des Haltebands durch die Druckluft kein ausreichender Druck erhalten werden, sodass ein Problem besteht, dass sich in dem Halteband Luftblasen bilden können.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, bei dem ein Halteband ohne Luftblasen an die Stufen des ringförmigen Verstärkungsabschnitts angeklebt werden kann.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • In Übereinstimmung mit der Erfindung wird ein Wafer unter Verwendung eines Haltebands an einem Trennrahmen montiert. Auf einem Mittelabschnitt einer Hauptoberfläche des Wafers sind mehrere Halbleitervorrichtungen bereitgestellt. An einem Umfang der Hauptoberfläche ist ein ringförmiger Verstärkungsabschnitt bereitgestellt. Das Halteband wird an die Hauptoberfläche angeklebt. Das Halteband wird wenigstens auf das 0,6-fache seiner Schmelztemperatur erwärmt, sodass es entlang einer Stufe des ringförmigen Verstärkungsabschnitts anklebt.
  • Die Erfindung ermöglicht, ein Halteband ohne Luftblasen an die Stufen des ringförmigen Verstärkungsabschnitts anzukleben.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Draufsicht einer Montagevorrichtung in Übereinstimmung mit der ersten Ausführungsform der Erfindung;
  • 2 einen Ablaufplan eines Verfahrens zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform;
  • 3–6 Schnittansichten des Wafermontageabschnitts 3 in Übereinstimmung mit der ersten Ausführungsform;
  • 7 ein Diagramm der Beziehung zwischen der Breite des schlecht klebenden Abschnitts des Haltebands und der Erwärmungstemperatur in der ersten Ausführungsform;
  • 8 ein Diagramm der Erwärmungstemperatur, wobei die in 7 gezeigte Erwärmungstemperatur durch den Schmelzpunkt von 130°C des Haltebands, d. h. durch den Schmelzpunkt des Haltebands auf Polypropylengrundlage, normiert ist;
  • 9 eine Schnittansicht des Wafermontageabschnitts in Übereinstimmung mit der zweiten Ausführungsform der Erfindung; und
  • 10 eine Schnittansicht des Wafermontageabschnitts in Übereinstimmung mit der dritten Ausführungsform der Erfindung.
  • Anhand der Zeichnungen wird ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit den Ausführungsformen der Erfindung beschrieben. Dieselben Komponenten sind mit denselben Bezugszeichen bezeichnet und ihre wiederholte Beschreibung kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Montagevorrichtung in Übereinstimmung mit der ersten Ausführungsform der Erfindung. Nach der Ortsjustierung der Waferausrichtung oder dergleichen wird der Wafer 1 mit einer Rippe mit dem Transportarm 4 zu dem Wafermontageabschnitt 3 umgesetzt. Nachdem der Ort des Trennrahmens 5 mit dem Halteband bei dem Ausrichtungsabschnitt 2 justiert worden ist, wird der Trennrahmen 5 mit dem Transportarm 4 zu dem Wafermontageabschnitt 3 umgesetzt. Der Wafer 1 wird bei dem Wafermontageabschnitt 3 mit dem Halteband an dem Trennrahmen 5 geklebt und mit dem Transportarm 4 in dem Waferablageabschnitt 6 abgelegt.
  • 2 ist ein Ablaufplan eines Verfahrens zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform der Erfindung. 3–6 sind Schnittansichten des Wafermontageabschnitts 3 in Übereinstimmung mit der ersten Ausführungsform der Erfindung. Das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform der Erfindung wird anhand dieser Zeichnungen beschrieben.
  • Auf dem Mittelabschnitt der Hauptoberfläche des Wafers 1 werden mehrere Halbleitervorrichtungen wie etwa MOSFETs und IGBTs bereitgestellt, an dem Umfangsabschnitt der Hauptoberfläche wird ein ringförmiger Verstärkungsabschnitt 7 bereitgestellt und auf der Rückseite des Wafers 1 werden die Diffusionsschicht und die Elektrode bereitgestellt. Das Verfahren der ersten Ausführungsform dient zum Montieren des Wafers 1 mit der Rippe unter Verwendung des Haltebands 8 an dem Trennrahmen 9.
  • Zunächst wird der Wafer 1, wie in 3 gezeigt ist, mit dem Transportarm 4 auf den Tisch 10 gesetzt (Schritt S1). Anschließend wird der Trennrahmen 9, in dem das Halteband 8 angeklebt ist, mit dem Transportarm 4 auf den Wafer 1 gesetzt (Schritt S2).
  • Nachfolgend wird die obere Kammer 11, wie in 4 gezeigt ist, von oben in Richtung der unteren Kammer 12 abgesenkt, wobei das Halteband 8 von dem O-Ring 13 der oberen Kammer 11 und von dem O-Ring 14 der unteren Kammer 12 eingeklemmt wird. Der obere Raum wird durch die obere Kammer 11 und durch das Halteband 8 gebildet und der untere Raum wird durch die untere Kammer 12 und durch das Halteband 8 gebildet. Daraufhin werden sowohl der obere Raum als auch der untere Raum unter Verwendung von Vakuumpumpen 15 bzw. 16 auf 1000 Pa oder weniger ausgepumpt (Schritt S3).
  • Nachfolgend wird die Vakuumpumpe 15, wie in 5 gezeigt ist, angehalten, wird die obere Kammer 11 mit Stickstoffgas 17 belüftet und wird das Halteband 8 durch die Druckdifferenz zwischen dem Unterdruck von 1000 Pa oder weniger der unteren Kammer und einer Atmosphäre der oberen Kammer an der Hauptoberfläche angeklebt (Schritt S4). Anschließend wird die untere Kammer entleert (Schritt S5). Daraufhin wird das Halteband 8, wie in 6 gezeigt ist, mit einer Lampe auf das 0,6-fache oder mehr des Schmelzpunkts des Haltebands 8 erwärmt und wird das Halteband 8 entlang der Stufe des ringförmigen Verstärkungsabschnitts 7 angeklebt (Schritt S6). Wie in dem Ablaufplan in 2 gezeigt ist, gibt es außerdem drei Verfahren, bei denen die Folge des Erwärmens des Haltebands 8 oder die Folge der Belüftung der Schritte S4 bis S6 geändert ist.
  • Nachfolgend wird der Wafer 1 aus dem Transportarm 4 entnommen und in dem Waferablageabschnitt 6 abgelegt (Schritt S7). Darüber hinaus wird der kreisförmige Verstärkungsabschnitt 7 durch das Trennverfahren unter Verwendung der Klinge oder des Lasers entfernt und daraufhin in die einzelnen Halbleitervorrichtungen getrennt.
  • 7 ist ein Diagramm der Beziehung zwischen der Breite des schlecht angeklebten Abschnitts des Haltebands und der Erwärmungstemperatur in der ersten Ausführungsform der Erfindung. Die Abszisse gibt die gemessene Temperatur des durch die Heizlampe 18 erwärmten Wafers an. Die Ordinate gibt die Breite W des schlecht angeklebten Abschnitts nach einer Minute Ausführung des Verfahrens bei der relevanten Temperatur (vergleiche 5) an. Aus diesen Daten ist ersichtlich, dass die Breite des schlecht angeklebten Gebiets wesentlich verringert werden kann.
  • 8 ist ein Diagramm der Erwärmungstemperatur, wobei die in 7 gezeigte Erwärmungstemperatur durch den Schmelzpunkt von 130°C des Haltebands, d. h. durch den Schmelzpunkt des Haltebands auf Polypropylengrundlage, normiert ist. Aus den Daten ist ersichtlich, dass die Breite des schlecht angeklebten Gebiets dadurch, dass die Erwärmungstemperatur wenigstens als das 0,6-fache der Schmelztemperatur des Haltebands 8 gewählt wird, erheblich verringert werden kann. Obgleich es drei Verfahren gab, in denen sich die Reihenfolge der Schritte S4 bis S6 unterscheidet, ist der Unterschied der Breite des schlecht angeklebten Gebiets nicht zu sehen.
  • Da das Halteband 8 in der vorliegenden Ausführungsform durch Erwärmen wenigstens auf das 0,6-fache seiner Schmelztemperatur erweicht wird, kann es an der Stufe des kreisförmigen Verstärkungsabschnitts 7 angeklebt werden, ohne dass sich Luftblasen bilden.
  • In der Ausführungsform wird das Halteband 8 durch Lampenerwärmung erwärmt. Die Lampenerwärmung besitzt den Vorteil, dass das Erwärmen im Unterdruck ausgeführt werden kann.
  • Außerdem wird das Halteband 8 in Übereinstimmung mit der Ausführungsform durch die Druckdifferenz zwischen einer Atmosphäre und dem Unterdruck von 1000 Pa oder weniger an die Hauptoberfläche des Wafers 1 angeklebt. Wegen der Druckdifferenz werden das Halteband 8 und der Wafer 1 fest angeklebt, sodass das Halteband 8 leicht haftet.
  • Zweite Ausführungsform
  • 9 ist eine Schnittansicht des Wafermontageabschnitts in Übereinstimmung mit der zweiten Ausführungsform der Erfindung. Das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der zweiten Ausführungsform der Erfindung wird anhand dieser Darstellung beschrieben.
  • Bis zu Schritt S3 wird das Verfahren in derselben Weise wie in der ersten Ausführungsform ausgeführt. Danach wird die Vakuumpumpe 15 angehalten und wird die obere Kammer 11 durch Stickstoffgas 17, das durch die Heizeinrichtung 19 auf die höhere Temperatur erwärmt worden ist, um das Stickstoffgas zu erwärmen, belüftet, um das Halteband 8 durch die Druckdifferenz zwischen der unteren Kammer und der oberen Kammer an die Hauptoberfläche des Wafers 1 anzukleben. Da das Halteband 8 durch das erwärmte Stickstoffgas 17 verformt wird, wird das Halteband 8 gleichzeitig entlang der Stufe des kreisförmigen Verstärkungsabschnitts 7 angeklebt. Anschließend wird die untere Kammer entleert.
  • Wie oben beschrieben wurde, kann dieselbe Wirkung wie in der ersten Ausführungsform erhalten werden, selbst wenn das Halteband 8 unter Verwendung von Stickstoffgas erwärmt wird, das durch die Stickstoffgas-Heizeinrichtung 19 auf eine höhere Temperatur erwärmt worden ist.
  • Dritte Ausführungsform
  • 10 ist eine Schnittansicht des Wafermontageabschnitts in Übereinstimmung mit der dritten Ausführungsform der Erfindung. Das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der dritten Ausführungsform der Erfindung wird anhand dieser Darstellung beschrieben.
  • Zunächst werden in der gleichen Weise wie in der ersten Ausführungsform die Schritte S1 bis S5 ausgeführt. Daraufhin wird unter Verwendung der Heizeinrichtung 20 zum Erwärmen des Tischs das Halteband 8 über den Wafer 1 erwärmt und entlang der Stufe des kreisförmigen Abschnitts 7 angeklebt. Anschließend wird die untere Kammer entleert. Wie beschrieben wurde, kann dieselbe Wirkung wie in der ersten Ausführungsform erhalten werden, selbst wenn das Halteband 8 unter Verwendung der Wafertisch-Heizeinrichtung 20 erwärmt wird.
  • Die gesamte Offenbarung der JP2012-088437 , eingereicht am 9. April 2012, einschließlich der Beschreibung, der Ansprüche, der Zeichnungen und der Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung beruht, ist hier in ihrer Gesamtheit durch Bezugnahme mit aufgenommen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2007-19379 [0006]
    • JP 2008-42016 [0008]
    • JP 2010-118584 [0008]
    • JP 2012-088437 [0041]

Claims (3)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei ein Wafer (1) unter Verwendung eines Haltebands (8) an einem Trennrahmen (9) montiert wird, wobei auf einem Mittelabschnitt einer Hauptoberfläche des Wafers (1) mehrere Halbleitervorrichtungen bereitgestellt sind und wobei an einen Umfang der Hauptoberfläche ein ringförmiger Verstärkungsabschnitt (7) bereitgestellt ist, wobei das Verfahren umfasst; Ankleben des Haltebands (8) an der Hauptoberfläche; und Erwärmen des Haltebands (8) wenigstens auf das 0,6-fache seiner Schmelztemperatur, um das Halteband (8) entlang einer Stufe des ringförmigen Verstärkungsabschnitts (7) anzukleben.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Halteband (8) durch Lampenerwärmung erwärmt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Halteband (8) durch eine Druckdifferenz zwischen einer Atmosphäre und einem Unterdruck von 1000 Pa oder weniger an der Hauptoberfläche angeklebt wird.
DE102013205126.3A 2012-04-09 2013-03-22 Verfahren zur Herstellung einer Halbleitervorrichtung Active DE102013205126B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-088437 2012-04-09
JP2012088437A JP5895676B2 (ja) 2012-04-09 2012-04-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102013205126A1 true DE102013205126A1 (de) 2013-10-10
DE102013205126B4 DE102013205126B4 (de) 2023-08-03

Family

ID=49210070

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013205126.3A Active DE102013205126B4 (de) 2012-04-09 2013-03-22 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9324581B2 (de)
JP (1) JP5895676B2 (de)
KR (1) KR101475384B1 (de)
CN (1) CN103358410B (de)
DE (1) DE102013205126B4 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
US9583363B2 (en) * 2012-12-31 2017-02-28 Sunedison Semiconductor Limited (Uen201334164H) Processes and apparatus for preparing heterostructures with reduced strain by radial distension
JP2019192683A (ja) * 2018-04-19 2019-10-31 株式会社ディスコ 搬送機構
JP7039136B2 (ja) * 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019212786A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212788A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7039135B2 (ja) * 2018-06-06 2022-03-22 株式会社ディスコ ウェーハの加工方法
JP2019212785A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212787A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019220550A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ ウエーハの加工方法
JP2020009873A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020009871A (ja) * 2018-07-06 2020-01-16 株式会社ディスコ ウェーハの加工方法
JP2020024967A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP2020024968A (ja) * 2018-08-06 2020-02-13 株式会社ディスコ ウェーハの加工方法
JP7191458B2 (ja) * 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP2020031183A (ja) * 2018-08-24 2020-02-27 株式会社ディスコ ウエーハの保護方法、保護部材、及び保護部材生成方法
JP7173792B2 (ja) * 2018-08-28 2022-11-16 株式会社ディスコ ウエーハの保護方法
JP7175570B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7204294B2 (ja) * 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP7204295B2 (ja) * 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP7175568B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7204296B2 (ja) * 2018-10-17 2023-01-16 株式会社ディスコ ウェーハの加工方法
JP7175569B2 (ja) * 2018-10-17 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP6653032B2 (ja) * 2019-01-29 2020-02-26 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
CN110335825A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种晶圆级芯片封装方法
JP2021064627A (ja) * 2019-10-10 2021-04-22 株式会社ディスコ ウェーハの加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2008042016A (ja) 2006-08-08 2008-02-21 Nitto Denko Corp 半導体ウエハの保持方法および半導体ウエハ保持構造体
JP2010118584A (ja) 2008-11-14 2010-05-27 Takatori Corp ウエハのマウント装置
JP2012088437A (ja) 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 光ファイバ接続器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2712521C2 (de) * 1977-03-22 1987-03-05 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zum Aufkitten von Scheiben
JPH0254564A (ja) 1988-08-18 1990-02-23 Nec Corp 半導体ウェハースの粘着テープ貼付け装置
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
JP3755090B2 (ja) 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JP4780828B2 (ja) * 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
JP2004022784A (ja) * 2002-06-17 2004-01-22 Nitto Denko Corp ウエハ加工用粘着シート
US7148126B2 (en) * 2002-06-25 2006-12-12 Sanken Electric Co., Ltd. Semiconductor device manufacturing method and ring-shaped reinforcing member
JP5313973B2 (ja) * 2003-08-08 2013-10-09 有限会社都波岐精工 テープ接着装置およびテープ接着方法
JP4738758B2 (ja) 2003-08-08 2011-08-03 有限会社都波岐精工 テープ接着装置およびテープ接着方法
JP4665429B2 (ja) 2004-04-26 2011-04-06 富士電機システムズ株式会社 半導体素子の製造方法
CN100440474C (zh) 2004-05-25 2008-12-03 有限会社都波岐精工 胶带粘结装置
JP4637692B2 (ja) 2005-09-07 2011-02-23 株式会社ディスコ 粘着フィルム貼着装置
JP2007258437A (ja) * 2006-03-23 2007-10-04 Nippon Steel Chem Co Ltd ダイボンドダイシング積層フィルム
JP4796430B2 (ja) * 2006-04-19 2011-10-19 株式会社ディスコ 保護テープ貼着方法
JP4632313B2 (ja) * 2006-05-18 2011-02-16 リンテック株式会社 貼替装置および貼替方法
JP2008085148A (ja) 2006-09-28 2008-04-10 Tokyo Seimitsu Co Ltd 接着剤フィルムの接着力発現方法および接着力発現装置
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2010016147A (ja) * 2008-07-03 2010-01-21 Disco Abrasive Syst Ltd 粘着テープの貼着方法
KR20100117859A (ko) 2009-04-27 2010-11-04 주식회사 휘닉스 디지탈테크 웨이퍼 마운팅 장치 및 방법소스
JP5660821B2 (ja) * 2010-08-06 2015-01-28 リンテック株式会社 シート貼付装置及び貼付方法
JP5542582B2 (ja) 2010-08-26 2014-07-09 リンテック株式会社 シート貼付装置および貼付方法
JP5542583B2 (ja) 2010-08-26 2014-07-09 リンテック株式会社 シート貼付装置および貼付方法
JP5689269B2 (ja) * 2010-09-16 2015-03-25 日東電工株式会社 粘着テープ
US8785296B2 (en) * 2012-02-14 2014-07-22 Alpha & Omega Semiconductor, Inc. Packaging method with backside wafer dicing
JP5981154B2 (ja) * 2012-02-02 2016-08-31 三菱電機株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019379A (ja) 2005-07-11 2007-01-25 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2008042016A (ja) 2006-08-08 2008-02-21 Nitto Denko Corp 半導体ウエハの保持方法および半導体ウエハ保持構造体
JP2010118584A (ja) 2008-11-14 2010-05-27 Takatori Corp ウエハのマウント装置
JP2012088437A (ja) 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 光ファイバ接続器

Also Published As

Publication number Publication date
KR20130114610A (ko) 2013-10-18
US9324581B2 (en) 2016-04-26
JP5895676B2 (ja) 2016-03-30
CN103358410A (zh) 2013-10-23
KR101475384B1 (ko) 2014-12-22
US20130267065A1 (en) 2013-10-10
DE102013205126B4 (de) 2023-08-03
JP2013219175A (ja) 2013-10-24
CN103358410B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
DE102013205126A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
DE102012223093B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE102014215187B4 (de) Verfahren zum Bearbeiten eines geschichteten Wafers
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
EP1738401A2 (de) Verfahren zum bearbeiten eines werkstücks an einem werkstückträger
US20180254472A1 (en) Apparatus and method for manufacturing electrode
DE102019208701A1 (de) Waferbearbeitungsverfahren
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
DE102018207497A1 (de) Waferbearbeitungsverfahren
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE102016222005A1 (de) Verfahren der Fertigung einer Halbleitervorrichtung
DE102018211608A1 (de) Elektrostatische Einspannung
DE102015208967A1 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102015223347A1 (de) Verfahren zum verbinden zweier substrate
DE112014004465T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102010064214A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018215397A1 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
DE102016119644B4 (de) Herstellungsverfahren eines soi-substrats
EP0755574A1 (de) Halbleiterelement mit passivierter oberfläche und verfahren zu seiner herstellung
DE102019205860A1 (de) Siliziumstreifen fan-out system-in-package
DE102015102535B4 (de) Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
DE19741971A1 (de) Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final