DE102012218765B4 - Halbleitervorrichtung mit innerhalb desselben Halbleitersubstrats ausgebildetem Leistungselement und Schaltungselement - Google Patents

Halbleitervorrichtung mit innerhalb desselben Halbleitersubstrats ausgebildetem Leistungselement und Schaltungselement Download PDF

Info

Publication number
DE102012218765B4
DE102012218765B4 DE102012218765.0A DE102012218765A DE102012218765B4 DE 102012218765 B4 DE102012218765 B4 DE 102012218765B4 DE 102012218765 A DE102012218765 A DE 102012218765A DE 102012218765 B4 DE102012218765 B4 DE 102012218765B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
semiconductor substrate
semiconductor device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012218765.0A
Other languages
English (en)
Other versions
DE102012218765A1 (de
Inventor
Koji Yamamoto
Atsunobu Kawamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012218765A1 publication Critical patent/DE102012218765A1/de
Application granted granted Critical
Publication of DE102012218765B4 publication Critical patent/DE102012218765B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, die Folgendes umfasst:ein Halbleitersubstrat (3) eines ersten Leitfähigkeitstyps;ein Leistungselement (1), das in einer Oberfläche des Halbleitersubstrats (3) ausgebildet ist und elektrische Leistung zu einer angeschlossenen Last zuführt;ein Schaltungselement (2), das in der einen Oberfläche des Halbleitersubstrats (3) ausgebildet ist, in der das Leistungselement (1) ausgebildet ist, und mindestens einen MOS-Transistor mit einem Source-Drain-Bereich des ersten Leitfähigkeitstyps umfasst;eine erste Halbleiterschicht (4, 1f) eines zweiten Leitfähigkeitstyps, die in der einen Oberfläche des Halbleitersubstrats (3) ausgebildet ist, in der das Leistungselement (1) ausgebildet ist, und die in der einen Oberfläche des Halbleitersubstrats (3) beabstandet vom Leistungselement (1) und vom Schaltungselement (2) angeordnet ist; undeine externe Schaltung (9), die mit dem Halbleitersubstrat (3) und der ersten Halbleiterschicht (4, 1f) elektrisch verbunden ist,wobei die externe Schaltung (9) eine erste Leistungsversorgung (9a), ein erstes Widerstandselement (9b) mit einem Ende, das mit der ersten Leistungsversorgung (9a) verbunden ist, und eine erste Diode (9c) mit einer Anodenelektrode, die mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist, und einer Kathodenelektrode, die mit Masse verbunden ist, umfasst, unddie erste Halbleiterschicht (4, 1f) mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung mit einem Leistungselement und einem Schaltungselement, die innerhalb desselben Halbleitersubstrats ausgebildet sind.
  • In letzter Zeit wurde eine Struktur einer Leistungshalbleitervorrichtung entwickelt, in der ein Leistungselement, das elektrische Leistung zu einer angeschlossenen Last zuführt, und ein Schaltungselement, das das Leistungselement steuert, im gleichen Halbleitersubstrat ausgebildet sind. Während eines normalen Betriebs der Halbleitervorrichtung mit dem Leistungselement und dem Schaltungselement, die im gleichen Halbleitersubstrat ausgebildet sind, wird das Potential des Halbleitersubstrats nicht niedriger als das Potential einer tiefen Halbleiterschicht vom p-Typ (GND), die eine Komponente des Schaltungselements ist. Während eines normalen Betriebs arbeitet daher ein parasitäres Element (ein parasitärer NPN-Transistor), der zwischen dem Halbleitersubstrat und einem NMOS (N-Kanal-Metalloxid-Halbleiter) ausgebildet ist, der eine Komponente des Schaltungselements ist, nicht und folglich hat die Halbleitervorrichtung keine Funktionsstörung.
  • In dem Fall, in dem ein negativer Strom in der Halbleitervorrichtung fließt, wird jedoch das Potential des Halbleitersubstrats niedriger als das Potential der tiefen Halbleiterschicht vom p-Typ, die eine Komponente des Schaltungselements ist. Folglich fließt ein parasitärer Strom von der Halbleiterschicht vom p-Typ zum Halbleitersubstrat, was verursacht, dass das parasitäre Element arbeitet. Wenn das parasitäre Element arbeitet, könnte die Halbleitervorrichtung eine Funktionsstörung aufweisen.
  • Die Druckschriften JP 2006 - 156 959 A und JP H06 - 350 032 A offenbaren jeweils eine Konfiguration, die nicht ermöglicht, dass ein in einer Halbleitervorrichtung gebildetes parasitäres Element arbeitet, und folglich verhindert, dass die Halbleitervorrichtung eine Funktionsstörung aufweist.
  • In der in der Druckschrift JP 2006 - 156 959 A offenbarten Halbleitervorrichtung ist ein erster Blindbereich zwischen dem Transistor eines Leistungselements und einem Schaltungselement ausgebildet und ein zweiter Blindbereich ist zwischen dem Transistor und einem Ende eines Halbleitersubstrats ausgebildet, um zu verhindern, dass ein parasitäres Element arbeitet. Der erste und der zweite Blindbereich sind von einem Leitfähigkeitstyp, der von jenem des Halbleitersubstrats verschieden ist. Der zweite Blindbereich ist mit einem Teil des Halbleitersubstrats verbunden, der zwischen dem Transistor und dem ersten Blindbereich angeordnet ist.
  • In der Halbleitervorrichtung, die in der Druckschrift JP H06 - 350 032 A offenbart ist, sind ferner ein Elementisolationsbereich und eine GND-Leitung einer internen Schaltung nicht direkt durch eine Verbindungsschicht verbunden, die sich von einer GND-Kontaktstelle erstreckt, sondern durch ein Widerstandselement verbunden, um nicht zu ermöglichen, dass ein parasitäres Element arbeitet.
  • In einer Halbleitervorrichtung mit einem Leistungselement und einem Schaltungselement, die im gleichen Halbleitersubstrat ausgebildet sind, ist ein parasitäres Element zwischen dem Halbleitersubstrat und einem NMOS gebildet, der eine Komponente des Schaltungselements ist. Wenn ein negativer Strom in dieser Halbleitervorrichtung fließt, wird das Potential des Halbleitersubstrats niedriger als das Potential einer tiefen Halbleiterschicht vom p-Typ, die eine Komponente des Schaltungselements ist, was verursacht, dass das parasitäre Element arbeitet, und folglich eine Funktionsstörung der Halbleitervorrichtung verursacht.
  • Die Druckschrift DE 10 2010 042 583 A1 beschreibt einen Leistungshalbleiter für eine Zündvorrichtung, der eine erste Halbleiterschaltvorrichtung und eine integrierte Schaltung aufweist. Eine zweite Halbleiterschaltvorrichtung ist parallel zu der ersten Halbeleiterschaltvorrichtung geschaltet und weist eine kleinere Stromkapazität als eine Stromkapazität der ersten Halbleiterschaltvorrichtung auf. Eine Verzögerungsschaltung verzögert ein Steuereingangssignal so, dass die zweite Halbleiterschaltvorrichtung vor der ersten Halbleiterschaltvorrichtung erregt wird. Eine dritte Halbleiterschaltvorrichtung enthält eine Thyristorstruktur, die mit einem hochspannungsseitigen Hauptanschluss der zweiten Halbleiterschaltvorrichtung verbunden ist und durch einen Teil eines Hauptstromes leitend gemacht wird, der durch die erregte zweite Halbleiterschaltvorrichtung fließt. Eine erste Überschussspannungserfassungsschaltung stoppt die erste Halbleiterschaltvorrichtung, wenn die Spannung auf dem hochspannungsseitigen Hauptanschluss gleich oder größer als eine vorbestimmte Spannung ist.
  • In einer Längsschnittansicht der Struktur integrierten Schaltung sind ein n+-epi-Bereich und ein n--epi-Bereich auf einem p-Substrat gebildet. In dem n--epi-Bereich sind ein Unter-IGBT und eine Thyristorstrukturvorrichtung in der Nähe des Unter-IGBT gebildet, wobei ein p-Bereich dazwischen eingefügt ist als Trennungsbereich. Weiter ist ein p-Inselbereich auf dem n--epi-Bereich gebildet, wobei ein p-Bereich als Trennungsbereich zwischen dem p-Inselbereich und der Thyristorstrukturvorrichtung eingefügt ist. Ein N-Kanal-MOSFET, ein P-Kanal-MOSFET und andere Komponenten sind monolithisch auf dem p-Inselbereich 93 gebildet.
  • Es ist eine Aufgabe der Erfindung, das oben beschriebene Problem zu lösen. Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung nach Anspruch 1 gelöst.
  • Die vorliegende Erfindung verhindert, selbst wenn ein negativer Strom in der Halbleitervorrichtung fließt, dass das Potential des Halbleitersubstrats niedriger wird als das Potential der tiefen Halbleiterschicht, die eine Komponente des Schaltungselements ist, und ermöglicht folglich nicht, dass das parasitäre Element arbeitet, um dadurch eine Funktionsstörung der Halbleitervorrichtung zu verhindern.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein Halbleitersubstrat von einem ersten Leitfähigkeitstyp, ein Leistungselement, ein Schaltungselement, eine erste Halbleiterschicht und eine externe Schaltung. Das Leistungselement ist in einer Oberfläche des Halbleitersubstrats ausgebildet und liefert elektrische Leistung zu einer angeschlossenen Last. Das Schaltungselement ist in der einen Oberfläche des Halbleitersubstrats ausgebildet, in der das Leistungselement ausgebildet ist, und umfasst mindestens einen MOS-Transistor mit einem Source-Drain-Bereich des ersten Leitfähigkeitstyps. Die erste Halbleiterschicht ist von einem zweiten Leitfähigkeitstyp, wobei sie in der einen Oberfläche des Halbleitersubstrats ausgebildet ist, in der das Leistungselement ausgebildet ist, und unabhängig vom Leistungselement und vom Schaltungselement angeordnet ist. Die externe Schaltung ist mit dem Halbleitersubstrat und der ersten Halbleiterschicht elektrisch verbunden. Die externe Schaltung umfasst eine erste Leistungsversorgung, ein erstes Widerstandselement mit einem Ende, das mit der ersten Leistungsversorgung verbunden ist, und eine erste Diode mit einer Anodenelektrode, die mit dem anderen Ende des ersten Widerstandselements verbunden ist, und einer Kathodenelektrode, die mit Masse verbunden ist. Die erste Halbleiterschicht ist mit dem anderen Ende des ersten Widerstandselements verbunden.
  • In der Halbleitervorrichtung gemäß der vorliegenden Erfindung wird, selbst wenn ein negativer Strom in der Halbleitervorrichtung fließt, verhindert, dass das Potential des Halbleitersubstrats niedriger wird als das Potential der tiefen Halbleiterschicht, die eine Komponente des Schaltungselements ist, und folglich wird nicht ermöglicht, dass das parasitäre Element arbeitet. Folglich wird eine Funktionsstörung der Halbleitervorrichtung verhindert.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Die vorangehenden und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen besser ersichtlich.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
    • 2 einen Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
    • 3 ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
    • 4 einen Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
    • 5A und 5B jeweils einen Schaltplan, der eine Schaltungskonfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
    • 6 ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt.
    • 7 einen Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt.
    • 8 ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt.
    • 9 einen Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
    • 10 einen Schaltplan, der eine Schaltungskonfiguration einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • Erste Ausführungsform
  • 1 ist ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Die in 1 gezeigte Halbleitervorrichtung 10 ist eine Leistungshalbleitervorrichtung und umfasst ein Leistungselement 1, das elektrische Leistung zu einer angeschlossenen Last zuführt, und ein Schaltungselement 2, das das Leistungselement 1 steuert, und das Leistungselement 1 und das Schaltungselement 2 sind im gleichen Halbleitersubstrat 3 ausgebildet. Ferner weist das Halbleitersubstrat 3 eine Oberfläche auf, in der das Leistungselement 1 ausgebildet ist, und eine Halbleiterschicht 4 vom p-Typ, die unabhängig vom Leistungselement 1 und vom Schaltungselement 2 angeordnet ist, ist in dieser einen Oberfläche des Substrats ausgebildet.
  • Das Halbleitersubstrat 3 ist ein Siliziumsubstrat vom n-Typ und weist die eine Oberfläche auf, in der das Leistungselement 1 und das Schaltungselement 2 ausgebildet sind. Das Halbleitersubstrat 3 weist eine entgegengesetzte Oberfläche auf, die entgegengesetzt zu der einen Oberfläche, in der das Leistungselement 1 und das Schaltungselement 2 ausgebildet sind, angeordnet ist. Auf dieser entgegengesetzten Oberfläche des Substrats sind eine Halbleiterschicht 5 vom p-Typ und eine Rückelektrode 6 gestapelt.
  • Im Leistungselement 1 ist ein MOS-Transistor 1c mit einem Source-Drain-Bereich 1b in einer Halbleiterschicht 1a vom p-Typ ausgebildet.
  • Im Schaltungselement 2 ist ein MOS-Transistor 2c mit einem Source-Drain-Bereich 2b vom n-Typ in einer Halbleiterschicht 2a vom p-Typ ausgebildet. Hier ist die Halbleiterschicht 2a vom p-Typ tiefer ausgebildet als die Halbleiterschicht 1a vom p-Typ. Im Halbleitersubstrat 3 ist ferner eine Halbleiterschicht 2d vom n-Typ in der Halbleiterschicht 2a vom p-Typ ausgebildet und in der ausgebildeten Halbleiterschicht 2d ist ein MOS-Transistor 2f mit einem Source-Drain-Bereich 2e vom p-Typ ausgebildet. Zwischen den Source-Drain-Bereichen 2e vom p-Typ ist eine Gateelektrode 2g ausgebildet. Ebenso sind zwischen den Source-Drain-Bereichen 1b vom n-Typ und zwischen den Source-Drain-Bereichen 2b vom n-Typ Gateelektroden 1d bzw. 2h ausgebildet.
  • Die Konfiguration des Leistungselements 1 und des Schaltungselements 2, die in 1 gezeigt ist, ist zur Erläuterung vorgesehen und ist nicht auf MOS-Transistoren 1c, 2c, 2f begrenzt, Elemente einer andere Konfiguration können nämlich auch ausgebildet sein. Es sollte jedoch beachtet werden, dass das Schaltungselement 2 mindestens einen MOS-Transistor 2c umfasst. Im Schaltungselement 2 ist daher ein parasitäres Element zwischen dem MOS-Transistor 2c und dem Halbleitersubstrat 3 gebildet. Insbesondere ist ein parasitärer NPN-Transistor, der aus dem Source-Drain-Bereich 2b vom n-Typ, der Halbleiterschicht 2a vom p-Typ und dem Halbleitersubstrat 3 vom n-Typ besteht, im Halbleitersubstrat 3 gebildet.
  • Da die Halbleiterschicht 4 vom p-Typ im Halbleitersubstrat 3 vom n-Typ ausgebildet ist, ist eine pn-Sperrschichtdiode 8 ausgebildet.
  • Die Halbleitervorrichtung 10 umfasst auch eine externe Schaltung (in 1 nicht gezeigt), die mit dem Halbleitersubstrat 3 und der Halbleiterschicht 4 verbunden ist. Eine Ersatzschaltung der Halbleitervorrichtung 10 mit der externen Schaltung wird beschrieben. 2 ist ein Schaltplan, der eine Schaltungskonfiguration einer Halbleitervorrichtung 10 gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Die in 2 gezeigte externe Schaltung 9 umfasst eine Leistungsversorgung 9a, ein Widerstandselement 9b mit einem Ende, das mit der Leistungsversorgung 9a verbunden ist, und eine Diode 9c mit einer Anodenelektrode, die mit dem anderen Ende des Widerstandselements 9b verbunden ist, und einer Kathodenelektrode, die mit Masse GND verbunden ist. Das andere Ende des Widerstandselements 9b ist auch mit einer Anodenelektrode (Halbleiterschicht 4) der Diode 8 elektrisch verbunden.
  • In der in 2 gezeigten Halbleitervorrichtung 10 sind das Widerstandselement 9b und die Diode 9c mit der Leistungsversorgung 9a in Reihe geschaltet. Folglich ist das Potential der Anodenelektrode der Diode 9c beispielsweise ungefähr 0,7 V (Normaltemperatur) entsprechend einem Durchlassspannungsabfall VF der Diode 9c. In dieser Weise ist das Potential der Halbleiterschicht 4 auf ungefähr 0,7 V fixiert und das Potential des Halbleitersubstrats 3 ist auf ungefähr 0 V gesetzt, was um ungefähr 0,7 V niedriger ist als das Potential der Halbleiterschicht 4.
  • Während eines EIN-Zustandes des Leistungselements 1, der durch einen normalen Betrieb bewirkt wird, ist das Potential des Halbleitersubstrats 3 der Halbleitervorrichtung 10 eine Kollektor-Emitter-Sättigungsspannung VCE (Sättigung) des Leistungselements 1. Während eines AUS-Zustandes des Leistungselements 1, der durch einen normalen Betrieb bewirkt wird, ist das Potential der Rückelektrode 6 der Halbleitervorrichtung 10 höher als das Potential des Halbleitersubstrats 3 und daher wird das Potential des Halbleitersubstrats 3 kein negatives Potential.
  • In dem Fall, in dem ein negativer Strom in der Halbleitervorrichtung 10 fließt, wird jedoch das Potential des Halbleitersubstrats 3 ein negatives Potential. In dem Fall, in dem in einer herkömmlichen Halbleitervorrichtung, die keine externe Schaltung 9 umfasst, ein negativer Strom fließt und das Potential des Halbleitersubstrats 3 ein negatives Potential wird, wird das Potential des Halbleitersubstrats 3 niedriger als das Potential der Halbleiterschicht 2a, was verursacht, dass der parasitäre NPN-Transistor 7 eingeschaltet wird, verursacht, dass ein parasitärer Strom von der Halbleiterschicht 2a zum Halbleitersubstrat 3 fließt, und verursacht, dass der parasitäre NPN-Transistor 7 arbeitet.
  • Selbst wenn ein negativer Strom in der Halbleitervorrichtung 10 fließt, kann die Diode 9c dagegen verwendet werden, um das Potential der Halbleiterschicht 4 auf ungefähr 0,7 V zu fixieren. Daher wird das Potential des Halbleitersubstrats 3 kein negatives Potential und kann auf ungefähr 0 V gehalten werden. In der Halbleitervorrichtung 10 können folglich das Potential der Halbleiterschicht 2a und das Potential des Halbleitersubstrats 3 ungefähr zueinander identisch gemacht werden, der parasitäre NPN-Transistor 7 wird nicht eingeschaltet und kein parasitärer Strom fließt von der Halbleiterschicht 2a zum Halbleitersubstrat 3. Der parasitäre NPN-Transistor 7 arbeitet daher nicht.
  • Wie aus dem Vorangehenden zu sehen ist, kann in der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform der vorliegenden Erfindung die Diode 9c verwendet werden, um das Potential der Halbleiterschicht 4 auf ungefähr 0,7 V zu fixieren. Selbst wenn ein negativer Strom fließt, wird daher verhindert, dass das Potential des Halbleitersubstrats 3 niedriger wird als das Potential der Halbleiterschicht 2a vom p-Typ, die eine Komponente des Schaltungselements ist, was verhindert, dass der parasitäre NPN-Transistor 7 arbeitet, und verhindert, dass die Halbleitervorrichtung 10 eine Funktionsstörung hat. Es wird angemerkt, dass die Funktionsstörung der Halbleitervorrichtung 10 verhindert wird und folglich eine Verschlechterung der Charakteristiken der Halbleitervorrichtung aufgrund einer Funktionsstörung unterdrückt werden kann. Daher kann die Halbleitervorrichtung für eine längere Zeitdauer verwendet werden.
  • Zweite Ausführungsform
  • Hinsichtlich der Halbleitervorrichtung 10 der ersten Ausführungsform wird, wenn ein negativer Strom in der Halbleitervorrichtung 10 fließt, der Strom in der Durchlassrichtung der Diode 8, die in der Halbleiterschicht 4 ausgebildet ist, geleitet und folglich nimmt der in der Diode 8 fließende Strom zu. Wenn der in der Diode 8 fließende Strom zunimmt, verursacht ein Spannungsabfall aufgrund des Widerstandselements 9b, dass das Potential der Anodenelektrode der Diode 9c (Potential der Halbleiterschicht 4) abnimmt.
  • Da der Spannungsabfall aufgrund des Widerstandselements 9b verursacht, dass das Potential der Anodenelektrode der Diode 9c gleich oder niedriger als ein Durchlassspannungsabfall VF (0,7 V beispielsweise) der Diode 9c wird, gelangt die Diode 9c in einen gesperrten Zustand und folglich wird der Strom nicht geleitet. Da der Strom in der Durchlassrichtung der Diode 9c nicht geleitet wird, kann das Potential der Halbleiterschicht 4 nicht fixiert werden.
  • Wenn der Spannungsabfall aufgrund des Widerstandselements 9b zunimmt, so dass verursacht wird, dass das Potential der Anodenelektrode der Diode 9c 0 V oder geringer wird, nimmt das Potential des Halbleitersubstrats 3 ferner folglich um 0,7 V oder mehr relativ zum Potential der Halbleiterschicht 2a ab. Folglich arbeitet der parasitäre NPN-Transistor 7. Der erhöhte Spannungsabfall aufgrund des Widerstandselements 9b könnte nämlich verursachen, dass die Halbleitervorrichtung 10 eine Funktionsstörung hat.
  • Angesichts dessen ist in einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ein Transistor in der Halbleiterschicht 4 anstelle der Diode 8 ausgebildet, die in der Halbleiterschicht 4 ausgebildet ist. 3 ist ein schematisches Diagramm, das eine Konfiguration der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Die in 3 gezeigte Halbleitervorrichtung 20 ist eine Leistungshalbleitervorrichtung und umfasst ein Leistungselement 1, das elektrische Leistung zu einer angeschlossenen Last zuführt, und ein Schaltungselement 2, das das Leistungselement 1 steuert, und das Leistungselement 1 und das Schaltungselement 2 sind im gleichen Halbleitersubstrat 3 ausgebildet. Ferner weist das Halbleitersubstrat 3 eine Oberfläche auf, in der das Leistungselement 1 ausgebildet ist, und in dieser einen Oberfläche des Substrats ist eine Halbleiterschicht 4 vom p-Typ, die unabhängig vom Leistungselement 1 und vom Schaltungselement 2 angeordnet ist, ausgebildet. Die Halbleitervorrichtung 20 weist auch eine Halbleiterschicht 21 vom n-Typ auf, die in der Halbleiterschicht 4 ausgebildet ist.
  • Hinsichtlich der Halbleitervorrichtung 20 gemäß der zweiten Ausführungsform der vorliegenden Erfindung sind dieselben Komponenten wie jene der Halbleitervorrichtung 10 in der ersten Ausführungsform mit denselben Bezugszeichen bezeichnet und deren ausführliche Beschreibung wird nicht wiederholt.
  • Da die Halbleiterschicht 21 vom n-Typ in der Halbleiterschicht 4 vom p-Typ ausgebildet ist, ist ein NPN-Transistor 22, der aus der Halbleiterschicht 21 vom n-Typ, der Halbleiterschicht 4 vom p-Typ und dem Halbleitersubstrat 3 vom n-Typ besteht, ausgebildet.
  • Die Halbleitervorrichtung 20 umfasst auch eine externe Schaltung (in 3 nicht gezeigt), die mit dem Halbleitersubstrat 3 und der Halbleiterschicht 4 verbunden ist. Eine Ersatzschaltung der Halbleitervorrichtung 20 mit der externen Schaltung wird beschrieben. 4 ist ein Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung 20 gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Die in 4 gezeigte externe Schaltung 9 umfasst eine Leistungsversorgung 9a, ein Widerstandselement 9b mit einem Ende, das mit der Leistungsversorgung 9a verbunden ist, und eine Diode 9c mit einer Anodenelektrode, die mit dem anderen Ende des Widerstandselements 9b verbunden ist, und einer Kathodenelektrode, die mit Masse GND verbunden ist. Das eine Ende des Widerstandselements 9b ist auch mit der Kollektorelektrode (Halbleiterschicht 21) des NPN-Transistors 22 elektrisch verbunden und das andere Ende des Widerstandselements 9b ist auch mit der Basiselektrode (Halbleiterschicht 4) des NPN-Transistors 22 elektrisch verbunden.
  • In der in 4 gezeigten Halbleitervorrichtung 20 sind das Widerstandselement 9b und die Diode 9c mit der Leistungsversorgung 9a in Reihe geschaltet, um dadurch das Potential der Anodenelektrode der Diode 9c beispielsweise auf ungefähr 0,7 V (Normaltemperatur) zu setzen. In dieser Weise wird das Potential der Halbleiterschicht 4 auf ungefähr 0,7 V fixiert und das Potential des Halbleitersubstrats 3 wird auf ungefähr 0 V festgelegt, was um ungefähr 0,7 V niedriger ist als das Potential der Halbleiterschicht 4.
  • Während eines EIN-Zustandes des Leistungselements 1, der durch einen normalen Betrieb bewirkt wird, ist das Potential des Halbleitersubstrats 3 der Halbleitervorrichtung 20 eine Kollektor-Emitter-Sättigungsspannung VCE (Sättigung) des Leistungselements 1. Während eines AUS-Zustandes des Leistungselements 1, der durch einen normalen Betrieb bewirkt wird, ist das Potential der Rückelektrode 6 der Halbleitervorrichtung 20 höher als das Potential des Halbleitersubstrats 3 und daher wird das Potential des Halbleitersubstrats 3 kein negatives Potential.
  • Selbst wenn ein negativer Strom in der Halbleitervorrichtung 20 fließt, kann die Diode 9c verwendet werden, um das Potential der Halbleiterschicht 4 auf ungefähr 0,7 V zu fixieren. Daher wird das Potential des Halbleitersubstrats 3 kein negatives Potential und kann auf ungefähr 0 V gehalten werden. In der Halbleitervorrichtung 20 können folglich das Potential der Halbleiterschicht 2a und das Potential des Halbleitersubstrats 3 ungefähr zueinander identisch gemacht werden, der parasitäre NPN-Transistor 7 gelangt nicht in einen EIN-Zustand und kein parasitärer Strom fließt von der Halbleiterschicht 2a zum Halbleitersubstrat 3. Folglich arbeitet der parasitäre NPN-Transistor 7 nicht.
  • In der Halbleitervorrichtung 20 ist ferner die Halbleiterschicht 21 vom n-Typ in der Halbleiterschicht 4 vom p-Typ ausgebildet und folglich ist der NPN-Transistor 22 darin ausgebildet. Folglich kann der zum Widerstandselement 9b fließende Strom verringert werden und der Spannungsabfall über dem Widerstandselement 9b kann verringert werden. Selbst wenn ein negativer Strom in der Halbleitervorrichtung 20 fließt, kann daher der Kollektorstrom bis zum Gleichstrom-Verstärkungsfaktor (hFE) mal den Kollektorstrom der Diode 8 der Halbleitervorrichtung 10 im NPN-Transistor 22 geleitet werden. Der Betrieb des parasitären NPN-Transistors 7 kann somit verhindert werden.
  • Wie aus dem Vorangehenden zu sehen ist, wird in der Halbleitervorrichtung 20 gemäß der zweiten Ausführungsform der vorliegenden Erfindung der NPN-Transistor 22 anstelle der Diode 8 der Halbleitervorrichtung 10 verwendet. Folglich wird der Spannungsabfall aufgrund des Widerstandselements 9b verringert und es wird verhindert, dass der parasitäre NPN-Transistor 7 arbeitet, und folglich wird eine Funktionsstörung der Halbleitervorrichtung 20 zuverlässiger verhindert.
  • Dritte Ausführungsform
  • Eine Beschreibung des Falls wird gegeben, in dem ein Teil der Komponenten der externen Schaltung 9 im Halbleitersubstrat 3 ausgebildet ist. 5A und 5B sind jeweils ein Schaltplan, der eine Schaltungskonfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. In der in 5A gezeigten Halbleitervorrichtung 10a ist ein Teil der Komponenten der externen Schaltung 9 der Halbleitervorrichtung 10, die in 2 gezeigt ist, im Halbleitersubstrat 3 ausgebildet. Insbesondere sind das Widerstandselement 9b und die Diode 9c der Halbleitervorrichtung 10a im Halbleitersubstrat 3 ausgebildet. Das Widerstandselement 9b wird durch Ausbilden eines Polysiliziumfilms im Halbleitersubstrat 3 hergestellt und die Diode 9c wird durch Diffundieren der in das Halbleitersubstrat 3 implantierten Störstellen hergestellt.
  • Ebenso ist in der in 5B gezeigten Halbleitervorrichtung 20a ein Teil der Komponenten der externen Schaltung 9 der Halbleitervorrichtung 20, die in 4 gezeigt ist, im Halbleitersubstrat 3 ausgebildet. Insbesondere sind das Widerstandselement 9b und die Diode 9c der Halbleitervorrichtung 20a im Halbleitersubstrat 3 ausgebildet.
  • Hinsichtlich der Halbleitervorrichtungen 10a, 20a gemäß der dritten Ausführungsform der vorliegenden Erfindung sind dieselben Komponenten wie jene der Halbleitervorrichtung 10 der ersten Ausführungsform und der Halbleitervorrichtung 20 der zweiten Ausführungsform jeweils mit denselben Bezugszeichen bezeichnet und deren ausführliche Beschreibung wird nicht wiederholt.
  • Wie aus dem Vorangehenden zu sehen ist, ist in den Halbleitervorrichtungen 10a, 20a gemäß der dritten Ausführungsform der vorliegenden Erfindung ein Teil der Komponenten der externen Schaltung 9 im Halbleitersubstrat 3 ausgebildet und folglich können die Größe, die Länge der Verbindung und die Kosten der externen Schaltung 9 verringert werden.
  • Hinsichtlich der Halbleitervorrichtungen 10a, 20a gemäß der dritten Ausführungsform der vorliegenden Erfindung wurde die Beschreibung des Falls gegeben, in dem das Widerstandselement 9b und die Diode 9c im Halbleitersubstrat 3 ausgebildet sind. Die vorliegende Erfindung ist jedoch nicht darauf begrenzt und das Widerstandselement 9b und/oder die Diode 9c können im Halbleitersubstrat 3 ausgebildet sein.
  • Vierte Ausführungsform
  • 6 ist ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. Die in 6 gezeigte Halbleitervorrichtung 40 ist eine Leistungshalbleitervorrichtung und umfasst ein Leistungselement 1, das elektrische Leistung zu einer angeschlossenen Last zuführt, und ein Schaltungselement 2, das das Leistungselement 1 steuert, und das Leistungselement 1 und das Schaltungselement 2 sind im gleichen Halbleitersubstrat 3 ausgebildet.
  • Hinsichtlich der Halbleitervorrichtung 40 gemäß der vierten Ausführungsform der vorliegenden Erfindung sind dieselben Komponenten wie jene der Halbleitervorrichtung 10 in der ersten Ausführungsform mit denselben Bezugszeichen bezeichnet und deren ausführliche Beschreibung wird nicht wiederholt.
  • Das Leistungselement 1 umfasst eine Halbleiterschicht 1f vom p-Typ und eine Halbleiterschicht 1e vom n-Typ, die in der Halbleiterschicht 1f vom p-Typ ausgebildet ist. Im Leistungselement 1 ist daher ein NPN-Transistor 41, der aus der Halbleiterschicht 1e vom n-Typ, der Halbleiterschicht 1f vom p-Typ und dem Halbleitersubstrat 3 vom n-Typ besteht, ausgebildet. Ferner ist ein PNP-Transistor 42, der aus der Halbleiterschicht 1f vom p-Typ, dem Halbleitersubstrat 3 vom n-Typ und der Halbleiterschicht 5 vom p-Typ besteht, im Halbleitersubstrat 3 ausgebildet. Ebenso ist im Leistungselement 1 eine Halbleiterschicht 1h vom n-Typ in einer Halbleiterschicht 1g vom p-Typ ausgebildet. Daher ist im Leistungselement 1 ein NPN-Transistor 43, der aus der Halbleiterschicht 1h vom n-Typ, der Halbleiterschicht 1g vom p-Typ und dem Halbleitersubstrat 3 vom n-Typ besteht, ausgebildet. Ferner ist ein PNP-Transistor 44, der aus der Halbleiterschicht 1g vom p-Typ, dem Halbleitersubstrat 3 vom n-Typ und der Halbleiterschicht 5 vom p-Typ besteht, im Halbleitersubstrat 3 ausgebildet. Die Kollektorelektrode des NPN-Transistors 41 und die Kollektorelektrode des NPN-Transistors 43 sind durch die Halbleiterschicht 5 vom p-Typ elektrisch verbunden.
  • Es wird angemerkt, dass im Leistungselement 1 ein MOS-Transistor 1c (nicht dargestellt) mit einem Source-Drain-Bereich 1b vom n-Typ, wie in 1 gezeigt, ausgebildet ist.
  • Die Halbleitervorrichtung 40 umfasst eine externe Schaltung (in 6 nicht gezeigt), die mit dem Halbleitersubstrat 3 und der Halbleiterschicht 1f verbunden ist. Eine Ersatzschaltung der Halbleitervorrichtung 40 mit der externen Schaltung wird beschrieben. 7 ist ein Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung 40 gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt.
  • Die in 7 gezeigte externe Schaltung 9 umfasst eine Leistungsversorgung 9a, ein Widerstandselement 9b mit einem Ende, das mit der Leistungsversorgung 9a verbunden ist, eine Diode 9c mit einer Anodenelektrode, die mit dem anderen Ende des Widerstandselements 9b verbunden ist, und eine Diode 9d mit einer Anodenelektrode, die mit der Kathodenelektrode der Diode 9c verbunden ist, und einer Kathodenelektrode, die mit Masse GND verbunden ist. Das andere Ende des Widerstandselements 9b ist auch mit der Basiselektrode (Halbleiterschicht 1f) des NPN-Transistors 41 elektrisch verbunden.
  • In der in 7 gezeigten Halbleitervorrichtung 40 sind das Widerstandselement 9b und die Dioden 9c, 9d mit der Leistungsversorgung 9a in Reihe geschaltet und folglich ist das Potential der Anodenelektrode der Diode 9c beispielsweise ungefähr 1,4 V (Normaltemperatur) entsprechend der Summe der jeweiligen Durchlassspannungsabfälle VF der Dioden 9c, 9d. Folglich wird eine Spannung von ungefähr 1,4 V an die Basiselektrode des NPN-Transistors 41 angelegt und ein Strom kann vom Halbleitersubstrat 3 durch eine Stromquelle 45 entnommen werden, die mit der Emitterelektrode verbunden ist. Wenn der Strom vom Halbleitersubstrat 3 durch den NPN-Transistor 41 entnommen wird, fließt ein Teil des in das Halbleitersubstrat 3 eingespeisten Hall-Stroms zur Basiselektrode des NPN-Transistors 43, was verursacht, dass der NPN-Transistor 43 arbeitet.
  • Wenn der NPN-Transistor 43 arbeitet, ist die Spannung, die aus der Emitterelektrode des NPN-Transistors 43 ausgegeben wird, fast gleich der Spannung der Kollektorelektrode des NPN-Transistors 43. Daher kann beispielsweise eine Funktionsschaltung 46, die die Spannung des Ausgangsanschlusses detektiert, an der Emitterelektrode des NPN-Transistors 43 vorgesehen sein, um zu ermöglichen, dass die Halbleitervorrichtung 40 eine Fähigkeit zum Schutz vor einer Überspannung aufweist, durch die ein zur Spannung des Ausgangsanschlusses proportionales Signal herangezogen wird, um die Überspannung zu steuern. Die Basiselektrode des NPN-Transistors 43 ist durch mehrere Zenerdioden 47 mit Masse GND verbunden.
  • In dem Fall, in dem ein negativer Strom in der Halbleitervorrichtung 40 fließt, wird das Potential des Halbleitersubstrats 3 mittels der pn-Sperrschicht, die durch die Basiselektrode (Halbleiterschicht 1f vom p-Typ) des NPN-Transistors 41 und das Halbleitersubstrat 3 vom n-Typ gebildet ist, auf einem Potential gehalten, das um ungefähr 0,7 V (Normaltemperatur) relativ zum Potential (ungefähr 1,4 V (Normaltemperatur)) der Basiselektrode des NPN-Transistors 41 niedriger ist. In der Halbleitervorrichtung 40 werden daher die Halbleiterschicht 2a vom p-Typ und das Halbleitersubstrat 3 vom n-Typ in Sperrrichtung vorgespannt und kein parasitärer Strom fließt von der Halbleiterschicht 2a zum Halbleitersubstrat 3. Folglich arbeitet der parasitäre NPN-Transistor 7 nicht.
  • Wie aus dem Vorangehenden zu sehen ist, ist in der Halbleitervorrichtung 40 gemäß der vierten Ausführungsform der vorliegenden Erfindung das Leistungselement 1 mit dem NPN-Transistor 41 und dem NPN-Transistor 43 versehen und folglich wird, selbst wenn ein negativer Strom fließt, verhindert, dass das Potential des Halbleitersubstrats 3 niedriger wird als das Potential der Halbleiterschicht 2a vom p-Typ, die eine Komponente des Schaltungselements ist, und folglich wird verhindert, dass der parasitäre NPN-Transistor 7 arbeitet. Folglich wird eine Funktionsstörung der Halbleitervorrichtung 40 verhindert.
  • Obwohl die Halbleitervorrichtung 40 gemäß der vierten Ausführungsform der vorliegenden Erfindung den NPN-Transistor 41 und den NPN-Transistor 43 umfasst, die im Leistungselement 1 vorgesehen sind, ist die vorliegende Erfindung nicht darauf begrenzt und sie können in irgendeiner anderen Komponente als dem Leistungselement 1 und dem Schaltungselement 2 vorgesehen sein.
  • Ferner ist es zum Erhalten des erforderlichen Leistungsverhaltens erwünscht, dass der NPN-Transistor 41 und der NPN-Transistor 43 in einem von den Herstellungsschritten des Leistungselements 1 und des Schaltungselements 2 separaten Herstellungsschritt ausgebildet werden. Solange ein angemessenes Leistungsverhalten erhalten wird, können jedoch der NPN-Transistor 41 und der NPN-Transistor 43 im gleichen Herstellungsschritt wie jenem des Leistungselements 1 oder des Schaltungselements 2 ausgebildet werden. Ferner werden der NPN-Transistor 41 und der NPN-Transistor 43 im Leistungselement 1 so ausgebildet, dass diese Transistoren im gleichen Herstellungsschritt wie jenem der anderen Komponenten des Leistungselements 1 ausgebildet werden können. Die Herstellungskosten können folglich verringert werden.
  • Obwohl der NPN-Transistor 41 die mit seiner Emitterelektrode verbundene Stromquelle 45 verwendet, um Strom vom Halbleitersubstrat 3 zu entnehmen, kann ferner ein Widerstandselement anstelle der Stromquelle 45 mit der Emitterelektrode verbunden sein, um Strom vom Halbleitersubstrat 3 zu entnehmen. Im Vergleich zur Größe der Schaltungskonfiguration, in der das Widerstandselement mit der Emitterelektrode des NPN-Transistors 41 verbunden ist, kann die Größe der Schaltungskonfiguration durch Verbinden der Stromquelle 45 mit der Emitterelektrode des NPN-Transistors 41 verringert werden.
  • Überdies können mehrere Zenerdioden 47 in Form von Poly-Zenerdioden auf dem Halbleitersubstrat 3 ausgebildet sein. Ebenso kann das mit der Emitterelektrode des NPN-Transistors 41 anstelle der Stromquelle 45 verbundene Widerstandselement in Form eines Polysiliziumwiderstandes auf dem Halbleitersubstrat 3 ausgebildet sein.
  • Fünfte Ausführungsform
  • 8 ist ein schematisches Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt. Die in 8 gezeigte Halbleitervorrichtung 50 ist eine Leistungshalbleitervorrichtung und umfasst ein Leistungselement 1, das elektrische Leistung zu einer angeschlossenen Last zuführt, und ein Schaltungselement 2, das das Leistungselement 1 steuert, und das Leistungselement 1 und das Schaltungselement 2 sind im gleichen Halbleitersubstrat 3 ausgebildet. Ferner weist das Halbleitersubstrat 3 eine Oberfläche auf, in der das Leistungselement 1 ausgebildet ist, und eine Halbleiterschicht 4 vom p-Typ, die unabhängig vom Leistungselement 1 und vom Schaltungselement 2 angeordnet ist, ist in dieser einen Oberfläche des Substrats ausgebildet. Die Halbleitervorrichtung 50 weist auch eine Halbleiterschicht 21 vom n-Typ auf, die in der Halbleiterschicht 4 ausgebildet ist.
  • Hinsichtlich der Halbleitervorrichtung 50 gemäß der fünften Ausführungsform der vorliegenden Erfindung werden dieselben Komponenten wie jene der Halbleitervorrichtung 20 in der zweiten Ausführungsform und der Halbleitervorrichtung 40 in der vierten Ausführungsform mit denselben Bezugszeichen bezeichnet und deren ausführliche Beschreibung wird nicht wiederholt.
  • Ähnlich zur in 6 gezeigten Halbleitervorrichtung 40 umfasst das Leistungselement 1 NPN-Transistoren 41, 43 und PNP-Transistoren 42, 44. Im Leistungselement 1 ist ein MOS-Transistor 1c (nicht dargestellt) mit einem Source-Drain-Bereich 1b vom n-Typ in der Halbleiterschicht 1a vom p-Typ ausgebildet, wie in 1 gezeigt.
  • Wie bei der in 3 gezeigten Halbleitervorrichtung 20 ist ferner eine Halbleiterschicht 21 vom n-Typ in der Halbleiterschicht 4 vom p-Typ ausgebildet und daher ist ein NPN-Transistor 22, der aus der Halbleiterschicht 21 vom n-Typ, der Halbleiterschicht 4 vom p-Typ und dem Halbleitersubstrat 3 vom n-Typ besteht, im Halbleitersubstrat 3 ausgebildet.
  • Die Halbleitervorrichtung 50 umfasst auch eine externe Schaltung (in 8 nicht gezeigt), die mit dem Halbleitersubstrat 3 und den Halbleiterschichten 1f, 4 verbunden ist. Eine Ersatzschaltung der Halbleitervorrichtung 50 mit der externen Schaltung wird beschrieben. 9 ist ein Schaltplan, der eine Schaltungskonfiguration der Halbleitervorrichtung 50 gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • Die in 9 gezeigte externe Schaltung 9 umfasst eine Leistungsversorgung 9a, ein Widerstandselement 9b mit einem Ende, das mit der Leistungsversorgung 9a verbunden ist, eine Diode 9c, deren Anodenelektrode mit dem anderen Ende des Widerstandselements 9b verbunden ist, und eine Diode 9d, deren Anodenelektrode mit der Kathodenelektrode der Diode 9c verbunden ist und deren Kathodenelektrode mit Masse GND verbunden ist. Das andere Ende des Widerstandselements 9b ist auch mit der Basiselektrode (Halbleiterschicht 1f) des NPN-Transistors 41 elektrisch verbunden. Ferner ist das eine Ende des Widerstandselements 9b mit der Kollektorelektrode (Halbleiterschicht 21) des NPN-Transistors 22 elektrisch verbunden und das andere Ende des Widerstandselements 9b ist mit der Basiselektrode (Halbleiterschicht 4) des NPN-Transistors 22 elektrisch verbunden.
  • In dem Fall, in dem ein negativer Strom in der Halbleitervorrichtung 40 der vierten Ausführungsform fließt und der im Widerstandselement 9b fließende Strom zunimmt, verursacht ein Spannungsabfall aufgrund des Widerstandselements 9b, dass das Potential der Anodenelektrode der Diode 9c, nämlich der Basiselektrode des NPN-Transistors 41, abnimmt.
  • Wenn das Potential der Basiselektrode des NPN-Transistors 41 abnimmt, nimmt das Potential des Halbleitersubstrats 3 relativ zum Potential der Halbleiterschicht 2a ab und folglich arbeitet der parasitäre NPN-Transistor 7. Ein erhöhter Spannungsabfall aufgrund des Widerstandselements 9b könnte nämlich verursachen, dass die Halbleitervorrichtung 40 eine Funktionsstörung aufweist.
  • Angesichts dessen ist in der Halbleitervorrichtung 50 eine Halbleiterschicht 21 vom n-Typ in der Halbleiterschicht 4 vom p-Typ ausgebildet und folglich ist ein NPN-Transistor 22 ausgebildet. Folglich kann der zum Widerstandselement 9b fließende Strom verringert werden und der Spannungsabfall über dem Widerstandselement 9b kann verringert werden. Selbst wenn ein negativer Strom in der Halbleitervorrichtung 50 fließt, kann der Spannungsabfall über dem Widerstandselement 9b daher verringert werden und im Vergleich zu dem Fall, in dem die Konfiguration der Halbleitervorrichtung 40 in der vierten Ausführungsform verwendet wird, kann verhindert werden, dass der parasitäre NPN-Transistor 7 arbeitet.
  • Wie aus dem Vorangehenden zu sehen ist, ist die Halbleitervorrichtung 50 gemäß der fünften Ausführungsform der vorliegenden Erfindung mit einem NPN-Transistor 22 zusätzlich zu den Komponenten der Halbleitervorrichtung 40 versehen. Daher kann der Spannungsabfall aufgrund des Widerstandselements 9b verringert werden und es kann verhindert werden, dass der parasitäre NPN-Transistor 7 arbeitet. Somit wird eine Funktionsstörung der Halbleitervorrichtung 50 zuverlässiger verhindert.
  • Sechste Ausführungsform
  • 10 ist ein Schaltplan, der eine Schaltungskonfiguration einer Halbleitervorrichtung 60 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. Die in 10 gezeigte Halbleitervorrichtung 60 ist hinsichtlich der Konfiguration zur Halbleitervorrichtung 50 der fünften Ausführungsform abgesehen von der externen Schaltung 9 identisch. Daher sind dieselben Komponenten wie jene der Halbleitervorrichtung 50 mit denselben Bezugszeichen bezeichnet und deren ausführliche Beschreibung wird nicht wiederholt.
  • Die in 10 gezeigte externe Schaltung 9 umfasst eine Leistungsversorgung 9a, ein Widerstandselement 9b mit einem Ende, das mit der Leistungsversorgung 9a verbunden ist, eine Diode 9c, deren Anodenelektrode mit dem anderen Ende des Widerstandselements 9b verbunden ist, und eine Diode 9d, deren Anodenelektrode mit der Kathodenelektrode der Diode 9c verbunden ist und deren Kathodenelektrode mit Masse GND verbunden ist. Ferner umfasst die externe Schaltung 9 ein Widerstandselement 9e mit einem Ende, das mit der Emitterelektrode des NPN-Transistors 43 verbunden ist, und eine Diode 9f, deren Anodenelektrode mit dem anderen Ende des Widerstandselements 9e verbunden ist und deren Kathodenelektrode mit dem einen Ende des Widerstandselements 9b verbunden ist. Ferner umfasst die externe Schaltung 9 ein kapazitives Element 9g, das mit der Leistungsversorgung 9a parallel geschaltet ist, eine Zenerdiode 9h, die mit dem kapazitiven Element 9g parallel geschaltet ist, und ein Widerstandselement 9i, das zwischen die Leistungsversorgung 9a und die Zenerdiode 9h geschaltet ist.
  • Das andere Ende des Widerstandselements 9b ist mit der Basiselektrode (Halbleiterschicht 1f) des NPN-Transistors 41 elektrisch verbunden. Ferner ist das eine Ende des Widerstandselements 9b mit der Kollektorelektrode (Halbleiterschicht 21) des NPN-Transistors 22 elektrisch verbunden und das andere Ende des Widerstandselements 9b ist mit der Basiselektrode (Halbleiterschicht 4) des NPN-Transistors 22 elektrisch verbunden.
  • In der Halbleitervorrichtung 60 begrenzt das Widerstandselement 9e, das mit der Emitterelektrode des NPN-Transistors 43 verbunden ist, den in der Diode 9f fließenden Strom. Die Zenerdiode 9h begrenzt die Spannung (beispielsweise 14 V) der Leistungsversorgung 9a auf beispielsweise ungefähr 7 V.
  • In dem Fall, in dem das Potential der Emitterelektrode des NPN-Transistors 43 höher ist als das Kondensatorpotential des kapazitiven Elements 9g, wird das kapazitive Element 9g aufgeladen und die Ladung, mit der das kapazitive Element 9g aufgeladen wird, kann auch als Leistungsquelle für das Schaltungselement 2 mit Komponenten wie z. B. einer Steuerschaltung verwendet werden. Es sollte beachtet werden, dass die Kondensatorspannung des kapazitive Element 9g nur bis zu ungefähr 7 V zunimmt, da sie durch die Zenerdiode 9h begrenzt wird, und der Rückfluss des Kondensatorstroms des kapazitiven Elements 9g in Richtung der Leistungsversorgung 9a tritt nicht auf.
  • Wie aus dem Vorangehenden zu sehen ist, kann, da die Halbleitervorrichtung 60 die Ladung verwendet, mit der das kapazitive Element 9g aufgeladen wird, die elektrische Leistung, die durch das Widerstandselement 9i verbraucht wird, das in der Nähe der Leistungsversorgung 9a angeordnet ist, verringert werden und der Leistungsverbrauch der ganzen Schaltung kann verringert werden.
  • Es sollte beachtet werden, dass, selbst wenn ein negativer Strom in der Halbleitervorrichtung 60 fließt, die Anwesenheit der Diode 9f verhindert, dass der Strom zur Emitterelektrode des NPN-Transistors 43 fließt. Ferner verringert der Betrieb des NPN-Transistors 22 den Spannungsabfall aufgrund des Widerstandselements 9b und verhindert, dass der parasitäre NPN-Transistor 7 arbeitet, um dadurch eine Funktionsstörung der Halbleitervorrichtung 60 zu verhindern.
  • Ferner können die Widerstandselemente 9b, 9e, 9i als Polysiliziumwiderstände auf dem Halbleitersubstrat 3 ausgebildet sein. Ebenso können die Dioden 9c, 9d, 9f als Diffusionsdioden auf dem Halbleitersubstrat 3 ausgebildet sein. Ferner kann auf dem Halbleitersubstrat 3 das kapazitive Element 9g als Kondensator unter Verwendung eines Siliziumsubstrats und von Polysilizium ausgebildet sein. Ebenso kann die Zenerdiode 9h als Poly-Zenerdiode auf dem Halbleitersubstrat 3 ausgebildet sein.

Claims (8)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Halbleitersubstrat (3) eines ersten Leitfähigkeitstyps; ein Leistungselement (1), das in einer Oberfläche des Halbleitersubstrats (3) ausgebildet ist und elektrische Leistung zu einer angeschlossenen Last zuführt; ein Schaltungselement (2), das in der einen Oberfläche des Halbleitersubstrats (3) ausgebildet ist, in der das Leistungselement (1) ausgebildet ist, und mindestens einen MOS-Transistor mit einem Source-Drain-Bereich des ersten Leitfähigkeitstyps umfasst; eine erste Halbleiterschicht (4, 1f) eines zweiten Leitfähigkeitstyps, die in der einen Oberfläche des Halbleitersubstrats (3) ausgebildet ist, in der das Leistungselement (1) ausgebildet ist, und die in der einen Oberfläche des Halbleitersubstrats (3) beabstandet vom Leistungselement (1) und vom Schaltungselement (2) angeordnet ist; und eine externe Schaltung (9), die mit dem Halbleitersubstrat (3) und der ersten Halbleiterschicht (4, 1f) elektrisch verbunden ist, wobei die externe Schaltung (9) eine erste Leistungsversorgung (9a), ein erstes Widerstandselement (9b) mit einem Ende, das mit der ersten Leistungsversorgung (9a) verbunden ist, und eine erste Diode (9c) mit einer Anodenelektrode, die mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist, und einer Kathodenelektrode, die mit Masse verbunden ist, umfasst, und die erste Halbleiterschicht (4, 1f) mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner eine zweite Halbleiterschicht (21, 1e) des ersten Leitfähigkeitstyps umfasst, die in der ersten Halbleiterschicht (4, 1f) ausgebildet ist, wobei die zweite Halbleiterschicht (21, 1e), die erste Halbleiterschicht (4, 1f) und das Halbleitersubstrat (3) einen ersten Transistor (22, 41) bilden, und die zweite Halbleiterschicht (21, 1e) mit dem einen Ende des ersten Widerstandselements (9b) verbunden ist, und die erste Halbleiterschicht (4, 1f) mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der das erste Widerstandselement (9b) und/oder die erste Diode (9c) der externen Schaltung (9) im Halbleitersubstrat (3) ausgebildet sind.
  4. Halbleitervorrichtung nach Anspruch 2, die ferner Folgendes umfasst: eine dritte Halbleiterschicht (1g) des zweiten Leitfähigkeitstyps, die in der einen Oberfläche des Halbleitersubstrats (3) ausgebildet ist, in der das Leistungselement (1) ausgebildet ist, und die in der einen Oberfläche des Halbleitersubstrats (3) beabstandet von zumindest dem Schaltungselement (2) und der ersten Halbleiterschicht (1f) angeordnet ist; und eine vierte Halbleiterschicht (1h) des ersten Leitfähigkeitstyps, die in der dritten Halbleiterschicht (1g) ausgebildet ist, wobei die vierte Halbleiterschicht (1h), die dritte Halbleiterschicht (1g) und das Halbleitersubstrat (3) einen zweiten Transistor (43) bilden, jeweilige Kollektorelektroden des ersten Transistors (41) und des zweiten Transistors (43) über das Halbleitersubstrat (3) verbunden sind, und eine Basiselektrode des ersten Transistors (41) mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist, und eine zweite Leistungsversorgung (45) oder ein zweites Widerstandselement mit einer Emitterelektrode des ersten Transistors (41) verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 4, die ferner Folgendes umfasst: eine fünfte Halbleiterschicht (4) des zweiten Leitfähigkeitstyps, die in der einen Oberfläche des Halbleitersubstrats (3) ausgebildet ist, in der das Leistungselement (1) ausgebildet ist, und die in der einen Oberfläche des Halbleitersubstrats (3) beabstandet von mindestens dem Schaltungselement (2), der ersten Halbleiterschicht (1f) und der dritten Halbleiterschicht (1g) angeordnet ist; und eine sechste Halbleiterschicht (21) des ersten Leitfähigkeitstyps, die in der fünften Halbleiterschicht (4) ausgebildet ist, wobei die sechste Halbleiterschicht (21), die fünfte Halbleiterschicht (4) und das Halbleitersubstrat (3) einen dritten Transistor (22) bilden, und eine Kollektorelektrode des dritten Transistors (22) mit dem einen Ende des ersten Widerstandselements (9b) verbunden ist und eine Basiselektrode des dritten Transistors (22) mit dem anderen Ende des ersten Widerstandselements (9b) verbunden ist.
  6. Halbleitervorrichtung nach Anspruch 5, die ferner Folgendes umfasst: ein drittes Widerstandselement (9e) mit einem Ende, das mit einer Emitterelektrode des zweiten Transistors (22) verbunden ist; eine zweite Diode (9f) mit einer Anodenelektrode, die mit dem anderen Ende des dritten Widerstandselements (9e) verbunden ist, und einer Kathodenelektrode, die mit dem einen Ende des ersten Widerstandselements (9b) verbunden ist; ein kapazitives Element (9g), das mit der ersten Leistungsversorgung (9a) parallel geschaltet ist; eine dritte Diode (9h), die mit dem kapazitiven Element (9g) parallel geschaltet ist; und ein viertes Widerstandselement (9i), das zwischen die dritte Diode (9h) und die erste Leistungsversorgung (9a) geschaltet ist.
  7. Halbleitervorrichtung nach Anspruch 4, bei der der erste Transistor (41) und der zweite Transistor (43) in dem Leistungselement (1) ausgebildet sind.
  8. Halbleitervorrichtung nach Anspruch 6, bei der das zweite Widerstandselement, das dritte Widerstandselement (9e), die zweite Diode (9f), die dritte Diode (9h) und/oder das kapazitive Element (9g) im Halbleitersubstrat (3) ausgebildet sind.
DE102012218765.0A 2011-10-26 2012-10-15 Halbleitervorrichtung mit innerhalb desselben Halbleitersubstrats ausgebildetem Leistungselement und Schaltungselement Active DE102012218765B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011234814A JP5618963B2 (ja) 2011-10-26 2011-10-26 半導体装置
JP2011-234814 2011-10-26

Publications (2)

Publication Number Publication Date
DE102012218765A1 DE102012218765A1 (de) 2013-05-02
DE102012218765B4 true DE102012218765B4 (de) 2019-02-07

Family

ID=48084554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012218765.0A Active DE102012218765B4 (de) 2011-10-26 2012-10-15 Halbleitervorrichtung mit innerhalb desselben Halbleitersubstrats ausgebildetem Leistungselement und Schaltungselement

Country Status (4)

Country Link
US (1) US8536655B2 (de)
JP (1) JP5618963B2 (de)
CN (1) CN103077946B (de)
DE (1) DE102012218765B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391448B2 (en) * 2013-09-17 2016-07-12 The Boeing Company High current event mitigation circuit
US10038438B2 (en) * 2014-05-30 2018-07-31 Mitsubishi Electric Corporation Power semiconductor element driving circuit
JP6498787B2 (ja) * 2015-12-28 2019-04-10 ローム株式会社 半導体装置
JP7227117B2 (ja) * 2019-11-08 2023-02-21 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350032A (ja) 1993-06-08 1994-12-22 Toshiba Corp 半導体装置の配線構体
JP2006156959A (ja) 2004-10-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置
DE102010042583A1 (de) 2009-12-15 2011-06-16 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung für Zündvorrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933573A (en) * 1987-09-18 1990-06-12 Fuji Electric Co., Ltd. Semiconductor integrated circuit
US5467050A (en) * 1994-01-04 1995-11-14 Texas Instruments Incorporated Dynamic biasing circuit for semiconductor device
JP3400853B2 (ja) * 1994-04-27 2003-04-28 三菱電機株式会社 半導体装置
JP3532276B2 (ja) * 1995-01-06 2004-05-31 株式会社ルネサステクノロジ 基板バイアス回路
JP4128700B2 (ja) * 1999-09-08 2008-07-30 ローム株式会社 誘導性負荷駆動回路
JP4607291B2 (ja) 2000-06-29 2011-01-05 三菱電機株式会社 半導体装置
JP2005252044A (ja) * 2004-03-05 2005-09-15 Fujitsu Ten Ltd 半導体集積回路の寄生トランジスタ発生防止装置、及び半導体集積回路の寄生トランジスタ発生防止方法
US7173315B2 (en) 2004-10-26 2007-02-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2006332539A (ja) * 2005-05-30 2006-12-07 Sanken Electric Co Ltd 半導体集積回路装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP2008140824A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
JP2008311300A (ja) * 2007-06-12 2008-12-25 Toyota Motor Corp パワー半導体装置、パワー半導体装置の製造方法、およびモータ駆動装置
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06350032A (ja) 1993-06-08 1994-12-22 Toshiba Corp 半導体装置の配線構体
JP2006156959A (ja) 2004-10-26 2006-06-15 Matsushita Electric Ind Co Ltd 半導体装置
DE102010042583A1 (de) 2009-12-15 2011-06-16 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung für Zündvorrichtung

Also Published As

Publication number Publication date
CN103077946A (zh) 2013-05-01
DE102012218765A1 (de) 2013-05-02
JP5618963B2 (ja) 2014-11-05
US8536655B2 (en) 2013-09-17
JP2013093448A (ja) 2013-05-16
CN103077946B (zh) 2015-09-16
US20130106499A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
DE3720156C2 (de)
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE102008064686B4 (de) Halbleitervorrichtung
DE69207732T2 (de) Monolithische Niederspannungsschutzdiode mit geringer Kapazität
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE102013209222B4 (de) ESD-Schutz für Anwendungen mit hoher Spannung
DE102015119349B4 (de) Intelligenter halbleiterschalter
DE102018113146B4 (de) Gleichrichtereinrichtung und Halbleitereinrichtung
DE102010008617A1 (de) Halbleitervorrichtung zum Treiben eines als Brücke geschalteten Leistungstransistors
DE102013218670A1 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE102005010013B4 (de) Stromregler mit einem Transistor und einem Messwiderstand
DE102012218765B4 (de) Halbleitervorrichtung mit innerhalb desselben Halbleitersubstrats ausgebildetem Leistungselement und Schaltungselement
DE1589707A1 (de) Temperaturkompensierte Z-Diode
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE102015112305A1 (de) Intelligenter Halbleiterschalter
DE2635218A1 (de) Anordnung zum schutz eines transistors
DE102004023309B4 (de) Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben
EP0174473B1 (de) Monolitisch integrierte Leistungsendstufe
DE10314601A1 (de) Halbleiterschaltung mit einer Schutzschaltung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE112019001263T5 (de) Schaltsteuerschaltung und zündvorrichtung
DE102018113145A1 (de) Gleichrichtereinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final