DE102004023309B4 - Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben - Google Patents

Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102004023309B4
DE102004023309B4 DE102004023309.8A DE102004023309A DE102004023309B4 DE 102004023309 B4 DE102004023309 B4 DE 102004023309B4 DE 102004023309 A DE102004023309 A DE 102004023309A DE 102004023309 B4 DE102004023309 B4 DE 102004023309B4
Authority
DE
Germany
Prior art keywords
well
deep
diode
heavily doped
diode elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE102004023309.8A
Other languages
English (en)
Other versions
DE102004023309A1 (de
Inventor
Ta-Hsun Yeh
Chao-Cheng Lee
Tay-Her Tsaur
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of DE102004023309A1 publication Critical patent/DE102004023309A1/de
Application granted granted Critical
Publication of DE102004023309B4 publication Critical patent/DE102004023309B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Hall/Mr Elements (AREA)
  • Bipolar Transistors (AREA)

Abstract

Kaskadierte Diodenstruktur mit: – einem p-Substrat (51); – einer im p-Substrat (51) ausgebildeten tiefen n-Wanne (52); – mehreren Diodenelementen (D1, ... Dm), die auf der tiefen n-Wanne (52) ausgebildet sind und von denen jedes eine auf der tiefen n-Wanne (52) ausgebildete p-Wanne (53), einen auf der p-Wanne (53) ausgebildeten stark dotierten p-Bereich (54) und einen auf der p-Wanne ausgebildeten stark dotierten n-Bereich (55) aufweist; und – mehreren Verbindungsteilen zum Kaskadieren der mehreren Diodenelemente (D1, ... Dm).

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft eine kaskadierte Diode, und spezieller betrifft sie eine kaskadierte Diode mit einer tiefen n-Wannenstruktur sowie ein Verfahren zum Herstellen derselben.
  • Beschreibung der einschlägigen Technik
  • Um bei Schaltungsintegration hohe Dichte zu erzeugen und gewünschte Funktionen zu erzielen, wurde bei der Technik fortschrittlicher integrierter Schaltkreise (IC) ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit verringerter Größe verwendet. Um jedoch den Erfordernissen einer konstanten Feldskalierung zu genügen, wird bei bestimmten IC-Technologien auch der Pegel der Versorgungsspannung herunterskaliert. Demgemäß benötigen Computerarchitekturen eine Schnittstelle zum Verbinden von Halbleiterchips oder Subsystemen mit verschiedenen Versorgungsspannungen. Dank der hybriden Versorgungsspannungen besteht die Tendenz, dass die I/O-Schaltung der Schnittstelle zwischen den Chips über Funktionen verfügt, um übermäßige Belastungen und/oder inkorrekte Stromleckpfade zu vermeiden. Daher werden ESD-Schutzschaltungen eingeführt, um derartige Effekte zu berücksichtigen.
  • Die 1 zeigt ein Blockdiagramm eines integrierten Schaltkreises mit einer ESD-Klemmschaltung. Gemäß der 1 verfügt der herkömmliche integrierte Schaltkreis 10 über einen Eingangskontaktfleck 11, einen Ausgangskontaktfleck 13, einen internen Schaltkreis 12, eine Eingangskontaktfleck-ESD-Klemmschaltung 14, eine Ausgangskontaktfleck-ESD-Klemmschaltung 15 und eine Spannungsschienen-ESD-Klemmschaltung 16. Die ESD-Klemmschaltungen 14, 15 und 16 stützen den internen Schaltkreis 12 gegen ESD-Schäden. D. h., dass dann, wenn über die Kontaktflecke, die Spannungsquellen VDD, VSS und dergleichen übermäßig hohe Ströme, die durch elektrostatische Ladung induziert sind, in den integrierten Schaltkreis 10 fließen, die ESD-Klemmschaltungen den elektrostatischen Strom umleiten, ohne dass der integrierte Schaltkreis 12 beschädigt wird.
  • Die 2 zeigt eine Spannungsschienen-ESD-Klemmschaltung unter Verwendung kaskadierter Dioden. Wie es in der 2 dargestellt ist, besteht die Spannungsschienen-ESD-Klemmschaltung 16 aus m Diodenelementen D1 bis Dm. Die erste Versorgungsspannung VDD ist mit dem p-Anschluss eines ersten Diodenelements D1 verbunden, und die zweite Versorgungsspannung VSS ist mit dem n-Anschluss des m-ten Diodenelements Dm verbunden. Die erste Versorgungsspannung VDD ist höher als die zweite Versorgungsspannung VSS. Jedes Diodenelement verfügt über eine Einschaltspannung von typischerweise 0,8 V. Durch die Diodenelemente kann ein großer Strom fließen, wenn die Spannung an den zwei Anschlüssen derselben höher als die Einschaltspannung ist. Daher kann die Anzahl der kaskadierten Dioden genau so zugewiesen werden, dass dem ESD-Schutzerfordernis der Klemmschaltung genügt ist.
  • Die 3 zeigt die Struktur eines herkömmlichen kaskadierten Diodensatzes, wie er in der Druckschrift US 6 537 868 B1 offenbart ist, dessen Inhalt hier durch Bezugnahme eingeschlossen wird. Der kaskadierte Diodensatz 16 dient als ESD-Klemmschaltung. Wie es in der 3 dargestellt ist, ist der kaskadierte Diodensatz 16 auf einem p-Substrat 161 ausgebildet, und er verfügt über mehrere Diodenelemente. Jedes Diodenelement verfügt über eine tiefe n-Wanne (DNW = deep n-well) 162, die auf dem p-Substrat 161 ausgebildet ist, eine über der tiefen n-Wanne 162 ausgebildete n-Wanne 163, einen stark dotierten p(p+)-Bereich 164, der in der n-Wanne 163 ausgebildet ist, sowie einen stark dotierten n(n+)-Bereich 165, der in der n-Wanne 163 ausgebildet ist. Als Ergebnis der oben dargestellten Struktur ist in jedem Diodenelement ein parasitärer Transistor 166 gebildet, der aus dem stark dotierten p-Bereich 164, der n-Wanne (einschließlich der tiefen n-Wanne 162 und dem stark dotierten n-Bereich 165) und dem p-Substrat 161 besteht.
  • Die 4 zeigt eine Schaltung der parasitären Transistoren in den kaskadierten Dioden der 2. Wie es für den Fachmann ersichtlich ist, leidet der kaskadierte Diodensatz 16 unter dem Leckstrompfad durch die parasitären Transistoren 166. Obwohl ein derartiger Leckstrom durch die tiefe n-Wanne 162 gelindert werden kann, kann er nicht effektiv gesenkt werden.
  • Aus der Druckschrift US 5 290 724 A ist ist eine ESD-Schutzschaltung bekannt, die ein p-Substrat aufweist, in dem eine tiefe n-Wanne ausgebildet ist. Aus der tiefen n-Wanne sind eine Mehrzahl von stark dotierten n-Bereichen und stark dotierten p-Bereichen vorgesehen, die jeweils paarweise nebeneinander angeordnet sind. Die stark dotierten p-Bereiche bilden jeweils zusammen mit der tiefen n-Wanne und dem p-Substrat Bipolartransistoren, deren Basiskontakt von den stark dotierten n-Bereichen gebildet wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Daher ist es eine Aufgabe der Erfindung, eine kaskadierte Diode mit tiefer n-Wanne zu schaffen, um den durch das p-Substrat ausleckenden Leckstrom effektiv zu senken.
  • Gemäß einer Ausführungsform der Erfindung ist eine kaskadierte Diodenstruktur offenbart. Diese kaskadierte Diodenstruktur ist mit Folgendem versehen: einem p-Substrat; einer im p-Substrat ausgebildeten tiefen n-Wanne; mehreren Diodenelementen, die auf der tiefen n-Wanne ausgebildet sind und von denen jedes eine auf der tiefen n-Wanne ausgebildete p-Wanne, einen auf der p-Wanne ausgebildeten stark dotierten p-Bereich und einen auf der p-Wanne ausgebildeten stark dotierten n-Bereich aufweist; und mehreren Verbindungsteilen zum Kaskadieren der mehreren Diodenelemente.
  • Gemäß einer Ausführungsform der Erfindung ist auch ein Verfahren zum Herstellen einer kaskadierten Diodenstruktur offenbart. Das Verfahren umfasst die folgenden Schritte: Herstellen einer tiefen n-Wanne auf einem p-Substrat; Herstellen mehrerer Diodenelemente auf der tiefen n-Wanne, wobei jedes der Diodenelemente über eine p-Wanne auf der tiefen n-Wanne und einen stark dotierten p-Bereich sowie einen stark dotierten n-Bereich auf der p-Wanne verfügt; und Kaskadieren der mehreren Diodenelemente, wobei der stark dotierte p-Bereich jeder Diode elektrisch mit dem stark dotierten n-Bereich einer benachbarten Diode verbunden ist.
  • Gemäß einer Ausführungsform der Erfindung wird ferner eine ESD-Klemmschaltung offenbart, die zwischen eine erste Versorgungsspannungsquelle und eine zweite Versorgungsspannungsquelle geschaltet ist und die die o. g. kaskadierte Diodenstruktur verwendet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorstehenden Gesichtspunkte und viele zugehörige Vorteile der Erfindung werden besser zu würdigen sein, wenn diese unter Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen besser verständlich wird.
  • 1 zeigt ein Blockdiagramm eines integrierten Schaltkreises mit ESD-Klemmschaltungen.
  • 2 zeigt eine ESD-Klemmschaltung unter Verwendung seriell verbundener Dioden.
  • 3 zeigt eine Struktur eines herkömmlichen kaskadierten Diodensatzes.
  • 4 zeigt eine Schaltung der parasitären Transistoren in den kaskadierten Dioden der 2.
  • 5 zeigt eine Struktur der kaskadierten Dioden mit tiefer n-Wanne gemäß einer Ausführungsform der Erfindung.
  • 6 zeigt eine Schaltung entsprechend den kaskadierten Dioden mit tiefer n-Wanne gemäß einer Ausführungsform der Erfindung.
  • 7 zeigt die Durchschlagsspannungscharakteristik eines parasitären pnp-Bipolartransistors gemäß einer Ausführungsform der Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die 5 zeigt einen Satz kaskadierter Dioden mit tiefer n-Wanne gemäß einer Ausführungsform der Erfindung. Wie es in der 5 dargestellt ist, verfügt der kaskadierte Diodensatz 50 über ein p-Substrat 51, eine tiefe n-Wanne 52, mehrere Diodenelemente D1 bis Dm sowie Verbindungsleitungen. Die tiefe n-Wanne 52 ist im p-Substrat 51 hergestellt. Jedes Diodenelement ist über der tiefen n-Wanne 52 hergestellt, und es verfügt über eine über der tiefen n-Wanne 52 hergestellte p-Wanne 53, einen in der p-Wanne 53 ausgebildeten stark dotierten p-Bereich 54 sowie einen auf der p-Wanne 53 ausgebildeten stark dotierten n-Bereich 55. Der stark dotierte p-Bereich 54 und der stark dotierte n-Bereich 55 sind durch eine Struktur 56 mit flacher Grabenisolation (STI = shallow trench isolation) isoliert. Außerdem sind die p-Wannen 53 benachbarter Dioden durch n-Wannen 57 getrennt. Eine flache Grabenisolierung 59 ist auch über jeder n-Wanne 57 ausgebildet, um den stark dotierten p-Bereich 54 vom stark dotierten n-Bereich 55 einer benachbarten Diode zu isolieren.
  • Außerdem ist der stark dotierte p-Bereich 54 jedes Diodenelements mit Ausnahme des ersten Diodenelements D1 mit den stark dotierten n-Bereichen 55 einer benachbarten Diode über ein Verbindungsteil, wie eine Metallleiterbahn, verbunden, so dass die Diodenelemente kaskadiert sind. Der stark dotierte p-Bereich 54 der ersten Diode D1 ist mit der ersten Versorgungsspannung VDD verbunden, und der stark dotierte n-Bereich 55 der letzten Diode Dm ist mit der zweiten Versorgungsspannung VSS verbunden, wobei die erste Versorgungsspannung VDD höher als die zweite Versorgungsspannung VSS ist.
  • Gemäß erneuter Bezugnahme auf die 5 wird ein parasitärer Transistor 58 gebildet, der aus dem stark dotierten p-Bereich 54 (einschließlich der p-Wanne 53), der tiefen n-Wanne 52 und dem p-Substrat 51 im kaskadierten Diodensatz 50 besteht. Jedoch befindet sich, wie es in der Zeichnung dargestellt ist, die Basis des Transistors 58 in einem potenzialfreien Zustand. Genauer gesagt, ist die Basis des parasitären Transistors 58 nicht mit dem stark dotierten Bereich 55 verbunden.
  • Die 6 zeigt ein schematisches Diagramm entsprechend dem kaskadierten Diodensatz 50 mit tiefer n-Wanne gemäß einer Ausführungsform der Erfindung. Gemäß der 6 verfügt der kaskadierte Diodensatz 50 über m in Reihe geschaltete Dioden D1 bis Dm sowie m parasitäre Transistoren T1 bis Tm. Jedoch erkennt es der Fachmann aus der 6 auf einfache Weise, dass der Emitter jedes der parasitären Transistoren T1 bis Tm mit dem stark dotierten p-Bereich 54 des Diodenelements verbunden ist, seine Basis potenzialfrei ist und seine Source geerdet ist. Da die Basisanschlüsse der parasitären Transistoren potenzialfrei sind, kann der durch den Emitter zur Source fließende Leckstrom effektiv gesenkt werden.
  • Demgemäß nutzt der kaskadierte Diodensatz mit tiefer n-Wanne gemäß einer Ausführungsform der Erfindung die kaskadierten Diodenelemente, die über der potenzialfreien tiefen n-Wanne ausgebildet sind, um den durch das p-Substrat ausleckenden Leckstrom effektiv zu senken.
  • Die tiefe n-Wanne kann unter Verwendung von Hochenergie-Ionenimplantation (mit z. B. einer Energie über 1.000.000 Elektronenvolt) hergestellt werden. Daher können die Tiefe und die Dicke der tiefen n-Wanne z. B. nur 1 μm bzw. 1,5 μm betragen. Daher wird kein gefährlicher Einfluss auf die elektrischen Eigenschaften der kaskadierten Dioden nahe an der Substratoberfläche verursacht.
  • Da der parasitäre pnp-Bipolartransistor (BJT) so ausgebildet ist, dass er die tiefe n-Wanne enthält, können die Dotierungskonzentrationen am Emitter (p-Wanne), an der Basis (tiefe n-Wanne) und am Kollektor (Diodensatz) gemäß einer Ausführungsform der Erfindung weit niedriger sein. Daher ergeben sich eine höhere Durchschlagsspannung und ein niedrigerer Grenzflächen-Leckstrom. Die 7 zeigt eine beispielhafte Durchschlagsspannungscharakteristik eines parasitären pnp-Bipolartransistors gemäß einer Ausführungsform der Erfindung.
  • Darüber hinaus kann, wie oben angegeben, die beispielhafte, 1,5 μm dicke tiefe n-Wanne die Stromverstärkung der parasitären pnp-Bipolartransistoren effektiv verringern. Die niedrige Stromverstärkung kann verhindern, dass Störsignale die Basis (tiefe n-Wanne) triggern, um einen Kollektor (p-Substrat-Leckstrom) zu erzeugen.
  • Infolgedessen ist der kaskadierte Diodensatz gemäß Ausführungsformen der Erfindung, wie oben beschrieben und veranschaulicht, dazu geeignet, als ESD-Klemmschaltung verwendet zu werden, insbesondere als Spannungsschienen-ESD-Klemmschaltung zwischen VDD und VSS, wie durch die 1 veranschaulicht.

Claims (17)

  1. Kaskadierte Diodenstruktur mit: – einem p-Substrat (51); – einer im p-Substrat (51) ausgebildeten tiefen n-Wanne (52); – mehreren Diodenelementen (D1, ... Dm), die auf der tiefen n-Wanne (52) ausgebildet sind und von denen jedes eine auf der tiefen n-Wanne (52) ausgebildete p-Wanne (53), einen auf der p-Wanne (53) ausgebildeten stark dotierten p-Bereich (54) und einen auf der p-Wanne ausgebildeten stark dotierten n-Bereich (55) aufweist; und – mehreren Verbindungsteilen zum Kaskadieren der mehreren Diodenelemente (D1, ... Dm).
  2. Kaskadierte Diodenstruktur nach Anspruch 1, bei der die p-Wanne (53), die tiefe n-Wanne (52) und das p-Substrat (51) einen parasitären Bipolartransistor (58) bilden, wobei die Basis desselben potenzialfrei ist.
  3. Kaskadierte Diodenstruktur nach Anspruch 1, ferner mit, für jedes der Diodenelemente, einer ersten n-Wanne (57), die auf der tiefen n-Wanne (52) und um die p-Wanne (53) herum ausgebildet ist, um die p-Wannen (53) der mehreren Diodenelemente (D1, ... Dm) zu trennen.
  4. Kaskadierte Diodenstruktur nach Anspruch 3, ferner mit mehreren Isolationsstrukturen (59), die auf den ersten n-Wannen (57) ausgebildet sind, um die stark dotierten Bereiche (54, 55) zwischen benachbarten Diodenelementen (D1, ... Dm) zu isolieren.
  5. Kaskadierte Diodenstruktur nach Anspruch 4, bei der die mehreren Isolationsstrukturen flache Grabenisolationsstrukturen (59) sind.
  6. Kaskadierte Diodenstruktur nach Anspruch 1, ferner mit mehreren Isolationsstrukturen (56), die auf den p-Wannen (53) ausgebildet sind, um die stark dotierten Bereiche (54, 55) innerhalb der Diodenelemente (D1, ... Dm) zu isolieren.
  7. Kaskadierte Diodenstruktur nach Anspruch 6, bei der die mehreren Isolationsstrukturen flache Grabenisolationsstrukturen (56) sind.
  8. Verfahren zum Herstellen einer kaskadierten Diodenstruktur, mit den folgenden Schritten: – Herstellen einer tiefen n-Wanne (52) auf einem p-Substrat (51); – Herstellen mehrerer Diodenelemente (D1, ... Dm) auf der tiefen n-Wanne, wobei jedes der Diodenelemente (D1, ... Dm) über eine p-Wanne (53) auf der tiefen n-Wanne (52) und einen stark dotierten p-Bereich (54) sowie einen stark dotierten n-Bereich auf der p-Wanne verfügt; und – Kaskadieren der mehreren Diodenelemente (D1, ... Dm), wobei der stark dotierte p-Bereich (53) jeder Diode (D2, ... Dm) elektrisch mit dem stark dotierten n-Bereich (55) einer benachbarten Diode (D1, ... Dm-1) verbunden ist.
  9. Verfahren nach Anspruch 8, ferner mit den folgenden Schritten: – elektrisches Verbinden des stark dotierten p-Bereichs (54) einer vorderen Diode (D1) unter den kaskadierten Diodenelementen (D1, ... Dm) mit einer ersten Versorgungsspannung (VDD); und – elektrisches Verbinden des stark dotierten n-Bereichs (55) einer distalen Diode (Dm) unter den kaskadierten Diodenelementen (D1, ... Dm) mit einer zweiten Versorgungsspannung (VSS).
  10. Verfahren nach Anspruch 8, ferner mit dem Schritt des Herstellens einer ersten n-Wanne (57) auf der tiefen n-Wanne (52) und um die p-Wanne (53) für jedes der Diodenelemente (D1, ... Dm) herum, um die p-Wannen (53) der mehreren Diodenelemente (D1, ..., Dm) zu isolieren.
  11. Verfahren nach Anspruch 10, ferner mit dem Schritt des Herstellens mehrerer Isolationsstrukturen (59) auf den ersten n-Wannen (57), um die stark dotierten Bereiche (54, 55) zwischen benachbarten Diodenelementen (D1, ... Dm) zu isolieren.
  12. Verfahren nach Anspruch 8, ferner mit dem Schritt des Herstellens mehrerer Isolationsstrukturen (56) auf den p-Wannen (53), um die stark dotierten Bereiche (54, 55) innerhalb der Diodenelemente (D1, ... Dm) zu isolieren.
  13. ESD-Klemmschaltung, die zwischen eine erste Spannungsquelle und eine zweite Spannungsquelle geschaltet ist und Folgendes aufweist: – eine kaskadierte Diodenstruktur, die zwischen die erste und die zweite Spannungsquelle (VDD, VSS) geschaltet ist und mit Folgendem versehen ist: – einem p-Substrat (51); – einer im p-Substrat ausgebildeten tiefen n-Wanne (52); – mehreren Diodenelementen (D1, ... Dm), die auf der tiefen n-Wanne (52) ausgebildet sind und von denen jede eine auf der tiefen n-Wanne (52) ausgebildete p-Wanne (53), einen auf der p-Wanne (53) ausgebildeten stark dotierten p-Bereich (54) und einen auf der p-Wanne (53) ausgebildeten stark dotierten n-Bereich (55) aufweist; und – mehreren Verbindungsteilen zum Kaskadieren der mehreren Diodenelemente (D1, ... Dm) .
  14. ESD-Klemmschaltung nach Anspruch 13, bei der die p-Wanne, die tiefe n-Wanne (52) und das p-Substrat (51) einen parasitären Bipolartransistor (58) bilden, wobei die Basis desselben potenzialfrei ist.
  15. ESD-Klemmschaltung nach Anspruch 13, ferner mit, für jedes der Diodenelemente (D1, ... Dm), einer ersten n-Wanne (57), die auf der tiefen n-Wanne (52) und um die p-Wanne (53) herum ausgebildet ist, um die p-Wannen (53) der mehreren Diodenelemente (D1, ... Dm) zu trennen.
  16. ESD-Klemmschaltung nach Anspruch 15, ferner mit mehreren Isolationsstrukturen (59), die auf den ersten n-Wannen (57) ausgebildet sind, um die stark dotierten Bereiche (54, 55) zwischen benachbarten Diodenelementen (D1, ... Dm) zu isolieren.
  17. ESD-Klemmschaltung nach Anspruch 13, ferner mit mehreren Isolationsstrukturen (56), die auf den p-Wannen (53) ausgebildet sind, um die stark dotierten Bereiche (54, 55) innerhalb der Diodenelemente (D1, ... Dm) zu isolieren.
DE102004023309.8A 2003-07-16 2004-05-11 Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben Expired - Lifetime DE102004023309B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW092119466 2003-07-16
TW092119466A TWI302031B (en) 2003-07-16 2003-07-16 Cascaded diode structure with deep n-well and method for making the same

Publications (2)

Publication Number Publication Date
DE102004023309A1 DE102004023309A1 (de) 2005-02-10
DE102004023309B4 true DE102004023309B4 (de) 2016-06-30

Family

ID=34059477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004023309.8A Expired - Lifetime DE102004023309B4 (de) 2003-07-16 2004-05-11 Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben

Country Status (3)

Country Link
US (1) US6940104B2 (de)
DE (1) DE102004023309B4 (de)
TW (1) TWI302031B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541648B2 (en) * 2005-01-21 2009-06-02 Micron Technology, Inc. Electrostatic discharge (ESD) protection circuit
US7936023B1 (en) * 2006-09-26 2011-05-03 Cypress Semiconductor Corporation High voltage diode
JP2010129893A (ja) * 2008-11-28 2010-06-10 Sony Corp 半導体集積回路
US8854777B2 (en) * 2010-11-05 2014-10-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for ESD protection for RF couplers in semiconductor packages
US9006863B2 (en) 2011-12-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Diode string voltage adapter
US8492866B1 (en) 2012-01-09 2013-07-23 International Business Machines Corporation Isolated Zener diode
US10096595B2 (en) 2015-10-28 2018-10-09 Globalfoundries Inc. Antenna diode circuit for manufacturing of semiconductor devices
CN110875303B (zh) * 2018-08-31 2022-05-06 无锡华润上华科技有限公司 一种瞬态电压抑制器件及其制造方法
FR3094838B1 (fr) 2019-04-05 2022-09-16 St Microelectronics Tours Sas Dispositif de protection contre des décharges électrostatiques
FR3094837B1 (fr) * 2019-04-05 2022-09-09 St Microelectronics Tours Sas Dispositif de protection contre des décharges électrostatiques

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290724A (en) * 1991-03-28 1994-03-01 Texas Instruments Incorporated Method of forming an electrostatic discharge protection circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616943A (en) * 1993-09-29 1997-04-01 At&T Global Information Solutions Company Electrostatic discharge protection system for mixed voltage application specific integrated circuit design
TW530405B (en) 2000-10-16 2003-05-01 Koninkl Philips Electronics Nv Integrated circuit provided with overvoltage protection and method for manufacture thereof
US6537868B1 (en) 2001-11-16 2003-03-25 Taiwan Semiconductor Manufacturing Company Method for forming novel low leakage current cascaded diode structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290724A (en) * 1991-03-28 1994-03-01 Texas Instruments Incorporated Method of forming an electrostatic discharge protection circuit

Also Published As

Publication number Publication date
US6940104B2 (en) 2005-09-06
TWI302031B (en) 2008-10-11
US20050012156A1 (en) 2005-01-20
DE102004023309A1 (de) 2005-02-10
TW200505021A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
DE3720156C2 (de)
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE69311001T2 (de) Diodenstruktur zum Schutz von IC-Anschlüssen
DE68919636T2 (de) Ununterbrochene Matrix, deren Plattengrösse programmierbar ist.
DE69329081T2 (de) Verfahren zur Herstellung von Dioden zum Schutz gegen elektrostatische Entladungen
DE19581809B4 (de) MOS-Zelle, Mehrfachzellentransistor und IC-Chip
DE69515560T2 (de) Vorrichtung und Verfahren zum Schutz einer integrierten Schaltung
DE19518549C2 (de) MOS-Transistor getriggerte Schutzschaltung gegen elektrostatische Überspannungen von CMOS-Schaltungen
DE69330564T2 (de) Integrierte Schaltung die eine EEPROM-Zelle und einen MOS-Transistor enthält
DE102009013331B4 (de) Halbleiter-Bauelement
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102008005932B4 (de) Halbleiter-ESD-Bauelement und Verfahren zum Betreiben desselben
EP1714321A2 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE10228337A1 (de) Halbleitervorrichtung mit einer ESD-Schutzvorrichtung
DE102004023309B4 (de) Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben
DE69620507T2 (de) Halbleiteranordnung mit einer Schutzvorrichtung
DE4411869C2 (de) Schaltungsanordnung mit einer integrierten Treiberschaltungsanordnung
DE69838466T2 (de) Elektrostatische Schutzstruktur für MOS-Schaltungen
DE19738181C2 (de) Schutzschaltkreis für integrierte Schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R071 Expiry of right