DE202012100694U1 - Substrat mit vergrößerter Chipinsel - Google Patents

Substrat mit vergrößerter Chipinsel Download PDF

Info

Publication number
DE202012100694U1
DE202012100694U1 DE202012100694U DE202012100694U DE202012100694U1 DE 202012100694 U1 DE202012100694 U1 DE 202012100694U1 DE 202012100694 U DE202012100694 U DE 202012100694U DE 202012100694 U DE202012100694 U DE 202012100694U DE 202012100694 U1 DE202012100694 U1 DE 202012100694U1
Authority
DE
Germany
Prior art keywords
carrier substrate
electrodes
recesses
units
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202012100694U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Heraeus Deutschland GmbH and Co KG
Original Assignee
Heraeus Materials Technology GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Heraeus Materials Technology GmbH and Co KG filed Critical Heraeus Materials Technology GmbH and Co KG
Priority to DE202012100694U priority Critical patent/DE202012100694U1/de
Publication of DE202012100694U1 publication Critical patent/DE202012100694U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

Bandförmiges Trägersubstrat (1, 21) zur Montage mehrerer Halbleiterchips (31) umfassend zumindest eine elektrisch leitende Schicht, die durch Ausnehmungen (7, 9) strukturiert ist, wobei die Ausnehmungen (7, 9) mehrere gleichförmige Einheiten (2) im Trägersubstrat (1, 21) bilden und jede Einheit (2) eine Aufnahmefläche (3) zur Montage zumindest eines Halbleiterchips (31), einen Restbereich (8) und zwei Elektroden (4) zur Kontaktierung des Halbleiterchips (31) umfasst, die durch die Ausnehmungen (7, 9) vorstrukturiert sind, wobei die Aufnahmeflächen (3) zwischen den Elektroden (4) der gleichen Einheit (2) angeordnet sind und das Trägersubstrat (1, 21) durch eine Parkettierung der Einheiten (2) gebildet ist, dadurch gekennzeichnet, dass die Aufnahmeflächen (3), die Restbereiche (8) und die Elektroden (4) durch derart schmale Stege (10, 11, 12) miteinander verbunden sind, dass durch Ausstanzen der Stege (10, 11, 12) mit kompakten Stanzwerkzeugen die Aufnahmeflächen (3) von den Elektroden (4) elektrisch isolierbar und die Elektroden (4) und Aufnahmeflächen (3) der Einheiten...

Description

  • Die Erfindung betrifft ein bandförmiges Trägersubstrat zur Montage mehrerer Halbleiterchips umfassend eine elektrisch leitende Schicht, die durch Ausnehmungen in den Schichten strukturiert ist, wobei die Ausnehmungen mehrere gleichförmige Einheiten im Trägersubstrat bilden und jede Einheit eine Aufnahmefläche zur Montage zumindest eines Halbleiterchips, einen Restbereich und zwei Elektroden zur Kontaktierung des Halbleiterchips umfasst, die durch die Ausnehmungen vorstrukturiert sind, wobei die Aufnahmeflächen zwischen den Elektroden der gleichen Einheit angeordnet sind und das Trägersubstrat durch eine Parkettierung der Einheiten gebildet ist.
  • Die Erfindung betrifft auch ein elektronisches Bauelement umfassend zwei Elektroden und eine Aufnahmefläche hergestellt, insbesondere freigestanzt aus einem solchen Trägersubstrat. Es wird auch ein Verfahren zur Herstellung eines bandförmigen Trägersubstrats, zur Herstellung von Substraten für die Halbleiterchip-Montage oder elektronischen Bauelementen, sowie ein Verfahren zur Herstellung eines elektronischen Bauelements offenbart.
  • Bandförmige Trägersubstrate werden zur Massenherstellung von elektronischen Bauelementen verwendet, bei denen eine Vielzahl gleichartiger elektronischer Bauelemente aus dem bandförmigen Trägersubstrat hergestellt werden. Dazu werden zunächst Halbleiterchips mit dem Trägersubstrat verbunden und diese Strukturen später vereinzelt. Solche Trägersubstrate sind in Einheiten unterteilt, die später die Teile eines elektronischen Elements bilden und die der Anordnung und Kontaktierung eines Halbleiterchips dienen. Die Einheiten können Elektroden und Aufnahmeflächen für die Halbleiterchips umfassen, die durch Ausnehmungen vorstrukturiert sind und die durch Stanzen oder Schneiden erzeugt werden können. Dadurch können bei der Endfertigung der elektronischen Bauelemente, nach dem Aufsetzen und Kontaktieren der Halbleiterchips diese mit möglichst einfachen Werkzeugen ausgestanzt und vereinzelt werden.
  • Aus der DE 10 2005 044 001 B3 ist ein bandförmiges Trägersubstrat zur Herstellung elektronischer Bauelemente mit Halbleiterchips bekannt, das aus einer strukturierten Kunststofffolie und einer strukturierten Metallfolie, die miteinander laminiert sind, aufgebaut wird. Die Folien weisen unterschiedliche, sich wiederholende Konturen auf, so dass sich das Laminat aus gleichartigen Einheiten zusammensetzt, die das Laminat nach Art einer Parkettierung überdecken.
  • Aus der DE 101 48 120 A1 ist ein vorstrukturiertes Trägersubstrat bekannt, das zum Aufbau elektronischer Bauteile verwendet wird. Das dort gezeigte Trägersubstrat umfasst Ausnehmungen, die Strukturen für Elektroden vorgeben.
  • Die zunächst bestehenden Verbindungen der vorstrukturierten Elektroden und der Aufnahmefläche und dem Rest (wie den Restbereichen) des Trägersubstrats, durch die das Trägersubstrat materiell zusammengehalten wird und durch das eine weitere automatische Prozessierung des Trägersubstrats im Laufe der Fertigung der elektronischen Bauelemente möglich ist oder zumindest erleichtert wird, sind durch Stege gebildet.
  • Wenn diese Stege schmal genug ausgebildet sind, lassen sie sich durch kompakte Stanzwerkzeuge trennen und so die Elektroden von den Aufnahmeflächen trennen und die elektronischen Bauelemente von dem Rest des Trägersubstrats trennen.
  • Wenn bei der Prüfung der elektronischen Bauelemente in der Massenfertigung die Kontaktierung des Halbleiterchips überprüft werden soll, während das bandförmige Trägersubstrat noch erhalten ist und damit die Prozessierung in der Massenfertigung erleichtert, muss jede der Einheiten, die Elektroden und eine Aufnahmefläche umfassen zusätzlich noch einen Restbereich (auch Trägerrahmen genannt) umfassen, der dafür sorgt, dass das Trägersubstrat nicht schon bei der Trennung (dem Freistanzen) der Elektroden von den Aufnahmeflächen zerfällt und die Prüfmessung ohne großen Aufwand durchgeführt werden kann.
  • Aus Kostengründen wird angestrebt, möglichst große Halbleiterchips auf möglichst großen Aufnahmeflächen anzuordnen, ohne die Einheiten dabei zu vergrößern, also ohne zusätzliches Material für das bandförmige Trägersubstrat aufzuwenden.
  • Nachteilig ist hieran, dass die Stege zwischen den Elektroden und den Restbereichen der Einheiten bei einer Vergrößerung der Aufnahmefläche so dicht beieinander und so dicht bei den anderen Ausnehmungen im Trägersubstrat angeordnet werden, dass bei gegebenem Durchmesser der Stanzwerkzeuge das Trägersubstrat bereits beim Trennen (Freistanzen) der Elektroden von der Aufnahmeflächen zerfällt oder zumindest nicht mehr ohne weiteres Prozessierbar ist. Zudem können sich die Aufnahmeflächen und die Elektroden durch das Freistanzen oder durch thermische Effekte beim Fixieren des Halbleiterchips und der Bonddrähte verformen und uneben werden, wodurch die Verbindung des Halbleiterchips zur Aufnahmefläche und die elektrische Kontaktierung des Halbleiterchips verschlechtert werden können. Dies kann zu einer höheren Ausfallrate beziehungsweise Fehlproduktion führen.
  • Aufgabe der Erfindung ist es, diese und weitere nicht genannte Nachteile zu überwinden. Insbesondere soll eine Strukturierung des Trägersubstrats ermöglicht werden, bei der möglichst große Aufnahmeflächen für größere Halbleiterchips verfügbar sind. Zudem soll die Verformung und das Entstehen von Unebenheiten der Aufnahmeflächen und der Elektroden beim Freistanzen möglichst gering gehalten werden. Gleichzeitig soll aber die Stabilität des Trägersubstrats nicht verschlechtert werden, um die Prozessierung in der Massenfertigung nicht zu beeinträchtigen.
  • Diese Aufgaben werden gelöst durch ein bandförmiges Trägersubstrat zur Montage mehrerer Halbleiterchips umfassend zumindest eine elektrisch leitende Schicht, die durch Ausnehmungen strukturiert ist, wobei die Ausnehmungen mehrere gleichförmige Einheiten im Trägersubstrat bilden und jede Einheit eine Aufnahmefläche zur Montage zumindest eines Halbleiterchips, einen Restbereich und zwei Elektroden zur Kontaktierung des Halbleiterchips umfasst, die durch die Ausnehmungen vorstrukturiert sind, wobei die Aufnahmeflächen zwischen den Elektroden der gleichen Einheit angeordnet sind und das Trägersubstrat durch eine Parkettierung der Einheiten gebildet ist, wobei die Aufnahmeflächen, die Restbereiche und die Elektroden durch derart schmale Stege miteinander verbunden sind, dass durch Ausstanzen der Stege mit kompakten Stanzwerkzeugen die Aufnahmeflächen von den Elektroden elektrisch isolierbar und die Elektroden und Aufnahmeflächen der Einheiten von den Restbereichen trennbar sind, und zumindest zwei Stege, die die Elektroden mit den Restbereichen verbinden, im Bereich von Ecken der Einheiten angeordnet sind.
  • Für eine Parkettierung des Trägersubstrats mit Einheiten, werden die Einheiten als flächige Formen gewählt, die die gesamte Fläche des Trägersubstrats lückenlos ausfüllen können. Als Formen der Einheiten werden dafür bevorzugt Vielecke gewählt. Unter einer Ecke einer Einheit werden erfindungsgemäß daher diese Ecken der vieleckigen Einheit verstanden. Unter einer Parkettierung ist eine lückenlose Bedeckung der Fläche des Trägersubstrats ohne Überlappung zu verstehen.
  • Als elektrisch leitende Schichten finden bevorzugt Metallfolien Anwendung.
  • Die elektrisch leitende Schicht kann erfindungsgemäß 0,05 mm bis 2 mm dick sein, bevorzugt 0,1 mm bis 0,5 mm, besonders bevorzugt 0,15 mm.
  • Unter einem schmalen Steg wird erfindungsgemäß ein Steg mit einer Breite von weniger als 1 mm verstanden, vorzugsweise mit einer Breite von weniger als 0,5 mm, besonders bevorzugt mit einer Breite zwischen 0,05 mm und 0,5 mm, ganz besonders bevorzugt mit einer Breite zwischen 0,1 mm und 0,2 mm. Stege diese Breite können dann mit Stanzwerkzeugen, die einen etwas größeren Querschnitt der Schnittfläche aufweisen, ausgestanzt werden. Solche kompakten Stanzwerkzeuge mit einem Querschnitt zwischen 0,1 mm und 2 mm sind gut zur Umsetzung der Herstellungsverfahren für erfindungsgemäße elektronische Bauteile, also zum Trennen der Elektroden und der Aufnahmeflächen voneinander und von den Restbereichen geeignet.
  • Dabei kann vorgesehen sein, dass die Einheiten rechteckig sind und vorzugsweise vier Stege im Bereich aller Ecken der Einheit angeordnet sind.
  • Eine Parkettierung mit rechteckigen Einheiten ist besonders einfach zu verarbeiten und im folgenden Herstellungsprozess weiterzuverarbeiten.
  • Auch kann erfindungsgemäß vorgesehen sein, dass nächste benachbarte Einheiten eine gemeinsame Kante und zwei gemeinsame Ecken aufweisen, wobei die nächsten benachbarten Einheiten nur die nächsten Nachbarn sind, deren Zentren in der Fläche des Trägersubstrats am nächsten zueinander angeordnet sind.
  • Auch diese Anordnung dient dazu, ein gut zu prozessierendes Trägersubstrat zu erhalten, das eine gute Übersicht während der Verarbeitung ermöglicht.
  • Ferner kann vorgesehen sein, dass die übernächsten benachbarten Einheiten eine gemeinsame Ecke aufweisen, wobei die übernächsten benachbarten Einheiten nur die übernächsten Nachbarn sind, deren Zentren in der Fläche des Trägersubstrats am zweitnächsten zueinander angeordnet sind.
  • Durch die so entstehende Symmetrie des Trägersubstrats ist ebenfalls eine einfache Automatisierung der Verarbeitungsprozesse möglich.
  • Es kann erfindungsgemäß vorgesehen sein, dass der Restbereich jeder Einheit die Elektroden und die Aufnahmefläche der gleichen Einheit umschließt, vorzugsweise vollständig umschließt.
  • Besonders bevorzugte Ausführungsformen des erfindungsgemäßen Trägersubstrats ergeben sich, wenn vorgesehen ist, dass jede Elektrode eine äußere Kontaktfläche und eine Bondanschlussfläche umfasst, die bereichsweise durch Ausnehmungen in Form von Verankerungsschlitzen zur Verankerung einer Moldmasse voneinander getrennt sind.
  • Hierdurch ist ein besonders robustes und daher leicht zu verarbeitendes elektronisches Bauelement herstellbar.
  • Erfindungsgemäß kann auch vorgesehen sein, dass die Ausnehmungen zwischen den Aufnahmeflächen und den Elektroden oder zwischen den Aufnahmeflächen und den Restbereichen, bevorzugt benachbart zu jeweils zumindest einem Steg, besonders bevorzugt beidseitig jedes Stegs, jeweils zumindest einen Entlastungsschlitz umfassen, wobei sich die Entlastungsschlitze in die Aufnahmeflächen und/oder die Elektroden hinein erstrecken.
  • Eine weitere Ausgestaltung der Erfindung kann vorsehen, dass die Ausnehmungen zwischen den Elektroden und den Aufnahmeflächen und/oder den Restbereichen einen Entlastungsschlitz umfassen, der sich in die Elektrode, vorzugsweise in die Bondanschlussfläche hinein erstreckt.
  • Die Entlastungsschlitze dienen dazu, die Elektroden beziehungsweise die Aufnahmeflächen beim Ausstanzen aber auch beim Aufbringen der Halbleiterchips beziehungsweise der Bonddrähte und der Moldmasse mechanisch zu entlasten. Durch die mechanische Belastung beim Stanzen kann die Ebenheit der Aufnahmeflächen und der Elektroden nachlassen. Die Entlastungsschlitze verhindern eine Verformung der Elektroden beziehungsweise der Aufnahmefläche durch die mechanische Belastung beim Freistanzen (elektrisch oder materiell) und auch durch die thermische Belastung beim Molden oder Bonden. Die Aufnahmeflächen und die Elektroden bleiben so ebener, wodurch fehlerhafte elektronische Bauteile im Vorfeld vermieden werden können.
  • Besonders bevorzugte Ausführungsformen erfindungsgemäßer Trägersubstrate können sich dadurch auszeichnen, dass die elektrisch leitende Schicht eine Metallfolie ist, vorzugsweise aus Kupfer oder einer Kupfer-Legierung, besonders bevorzugt aus einer Kupfer-Zinn-Legierung.
  • Die Metallfolie oder ganz im Allgemeinen die elektrisch leitende Schicht kann zusätzlich mit eine weiteren elektrisch leitenden Schicht beschichtet sein, um die Oberfläche des Trägersubstrats zu veredeln. Ebenso kann die elektrisch isolierende Schicht eine zusätzliche elektrisch leitende oder gut wärmeleitende Schicht aufweisen, die auf der von der elektrisch leitenden Schicht gegenüberliegenden Seite der elektrisch isolierenden Schicht angeordnet ist. Diese Schicht kann beispielsweise zur Wärmeabfuhr aus den Halbleiterchips verwendet werden.
  • Kupfer oder Kupferlegierungen sind zum einen meist kostengünstig und lassen sich zum anderen aber auch besonders gut für die Umsetzung eines Herstellungsprozesses zur Herstellung erfindungsgemäßer Trägersubstrate und elektronischer Bauteile verwenden.
  • Ferner kann vorgesehen sein, dass auf die elektrisch leitende Schicht eine elektrisch isolierende Schicht laminiert ist, wobei die elektrisch isolierende Schicht vorzugsweise eine Kunststofffolie ist, besonders bevorzugt aus einem PET, PI und/oder Epoxyd.
  • Die elektrisch isolierende Schicht kann für einige Anwendungen vorteilhaft sein. Zudem stabilisiert die elektrisch isolierende Struktur, da das Laminat stabiler als die elektrisch leitende Schicht alleine ist. Des Weiteren kann die elektrisch leitende Schicht so auch dünner ausgeführt werden.
  • Es kann erfindungsgemäß vorgesehen sein, dass die Dicke der isolierenden Schicht kleiner als 0,6 mm ist, vorzugsweise 0,01 mm bis 0,2 mm dick ist, besonders bevorzugt 0,03 mm bis 0,1 mm dick ist, ganz besonders bevorzugt 0,05 mm dick ist, insbesondere inklusive einem Klebstoff zum Laminieren.
  • Auch kann erfindungsgemäß vorgesehen sein, dass die elektrisch leitende Schicht mit einer elektrisch leitenden Dünnschicht aus einem Edelmetall beschichtet ist, vorzugsweise aus Silber, Gold oder einer Legierung daraus oder damit.
  • Durch eine Beschichtung mit einer Edelmetallschicht, kann sichergestellt werden, dass die Oberfläche des Trägersubstrats nicht so stark oxidiert, dass es zu Fehlern beim Kontaktieren des Halbleiterchips kommen kann.
  • Es kann erfindungsgemäß vorgesehen sein, dass das Trägersubstrat als Band ausgeformt ist, insbesondere als aufgewickelte Endlosbahn, wobei zwei oder mehrere vorstrukturierte Einheiten nebeneinander angeordnet sind und eine Vielzahl von vorstrukturierten Einheiten hintereinander.
  • Eine Endlosbahn ist selbstverständlich nicht wirklich endlos sondern nur sehr lang im Vergleich zu ihrer Breite. Solche aufgerollten Bahnen lassen sich bei der Herstellung der Substrate und der elektronischen Bauelemente leicht abspulen und einfach transportieren und damit einfach Prozessieren.
  • Gemäß einer besonders bevorzugten Weiterbildung der Erfindung kann vorgesehen sein, dass die Ausnehmungen in Richtung der Unterseite des Trägersubstrats, die der Oberseite des Trägersubstrats zur Aufnahme der Halbleiterchips gegenüberliegt, geweitet sind, so dass eine auf die Oberseite aufgebrachte Moldmasse, die sich in die Ausnehmungen erstreckt, in den Weitungen verankert wird, wobei vorzugsweise die Weitungen durch Abstufungen realisiert sind.
  • Die Weitungen und die Abstufung sorgen für eine stabilere Verankerung des Halbleiterchips. Zudem muss die Moldmasse durch diese Maßnahme nicht auf der Unterseite der leitfähigen Schicht überstehen, um eine stabile Verankerung zu erzeugen.
  • Die Aufgaben der Erfindung werden auch gelöst durch ein elektronisches Bauelement umfassend zwei Elektroden und eine Aufnahmefläche, hergestellt, insbesondere freigestanzt aus einem solchen Trägersubstrat, wobei zumindest ein Halbleiterchip auf der Aufnahmefläche befestigt ist, der über Bonddrähte mit den Elektroden, vorzugsweise mit den Bondanschlussflächen der Elektroden, elektrisch kontaktiert ist.
  • Das erfindungsgemäße elektronische Bauelement umfasst die Vorteile des erfindungsgemäßen Trägersubstrats, so dass die Herstellung und Verarbeitung entsprechend vereinfacht ist.
  • Als Halbleiterchip kommen verschiedene Ausführungsformen in Frage. Diese können einen elektronischen Speicher, beliebige elektronische Schaltungen (integrierte Schaltungen – ICs) oder auch LEDs umfassen. Die elektronischen Bauelemente können Beispielsweise als Chip-Karten wie Bankkarten, Telefonkarten oder auch zum bargeldlosen Bezahlen als funkende Chip-Karten verwendet werden. Dazu können die Elektroden als einfache Kontaktierungen und/oder als Anschlüsse von Antennen zum Übertragen von Signalen verwendet werden.
  • Es kann erfindungsgemäß vorgesehen sein, dass der zumindest eine Halbleiterchip oder die Halbleiterchips mit einer Moldmasse auf die Aufnahmefläche gemoldet ist oder sind, wobei die Moldmasse vorzugsweise den oder die Halbleiterchips und die Bonddrähte umschließt und sich auf die Elektrode erstreckt, besonders bevorzugt zumindest bereichsweise die Bondanschlussfläche umschließt und sich durch die Verankerungsschlitze oder die Ausnehmungen hindurch erstreckt.
  • Hierdurch wird ein besonders stabiles und robustes erfindungsgemäßes elektronisches Bauelement bereitgestellt. Als Moldmasse kann beispielsweise ein Polymer, wie zum Beispiel ein Epoxid verwendet werden.
  • Die Aufgaben der Erfindung werden auch gelöst durch ein Verfahren zur Herstellung eines bandförmigen Trägersubstrats, insbesondere eines solchen Trägersubstrats, zur Herstellung von Substraten für die Halbleiterchip-Montage oder elektronischen Bauelementen, insbesondere solcher elektronischer Bauelemente, umfassend die folgenden Schritte:
    • – Bereitstellen einer bandförmigen Metallfolie,
    • – Strukturieren der Metallfolie durch Stanzprägen, so dass ein bandförmiges Trägersubstrat erzeugt wird, das durch eine Parkettierung mit gleichartigen Einheiten, die sich wiederholende Ausnehmungen umfassen, wobei jede Einheit zwei Elektroden und eine dazwischen angeordnete Aufnahmefläche sowie einen Restbereich umfassen, die durch schmale Stege miteinander verbunden sind, und wobei jede Elektrode zumindest einen Steg umfasst, der oder die die Elektrode mit dem Restbereich im Bereich von Ecken der Einheiten verbindet.
  • Auch werden die Aufgaben der Erfindung gelöst durch ein Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines solchen elektronischen Bauelements, mit einem Trägersubstrat, insbesondere mit einem solchen Trägersubstrat, das vorzugsweise mit einem solchen Verfahren hergestellt wurde, umfassend die folgenden chronologischen Schritte:
    • – Anordnen zumindest eines Halbleiterchips auf einer Aufnahmefläche des Trägersubstrats,
    • – Kontaktieren des Halbleiterchips mit zumindest einem Bonddraht mit zumindest einer Elektrode des Trägersubstrats, bevorzugt mit zumindest einer Bondanschlussfläche der Elektrode des Trägersubstrats,
    • – Befestigen des Halbleiterchips mit einer Moldmasse auf dem Trägersubstrat, wobei vorzugsweise der Halbleiterchip und der oder die Bonddrähte durch die Moldmasse abgedeckt werden, und
    • – Freistanzen des elektronischen Bauelements aus dem Trägersubstrat, so dass jedes elektronische Bauelement zumindest einen Halbleiterchip, eine Aufnahmefläche und wenigstens zwei Elektroden umfasst.
  • Dabei kann vorgesehen sein, dass das Freistanzen in zwei Schritten erfolgt, wobei zunächst das Trägersubstrat elektrisch freigestanzt wird, so dass die Elektroden von den Aufnahmeflächen elektrisch getrennt werden, anschließend eine Überprüfung der elektrischen Kontaktierung des Halbleiterchips durch die Bonddrähte durchgeführt wird und daran anschließend die elektronischen Bauelemente materiell freigestanzt werden, so dass diese anschließend vereinzelt vorliegen.
  • Der Erfindung liegt die überraschende Erkenntnis zugrunde, dass bei einer Anordnung der Stege im Bereich der Ecken der Einheiten ausreichend Platz für die Stanzwerkzeuge vorhanden ist, so dass die Aufnahmefläche für den Halbleiterchip bei Beibehaltung der Größe der Elektroden vergrößert werden kann. Gleichzeitig ist das Trägersubstrat aber ausreichend stabil, da jede der Elektroden über mehrere Stege mit den Restbereichen verbunden ist. Da erfindungsgemäß die Elektroden an jeder Ecke der Elektroden getragen sein können, ist die erfindungsgemäße Struktur zusätzlich stabiler. Die Stabilität des Trägersubstrats verhindert eine Beschädigung während der Produktion des elektronischen Bauelements. Dadurch kann ein geringerer Ausschuss bei der Herstellung der Bauelemente erzielt werden.
  • Die erfindungsgemäßen Stege liegen im Bereich der Ecken der Einheiten. Die Ecken der Einheiten werden durch die Restbereiche beziehungsweise durch Ausnehmungen, die die Restbereiche benachbarter Einheiten voneinander trennen, gebildet. Genaugenommen und anders formuliert liegen die erfindungsgemäßen Stege auf Verbindungslinien zwischen dem Zentrum der Einheit und den Ecken der Einheit. Der Bereich der Ecken der Einheit ist bei erfindungsgemäßen Einheiten innerhalb von 2 mm der Ecke der Einheit, vorzugsweise innerhalb von 1 mm.
  • Eine weitere überraschende Erkenntnis der Erfindung ist darin zu sehen, dass es durch Entlastungsschlitze im Bereich der Stege in der Elektroden und/oder der Aufnahmefläche gelingt, die mechanische Belastung dieser Flächen zu reduzieren, so dass eine Verformung der Flächen vermieden werden kann. Hierdurch kann der Ausschuss bei der Produktion zusätzlich reduziert werden.
  • Im Folgenden werden ein Beispiel, zum besseren Verständnis einiger Aspekte der Erfindung und Ausführungsbeispiele der Erfindung anhand von sieben schematisch dargestellten Figuren erläutert, ohne jedoch dabei die Erfindung zu beschränken. Dabei zeigt:
  • 1: eine schematische Aufsicht auf ein beispielhaftes Trägersubstrat, zum besseren Verständnis einiger Aspekte der Erfindung;
  • 2: eine schematische Aufsicht auf ein erfindungsgemäßes Trägersubstrat;
  • 3: eine schematische Aufsicht auf ein erfindungsgemäßes Trägersubstrat mit aufgemoldeten Halbleiterchips;
  • 4: eine schematische Aufsicht auf ein elektrisch freigestanztes, erfindungsgemäßes Trägersubstrat mit aufgemoldeten Halbleiterchips;
  • 5: eine schematische Aufsicht auf ein komplett materiell freigestanztes, erfindungsgemäßes Trägersubstrat mit aufgemoldeten Halbleiterchips;
  • 6: eine schematische Aufsicht auf drei freigestanzte, erfindungsgemäße elektronische Bauelemente ohne Restbereiche und Randstreifen des Trägersubstrats; und
  • 7: eine schematische Querschnittansicht durch ein erfindungsgemäßes elektronisches Bauelement entlang der Schnittebene A in 6.
  • 1 zeigt eine schematische Aufsicht auf ein Trägersubstrat 1, mit dem einige Aspekte der Erfindung verdeutlicht werden sollen. Die Aufsicht erfolgt auf die Oberseite des Trägersubstrats 1, auf der der Halbleiterchip aufgebracht werden soll. Das Trägersubstrat 1 besteht aus einer elektrisch leitenden Metallfolie. Das Trägersubstrat 1 ist aus rechteckigen Einheiten 2 aufgebaut, die in 1, wie auch in den anderen Figuren, durch gepunktete Rechtecke angedeutet sind. Vorliegend sind bei dem Trägersubstrat 1 drei Einheiten 2 gezeigt.
  • Jede Einheit 2 umfasst eine Aufnahmefläche 3 und jeweils zwei Elektroden 4, die jeweils eine äußere Kontaktfläche 5 und eine Bondanschlussfläche 6 umfassen, wobei diese durch Verankerungsschlitze 7 voneinander bereichsweise getrennt sind. Die restlichen Bereiche des Trägersubstrats 1, die bei der Herstellung der elektronischen Bauelemente mit dem Trägersubstrat 1 schlussendlich entfernt werden und die das Trägersubstrat 1 während des Prozessierens zusammenhalten, werden als Restbereiche 8 bezeichnet. Die Restbereiche 8 umgeben die Elektroden 4 und die Aufnahmefläche 3 jeder Einheit 2. Die Elektroden 4 und die Aufnahmeflächen 3 sowie die Restbereiche 8 sind durch Ausnehmungen 9 im Trägersubstrat vorstrukturiert und durch tragende Stege 10, 11, 12 miteinander verbunden.
  • Die gestrichelten Linien in den Ausnehmungen 7, 9 deuten an, dass die Ausnehmungen 7, 9 in der Metallfolie nicht durchgehend den gleichen Querschnitt haben, sondern abgestuft sind. Die Ausnehmungen 7, 9 weiten sich also nach unten über eine Abstufung, die durch die gestrichelte Linie angedeutet ist.
  • Das Trägersubstrat 1 weist am Rand einen Förderstreifen 13 auf, in dem Förderlöcher 14 vorgesehen sind, mit denen das bandförmige Trägersubstrat 1 bei der Herstellung zur automatischen Prozessierung gefördert werden kann. Das bandförmige Trägersubstrat 1 setzt sich zu beiden Seiten (in 1 nach rechts und links) fort, so dass sich weitere Dreier-Einheiten an die gezeigte Dreier-Einheit anschließen. Gezeigt ist also nur ein Abschnitt des gesamten Bandes. Benachbarte Einheiten 2 des gleichen Abschnitts sind durch ein Verbindungselement 15, das durch die Restbereiche 8 beider Einheiten 2 gebildet ist, miteinander verbunden.
  • Die Stege 10 verbinden die Elektroden 4, beziehungsweise die äußeren Kontaktflächen 5 mit dem Restbereich 8 der gleichen Einheit 2 in Richtung einer benachbarten Einheit 2 (oben beziehungsweise unten). Die Stege 12 verbinden die Elektroden 4 mit dem Restbereich 8 der gleichen Einheit 2, wobei diese in Richtung nicht gezeigter benachbarten Einheiten des Bands weisen (In 1 nach rechts und links). Die Stege 11 verbinden die Aufnahmeflächen 3 mit dem Restbereich 8 der gleichen Einheit 2, wobei diese wiederum in Richtung nicht gezeigter benachbarten Einheiten des Bands weisen (In 1 nach rechts und links). Die Stege 11 münden über Kanten 16 in die Aufnahmeflächen 3, wobei die Kanten 16 auch abgerundet sein können.
  • Wenn die Aufnahmeflächen 3 vergrößert werden sollen, werden bei gegebener Größe der Elektroden 4 die Verbindungselemente 15 immer schmaler und die Stege 10 rücken dichter zusammen. Da die Stanzwerkzeuge, mit denen die Stege 10, 11, 12 im Laufe des Herstellungsprozesses getrennt werden sollen, eine kompakte, meist kreisförmige Stanzfläche aufweisen, deren Querschnitt aus Gründen der Stabilität und der Toleranzen nicht beliebig klein gestaltet werden kann, läuft man beim elektrischen Freistanzen der Elektroden 4 bei zu schmalen Verbindungselementen 15 in die Gefahr, die Verbindungselemente 15 ungewollt zu trennen und dadurch, den Halterahmen und das Zwischenprodukt mechanisch zu schwächen und eine Qualitätsprüfung zu erschweren oder unmöglich zu machen.
  • 2 zeigt eine schematische Aufsicht auf ein erfindungsgemäßes Trägersubstrat 21, das dieses Problem und weitere Probleme überwindet. Die Aufsicht erfolgt auf die Oberseite des Trägersubstrats 21, auf der der Halbleiterchip aufgebracht werden soll. Das Trägersubstrat 21 besteht aus einer elektrisch leitenden Metallfolie, die mit einer Goldschicht beschichtet sein kann.
  • Als Metallfolie kann beispielsweise eine Folie aus einer Kupferlegierung verwendet werden. Die Dicke der Metallfolie kann beispielsweise zwischen 0,1 mm bis 0,5 mm liegen.
  • Die gestrichelten Linien in den Ausnehmungen 7, 9 deuten an, dass die Ausnehmungen 7, 9 in der Metallfolie nicht durchgehend den gleichen Querschnitt haben, sondern abgestuft sind. Die Ausnehmungen 7, 9 weiten sich also nach unten über eine Abstufung, die durch die gestrichelte Linie angedeutet ist.
  • Ferner kann auf der Unterseite der Metallfolie eine isolierende Kunststofffolie laminiert sein, indem sie beispielsweise mit der Metallfolie auf der Unterseite verklebt ist. Die Kunststofffolie, die beispielsweise aus PET bestehen kann, hat die breiteren Ausnehmungen (gestrichelte Linien) an den gleichen Stellen, wie die Metallfolie. Die Dicke der Kunststofffolie liegt zwischen 0,02 mm und 0,2 mm.
  • Das bandförmige Trägersubstrat 21 ist durch eine Parkettierung mit rechteckigen Einheiten 2 gebildet, die am Rand (in 2 oben und unten) mit einem Förderstreifen 13 abgeschlossen sind. Der Förderstreifen 13 weist Förderlöcher 14 auf, die als Eingriffe für eine Fördereinrichtung dienen. 2 zeigt nur ein einen Abschnitt des gesamten bandförmigen Trägersubstrats 21. Auf der rechten und linken Seite des Trägersubstrats setzt sich das bandförmige Trägersubstrat 21 fort.
  • Jede Einheit 2 umfasst eine Aufnahmefläche 3 für einen Halbleiterchip oder mehrere Halbleiterchips und zwei Elektroden 4, die die Aufnahmefläche 3 oben und unten umgeben. Die Elektrode 4 ist in zwei Teilbereiche unterteilt und zwar in eine Bondanschlussfläche 6, die zur elektrischen Kontaktierung der Halbleiterchips (nicht gezeigt) mit Hilfe von Bonddrähten (nicht gezeigt) dient, und eine äußere Kontaktfläche 5, an der beispielsweise eine Antenne (nicht gezeigt) oder eine Spannungsversorgung (nicht gezeigt) angeschlossen werden kann. Die Bondanschlussfläche 6 und die äußere Kontaktfläche 5 sind durch Ausnehmungen in Form von Verankerungsschlitzen 7 voneinander getrennt. Die Verankerungsschlitze 7 dienen dazu, dass eine Moldmasse (nicht gezeigt), mit der die Halbleiterchips befestigt werden, hindurchfließen kann und die nach dem Aushärten eine stabile Verankerung bildet.
  • Jede Einheit 2 umfasst ferner Restbereiche 8, die die Elektroden 4 und die Aufnahmefläche umgeben und die für den Zusammenhalt des Trägersubstrats 21 bei der Verarbeitung sorgen. Die Elektroden 4 und die Aufnahmeflächen 3 bilden später einen Teil des aus dem Trägersubstrat 21 aufgebauten elektronischen Bauelements (siehe 6), während die Restbereiche 8 und der Förderstreifen 13 während der Herstellung entfernt werden.
  • Die Elektroden 4, die Aufnahmeflächen 3 und die Restbereiche 8 der Einheiten 2 sind mit Hilfe von Ausnehmungen 9 vorstrukturiert. Auch die Bondanschlussflächen 5 und die äußeren Kontaktflächen 5 sind durch Ausnehmungen 7 strukturiert, wobei die Verbindungen zwischen den Bondanschlussflächen 6 und den äußeren Kontaktflächen 5 später nicht getrennt werden. Durch die Ausnehmungen 9 erstrecken sich Stege 10, 11, 12, die die Elektroden 4, beziehungsweise die Bondanschlussflächen 6 und die äußeren Kontaktflächen 5, die Aufnahmeflächen 3 und die Restbereiche 8 einer Einheit 2 miteinander verbinden und so die Form und Struktur des bandförmigen Trägersubstrats 21 aufrechterhalten. Das bandförmige Trägersubstrat 21 kann dadurch aufgerollt werden, was die weitere Verarbeitung und damit den Herstellungsprozess der elektronischen Bauelemente vereinfacht.
  • Dadurch, dass die Stege 10 die äußeren Anschlussflächen 5 der Elektroden 4 mit den Restbereichen 8 im Bereich der Ecken der Einheiten 2 verbinden, wird genügend Platz geschaffen, um ein Ausstanzen mit kompakten Stanzwerkzeugen (Durchmesser der Stanzfläche kleiner als 2 mm) zu ermöglichen. Dadurch ist es möglich, die Elektroden 4 elektrisch von der Aufnahmefläche 3 zu trennen, ohne das Trägersubstrat 21 als Ganzes zu trennen. Es besteht daher keine Gefahr, die Verbindungselemente 15 und damit den Trägerrahmen an den Grenzen der Einheiten 2 zueinander zu trennen und so die weitere Verarbeitung und Prüfung der elektronischen Bauelemente während der Herstellung zu beeinträchtigen oder sogar zu verhindern.
  • Durch diese Maßnahme ist es möglich, die Verbindungselemente 15 schmaler zu gestalten und so mehr Platz für die Aufnahmeflächen 3 bei gleicher Größe der Elektroden 4 und gleicher Breite des Trägersubstrats 21 einzuräumen. Bei gleichem Materialaufwand können so platzsparend größere Halbleiterchips auf den Aufnahmeflächen 3 angeordnet und befestigt werden, wobei gleichzeitig die Massenfertigung durch Verwendung leicht zu fördernder bandförmiger Trägersubstrate 21 erhalten bleibt. Im Vergleich zu dem Trägersubstrat 1 nach 1 hat das Trägersubstrat 21 also eine größere Aufnahmefläche 3. Während die Abmessungen der Aufnahmefläche 3 des Trägersubstrats 1 nach 1 3,4 X Breite und 3,7 Y Höhe betragen, hat die Aufnahmefläche 3 des Trägersubstrats 21 nach 2 mit der bevorzugten Anordnung der Stege 10 eine Breite von 4,8 X und eine Höhe von 4,8 Y. Dabei sind X und Y Längeneinheiten, die von der Größe der Trägersubstrate 1, 21 abhängen. Es kann für X und Y beispielsweise 1 mm angenommen werden. Bei gleicher äußerer Abmessung der Trägersubstrate 1, 21, stellt das Trägersubstrat 21 also eine um 41% breitere und um 30% höhere Aufnahmefläche zur Verfügung, so dass eine 83% größere Fläche zur Aufnahme von Halbleiterchips bei gleicher Breite des bandförmigen Trägersubstrats 1, 21 und bei gleicher Größe der Elektroden 4 zur Verfügung steht.
  • Beispielsweise kann die Länge und Breite einer erfindungsgemäßen Aufnahmefläche 3 zwischen 1 mm und 10 mm liegen, vorzugsweise circa 5 mm. Die Breite eines bandförmigen Trägersubstrats 21 kann zwischen 20 mm und 100 mm liegen, vorzugsweise zwischen 30 mm und 50 mm. Diese Größenangaben beziehen sich auf erfindungsgemäße Trägersubstrate im Allgemeinen und sollen nicht auf das vorliegende Ausführungsbeispiel beschränkt verstanden werden. Die Breite des bandförmigen Trägersubstrats 21 liegt in 2 in Y-Richtung. Die Länge des bandförmigen Trägersubstrats 21 (in X-Richtung) ist größer, es setzt sich also in X-Richtung mit gleichartigen jeweils drei nebeneinander liegenden Einheiten 2 fort. Das Trägersubstrat 21 kann zur Verarbeitung aufgerollt werden und kann zwischen 10 cm und etlichen Metern lang sein.
  • Des Weiteren umfassen die Ausnehmungen 9 Entlastungsschlitze 26, 27, die sich in die Aufnahmeflächen 3 beziehungsweise die Bondkontaktflächen 6 hinein erstrecken. Die Entlastungsschlitze 26, 27 öffnen die schmaleren oberen Bereiche der Ausnehmungen 7, 9 in die Aufnahmeflächen 3 beziehungsweise die Bondkontaktflächen 6. Durch diese Entlastungsschlitze 26, 27 kann eine Verformung der Aufnahmefläche 3 und der Elektroden 4 beim Ausstanzen der Stege 10, 11, 12 und schon zuvor beim Ausstanzen der Ausnehmungen 7, 9 verhindert werden. Ebenso kann eine thermische induzierte Verformung beziehungsweise Unebenheit der Flächen 3, 4, 5, 6 beim Verbinden des Halbleiterchips verhindert oder zumindest reduziert werden. Die Verformung ist unerwünscht, da sie eine zuverlässige Kontaktierung und Montage der Halbleiterchips erschwert.
  • Im Folgenden wird die Herstellung erfindungsgemäßer elektronischer Bauelemente unter Verwendung eines erfindungsgemäßen Trägersubstrats 21 wie nach 2 anhand der 3 bis 6 erläutert.
  • Zunächst wird jeweils ein Halbleiterchip 31 auf die gezeigte Oberseite der Aufnahmeflächen 3 einer jeden Einheit 2 aufgesetzt und dort befestigt, indem der Halbleiterchip 31 beispielsweise festgeklebt wird. Anschließend wird der Halbleiterchip 31 mit Bonddrähten (nicht gezeigt) mit den Bondanschlussflächen 6 verbunden. Danach werden der Halbleiterchip 31 und die Bonddrähte fixiert, indem eine Moldmasse 32, beispielsweise ein Epoxid aufgetragen wird. Beim Molden des Halbleiterchips 31 und der Bonddrähte läuft die Moldmasse 32 auch in die Verankerungsschlitze 7 und die Ausnehmungen 9, so dass die Moldmasse 32 gut in dem Trägersubstrat 21 verankert ist und den Halbleiterchip 31 festhält, nachdem die Moldmasse 32 ausgehärtet ist.
  • Dieser so entstandene Aufbau ist in 3 als schematische Aufsicht gezeigt, wobei der von der Moldmasse 32 umschlossene und daher innenliegende Halbleiterchip 31 durch ein gestricheltes Rechteck angedeutet ist. Die unmittelbar im Bereich der Moldmasse 32 liegenden Ausnehmungen 9 sind ebenfalls von der Moldmasse 32 durchflossen und Wirken aufgrund der Abstufung dann als Verankerung des Halbleiterchips 31.
  • Anschließend wird der in 3 gezeigte Aufbau elektronisch Freigestanzt. Dabei werden die Stege 10, 12, die die Elektroden 4 mit den Restbereichen 8 materiell und elektrisch leitend verbinden, mit einem Stanzwerkzeug heraus gestanzt. Dieser Zustand ist in 4 in einer schematischen Aufsicht gezeigt. Die elektronischen Freistanzungen 35 bewirken, dass die äußeren Kontaktflächen 5 und die Bondanschlussflächen 6, also die Elektroden 4 nicht mehr elektrisch leitend mit der Aufnahmefläche 3 oder dem Restbereich 8 verbunden sind.
  • Die Verbindungselemente 15 und die Restbereiche 8 sowie die Stege 11 bewirken dabei, dass die gesamte Struktur noch einigermaßen stabil zusammenhängt und so weiter Verarbeitet werden kann. Anschließend kann die elektrische Kontaktierung der Halbleiterchips 31 zu den Elektroden 4 serienmäßig überprüft werden, um fehlerhafte Bauelemente 40 frühzeitig zu erkennen und später aussortieren zu können. Die betroffenen Einheiten 2 können dazu markiert werden.
  • In einem nächsten Schritt werden die elektronischen Bauelemente 40 aus dem Trägersubstrat 21 herausgetrennt, indem mit materiellen Freistanzungen 36 die Stege 11 ausgestanzt und dabei die elektronischen Bauelemente 40 freigestanzt werden. Neben einer materiellen Freistanzung 36 mit einem Stempel oder einem anderen Stanzwerkzeug könnten auch andere Verfahren angewendet werden, wie beispielsweise Schneiden oder Laserschneiden.
  • Dieser Zustand, in dem die elektronischen Bauelemente 40 umfassend die Moldmasse 32, die Halbleiterchips 31 und die äußeren Anschlussflächen 5 von den Restbereichen 8 und den Förderstreifen 13 freigestanzt sind, ist in 5 als schematische Aufsicht gezeigt. 6 zeigt schließlich als schematische Aufsicht die drei vereinzelten elektronischen Bauelemente 40, die mit den drei Einheiten 2 des Trägersubstrats 21 herstellt wurden. Die elektronischen Bauelemente 40 können anschließend verbaut werden, indem beispielswiese Drähte oder Leiterbahnen als Antennen oder elektrische Stromleitungen mit den äußeren Anschlussflächen 5 verbunden werden.
  • 7 zeigt eine schematische Querschnittansicht eines erfindungsgemäßen Bauteils 40 entlang eines Schnitts A, der Anhand der gestrichelten Linie in 6 gezeigt ist. Das elektronische Bauteil 40 umfasst an der Unterseite die Aufnahmefläche 3, die äußeren Kontaktflächen 5 und die Bondanschlussflächen 6. Dazwischen sind Ausnehmungen 9 und Verankerungsschlitze 7 angeordnet, die mit der Moldmasse 32 gefüllt sind. Die Moldmasse 32 bedeckt auch einen Halbleiterchip 31, der auf der Aufnahmefläche 3 aufgeklebt ist. Der Halbleiterchip 31 ist über Bonddrähte 41 mit den Bondanschlussflächen 6 kontaktiert. Die Moldmasse 32 umschließt auch die Bonddrähte 41.
  • Die Verankerungsschlitze 7 weisen auf einer, der Mitte des elektronischen Bauteils 40 zugewandten Seite eine Abstufung 42 auf, die die Verankerungsschlitze 7 in Richtung der Unterseite weitet. Die Ausnehmungen 9, die die Aufnahmefläche 3 elektrisch von der Bondanschlussfläche 6 beziehungsweise der Elektrode 5, 6 trennt, weisen beidseitig ebensolche Abstufungen 42 auf, so dass auch diese in Richtung der Unterseite des elektronischen Bauteils 40 beziehungsweise in Richtung der Unterseite des Trägersubstrats geweitet sind.
  • Die in der voranstehenden Beschreibung, sowie den Ansprüchen, Figuren und Ausführungsbeispielen offenbarten Merkmale der Erfindung können sowohl einzeln, als auch in jeder beliebigen Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausführungsformen wesentlich sein.
  • Bezugszeichenliste
    • 1, 21
    Trägersubstrat
    2
    Einheit
    3
    Aufnahmefläche
    4
    Elektrode
    5
    Äußere Kontaktfläche
    6
    Bondanschlussfläche
    7
    Verankerungsschlitz/Ausnehmung/Ausstanzung
    8
    Restbereich
    9
    Ausnehmung/Ausstanzung
    10, 11, 12
    Steg
    13
    Förderstreifen
    14
    Förderloch
    15
    Verbindungselement
    16
    Kante
    26, 27
    Entlastungsschlitz
    31
    Halbleiterchip
    32
    Moldmasse
    35
    Elektronische Freistanzung
    36
    Vollständige Freistanzung
    40
    Elektronisches Bauelement
    41
    Bonddraht
    42
    Abstufung
    A
    Schnittebene für Querschnittansicht von 7
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102005044001 B3 [0004]
    • DE 10148120 A1 [0005]

Claims (12)

  1. Bandförmiges Trägersubstrat (1, 21) zur Montage mehrerer Halbleiterchips (31) umfassend zumindest eine elektrisch leitende Schicht, die durch Ausnehmungen (7, 9) strukturiert ist, wobei die Ausnehmungen (7, 9) mehrere gleichförmige Einheiten (2) im Trägersubstrat (1, 21) bilden und jede Einheit (2) eine Aufnahmefläche (3) zur Montage zumindest eines Halbleiterchips (31), einen Restbereich (8) und zwei Elektroden (4) zur Kontaktierung des Halbleiterchips (31) umfasst, die durch die Ausnehmungen (7, 9) vorstrukturiert sind, wobei die Aufnahmeflächen (3) zwischen den Elektroden (4) der gleichen Einheit (2) angeordnet sind und das Trägersubstrat (1, 21) durch eine Parkettierung der Einheiten (2) gebildet ist, dadurch gekennzeichnet, dass die Aufnahmeflächen (3), die Restbereiche (8) und die Elektroden (4) durch derart schmale Stege (10, 11, 12) miteinander verbunden sind, dass durch Ausstanzen der Stege (10, 11, 12) mit kompakten Stanzwerkzeugen die Aufnahmeflächen (3) von den Elektroden (4) elektrisch isolierbar und die Elektroden (4) und Aufnahmeflächen (3) der Einheiten (2) von den Restbereichen (8) trennbar sind, und zumindest zwei Stege (10), die die Elektroden (4) mit den Restbereichen (8) verbinden, im Bereich von Ecken der Einheiten (2) angeordnet sind.
  2. Trägersubstrat (1, 21) nach Anspruch 1, dadurch gekennzeichnet, dass die Einheiten (2) rechteckig sind und vorzugsweise vier Stege (10) im Bereich aller Ecken der Einheit (2) angeordnet sind.
  3. Trägersubstrat (1, 21) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nächste benachbarte Einheiten (2) eine gemeinsame Kante und zwei gemeinsame Ecken aufweisen, wobei die nächsten benachbarten Einheiten (2) nur die nächsten Nachbarn sind, deren Zentren in der Fläche des Trägersubstrats (1, 21) am nächsten zueinander angeordnet sind.
  4. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die übernächsten benachbarten Einheiten (2) eine gemeinsame Ecke aufweisen, wobei die übernächsten benachbarten Einheiten (2) nur die übernächsten Nachbarn sind, deren Zentren in der Fläche des Trägersubstrats (1, 21) am zweitnächsten zueinander angeordnet sind.
  5. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass jede Elektrode (4) eine äußere Kontaktfläche (5) und eine Bondanschlussfläche (6) umfasst, die bereichsweise durch Ausnehmungen (7) in Form von Verankerungsschlitzen (7) zur Verankerung einer Moldmasse (32) voneinander getrennt sind.
  6. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmungen (9) zwischen den Aufnahmeflächen (3) und den Elektroden (4) und/oder zwischen den Aufnahmeflächen (3) und den Restbereichen (8), bevorzugt benachbart zu jeweils zumindest einem Steg (11), besonders bevorzugt beidseitig jeden Stegs (11), jeweils zumindest einen Entlastungsschlitz (26) umfassen, wobei sich die Entlastungsschlitze (26) in die Aufnahmeflächen (3) hinein erstrecken.
  7. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmungen (9) zwischen den Elektroden (4) und den Aufnahmeflächen (3) und/oder den Restbereichen (8) einen Entlastungsschlitz (27) umfassen, der sich in die Elektrode (4), vorzugsweise in die Bondanschlussfläche (6) hinein erstreckt.
  8. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die elektrisch leitende Schicht eine Metallfolie ist, vorzugsweise aus Kupfer oder einer Kupfer-Legierung, besonders bevorzugt aus einer Kupfer-Zinn-Legierung.
  9. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf die elektrisch leitende Schicht eine elektrisch isolierende Schicht laminiert ist, wobei die elektrisch isolierende Schicht vorzugsweise eine Kunststofffolie ist, besonders bevorzugt aus einem PET, PI und/oder Epoxyd und/oder die elektrisch leitende Schicht mit einer elektrisch leitenden Dünnschicht aus einem Edelmetall beschichtet ist, vorzugsweise aus Gold oder einer Goldlegierung.
  10. Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmungen (7, 9) in Richtung der Unterseite des Trägersubstrats (1, 21), die der Oberseite des Trägersubstrats (1, 21) zur Aufnahme der Halbleiterchips (31) gegenüberliegt, geweitet sind, so dass eine auf die Oberseite aufgebrachte Moldmasse (32), die sich in die Ausnehmungen (7, 9) erstreckt, in den Weitungen verankert wird, wobei vorzugsweise die Weitungen durch Abstufungen (42) realisiert sind.
  11. Elektronisches Bauelement (40) umfassend zwei Elektroden (4) und eine Aufnahmefläche (3), hergestellt, insbesondere freigestanzt aus einem Trägersubstrat (1, 21) nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zumindest ein Halbleiterchip (31) auf der Aufnahmefläche (3) befestigt ist, der über Bonddrähte (41) mit den Elektroden (4), vorzugsweise mit den Bondanschlussflächen (6) der Elektroden (4), elektrisch kontaktiert ist.
  12. Elektronisches Bauelement (40) nach Anspruch 11, dadurch gekennzeichnet, dass der zumindest eine Halbleiterchip (31) oder die Halbleiterchips (31) mit einer Moldmasse (32) auf die Aufnahmefläche (3) gemoldet ist oder sind, wobei die Moldmasse (32) vorzugsweise den oder die Halbleiterchips (31) und die Bonddrähte (41) umschließt und sich auf die Elektrode (4) erstreckt, besonders bevorzugt zumindest bereichsweise die Bondanschlussfläche (6) umschließt und sich durch die Verankerungsschlitze (7) oder die Ausnehmungen (7, 9) hindurch erstreckt.
DE202012100694U 2012-02-29 2012-02-29 Substrat mit vergrößerter Chipinsel Expired - Lifetime DE202012100694U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE202012100694U DE202012100694U1 (de) 2012-02-29 2012-02-29 Substrat mit vergrößerter Chipinsel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE202012100694U DE202012100694U1 (de) 2012-02-29 2012-02-29 Substrat mit vergrößerter Chipinsel

Publications (1)

Publication Number Publication Date
DE202012100694U1 true DE202012100694U1 (de) 2012-03-30

Family

ID=46021854

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202012100694U Expired - Lifetime DE202012100694U1 (de) 2012-02-29 2012-02-29 Substrat mit vergrößerter Chipinsel

Country Status (1)

Country Link
DE (1) DE202012100694U1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015197386A1 (de) * 2014-06-25 2015-12-30 Heraeus Deutschland Gmbh Bandförmiges substrat zur herstellung von chipträgern, elektronisches modul mit einem solchen chipträger, elektronische einrichtung mit einem solchen modul und verfahren zur herstellung eines substrates
WO2020104759A1 (fr) 2018-11-23 2020-05-28 Linxens Holding Procédé de fabrication d'un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10148120A1 (de) 2001-09-28 2003-04-17 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE102005044001B3 (de) 2005-09-14 2007-04-12 W.C. Heraeus Gmbh Laminiertes Substrat für die Montage von elektronischen Bauteilen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10148120A1 (de) 2001-09-28 2003-04-17 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE102005044001B3 (de) 2005-09-14 2007-04-12 W.C. Heraeus Gmbh Laminiertes Substrat für die Montage von elektronischen Bauteilen

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015197386A1 (de) * 2014-06-25 2015-12-30 Heraeus Deutschland Gmbh Bandförmiges substrat zur herstellung von chipträgern, elektronisches modul mit einem solchen chipträger, elektronische einrichtung mit einem solchen modul und verfahren zur herstellung eines substrates
DE102014108916A1 (de) 2014-06-25 2015-12-31 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipträgern, elektronisches Modul mit einem solchen Chipträger, elektronische Einrichtung mit einem solchen Modul und Verfahren zur Herstellung eines Substrates
CN106489200A (zh) * 2014-06-25 2017-03-08 贺利氏德国有限及两合公司 用于制造芯片载体的条带形衬底、具有该芯片载体的电子模块、具有该模块的电子设备和制造衬底的方法
JP2017528004A (ja) * 2014-06-25 2017-09-21 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト チップキャリアを製造するためのストリップ構造基板、この種のチップキャリアを有する電子モジュール、この種のモジュールを有する電子装置及び基板を製造するための方法
US9941197B2 (en) 2014-06-25 2018-04-10 Heraeus Deutschland GmbH & Co. KG Strip-shaped substrate for producing chip carriers, electronic module with a chip carrier of this type, electronic device with a module of this type, and method for producing a substrate
DE102014108916B4 (de) 2014-06-25 2019-12-05 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipträgern, elektronisches Modul mit einem solchen Chipträger, elektronische Einrichtung mit einem solchen Modul und Verfahren zur Herstellung eines Substrates
WO2020104759A1 (fr) 2018-11-23 2020-05-28 Linxens Holding Procédé de fabrication d'un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré
FR3089055A1 (fr) 2018-11-23 2020-05-29 Linxens Holding Procédé de fabrication d’un support flexible de circuit intégré, support flexible de circuit intégré, module comprenant un support flexible et un circuit intégré.

Similar Documents

Publication Publication Date Title
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
EP3360167B1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE3029667A1 (de) Traegerelement fuer einen ic-baustein
DE102009008738A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
EP0859993B1 (de) Chipmodul
EP1269410A1 (de) Verfahren zur herstellung eines trägerbandes mit einer vielzahl von elektrischen einheiten, jeweils aufweisend einen chip und kontaktelemente
DE19623826C2 (de) Verfahren zur Herstellung eines Trägerelements für Halbleiterchips
DE19543427A1 (de) Chipmodul
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE202012100694U1 (de) Substrat mit vergrößerter Chipinsel
DE112015006115T5 (de) Leadframe und Chipgehäuse mit Leadframe
DE102015118631B4 (de) Verfahren zur Ausbildung und zur Verarbeitung von Leiterrahmenstreifen mit Formmassekanälen und Gehäuseanordnungen diese umfassend
DE102014208960A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
EP2820673B1 (de) Substrat mit vergrösserter chipinsel
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102014108916B4 (de) Bandförmiges Substrat zur Herstellung von Chipträgern, elektronisches Modul mit einem solchen Chipträger, elektronische Einrichtung mit einem solchen Modul und Verfahren zur Herstellung eines Substrates
EP2529398B1 (de) Verbesserung der ebenheit durch freischnitte an den prägen
DE102011110799A1 (de) Substrat für den Aufbau elektronischer Elemente
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
WO1997048133A1 (de) Verfahren zur herstellung eines trägerelements für halbleiterchips
DE8803653U1 (de) Chipmodul
DE10339022A1 (de) Halbleitervorrichtung
DE102015105151B4 (de) Chipkarte und Verfahren zur Ausbildung einer Chipkarte

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20120524

R082 Change of representative

Representative=s name: SCHULTHEISS & STERZEL PATENTANWAELTE PARTG MBB, DE

R150 Utility model maintained after payment of first maintenance fee after three years
R081 Change of applicant/patentee

Owner name: HERAEUS DEUTSCHLAND GMBH & CO. KG, DE

Free format text: FORMER OWNER: HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG, 63450 HANAU, DE

Effective date: 20150128

R082 Change of representative

Representative=s name: SCHULTHEISS & STERZEL PATENTANWAELTE PARTG MBB, DE

Effective date: 20150128

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20150224

R151 Utility model maintained after payment of second maintenance fee after six years
R082 Change of representative
R158 Lapse of ip right after 8 years