DE102011087368B4 - Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers - Google Patents

Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers Download PDF

Info

Publication number
DE102011087368B4
DE102011087368B4 DE102011087368.6A DE102011087368A DE102011087368B4 DE 102011087368 B4 DE102011087368 B4 DE 102011087368B4 DE 102011087368 A DE102011087368 A DE 102011087368A DE 102011087368 B4 DE102011087368 B4 DE 102011087368B4
Authority
DE
Germany
Prior art keywords
mosfet
jfet
node
driver
side driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102011087368.6A
Other languages
English (en)
Other versions
DE102011087368A1 (de
Inventor
Dieter Draxelmayr
Karl Norling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011087368A1 publication Critical patent/DE102011087368A1/de
Application granted granted Critical
Publication of DE102011087368B4 publication Critical patent/DE102011087368B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

Treiberschaltung, die aufweist: einen Low-Side-Treiber (104, 204), welcher einen ersten Ausgang und einen Referenz-Eingang (G) aufweist, wobei der erste Ausgang dazu ausgebildet ist, mit einem Kontroll-Knoten eines ersten Halbleiterschalters (108) verbunden zu werden und der Referenz-Eingang (G) dazu ausgebildet ist, mit einem Referenz-Knoten (120) des ersten Halbleiterschalters (108) verbunden zu werden; einen ersten Kondensator (C3), welcher zwischen einen Ausgangsknoten des ersten Halbleiterschalters (108) und einen ersten Knoten geschaltet ist; eine erste Diode (D3), welche zwischen den ersten Knoten und einen ersten Stromeingang (P) des Low-Side-Treibers (104, 204) geschaltet ist; und einen zweiten Kondensator (C2), welcher zwischen den ersten Stromeingang (P) des Low-Side-Treibers (104) und den Referenz-Knoten des ersten Halbleiterschalters (104) geschaltet ist, wobei der erste Halbleiterschalter einen JFET (234) in Serie zu einem MOSFET (236) aufweist und wobei der Low-Side-Treiber (204) den MOSFET (236) ausgeschaltet lässt, wenn eine Referenz-Versorgungsspannung unterhalb einer ersten Schwellenspannung liegt, den MOSFET (236) und den JFET (234) treibt, wenn die Referenz-Versorgungsspannung zwischen der ersten und einer zweiten Schwellenspannung liegt, und den MOSFET (236) eingeschaltet lässt, wenn die Referenz-Versorgungsspannung größer ist als die zweite Schwellenspannung.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf elektronische Schaltungen, insbesondere auf eine Anordnung und ein Verfahren zum "Bootstrapping" eines Schaltertreibers.
  • Leistungsversorgungssysteme (engl.: power supply systems) sind in vielen elektronischen Anwendungen vorhanden, von Computern bis zu Automobilen. Im Allgemeinen werden Spannungen in einem Leistungsversorgungssystem mittels einer DC-DC-, einer DC-AC-, und/oder AC-DC-Wandlung erzeugt, indem ein Schalter betätigt wird, an den eine Induktivität oder ein Transformator angeschlossen ist. In manchen Leistungsversorgungssystemen sind Kombinationen von Schaltern in einer Brückenschaltung angeordnet, wie z. B. einer Halbbrücke, einer Vollbrücke, oder einer Mehrphasenbrücke. Wenn von der Leistungsversorgung sehr hohe Spannungen erzeugt werden, ist es vorteilhaft Schalter zu nutzen, die zugleich eine hohe Durchbruchspannung und einen niedrigen Einschaltwiderstand haben, wie z. B. Sperrschicht-Feldeffekttransistoren (JFETs). Die hohe Durchbruchspannung eines JFET erlaubt einen zuverlässigen Betrieb, auch mit Ausgangsspannungen von mehreren hundert oder sogar über tausend Volt. Der niedrige Einschaltwiderstand von JFET-Bausteinen erlaubt einen effizienten Betrieb des Leistungsversorgungssystems.
  • JFET-Bausteine haben die Eigenschaft, dass sie selbstleitende, oder "normally on“-Bauelemente sind, was bedeutet, dass die Bauelemente Strom leiten, wenn die Gate-Source-Spannung des JFET bei ungefähr Null Volt liegt. Eine solche Eigenschaft bereitet Probleme, da die Schalttransistoren als Kurzschlüsse auftreten bevor das Leistungsversorgungssystem komplett vorgespannt ist, was zur Folge hat, dass beim Starten der Leistungsversorgung hohe Ströme verursacht werden. In einigen Hochleistungs-JFET-Bausteinen, welche zum Schalten von Leistungsversorgungen verwendet werden, kann diese so genannte Pinch-Off-Spannung um die –15 Volt betragen. Aus diesem Grund wird diese negative Spannung bereits erzeugt, bevor die Leistungsversorgung den vollen Betrieb beginnt und der JFET noch komplett ausgeschaltet sein kann.
  • In einigen Leistungsversorgungen werden durch das Verwenden von Transformatoren beim Start Vorspannungen gebildet. Die Verwendung von Transformatoren ist jedoch teuer. In anderen Leistungsversorgungen werden Spannungen beim Start durch die Verwendung von Bootstrapping-Methoden erzeugt, bei welchen die Energie von Vermittlungsknoten in der Leistungsversorgungsschaltung genutzt wird um Kondensatoren zu laden, welche eine lokale Leistungsversorgung für die Schalttransistoren darstellen. Wenn JFETs zum Einsatz kommen, sind solche Bootstrapping-Methoden jedoch schwer anzuwenden. Wenn zum Beispiel die interne Versorgungsspannung des Leistungsversorgungssystems beim Start niedrig ist, könnten die JFET-Schalter nicht funktionieren, weil die Spannung, die benötigt wird um ein Ein- und Ausschalten des JFET zu ermöglichen, noch nicht aufgebaut wurde. Wenn die JFET-Schalter nicht schalten, können die internen Versorgungsspannungen, die benötigt werden um den Schalter zu betätigen, nicht gebildet werden.
  • Die DE 10 2007 009 885 A1 beschreibt in 5 eine Schaltungsanordnung mit mehreren Halbbrückenschaltungen, die jeweils einen ersten JFET und einen zweiten JFT aufweisen, wobei der erste JFET und der zweite JFET in Reihe geschaltet sind. Ein Low-Side-Treiber steuert den ersten JFET an. Eine Reihenschaltung mit einer Diode und einem ersten Kondensator ist zwischen ein Drain des ersten JFET und einen ersten Eingang des Low-Side-Treibers geschaltet und ein zweiten Kondensator ist zwischen den ersten Eingang und einen zweiten Eingang des Low-Side-Treibers geschaltet.
  • Die US 2008/0 197 908 A1 beschreibt eine Kaskodeschaltung mit einem JFET und einem MOSFET, die separat angesteuert werden. Der JFET wird hierbei getaktet angesteuert während der MOSFET dauerhaft eingeschaltet ist.
  • Aufgabe der vorliegenden Erfindung ist es, eine Treiberschaltungen für eine Kaskodeschaltung mit einem MOSFET und einem JFET zur Verfügung zu stellen, bei der die zuvor genannten Probleme nicht auftreten, entsprechende Ansteuerverfahren für eine Kaskodenschaltung zur Verfügung zu stellen und eine entsprechende Anordnung mit zwei Kaskodenschaltungen und zwei Treiberschaltungen zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine Treiberschaltung nach Anspruch 1, Verfahren nach den Anspruch 9 und 13 und eine Anordnung nach Anspruch 16 gelöst.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und deren Vorteilen, wird nun auf die folgende Beschreibung, in Verbindung mit den zugehörigen Zeichnungen, Bezug genommen, wobei:
  • 1a–1b Leistungsversorgungssysteme veranschaulichen;
  • 2 eine Ausgestaltung eines Schaltertreibersystems veranschaulicht;
  • 3a–3c Schaltpläne einer Ausgestaltung eines Treibers veranschaulichen;
  • 4a–4c ein Zeitdiagramm und Schaltbilder einer Ausgestaltung einer Schalter-Kontrollschaltung veranschaulichen;
  • 5 eine weitere Ausgestaltung eines Schaltertreibersystems darstellt;
  • 6 eine Ausgestaltung einer Treiberschaltung darstellt;
  • 7a–7b eine Ausgestaltung eines Leistungsversorgungssystems darstellt, welche Ausgestaltungen einer Treiberschaltung verwendet;
  • 8 eine Ausgestaltung eines Diagramms von Wellenformen einer Ausgestaltung einer Treiberschaltung darstellt.
  • Gleiche Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich, soweit nicht anders angegeben, auf gleiche Elemente. Die Figuren sollen die relevanten Aspekte der Ausführungsformen klar darstellen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Der Aufbau und die Funktion verschiedener Ausführungsformen werden im Folgenden detailliert erörtert. Die vorliegende Erfindung liefert jedoch viele geeignete erfinderische Ideen, die in einer großen Vielfalt spezifischer Zusammenhänge verkörpert sein können. Die diskutierten spezifischen Ausführungsformen sind lediglich Beispiele von verschiedener Art und Weise die Erfindung zu fertigen und zu benutzen, und limitieren nicht den Umfang der Erfindung.
  • Die vorliegende Erfindung wird mit Bezug auf verschiedene Ausführungsformen von Schaltertreibern in Schaltnetzteilen beschrieben. Ausführungsformen der Erfindung können ebenfalls in Schaltertreibern in anderen elektronischen Anwendungen Verwendung finden, wie z. B. Solarumrichter, Telekommunikation, Server und unterbrechungsfreie Leistungsversorgungen.
  • 1a zeigt ein Leistungsversorgungssystem 100 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Eingangsspannung Vin wird über einer Halbbrückenschaltung 101 angelegt, welche einen High-Side-Schalter 106 und einen Low-Side-Schalter 108 aufweist. In einer Ausführungsform wird jeder Schalter 106 und 108 aus einem JFET und einem MOSFET, welche in Serie geschaltet sind, gebildet. Alternativ können auch andere Schalterkonfigurationen genutzt werden. Während des Betriebs des Leistungsversorgungssystems steuert der High-Side-Treiber 102 den High-Side-Schalter 106 und der Low-Side-Treiber 104 den Low-Side-Schalter 108. In einer Ausführungsform werden der High-Side-Schalter 106 und der Low-Side-Schalter 108 abwechselnd angesteuert, so dass zu jedem Zeitpunkt immer nur ein Schalter leitend ist. In einigen Ausführungsformen wird die Ausgangsspannung Vout entsprechend der Einschaltdauer der leitenden Zustände des High-Side-Schalters 106 und des Low-Side-Schalters 108 und gemäß dem Windungsverhältnis des Transformators T1 gesteuert.
  • Der Ausgang N1 der Halbbrückenschaltung 101 ist mit der ersten Wicklung des Transformators T1 verbunden. Die zweite Wicklung des Transformators T1 ist mit den Gleichrichtdioden D4A und D4B verbunden. Die Gleichrichtdioden D4A und D4B richten den Ausgang der zweiten Wicklung des Transformators T1 gleich, der Kondensator C5 filtert die gleichgerichteten Ausgangssignale der Dioden D4A und D4B. In einer Ausführungsform wird die Ausgangsspannung Vout vom Isolierungs-/Controllerblock 112 gemessen, welcher Eingangssignale für den High-Side-Treiber 102 und den Low-Side-Treiber 104 generiert. In einer Ausführungsform bildet der Isolierungs-/Controllerblock eine elektrische Isolation zwischen der ersten und der zweiten Seite des Transformators T1. Dafür können zum Beispiel Isolationsschaltungen wie beispielsweise Optoisolatoren, Transformatoren und andere bekannte Bauteile die zur Isolation geeignet sind zum Einsatz kommen. In einer Ausführungsform kann der Isolierungs-/Controllerblock derart konfiguriert werden, dass eine vorgegebene Ausgangsspannung Vout ausgegeben wird.
  • In einer Ausführungsform wird dem High-Side-Treiber 102 über die Anschlüsse G und P Strom zugeführt, wobei der Anschluss G mit dem Ausgang N1 der Halbbrückenschaltung 101 verbunden ist und der Anschluss P über den Knoten 122 mit dem Kondensator C1 und der Diode D1 verbunden ist. Wenn der Knoten N1 einen Spannungsübergang in positiver Richtung erfährt, wird der Knoten 122 solange hoch getrieben, bis die Diode D1 bei Vin – VS1 + VDS1 vorwärts leitend wird, wobei VDS1 die Sperrspannung der Diode D1 und VS1 die Spannung der Leistungsversorgung 110 ist. Wenn am Knoten N1 die Spannung Vin anliegt, liegt am Kondensator C1 eine Spannung von ungefähr VS1 – VDS an. Wenn der Knoten N1 beginnt einen Spannungsübergang in negativer Richtung zu erfahren wird die Diode D1 rückwärts leitend und eine Spannung von ungefähr VS1 – VDS1 wird am Kondensator C1 aufrecht erhalten. In einigen Ausführungsformen klingt die Spannung über dem Kondensator C1 ab, je nach der Größe des Kondensators C1 und des Stromes der von dem Treiber 102 verbraucht wird. In einer Ausführungsform wird die Spannung VS1 derart gewählt, dass sie mindestens ausreichend ist den JFET im High-Side-Schalter 106 auszuschalten. In Ausführungsformen, in welchen der High-Side-Schalter einen JFET enthält, wird die Spannung VS1 derart gewählt, dass sie mindestens größer ist als die Größenordnung der Pinch-Off-Spannung des JFET. Dies kann beispielsweise zwischen ungefähr 10 Volt und ungefähr 15 Volt sein. In anderen Ausführungsformen können andere Werte gewählt werden, je nach Anwendung, deren Anforderungen und den Merkmalen der einzelnen im Schaltkreis verwendeten Bausteine.
  • Bei einer Ausführungsform wird dem Low-Side-Treiber 104 über den Anschluss G und den Anschluss P Strom zugeführt, wobei Anschluss G mit Ground (Masse) 120 verbunden ist und Anschluss P mit dem Kondensator C2 und der Diode D3 verbunden ist. Wenn der Knoten N1 einen Spannungsübergang in positiver Richtung erfährt, erhöht sich die Spannung am Knoten 128 solange, bis die Diode D2 bei einer Spannung von Vin – VS1 + VDS2 vorwärtsleiten wird, wobei VDS2 die Sperrspannung der Diode D2 ist. Wenn am Knoten N1 eine Spannung Vin anliegt, liegt am Kondensator C3 eine Spannung von ungefähr VS1 – VDS2 an. Wenn der Knoten N1 beginnt einen Spannungsübergang in negativer Richtung zu erfahren, wird die Diode D2 rückwärtsleitend und eine Spannung von ungefähr VS1 – VDS2 wird über dem Kondensator C3 aufrecht erhalten. Der Knoten 128 folgt dem Knoten N1, während dieser seine Spannungsauslenkung in negativer Richtung fortsetzt. Wenn die Spannung am Knoten N1 bei Ground 120 angelangt ist, liegt am Knoten 128 ungefähr eine Spannung von VDS2 – VS1 an, und der Kondensator C2 lädt sich auf eine Spannung von ungefähr VDS3 + VDS2 – VS1 auf, wenn der Effekt des Entladens des Kondensators C2 und eine kapazitive Ladungsteilung zwischen den Kondensatoren C2 und C3 vernachlässigt wird, wobei VDS3 die Sperrspannung der Diode D3 ist. In manchen Ausführungsformen klingt die Spannung über dem Kondensator C2 ab, je nach der Größe des Kondensators C2 und des Stromes der vom Treiber 104 verbraucht wird. Während die Spannung über C2 abklingt, wird jedoch dem Kondensator C2 über die Diode D3 mehr Ladung zugeführt, so dass die Spannung über den Anschlüssen P und G des Treibers 104 auf einem ausreichenden Niveau gehalten wird, um den JFET im Low-Side-Schalter 108 zu betreiben.
  • Bei einer Ausführungsform liegen die Werte für C1, C2 und C3 jeweils zwischen ungefähr 10 µF und ungefähr 100 µF, und VS1 liegt zwischen ungefähr 20 V und ungefähr 30 V. In einer Ausführungsform ist Vin ungefähr 400 V und Vout ist ungefähr 12 V, 48 V oder 400 V. Bei alternativen Ausführungsformen können abhängig von der spezifischen Anwendung und ihrer Spezifikationen andere Komponenten- und Spannungswerte verwendet werden.
  • Die in 1a dargestellte Schaltung ist ein Beispiel dafür, wie die erfindungsgemäße Idee auf ein Leistungsversorgungssystem angewendet werden kann. In alternativen Ausführungsformen können andere Topologien von Leistungsversorgungssystemen als die in 1a gezeigte zum Einsatz kommen. 1b zeigt zum Beispiel eine alternative Ausführungsform eines Leistungsversorgungssystems 140, welches dem Leistungsversorgungssystem 100 aus 1a ähnlich ist, mit dem Unterschied, dass der Kondensator C3 und die Diode D2 fehlen und die Diode D3 zwischen die Knoten 125 und 122 geschaltet ist. Die Ausführungsform in 1b verwendet somit weniger Komponenten als die Ausführungsform in 1a.
  • Weitere Ausführungsformen der vorliegenden Erfindung können auf Konverter, wie z. B. Abwärtswandler, Aufwärtswandler und Buck-Boost-Wandler angewendet werden, wobei sich dies nicht auf diese Wandler beschränkt. Alternative Ausführungsformen von Leistungsversorgungstopologien können auch Leistungsversorgungen enthalten, welche Induktivitäten statt Transformatoren oder sowohl Induktivitäten als auch Transformatoren nutzen.
  • 2 stellt den Low-Side Teil einer Halbbrücken-Schaltung und die damit verbundenen Treiberschaltungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung dar. Der Low-Side-Schalter wird hier aus einem n-Kanal JFET 234 und einem PMOS Baustein (PMOS-Bauelement) 236 gebildet und wird vom Treiber 204 angesteuert. Alternativ können anstatt dem PMOS Baustein 236 auch andere Baustein-Typen (Bauelement-Typen), wie zum Beispiel NMOS Bausteine, in Serie zu dem JFET 234 geschaltet werden. Während dem Normalbetrieb des Leistungsversorgungssystems ist der PMOS Baustein 236 dauerhaft eingeschaltet, während der JFET 234 an- und ausgeschaltet wird, wodurch der Kondensator C2 geladen wird, wie bereits in der Beschreibung von 1a beschrieben. Mittels dem Signal Data werden dem Treiber 204 die Schaltsignale zugeführt.
  • Während dem Start ist der PMOS 236 ausgeschaltet wenn der Knoten 224 nicht genügend negative Spannung besitzt, um den JFET 234 auszuschalten. Durch das Ausschalten des PMOS 236 wird das Auftreten eines Kurzschlusses in der Halbbrücken-Schaltung beim Start vermieden. Unter der Annahme, dass der Knoten N1 beim Start eine ausreichend hohe Spannung besitzt, zum Beispiel höher als 20V, und das Gate des JFET 234 über den Knoten 216 mit Ground 240 verbunden ist, entspricht die Spannung am Knoten 210 der Pinch-Off-Spannung des JFET 234. In einer Ausführungsform beträgt diese Spannung 15V, jedoch kann diese Spannung in anderen Ausführungsformen davon abweichen, je nach den spezifischen Merkmalen des JFETs 234. Dabei wird die Pinch-Off-Spannung im Kondensator C2 gespeichert, welcher dem Treiber 204 eine ausreichende Spannung liefert, um die interne Logik des Treibers 204 zu betreiben. In einer Ausführungsform ist die Diode D10 zwischen das Gate des JFET 234 und Ground 240 geschaltet, um zu verhindern, dass der JFET 234 eine Spannung aufweist, welche deutlich über Ground 240 liegt.
  • In einer Ausführungsform schaltet der Treiber sowohl den PMOS Baustein als auch den JFET 234 ein und aus, wenn die Spannung am Kondensator C2 eine erste festgelegte Schwelle übersteigt. Diese Schwelle kann beispielsweise bei 8V liegen. Dabei werden beide Bausteine ein- und ausgeschaltet, wenn die Möglichkeit besteht, dass der JFET 234 nicht komplett ausgeschaltet werden kann, während die interne Leistungsversorgung niedrig ist. In einigen Ausgestaltungen schaltet der Treiber den PMOS Baustein und den JFET 234 beide ein und aus, wenn die Spannung an einem intern regulierten Knoten eine Spannungsschwelle übersteigt. Während die Halbbrücke beginnt ein- und auszuschalten, wird die Spannung am Knoten 227 über den Kondensator C3 und die Diode D3 immer weiter unter Ground 240 gedrückt. Wenn die Spannung am Knoten 227 ausreichend weit unter Ground 240 liegt, zum Beispiel bei ungefähr –18V, wird der PMOS Baustein 236 dauerhaft eingeschaltet und der Betrieb geht in einen Normalbetrieb über. In einer Ausführungsform wird die Versorgungsschwelle, bei der der PMOS Baustein 236 dauerhaft eingeschaltet wird, durch die Pinch-Off-Spannung des JFET 234 und einer zusätzlichen Spanne zu beispielsweise 18V bestimmt, um einen zuverlässigen Betrieb zu gewährleisten.
  • In einigen Ausführungsformen ist es effizienter nicht den JFET 234 und den PMOS 236 zu schalten, sondern den PMOS Baustein 236 eingeschaltet zu lassen und nur den JFET 234 zu schalten, weil der Treiber 204 die Gate-Kapazität des PMOS Bausteins 236 laden und entladen muss. In einigen Ausführungsbeispielen wird der PMOS Baustein 236 sehr groß gewählt, um den Serienwiderstand des JFET 234 zu reduzieren. Die Gate-Source-Kapazität des PMOS Bausteins 236 kann deshalb sehr hoch sein. Wenn jedoch beide Bausteine während dem Starten geschaltet werden, können beide Bausteine sicher betrieben werden, ohne in manchen Ausführungsformen einen Kurzschluss hervorrufen zu können. Sobald die volle negative Leistungsversorgungsspannung am Knoten 227 anliegt, erlaubt jedoch der dauerhafte Ein-Zustand des PMOS 236 einen effizienteren Betrieb, da der JFET Baustein eine niedrigere Eingangs-Kapazität bei gegebener Treiberleistung hat als der PMOS Baustein 236. In weiteren Ausführungsformen können am Low-Side-Treiber angewendete Konzepte auch am High-Side-Treiber angewendet werden.
  • 3a zeigt den Schaltplan einer Ausführungsform der Treiberschaltung 300. In einer Ausführungsform kann die Treiberschaltung 300 für die Treiberblöcke der 1 und 2 verwendet werden. In der Treiberschaltung 300 treibt der Controller 306 den JFET Gate-Treiber 304 und den MOSFET Gate-Treiber 302. Der Controller 306 legt die zeitliche Steuerung der Treibersignale an die Treiber 302 und 304 in Abhängigkeit eines Betriebszustandes fest. In einem ersten Betriebszustand zum Beispiel, wenn die Anordnung startet, ist das Gate des MOSFET gesperrt indem es auf ein hohes Potential getrieben wird.
  • Ein Schalten des Gates des JFET ist ebenfalls gesperrt, indem der JFET auf eine niedrige Spannung getrieben wird. In einem zweiten Betriebszustand, während die Leistungsversorgung lädt, werden die Gates des MOSFET und des JFET, in Abhängigkeit eines Eingangssignals Din, beide ein- und ausgeschaltet. In einem dritten Betriebszustand, welcher dem Normalbetrieb entspricht, ist das Gate des MOSFET dauerhaft eingeschaltet. In einer Ausführungsform nutzt der Power-Control-Block 308 den Eingang JFS als positive Versorgung und den Knoten P1 als negative Versorgung. In einigen Ausführungsformen weist der Power-Control-Block 308 einen lokalen Spannungsregler sowie Komparatoren auf, die dazu verwendet werden den Betriebszustand zu bestimmen. In der Ausführungsform, die in 3a gezeigt ist, gibt der Power-Control-Block 308 ein Signal MODE an den Controller 306 aus. In einigen Ausführungsformen kann das Signal MODE ein digitales Signal sein, welches aus einem oder mehreren Bits besteht. In alternativen Ausführungsformen können Power-Control, Mode-Control und Signal-Control unterschiedlich realisiert und gegliedert werden.
  • 3b zeigt die Ausführungsform eines Schaltplanes des Power-Control-Blocks 308 in welchem der Referenzspannungsgenerator 322 die zwei Spannungen REF1 und REF2 generiert. In einer Ausführungsform ist REF1 ungefähr 8V und REF2 ungefähr 18V, wobei in anderen Ausführungsformen auch andere Spannungen verwendet werden können. Die Komparatoren 324 und 326 vergleichen die Spannungen REF1 und REF2 mit dem Knoten JFS. Die Ergebnisse dieser Vergleiche werden vom Mode-Logic-Block 328 verarbeitet, welcher das Signal MODE ausgibt, welches einen Betriebszustand anzeigt. In alternativen Ausführungsformen können andere Schaltungen zum Einsatz kommen. Anstatt die Spannung JFS direkt zu verwenden kann zum Beispiel ein verringerter Wert von JFS mit niedrigeren Referenzspannungen verglichen werden. In einer Ausführungsform zum Beispiel, wird JFS mittels eines Spannungsteilers um den Faktor 10 verringert und mit 0,8V und 1,8V verglichen. In einer derartigen Niedrigspannungs-Anordnung können Niedrigspannungs-Bauteile verwendet und Sättigungseffekte vermieden werden.
  • 3c zeigt eine weitere Ausführungsform des Power-Control-Blocks 309. Der Power-Control-Block 309 ist dem Power-Control-Block 308 aus 3b ähnlich, weist aber zusätzlich den Spannungsregler 330 auf, der die geregelte Spannung P2 erzeugt aus welcher die Referenzspannungen REF1 und REF2 abgeleitet werden können. In einigen Ausführungsformen kann die geregelte Spannung P2 dazu verwendet werden, um die Schaltertreiber und/oder andere Schaltungsteile, die mit den Schaltertreibern in Verbindung stehen, zu versorgen. In einigen Ausführungsformen wird der Spannungsregler 330 dazu verwendet, die Schaltertreiber und zugehörige Schaltungen zu versorgen, während die primäre Leistungsversorgung P1 dazu verwendet wird, die Referenzspannungen REF1 und REF2 mittels des Blocks 322, wie er in 3b dargestellt ist, zu generieren.
  • In einer Ausführungsform, werden die Gates des JFET und des MOSFET beide angesteuert, zum Beispiel derart, dass der JFET eingeschaltet wird, nachdem der MOSFET eingeschaltet wurde, und der MOSFET ausgeschaltet wird, nachdem der JFET ausgeschaltet wurde. Dies kann beispielsweise im zweiten Betriebszustand der Fall sein, wenn die Versorgung lädt nachdem das Leistungsversorgungssystem gestartet wurde. In einer Ausgestaltung nimmt der MOSFET die Pinch-Off-Spannung des JFET auf, wodurch ein Niederspannungs-MOSFET verwendet werden kann, wenn der JFET ein Hochspannungs-Bauteil ist. Indem sichergestellt wird, dass der MOSFET eingeschaltet ist wenn der JFET eingeschaltet ist, wird dementsprechend der Ausfall von Bauteilen (Bauelementen) und die mögliche Zerstörung des MOSFET-Bauteils (MOSFET-Bauelements) verhindert. 4a zeigt ein Zeitdiagram des Controllers 306 und der Treiber 302 und 304 der 3a, für welche ein PMOS-Baustein verwendet wird. Das Gate des JFET wird hier auf High getrieben, also der JFET eingeschaltet, nachdem das Gate des PMOS zum Zeitpunkt 402 auf Low gegangen ist, der PMOS also eingeschaltet wurde. In ähnlicher Weise wird das Gate des PMOS auf High getrieben, nachdem das Gate des JFET zum Zeitpunkt 404 auf Low gegangen ist. In Ausführungsbeispielen, in denen der MOSFET-Baustein durch Verwendung eines NMOS-Bauteils realisiert wird, ist die Richtung des PMOS-Gate Signals invertiert.
  • 4b zeigt einen Schaltplan, der zumindest einen Teil des Controllers 306 gemäß eines Ausführungsbeispiels der vorliegenden Erfindung darstellt. Das Signal Din steuert das UND-Gatter 406 direkt, und das UND-Gatter 408 über den Inverter 410 an. Der Ausgang des UND-Gatters 406 treibt den Treiber/Sensor 412 und den JFET-Gate Treiber 304 (3) und der Ausgang des UND-Gatters 408 treibt den Treiber/Sensor 414 und den MOSFET Treiber 302 (3). Der Ausgang C des Treiber/Sensor 412 wird dem UND-Gatter 408 zugeführt und der Ausgang C des Treiber/Sensor 414 wird dem UND-Gatter 406 zugeführt. In einer Ausführungsform geht der Knoten C des Treiber/Sensor 412 nicht auf Low, bis das Gate des JFET auf Low gegangen ist. Ähnlich dazu geht der Knoten C des Treiber/Sensor 414 nicht auf High, bis das Gate des MOSFET auf Low gegangen ist. Effektiv geht der Knoten C auf High, wenn der Treiber/Sensor erkennt, dass der zugehörige Knoten am Eingang B auf Low gegangen ist. Indem eine Rückmeldung von den eigentlichen Knoten, welche die Gates treiben, erfolgt, wird verhindert, dass der JFET leitet wenn der MOSFET ausgeschaltet ist.
  • 4c zeigt ein Ausführungsbeispiel des Treiber/Sensor-Blocks 412, welcher in 4b dargestellt ist. Der Treiber/Sensor ist mit seinem Eingang A über einen Inverter mit dem PMOS Baustein 428 gekoppelt. Der PMOS Baustein ist zwischen VDD und den Eingang eines Latches 430, welches aus den Back-to-Back Invertern 422 und 424 gebildet wird, geschaltet. Die Gate-Rückführung ist über den NMOS Baustein 421 ebenfalls an das Latch gekoppelt. In einer Ausführungsform ist das NMOS Bauteil ein Hochvolt-Baustein, auch wenn der NMOS Baustein 421 ebenfalls als Niederspannungs-Baustein ausgebildet sein kann. In einigen Ausführungsformen ist ein Puffer 434 zwischen die Knoten A und B geschaltet. Während des Betriebs, wenn der Knoten 432 am Gate des PMOS Bausteins 428 angesteuert wird, wird der Eingang des Latches vom Eingang B angesteuert, was dem Treibersignal des PMOS oder JFET entspricht. In einigen Ausführungsformen kann der PMOS Baustein 428 weggelassen werden wenn der Knoten B den Eingang 430 über den NMOS Baustein 421 auf High treiben kann. Die Verwendung des PMOS Bausteins 428 hilft jedoch dabei, einen fehlerfreien Ruhezustand zu erreichen. In einer Ausführungsform enthält der Inverter 424 einen schwachen PMOS und/oder NMOS Baustein damit die Komponenten 421 und 428 den Ausgang des Inverters 424 überschreiben können. In einigen Ausführungsformen enthält der Inverter 422 auch einen schwachen PMOS und/oder NMOS Baustein, um eine Cross-Conduction während des Schaltens zu minimieren. In einer solchen Ausführungsform kann auf den Inverter 422 eine weitere Pufferschaltung folgen (nicht gezeigt).
  • Die in den 4b und 4c gezeigten Schaltungen stellen lediglich beispielhafte Ausführungsformen dar. In alternativen Ausführungsformen können auch andere Schaltungen und andere Logik verwendet werden, als die in 4b gezeigte Schaltung.
  • 5 zeigt eine weitere Ausführungsform eines Systems 500 um eine Halbbrücken-Schaltung 501 anzusteuern. Ein High-Side-Schalter, welcher aus einem JFET 506 und einem PMOS Baustein 508 gebildet wird, wird von einem High-Side-Treiber 502 angesteuert und ein Low-Side-Schalter, welcher aus einem JFET 510 und einem PMOS 512 gebildet wird, wird von einem Low-Side-Treiber 504 angesteuert. Der Betrieb der Treiber 502 und 504 ist ähnlich zu dem Betrieb des Treibers 204, wie in 2 gezeigt, und zum Betrieb der Treiber 102 und 104, wie in 1a gezeigt. Jeder Treiber 502, 504 hat jedoch zwei Leistungsversorgungs-Anschlüsse P1 und P2 und jeder Schalter hat einen JFET und einen MOSFET. In einer Ausführungsform wird der Leistungsversorgungs-Anschluss P1 dazu verwendet, um dem Treiber eine Primärversorgung zur Verfügung zu stellen und der Leistungsversorgungsanschluss P2 wird dazu verwendet, um dem Treiber eine geregelte Versorgung zur Verfügung zu stellen. In einer Ausführungsform wird die geregelte Versorgung durch die Primärversorgung mittels eines Spannungsreglers im Block 308 aus 3a erzeugt. In einer Ausführungsform arbeitet der Leistungsversorgungs-Anschluss P2 zwischen ungefähr –18V und ungefähr –19V, und der Leistungsversorgungs-Anschluss P1 arbeitet ungefähr zwischen –24V und –26V. In alternativen Ausführungsformen können andere Spannungsbereiche und/oder zusätzliche Versorgungs-Anschlüsse verwendet werden.
  • In einer Ausführungsform wird die Versorgung P1 des High-Side-Treibers 502 über die Diode D1 versorgt. Die Versorgung P2 wird über einen internen Regelkreis versorgt und ist vom Knoten 520 durch den Kondensator C1 getrennt. In ähnlicher Weise wird die Versorgung P1 des Low-Side-Treibers 504 über C3 und D3 versorgt. Die Versorgung P2 wird über einen internen Regelkreis versorgt und ist vom Knoten 522 durch den Kondensator C2 getrennt. In einigen Ausführungsformen kann der Power-Control-Block 309, wie er in 3c gezeigt ist, verwendet werden. Die Widerstände R1 und R2 begrenzen die Stromspitzen, welche sonst die Dioden insbesondere beim Start beschädigen oder zerstören könnten. Die Dioden D5, D6, D7 und D8 sind während dem Normalbetrieb rückwärtsleitend, werden aber vorwärtsleitend, wenn die Leistungsversorgungsknoten P1 und P2 eine Spannung aufweisen, welche größer ist als die des Ground-Knotens des Treibers, um die Treiberschaltung vor Latch-Up, Zusammenbruch und Überspannungszuständen zu schützen. Die Dioden D5, D6, D7 und D8 stellen zudem einen Ladepfad für die Kondensatoren C1, C2, C8 und C9 während dem Start dar, wenn keine Bootstrap-Spannung verfügbar ist.
  • 6 zeigt eine Treiberschaltung 600 gemäß einer Ausführungsform der vorliegenden Erfindung. Die Treiberschaltung 600 hat einen Niederspannungs-Bereich 601, welcher mit einem Hochspannungs-Bereich 603 über den Coreless Transformer 620 verbunden ist. In alternativen Ausgestaltungen kann der Niederspannungs-Bereich 601 mittels eines Optokopplers mit dem Hochspannungs-Bereich verbunden sein. Der Niederspannungs-Bereich 601 empfängt Daten des Treibers über den Pin IN, welcher über einen Puffer 622, eine Eingangslogik 604 und einen Transformer-Treiber 606 mit dem Coreless Transformer 620 verbunden ist. In einer Ausführungsform empfängt der Niederspannungsbereich 601 zusätzlich ein Enable-Signal am Pin EN, welcher über den Puffer 624 mit der Eingangslogik 604 verbunden ist. Die Schaltung 602 zum Abschalten bei Unterspannung (engl. Undervoltage Lockout UVLO) schaltet den Ausgang des Eingangslogik-Blocks 604 ab, wenn die Versorgungsspannung VCC1 unter eine minimale Betriebsspannung fällt. In einigen Ausführungsformen beträgt VCC1 ungefähr 5V, in alternativen Ausführungsformen können jedoch auch andere Versorgungsspannungen verwendet werden. In einer Ausführungsform wird das Enable-Signal EN dazu verwendet, um die Treiberschaltung 600 zu aktivieren. In einer Ausführungsform wird die Treiberschaltung 600 mit einer Vielzahl an Bauteilen in einem einzigen Package realisiert, wie bei der so genannten System-in-Package (SIP) Methode. In einer Ausführungsform befindet sich der Niederspannungs-Bereich abgesondert auf einer ersten integrierten Schaltung (Integrated Circuit IC) und der Hochspannungs-Bereich 603 auf einer zweiten integrierten Schaltung. Der Coreless Transformer 620 ist auf dem ersten oder dem zweiten IC angeordnet. Alternativ kann die Treiberschaltung 600 als integrierte Schaltung oder in verschiedenen Packages realisiert sein.
  • Der Hochspannungs-Bereich 603 enthält einen Empfänger des Coreless Transformers 608, eine Treiberlogik 614, einen JFET Treiber 616 und einen MOSFET Treiber 618. Der Linearregler 612 stellt eine geregelte Spannung VREG über die Leistungsversorgungseingänge VCC2 und VEE2 zur Verfügung. In einer Ausführungsform sind eine Diode 628 und ein Widerstand 623 mit dem Eingang CLJFG gekoppelt um zu vermeiden, dass das Gate des angesteuerten JFET eine Spannung aufnimmt, welche signifikant über dem Drain-Potential des angesteuerten MOSFET liegt. Die ULVO-Schaltung 610 stellt die Leistungsversorgung für den Logik-Block 614, so dass der Logik-Block 614 abhängig von der Versorgung einen Betriebszustand einnehmen kann. In einer Ausführungsform wird das Bootstrap-Enable Signal BSEN dazu verwendet, um Ausführungsformen von Betriebszuständen zu erlauben. In anderen Ausführungsformen kann das Signal BSEN fehlen.
  • 7a zeigt eine Ausführungsform einer Leistungsversorgung 700 in Vollbrücken-Anordnung, für welche verschiedene Ausführungsformen von Treibern 702, 704, 706 und 708 verwendet werden. Der High-Side-Treiber 702 ist mit dem JFET 710 und dem MOSFET 718 verbunden und der High-Side-Treiber 704 ist mit dem JFET 712 und dem MOSFET 720 verbunden. Der Low-Side-Treiber 706 ist mit dem JFET 714 und dem MOSFET 722 verbunden und der Low-Side-Treiber 708 ist mit dem JFET 716 und dem MOSFET 724 verbunden. In einer Ausführungsform werden eine Last, welche durch eine Induktivität 750 dargestellt wird und/oder eine Last, die mit den Anschlüssen der Induktivität verbunden ist mit Strom versorgt. Der Transformator 726 lädt die Knoten PM25V und PM25VH, um an den Anschlüssen VEE2 der Treiber 702, 704, 706 und 708 eine negative Versorgung zur Verfügung zu stellen. In einer Ausführungsform werden die Knoten PM25V und PM25VH auf ungefähr –25V, bezogen auf die Primärversorgung 730 und Ground 752, geladen. Alternativ können die Knoten PM25V und PM25VH auch auf andere Spannungen geladen werden. In einer Ausführungsform wird der zweite Betriebszustand, in welchem der JFET und der MOSFET beide geschaltet werden, nicht eingenommen, wenn die Pins VEE2 der Treiber 706 und 708 Strom vom Knoten PM25V erhalten. Die Primärversorgung 730 arbeitet bei ungefähr 800V. In anderen Ausführungsformen können jedoch auch andere Spannungen verwendet werden. Die Signale I1, I2, I3 und I4 steuern das Schalten der Leistungsversorgungstreiber 702, 704, 706 und 708.
  • 7b zeigt die Ausführungsform einer Leistungsversorgung in Vollbrücken-Anordnung, in welcher die Versorgungs-Pins VEE2 der Low-Side-Treiber 706 und 708 Strom nicht über eine zweite Wicklung des Transformators 726 (7a) beziehen, sondern durch Verwenden von Bootstrapping-Verfahren. Der Transformator 770 stellt hier Strom für den Knoten PM25VH zur Verfügung. Der Vorteil einer solchen Ausführungsform liegt unter anderem in der Einsparung von Kosten, durch Verwendung eines kostengünstigeren Transformators.
  • In einer alternativen Ausführungsform in Bezug auf die High-Side-Treiber 702 und 704, kann der Knoten PM25VH als Versorgung sowohl für die Hochspannungs- als auch für die Niederspannungs-Schaltung in den Treibern verwendet werden, wenn die Schaltung zwischen den Knoten VCC1 und GND1 in den Treibern 25V standhalten kann und wenn die positive Versorgung der Eingänge I1 bis I4 des Controller-Steuersystems mit Vin (Knoten 730) verbunden sind. In einer solchen Ausführungsform ist eine Diode zwischen die Versorgungen geschaltet. Dadurch kann eine gemeinsame Versorgung für den Controller und den High-Side Schaltertreiber mit einer Bootstrap-Diode dazwischen verwendet werden. In Bezug auf die Low-Side-Treiber 706 und 708 kann ein ähnliches Konzept angewendet werden, wenn der Controller zu Ground statt zu den High-Side Referenzknoten referenziert wird. In einer solchen Ausführungsform ist es nicht notwendig eine Diode zwischen die Versorgungen zu schalten. Dadurch kann eine gemeinsame Versorgung für den Controller und die Low-Side Schaltertreiber verwendet werden.
  • 8 zeigt in einem Diagram die Wellenformen, welche den Betrieb einer Ausführungsform eines Leistungsversorgungstreibers darstellen. Während dem Zeitabschnitt 802 läuft die Hochspannungs-Systemversorgung HV hoch und versorgt VEE2, VREG und JFDrv. Die Knoten werden dabei auf VCC2 bezogen. Während dem Zeitabschnitt 802 wird das Signal JFDrv verringert und das Treibersignal MDvr verringert sich nicht, wodurch der angesteuerte MOSFET ausgeschaltet bleibt. Während dem Zeitabschnitt 804 werden MDvr und JFDrv hin- und hergeschaltet, wie in Bezug auf andere Ausführungen der vorliegenden Erfindung bereits beschrieben. Des Weiteren werden die Hilfs-Versorgung VCC1 und/oder der Knoten PM25VH, welche mit dem Knoten VEE2 (7b) gekoppelt sind, vollständig aktiviert.
  • Sobald VREG seine volle regulierte Spannung erreicht hat und die Schwelle VVREGon überschreitet, beginnt der Treiber im Normalbetrieb 806 zu arbeiten. In diesem Betriebszustand ist das Signal MDrv low in Bezug auf VCC2, während JFDrv weiterhin hin- und herschaltet. Dies entspricht einem Betriebszustand, in welchem der MOSFET eingeschaltet bleibt, während der JFET weiterhin schaltet. Während dem Betriebszustand 806 geht I_BSEN auf high, wobei I_BSEN der Ausgangs-Pin der Treiberschaltung ist, welcher anzeigt, dass der Normalbetrieb 806 aktiv ist. In einigen Ausführungsformen wird I_BSEN als bidirektionaler Pin implementiert, welcher eine Spannung aufnehmen kann, wenn er als Eingang verwendet wird und einen Strom erzeugen kann, wenn er als Ausgang verwendet wird.
  • Wenn die regulierte Spannung VREG die Schwelle VVREGoff überschreitet, wird wiederum der Betriebszustand 804 eingenommen und die Signale MDrv und JFDrv gemeinsam hin- und hergeschaltet. In einigen Ausführungsformen überschreitet VREG die Schwelle VVREGoff wenn VEE2 absinkt, woraus ein Energieverlust an VREG resultiert. Dies kann beispielsweise ebenfalls aus einem Abbruch der Leistungsversorgung 110 (1a) resultieren. In einigen Ausführungsformen wird eine Hysterese erzeugt, indem die Schwelle VVREGon anders gewählt wird als die Schwelle VVREGoff, um ein exzessives Hin- und Herschalten zwischen den Betriebszuständen zu vermeiden.
  • In einer Ausführungsform können der High-Side-Treiber und der Low-Side-Treiber auf dem selben IC implementiert werden. Alternativ können die beiden Treiber auch auf getrennten ICs implementiert werden. In einigen Ausführungsformen kann sich die Halbbrücken-Schaltung ebenfalls auf dem selben IC wie die beiden Treiber, oder wie einer der beiden Treiber, befinden.
  • In alternativen Ausführungsformen können Ausführungsformen von Treibersystemen auch dazu verwendet werden, um andere Arten von Schaltungen anzusteuern, wie zum Beispiel Vollbrücken-Schalter und Motoren.
  • Gemäß einer Ausführungsform weist eine Treiberschaltung einen Low-Side-Treiber auf, welcher einen ersten Ausgang und einen Referenz-Eingang aufweist, wobei der erste Ausgang dazu ausgebildet ist, mit einem Kontroll-Knoten eines ersten Halbleiterschalters verbunden zu werden und der Referenz-Eingang dazu ausgebildet ist, mit einem Referenz-Knoten des ersten Halbleiterschalters verbunden zu werden. Der Low-Side-Treiber beinhaltet weiterhin einen ersten Kondensator, welcher zwischen einen Ausgangsknoten des ersten Halbleiterschalters und einen ersten Knoten geschaltet ist, eine erste Diode, welche zwischen den ersten Knoten und einen ersten Stromeingang des Treibers geschaltet ist, und einen zweiten Kondensator, welcher zwischen den ersten Stromeingang des Low-Side-Treibers und den Referenz-Knoten des ersten Halbleiterschalters geschaltet ist.
  • In einer Ausführungsform weist die Treiberschaltung weiterhin einen High-Side-Treiber auf, welcher einen ersten Ausgang und einen Referenz-Eingang aufweist, wobei der erste Ausgang dazu ausgebildet ist, mit einem Kontroll-Knoten eines zweiten Halbleiterschalters verbunden zu werden und der Referenz-Eingang dazu ausgebildet ist mit einem Ausgangsknoten des zweiten Halbleiterschalters verbunden zu werden. Der Ausgangsknoten des zweiten Halbleiterschalters ist mit dem Ausgangsknoten des ersten Halbleiterschalters verbunden. Der High-Side-Treiber weist weiterhin einen dritten Kondensator, welcher zwischen einen ersten Stromeingang und den Referenz-Eingang des High-Side-Treibers geschaltet ist, eine zweite Diode, welche zwischen einen High-Side Referenz-Potential-Knoten und den ersten Stromeingang des High-Side-Treibers geschaltet ist, und eine dritte Diode auf, welche zwischen den ersten Knoten und den High-Side Referenz-Potential-Knoten geschaltet ist. In einer Ausführungsform stellen der High-Side- und der Low-Side-Treiber Treibersignale für eine Halbbrücken-Schaltung zur Verfügung, wobei die Halbbrücken-Schaltung den ersten und den zweiten Halbleiterschalter umfasst. In einer Ausführungsform beinhaltet die Treiberschaltung weiterhin eine Leistungsversorgung, welche zwischen einen Referenz-Knoten des zweiten Halbleiterschalters und den High-Side Referenz-Potential-Knoten geschaltet ist.
  • In einer Ausführungsform ist der erste Halbleiterschalter ein JFET, der in Serie zu einem MOSFET geschaltet ist. In einigen Ausführungsformen ist der MOSFET ein PMOS und/oder ein NMOS Baustein. In einer Ausführungsform lässt der Low-Side-Treiber den MOSFET ausgeschaltet, wenn eine Referenz-Versorgungsspannung unterhalb einer ersten Schwellenspannung liegt, treibt der Low-Side-Treiber den MOSFET und den JFET, wenn die Referenz-Versorgungsspannung zwischen der ersten Schwellenspannung und einer zweiten Schwellenspannung liegt und hält der Low-Side-Treiber den MOSFET eingeschaltet, wenn die Referenz-Versorgungsspannung größer als die zweite Schwellenspanung ist.
  • In einer Ausführungsform weist die Referenz-Versorgungsspannung eine Spannung auf, welche proportional ist zu einer Spannung des ersten Stromeingangs des Low-Side-Treibers. In einigen Ausführungsformen weist der Low-Side-Treiber einen Spannungsregler auf, welcher mit dem ersten Stromeingang des Low-Side-Treibers derart verbunden ist, dass der Spannungsregler einen Ausgang aufweist. Die Referenz-Versorgungsspannung umfasst dabei eine Spannung, welche proportional zu einer Spannung des Ausgangs des Spannungsreglers ist. In einer Ausführungsform treibt der Low-Side-Treiber den MOSFET und den JFET derart, dass er den MOSFET vor dem JFET einschaltet und den JFET vor dem MOSFET ausschaltet.
  • Gemäß einer weiteren Ausführungsform umfasst ein Schaltertreiber einen Low-Side-Treiber, welcher mit einem ersten Schalter verbunden ist. Ein Verfahren zum Betreiben des Schaltertreibers umfasst das Laden eines Versorgungsknotens des Low-Side-Treibers mittels eines ersten Netzwerks, welches zwischen den Ausgang eines ersten Schalters und einen Versorgungsknoten des Low-Side-Treibers geschaltet ist. Das erste Netzwerk umfasst einen Kondensator, welcher in Serie mit einer ersten Diode geschaltet ist. In einer Ausführungsform umfasst das Laden des Versorgungsknotens das Laden des Versorgungsknotens unter Ground-Potential.
  • In einer Ausführungsform umfasst der Schaltertreiber weiter einen High-Side-Treiber, welcher mit einem zweiten Schalter verbunden ist, wobei der zweite Schalter in Serie zu dem ersten Schalter geschaltet ist und das Verfahren weiterhin das Laden eines Versorgungsknotens des High-Side-Treibers mittels eines zweiten Netzwerks umfasst, wobei das zweite Netzwerk zwischen einen Ausgang des zweiten Schalters und einen Versorgungsknoten des High-Side-Treibers geschaltet ist. Das zweite Netzwerk umfasst den Kondensator in Serie zu einer zweiten Diode.
  • In einer Ausführungsform umfasst der erste Schalter einen JFET Baustein in Serie zu einem MOSFET Baustein und das Verfahren umfasst weiter das Treiben des JFET Bausteins und des MOSFET Bausteins wenn die Versorgungsknoten des Schaltertreibers aufladen, nachdem der Schaltertreiber gestartet ist, und das eingeschaltet Lassen des MOSFET Bausteins während der JFET Baustein ein- und ausgeschaltet wird nachdem die Versorgungsknoten des Schaltertreibers bis zu einem vollem Betriebszustand geladen sind. In einer Ausführungsform umfasst das Verfahren zudem das ausgeschaltet Lassen des MOSFET Bausteins während des Starts des Schaltertreibers.
  • In einer Ausführungsform umfasst der erste Schalter einen JFET Baustein in Serie zu einem MOSFET Baustein und das Verfahren umfasst weiter das Treiben des JFET Bausteins und des MOSFET Bausteins, wenn eine Referenz-Versorgungsspannung zwischen einer ersten und einer zweiten Schwellenspannung liegt, und das eingeschaltet Lassen des MOSFET Bausteins, während der JFET Baustein ein- und ausgeschaltet wird, wenn die Referenz-Versorgungsspannung größer ist als die zweite Schwellenspannung. In einer Ausführungsform umfasst das Verfahren zudem das ausgeschaltet Lassen des MOSFET Bausteins, wenn die Referenz-Versorgungsspannung unterhalb der ersten Schwellenspannung liegt. In einer Ausführungsform umfasst das Treiben des JFET Bausteins und des MOSFET Bausteins das Einschalten des MOSFET Bausteins, bevor der JFET Baustein eingeschaltet wird und das Ausschalten des JFET Bausteins, bevor der MOSFET Baustein ausgeschaltet wird.
  • Gemäß einer weiteren Ausführungsform umfasst eine Anordnung einen ersten Schalter, welcher in Serie zu einem zweiten Schalter an einen gemeinsamen Knoten geschaltet ist, einen Low-Side-Treiber, welcher mit dem ersten Schalter verbunden ist, einen High-Side-Treiber, welcher mit dem zweiten Schalter verbunden ist und einen Bootstrap-Kondensator, welcher mit einem ersten Ende mit dem gemeinsamen Knoten verbunden ist. Die Anordnung umfasst außerdem eine erste Diode, welche zwischen ein zweites Ende des Bootstrap-Kondensators und den Leistungsversorgungsknoten des Low-Side-Treibers geschaltet ist, einen ersten Speicherkondensator, welcher zwischen den Leistungsversorgungsknoten des Low-Side-Treibers und einen Referenz-Knoten des Low-Side-Treibers geschaltet ist, eine zweite Diode, welche zwischen das zweite Ende des Bootstrap-Kondensators und einen Leistungsversorgungsknoten des High-Side-Treibers geschaltet ist, und einen zweiten Speicherkondensator, welcher zwischen den Leistungsversorgungsknoten des High-Side-Treibers und einen Referenz-Knoten des High-Side-Treibers geschaltet ist.
  • In einer Ausführungsform umfasst der erste Schalter einen JFET in Serie zu einem ersten MOSFET und der zweite Schalter umfasst einen zweiten JFET in Serie zu einem zweiten MOSFET. In einer Ausführungsform ist der Low-Side-Treiber dazu ausgebildet, den ersten MOSFET ausgeschaltet zu lassen, wenn sich eine erste Referenz-Versorgungsspannung unterhalb einer ersten Schwellenspannung befindet, den ersten MOSFET und den ersten JFET zu treiben, wenn die erste Referenz-Versorgungsspannung zwischen der ersten und einer zweiten Schwellenspannung liegt und den ersten MOSFET eingeschaltet zu lassen und den ersten JFET zu treiben, wenn die erste Referenz-Versorgungsspannung größer ist als die zweite Schwellenspannung. In einer Ausführungsform ist der High-Side-Treiber dazu ausgebildet, den zweiten MOSFET ausgeschaltet zu lassen, wenn eine zweite Referenz-Versorgungsspannung unterhalb einer dritten Schwellenspannung liegt, den zweiten MOSFET und den zweiten JFET zu treiben, wenn die zweite Referenz-Versorgungsspannung zwischen der dritten und einer vierten Schwellenspannung liegt und den zweiten MOSFET eingeschaltet zu lassen und den zweiten JFET zu treiben, wenn die zweite Referenz-Versorgungsspannung größer ist als die vierte Schwellenspannung.
  • In einer Ausführungsform ist der Low-Side-Treiber dazu ausgebildet, den ersten MOSFET und den ersten JFET derart zu treiben, dass der erste MOSFET eingeschaltet wird, bevor der erste JFET eingeschaltet wird, und dass der erste JFET ausgeschaltet wird, bevor der erste MOSFET ausgeschaltet wird. Weiterhin ist der High-Side-Treiber dazu ausgebildet, den zweiten MOSFET und den zweiten JFET derart zu treiben, dass der zweite MOSFET eingeschaltet wird, bevor der zweite JFET eingeschaltet wird, und dass der zweite JFET ausgeschaltet wird, bevor der zweite MOSFET ausgeschaltet wird.
  • In einer Ausführungsform umfasst die Anordnung zudem einen Transformator, welcher mit dem gemeinsamen Knoten verbunden ist, und einen Leistungsversorgungs-Controller, welcher mit dem Low-Side-Treiber und dem High-Side-Treiber verbunden ist. In der Anordnung ist der Leistungsversorgungs-Controller dazu ausgebildet, eine Spannung eines Leistungsversorgungs-Ausgangsknotens, welcher mit dem Transformator verbunden ist, zu regulieren.
  • Ein Vorteil der Ausführungsformen der vorliegenden Erfindung liegt unter anderem in der Möglichkeit einen Low-Side-Treiber ohne die Verwendung zusätzlicher Transformatoren vorzuspannen, indem Ladung von einem Ausgang einer Halbbrücken-Schaltung gepumpt wird.
  • Es wurden verschiedene Ausgestaltungen der vorliegenden Erfindung und deren Vorteile im Detail beschrieben, jedoch sind auch noch weitere Veränderungen, Abänderungen und Verwendungen möglich, ohne vom Wesen und Geist des Erfindungsgedankens abzuweichen, wie er in den beigefügten Ansprüchen dargestellt ist. So können zum Beispiel viele der oben beschriebenen Merkmale und Funktionen durch Software, Hardware oder Firmware, oder einer Kombination hiervon umgesetzt werden.
  • Darüber hinaus ist es nicht beabsichtig, dass die vorliegende Anmeldung auf die einzelnen beschriebenen Ausgestaltungen der in der Beschreibung dargestellten Prozesse, Vorrichtungen, Fertigungs-Methoden und Beschaffenheiten der Gegenstände, Mittel, Methoden und Schritte beschränkt wird. Wie ohne weiteres erkennbar ist, können Prozesse, Vorrichtungen, Fertigungs-Methoden und Beschaffenheiten von Gegenständen, Mitteln, Methoden und Schritten, welche derzeit bekannt sind oder noch entwickelt werden und welche im Wesentlichen die gleichen Funktionen erfüllen oder im Wesentlichen die gleichen Ergebnisse erzielen wie die vorliegenden Ausgestaltungen, ebenfalls gemäß der vorliegenden Erfindung Verwendung finden. Dementsprechend sollen die beigefügten Ansprüche solche Prozesse, Vorrichtungen, Fertigungs-Methoden und Beschaffenheiten von Gegenständen, Mitteln, Methoden und Schritten ebenfalls mit einschließen.

Claims (18)

  1. Treiberschaltung, die aufweist: einen Low-Side-Treiber (104, 204), welcher einen ersten Ausgang und einen Referenz-Eingang (G) aufweist, wobei der erste Ausgang dazu ausgebildet ist, mit einem Kontroll-Knoten eines ersten Halbleiterschalters (108) verbunden zu werden und der Referenz-Eingang (G) dazu ausgebildet ist, mit einem Referenz-Knoten (120) des ersten Halbleiterschalters (108) verbunden zu werden; einen ersten Kondensator (C3), welcher zwischen einen Ausgangsknoten des ersten Halbleiterschalters (108) und einen ersten Knoten geschaltet ist; eine erste Diode (D3), welche zwischen den ersten Knoten und einen ersten Stromeingang (P) des Low-Side-Treibers (104, 204) geschaltet ist; und einen zweiten Kondensator (C2), welcher zwischen den ersten Stromeingang (P) des Low-Side-Treibers (104) und den Referenz-Knoten des ersten Halbleiterschalters (104) geschaltet ist, wobei der erste Halbleiterschalter einen JFET (234) in Serie zu einem MOSFET (236) aufweist und wobei der Low-Side-Treiber (204) den MOSFET (236) ausgeschaltet lässt, wenn eine Referenz-Versorgungsspannung unterhalb einer ersten Schwellenspannung liegt, den MOSFET (236) und den JFET (234) treibt, wenn die Referenz-Versorgungsspannung zwischen der ersten und einer zweiten Schwellenspannung liegt, und den MOSFET (236) eingeschaltet lässt, wenn die Referenz-Versorgungsspannung größer ist als die zweite Schwellenspannung.
  2. Treiberschaltung gemäß Anspruch 1, welche weiterhin aufweist: einen High-Side-Treiber (102), welcher einen ersten Ausgang und einen Referenz-Eingang (G) aufweist, wobei der Ausgang dazu ausgebildet ist, mit einem Kontroll-Knoten eines zweiten Halbleiterschalters (106) verbunden zu werden, und der Referenz-Eingang (G) dazu ausgebildet ist, mit einem Ausgangsknoten des zweiten Halbleiterschalters (102) verbunden zu werden, und wobei der Ausgangsknoten des zweiten Halbleiterschalters (102) mit dem Ausgangsknoten des ersten Halbleiterschalters (108) verbunden ist; einen dritten Kondensator (C1), welcher zwischen einen ersten Stromeingang (P) des High-Side-Treibers (102) und den Referenz-Eingang (G) des High-Side-Treibers (102) geschaltet ist; eine zweite Diode (D1), welche zwischen einen High-Side Referenz-Potential-Knoten und den ersten Stromeingang des High-Side-Treibers geschaltet ist; und eine dritte Diode (D2), welche zwischen den ersten Knoten und den High-Side Referenz-Potential-Knoten geschaltet ist.
  3. Treiberschaltung gemäß Anspruch 2, wobei der High-Side-Treiber (102) und der Low-Side-Treiber (104, 204) Treibersignale für eine Halbbrücken-Schaltung zur Verfügung stellen, wobei die Halbbrücken-Schaltung den ersten und den zweiten Halbleiterschalter (104, 102) umfasst.
  4. Treiberschaltung gemäß einem der Ansprüche 1 bis 3, welche weiterhin eine Leistungsversorgung aufweist, welche zwischen einen Referenz-Knoten des zweiten Halbleiterschalters und den High-Side Referenz-Potential-Knoten geschaltet ist.
  5. Treiberschaltung gemäß einem der vorangehenden Ansprüche, bei der der MOSFET (236) ein PMOS-Bauelement aufweist.
  6. Treiberschaltung gemäß einem der vorangehenden Ansprüche, bei der die Referenz-Versorgungsspannung eine Spannung aufweist, welche proportional zu einer Spannung des ersten Stromeingangs (P) des Low-Side-Treibers (204) ist.
  7. Treiberschaltung gemäß einem der vorangehenden Ansprüche, bei der der Low-Side-Treiber (204) einen Spannungsregler umfasst, welcher mit dem ersten Stromeingang (P) des Low-Side-Treibers (204) verbunden ist, wobei der Spannungsregler einen Ausgang aufweist; und die Referenz-Versorgungsspannung eine Spannung umfasst, welche proportional zu einer Spannung des Ausgangs des Spannungsreglers ist.
  8. Treiberschaltung gemäß einem der vorangehenden Ansprüche, bei der der Low-Side-Treiber (204) den MOSFET (236) und den JFET (234) derart ansteuert, dass er den MOSFET (236) einschaltet, bevor er den JFET einschaltet (234), und dass er den JFET ausschaltet (234), bevor er den MOSFET (236) ausschaltet.
  9. Verfahren zum Betreiben eines Schaltertreibers, welcher einen Low-Side-Treiber (104, 204) aufweist, der mit einem ersten Schalter (108) verbunden ist, der einen JFET (234) in Serie zu einem MOSFET (236) aufweist, wobei das Verfahren aufweist: Laden eines Versorgungsknotens des Low-Side-Treibers (104, 204) mittels eines ersten Netzwerks, wobei das erste Netzwerk zwischen einen Ausgang des ersten Schalters (108) und einen Versorgungsknoten (P) des Low-Side-Treibers geschaltet ist, und wobei das Netzwerk einen Kondensator (C2) in Serie zu einer ersten Diode (D3) aufweist; das Treiben des JFETs (234) und des MOSFETs (236), wenn sich Versorgungsknoten des Schaltertreibers aufladen, nachdem der Schaltertreiber gestartet ist; und das Eingeschaltet-Lassen des MOSFETs, während der JFET ein- und ausgeschaltet wird, nachdem die Versorgungsknoten des Schaltertreibers bis zu einem vollen Betriebszustand geladen wurden.
  10. Verfahren gemäß Anspruch 9, bei dem das Aufladen des Versorgungsknotens das Laden des Versorgungsknotens unter ein Masse-Potential beinhaltet.
  11. Verfahren gemäß Anspruch 9 oder 10, bei dem der Schaltertreiber weiterhin einen High-Side-Treiber (102) aufweist, welcher mit einem zweiten Schalter (106) verbunden ist, wobei der zweite Schalter (106) in Serie zu dem ersten Schalter (108) geschaltet ist; das Verfahren weiterhin das Laden eines Versorgungsknotens des High-Side-Treibers (102) mittels eines zweiten Netzwerks umfasst, wobei das zweite Netzwerk zwischen einen Ausgang des zweiten Schalters und einen Versorgungsknoten des High-Side-Treibers geschaltet ist, und wobei das zweite Netzwerk einen Kondensator (C1) in Serie zu einer zweiten Diode (D1) beinhaltet.
  12. Verfahren gemäß einem der Ansprüche 9–11, welches weiterhin das Ausgeschaltet-Lassen des MOSFET (236) umfasst, während der Schaltertreiber startet.
  13. Verfahren zum Betreiben eines Schaltertreibers, welcher einen Low-Side-Treiber (104, 204) aufweist, der mit einem ersten Schalter (108) verbunden ist, der einen JFET (234) in Serie zu einem MOSFET (236) aufweist, wobei das Verfahren aufweist: Laden eines Versorgungsknotens des Low-Side-Treibers (104, 204) mittels eines ersten Netzwerks, wobei das erste Netzwerk zwischen einen Ausgang des ersten Schalters (108) und einen Versorgungsknoten (P) des Low-Side-Treibers geschaltet ist, und wobei das Netzwerk einen Kondensator (C2) in Serie zu einer ersten Diode (D3) aufweist; das gemeinsame Treiben des JFETs (234) und des MOSFETs (236) Bausteins, wenn eine Referenz-Versorgungsspannung zwischen einer ersten und einer zweiten Schwellenspannung liegt; und das Eingeschaltet-Lassen des MOSFETs (236), während der JFET (234) ein- und ausgeschaltet wird, wenn die Referenz-Versorgungsspannung größer als die zweite Schwellenspannung ist.
  14. Verfahren gemäß Anspruch 13, welches weiterhin das Ausgeschaltet-Lassen des MOSFETs umfasst, wenn die Referenz-Versorgungsspannung unterhalb der ersten Schwellenspannung liegt.
  15. Verfahren gemäß Anspruch 13, bei dem das gemeinsame Treiben des JFETs (234) Bausteins und des MOSFETs (236) aufweist: Einschalten des MOSFETs (236), bevor der JFET (234) eingeschaltet wird; und Ausschalten des JFETs (234), bevor der MOSFET (236) ausgeschaltet wird.
  16. Anordnung, die aufweist: einen ersten Schalter (108), welcher in Serie zu einem zweiten Schalter (106) an einen gemeinsamen Knoten gekoppelt ist, wobei der erste Schalter einen ersten JFET (234) in Serie zu einem ersten MOSFET (236) aufweist und der zweite Schalter einen zweiten JFET in Serie zu einem zweiten MOSFET aufweist; einen Low-Side-Treiber (104, 204), welcher mit dem ersten Schalter (108) verbunden ist; einen High-Side-Treiber (102), welcher mit dem zweiten Schalter (106) verbunden ist; einen Bootstrap-Kondensator (C3), welcher mit einem ersten Ende mit dem gemeinsamen Knoten verbunden ist; eine erste Diode (D2), welche zwischen ein zweites Ende des Bootstrap-Kondensators (C3) und einen Leistungsversorgungsknoten (P) des Low-Side-Treibers (104) geschaltet ist; einen ersten Speicherkondensator (C2), welcher zwischen den Leistungsversorgungsknoten (P) des Low-Side-Treibers (104) und einen Referenz-Knoten des Low-Side-Treibers (104) geschaltet ist; eine zweite Diode (D2), welche zwischen das zweite Ende des Bootstrap-Kondensators (C3) und einen Leistungsversorgungsknoten (P) des High-Side-Treibers (102) geschaltet ist; und einen zweiten Speicherkondensator (C1), welcher zwischen den Leistungsversorgungsknoten (P) des High-Side-Treibers (102) und einen Referenz-Knoten (G) des High-Side-Treibers (102) geschaltet ist, wobei der Low-Side-Treiber (204) dazu ausgebildet ist: den ersten MOSFET (236) ausgeschaltet zu lassen, wenn eine erste Referenz-Versorgungsspannung unterhalb einer ersten Schwellenspannung liegt, den ersten MOSFET (236) und den ersten JFET (234) zu treiben, wenn die erste Referenz-Versorgungsspannung zwischen der ersten und einer zweiten Schwellenspannung liegt, den ersten MOSFET (236) eingeschaltet zu lassen und den ersten JFET (234) zu treiben, wenn die erste Referenz-Versorgungsspannung größer als die zweite Schwellenspannung ist; und wobei der High-Side-Treiber dazu ausgebildet ist: den zweiten MOSFET ausgeschaltet zu lassen, wenn eine zweite Referenz-Versorgungsspannung unterhalb einer dritten Schwellenspannung liegt, den zweiten MOSFET und den zweiten JFET zu treiben, wenn die zweite Referenz-Versorgungsspannung zwischen der dritten und einer vierten Schwellenspannung liegt, den zweiten MOSFET eingeschaltet zu lassen und den JFET zu treiben, wenn die zweite Referenz-Versorgungsspannung größer als die vierte Schwellenspannung ist.
  17. Anordnung gemäß Anspruch 16, bei der der Low-Side-Treiber (204) dazu ausgebildet ist, den ersten MOSFET (236) und den ersten JFET (234) derart zu treiben, dass er den ersten MOSFET (236) einschaltet, bevor er den ersten JFET (234) einschaltet, und dass er den ersten JFET (234) ausschaltet, bevor er den ersten MOSFET (236) ausschaltet; und der High-Side-Treiber dazu ausgebildet ist, den zweiten MOSFET und den zweiten JFET derart zu treiben, dass er den zweiten MOSFET einschaltet, bevor er den zweiten JFET einschaltet, und dass er den zweiten JFET ausschaltet, bevor er den zweiten MOSFET ausschaltet.
  18. Anordnung gemäß Anspruch 16 oder 17, welche weiterhin aufweist: einen Transformator (T1), welcher mit dem gemeinsamen Knoten verbunden ist; einen Leistungsversorgungs-Controller, welcher mit dem Low-Side-Treiber und dem High-Side-Treiber verbunden ist, wobei der Leistungsversorgungs-Controller dazu ausgebildet ist, eine Spannung eines Leistungsversorgungs-Ausgangsknotens, welcher mit dem Transformator verbunden ist, zu regeln.
DE102011087368.6A 2010-11-30 2011-11-29 Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers Expired - Fee Related DE102011087368B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/956,813 US8558584B2 (en) 2010-11-30 2010-11-30 System and method for bootstrapping a switch driver
US12/956,813 2010-11-30

Publications (2)

Publication Number Publication Date
DE102011087368A1 DE102011087368A1 (de) 2012-05-31
DE102011087368B4 true DE102011087368B4 (de) 2016-01-21

Family

ID=46049971

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011087368.6A Expired - Fee Related DE102011087368B4 (de) 2010-11-30 2011-11-29 Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers

Country Status (3)

Country Link
US (2) US8558584B2 (de)
CN (1) CN102570782B (de)
DE (1) DE102011087368B4 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598937B2 (en) * 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
JP2013130802A (ja) * 2011-12-22 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、画像表示装置、記憶装置、及び電子機器
DE102012107032A1 (de) * 2012-05-09 2013-11-14 Steca Elektronik Gmbh Schaltungsanordnung
JP5979998B2 (ja) * 2012-06-18 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたシステム
US8792847B2 (en) 2012-07-27 2014-07-29 Qualcomm Incorporated Linearity in passive mixer circuits
US8558586B1 (en) * 2012-08-30 2013-10-15 Infineon Technologies Ag Circuit arrangement for driving transistors in bridge circuits
WO2015016891A1 (en) * 2013-07-31 2015-02-05 Schneider Electric Solar Inverters Usa, Inc. Isolated uni-polar transistor gate drive
US20160142050A1 (en) * 2013-08-01 2016-05-19 Sharp Kabushiki Kaisha Multiple-unit semiconductor device and method for controlling the same
US9007103B2 (en) * 2013-08-01 2015-04-14 Infineon Technologies Austria Ag Switch circuit arrangements and method for powering a driver circuit
CN105391435B (zh) * 2014-08-29 2018-08-10 英飞凌科技奥地利有限公司 用于驱动晶体管的***和方法
US9350342B2 (en) * 2014-08-29 2016-05-24 Infineon Technologies Austria Ag System and method for generating an auxiliary voltage
US9479159B2 (en) 2014-08-29 2016-10-25 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US9559683B2 (en) 2014-08-29 2017-01-31 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
EP3001563B1 (de) * 2014-09-25 2019-02-27 Nexperia B.V. Kaskodentransistorschaltung
CN107112988B (zh) * 2014-11-07 2018-05-04 贝能思科技有限公司 带有预防交叉导通电路的开关驱动器
US9590498B2 (en) 2014-12-31 2017-03-07 Lear Corporation High side switch for selectively supplying power from a power supply to a load
CN104917359B (zh) * 2015-06-01 2017-11-07 矽力杰半导体技术(杭州)有限公司 一种上开关管驱动电路及应用其的同步boost电路
CN107979134A (zh) * 2015-06-01 2018-05-01 广东欧珀移动通信有限公司 充电电路和移动终端
US9793260B2 (en) * 2015-08-10 2017-10-17 Infineon Technologies Austria Ag System and method for a switch having a normally-on transistor and a normally-off transistor
US10277217B2 (en) 2015-12-14 2019-04-30 Woodward, Inc. Controlled bootstrap driver for high side electronic switching device
KR102265460B1 (ko) * 2016-01-11 2021-06-16 한국전자통신연구원 캐스코드 스위치 회로
US9705423B1 (en) 2016-02-24 2017-07-11 Woodward, Inc. Controlled bootstrap driver for high side electronic switching device
US10554138B2 (en) 2016-10-25 2020-02-04 Infineon Technologies Austria Ag Flux limited fast transient response in isolated DC-DC converters
FR3059490B1 (fr) * 2016-11-25 2018-11-16 Exagan Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
DE102016123678A1 (de) * 2016-12-07 2018-06-07 Hanon Systems Anordnung und Verfahren zur Erzeugung einer negativen Spannung für einen High-Side-Schalter in einem Wechselrichter
EP3340259B1 (de) * 2016-12-21 2019-09-25 CPT Zwei GmbH Solenoidvorrichtung
US10439500B2 (en) 2017-02-01 2019-10-08 Infineon Technologies Austria Ag Control of isolated power converters during transient load conditions
US10103629B2 (en) * 2017-02-14 2018-10-16 Nxp B.V. High side driver without dedicated supply in high voltage applications
US10498212B2 (en) * 2017-05-26 2019-12-03 Dialog Semiconductor (Uk) Limited Gate driver
US10187053B1 (en) * 2017-07-24 2019-01-22 Semiconductor Components Industries, Llc Drive circuit for power semiconductor devices
US10355674B2 (en) * 2017-07-24 2019-07-16 Arm Limited Clock gating circuit
KR101841127B1 (ko) * 2017-08-10 2018-03-22 주식회사 애크멕스 반도체 스위치의 구동 장치
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
DE102018220861B3 (de) * 2018-12-03 2020-04-02 Conti Temic Microelectronic Gmbh Verfahren zum Erkennen einer Funktionstüchtigkeit einer elektrischen Schalteinheit, Computerprogrammprodukt zum Ausführen eines derartigen Verfahrens sowie Vollbrückenschaltung mit einer Steuereinrichtung zum Ausführen eines derartigen Verfahrens
DE102019104652B4 (de) * 2019-02-25 2024-03-14 Sma Solar Technology Ag Leistungselektronische Vorrichtung und Verfahren zur elektrischen Spannungsversorgung einer Treiberschaltung eines Leistungshalbleiterschalters
US11251691B2 (en) * 2019-09-23 2022-02-15 Stmicroelectronics Asia Pacific Pte Ltd Floating power supply for a driver circuit configured to drive a high-side switching transistor
JP7455604B2 (ja) 2020-02-14 2024-03-26 株式会社東芝 ノーマリオン型トランジスタの駆動回路及び駆動方法
EP3993249A1 (de) * 2020-10-28 2022-05-04 NXP USA, Inc. Netzteil zur gewährleistung des sicheren verhaltens einer wechselrichteranwendung
JP2022077909A (ja) * 2020-11-12 2022-05-24 富士電機株式会社 半導体装置
CN112688563B (zh) * 2020-12-29 2023-03-31 阳光电源股份有限公司 一种桥式级联***
CN117441293A (zh) * 2021-04-15 2024-01-23 株式会社村田制作所 用于高速开关器件的栅极驱动器电路的布局
US11757393B2 (en) 2021-10-19 2023-09-12 Dana Tm4 Inc. Integrated power module with transformer-less gate driver for high voltage power inverters

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007009885A1 (de) * 2006-03-20 2007-10-18 Hitachi, Ltd. Halbleiterschaltung
US20080197908A1 (en) * 2006-01-26 2008-08-21 Advanced Analogic Technologies, Inc. Cascode Power Switch for use in a High-Frequency Power MESFET Buck Switching Power Supply

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663547A (en) 1981-04-24 1987-05-05 General Electric Company Composite circuit for power semiconductor switching
US5155398A (en) 1990-12-21 1992-10-13 Motorola, Inc. Control circuit for high power switching transistor
US5408150A (en) 1992-06-04 1995-04-18 Linear Technology Corporation Circuit for driving two power mosfets in a half-bridge configuration
US5365118A (en) * 1992-06-04 1994-11-15 Linear Technology Corp. Circuit for driving two power mosfets in a half-bridge configuration
FI110898B (fi) * 1998-10-26 2003-04-15 Abb Industry Oy Vaihtosuuntaaja
DE10101744C1 (de) 2001-01-16 2002-08-08 Siemens Ag Elektronische Schalteinrichtung und Betriebsverfahren
JP4397602B2 (ja) 2002-05-24 2010-01-13 三菱電機株式会社 半導体装置
TW200525869A (en) 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7187226B2 (en) 2004-07-01 2007-03-06 Analog Devices, Inc. Anti-cross conduction drive control circuit and method
DE102006029928B3 (de) 2006-06-29 2007-09-06 Siemens Ag Elektronische Schalteinrichtung mit zumindest zwei Halbleiterschaltelementen
JP4825086B2 (ja) 2006-09-07 2011-11-30 株式会社リコー スイッチングレギュレータ
US7471121B2 (en) 2006-12-21 2008-12-30 System General Corp. Transistor drive circuit of power converter operating in a wide voltage range
US7696701B2 (en) 2007-04-05 2010-04-13 Osram Sylvania Inc. Power supply for halogen lamp having an inverter and output circuit
DE102008049677B4 (de) * 2008-09-30 2014-09-18 Infineon Technologies Ag Spannungsversorgung in einer Schaltungsanordnung mit einem Halbleiterschaltelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197908A1 (en) * 2006-01-26 2008-08-21 Advanced Analogic Technologies, Inc. Cascode Power Switch for use in a High-Frequency Power MESFET Buck Switching Power Supply
DE102007009885A1 (de) * 2006-03-20 2007-10-18 Hitachi, Ltd. Halbleiterschaltung

Also Published As

Publication number Publication date
DE102011087368A1 (de) 2012-05-31
US8558584B2 (en) 2013-10-15
US20120133420A1 (en) 2012-05-31
CN102570782A (zh) 2012-07-11
US20140035626A1 (en) 2014-02-06
CN102570782B (zh) 2016-01-20
US8994411B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
DE102011087368B4 (de) Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers
DE102011087434B4 (de) Schaltung und drei Verfahren zum Treiben eines Schalters
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
DE102008032990B4 (de) Solar-Modul-System und Bypass-Bauteil
AT516601B1 (de) Flyback-Converter-Schaltung
DE102015114365B4 (de) System und verfahren zum generieren einer hilfsspannung
DE102016114820A1 (de) System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE102019200112A1 (de) Mehrstufiger Abwärtswandler mit Rückwärtsladefähigkeit
DE102009028482B4 (de) Detektion einer fehlenden Diode in einer synchronen Ausgangsstufe
DE102015114371A1 (de) System und verfahren für einen schalter mit einem selbstleitenden transistor und einem selbstsperrenden transistor
DE102014107815A1 (de) System und Verfahren zum Ansteuern von Transistoren
DE102017102103A1 (de) System und verfahren für einen kaskodeschalter
DE102015121996B4 (de) Gatetreiber-veranlasstes Nullspannungsschalter-Einschalten
DE102018107601A1 (de) Gleichrichtervorrichtung
DE69730581T2 (de) Gleichstrom-Gleichstromwandler für mobile Anwendung
EP3525333A1 (de) Bidirektionale sperrwandlerschaltung
DE102017126727A1 (de) Schaltnetzteil-Steuerung
EP0637874B1 (de) MOS-Schaltstufe
EP1658676B1 (de) Schaltung und verfahren zum verarbeiten einer speisespannung mit spannungsspitzen
EP1532726B1 (de) Schaltregler
EP2208400A1 (de) Umschaltbare spannungsversorgung für hilfsstromkreise in einem stromrichter
EP3931963B1 (de) Leistungselektronische vorrichtung und verfahren zur elektrischen spannungsversorgung einer treiberschaltung eines leistungshalbleiterschalters
DE102004061341A1 (de) Stromversorgung
DE102006046383B4 (de) Spannungsversorgungsschaltung
DE112021003886T5 (de) Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R130 Divisional application to

Ref document number: 102011122992

Country of ref document: DE

R130 Divisional application to

Ref document number: 102011122992

Country of ref document: DE

Effective date: 20150427

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee