JP2022077909A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022077909A
JP2022077909A JP2020188983A JP2020188983A JP2022077909A JP 2022077909 A JP2022077909 A JP 2022077909A JP 2020188983 A JP2020188983 A JP 2020188983A JP 2020188983 A JP2020188983 A JP 2020188983A JP 2022077909 A JP2022077909 A JP 2022077909A
Authority
JP
Japan
Prior art keywords
terminal
side drive
protection circuit
switching element
drive unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020188983A
Other languages
English (en)
Inventor
昌志 保谷
Masashi Hoya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020188983A priority Critical patent/JP2022077909A/ja
Priority to CN202111113633.XA priority patent/CN114499137A/zh
Priority to US17/486,972 priority patent/US11606090B2/en
Publication of JP2022077909A publication Critical patent/JP2022077909A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02—Providing protection against overload without automatic interruption of supply
    • H02P29/024—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
    • H02P29/0241—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load the fault being an overvoltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】高圧側のスイッチング素子を駆動するためのハイサイド駆動部の破壊を回避することが望まれている。【解決手段】ハイサイドスイッチング素子と、ローサイドスイッチング素子と、ハイサイドスイッチング素子のオンオフを切り替えるハイサイド駆動部と、ローサイドスイッチング素子のオンオフを切り替えるローサイド駆動部と、ハイサイド駆動部を駆動するための電源電圧を供給するハイサイド駆動外部端子と、ハイサイド駆動外部端子に接続された保護回路部とを備える半導体装置を提供する。ハイサイド駆動部は、ハイサイド駆動部の基準電位に設定された基準電位端子を有してよい。保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されてよい。【選択図】図１Ｂ

Description

本発明は、半導体装置に関する。
従来、「高圧側及び低圧側にスイッチング素子を直列接続してなるハーフブリッジ回路」を有する半導体装置において、「低圧側のスイッチング素子の低圧側端子に接続する配線上に発生するノイズを除去するノイズ除去手段」を設けることが知られている（例えば、特許文献１参照）。
特許文献１ 特開２００３－３０９９８２号公報
高圧側のスイッチング素子を駆動するためのハイサイド駆動部の破壊を回避することが望まれている。
本発明の第１の態様においては、ハイサイドスイッチング素子と、ローサイドスイッチング素子と、ハイサイドスイッチング素子のオンオフを切り替えるハイサイド駆動部と、ローサイドスイッチング素子のオンオフを切り替えるローサイド駆動部と、ハイサイド駆動部を駆動するための電源電圧を供給するハイサイド駆動外部端子と、ハイサイド駆動外部端子に接続された保護回路部とを備える半導体装置を提供する。ハイサイド駆動部は、ハイサイド駆動部の基準電位に設定された基準電位端子を有してよい。保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されてよい。
ハイサイド駆動部は、ハイサイド駆動外部端子と接続されたハイサイド電源端子を有してよい。基準電位端子は、ハイサイドスイッチング素子のエミッタ端子と接続されてよい。保護回路部は、ハイサイド電源端子とエミッタ端子との間に接続されてよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されたコンデンサを含んでよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間において、直列に接続されたダイオードおよびツェナーダイオードを含んでよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間において、直列に接続された複数のツェナーダイオードを含んでよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されたダイナミッククランプ回路を含んでよい。
ダイナミッククランプ回路は、トランジスタと、トランジスタのコレクタ端子とベース端子との間に接続された逆阻止ツェナーダイオードと、トランジスタのエミッタ端子とベース端子との間に接続された抵抗とを備えてよい。
ダイナミッククランプ回路は、ＭＯＳＦＥＴと、ＭＯＳＦＥＴのドレイン端子とゲート端子との間に接続された逆阻止ツェナーダイオードと、ＭＯＳＦＥＴのソース端子とゲート端子との間に接続された抵抗とを備えてよい。
保護回路部は、横型の半導体素子構造を有してよい。
保護回路部は、縦型の半導体素子構造を有してよい。
半導体装置は、ハイサイド駆動外部端子とハイサイド駆動部の電源電圧入力端子との間に接続されたブートストラップ部を備えてよい。保護回路部は、ブートストラップ部を同一チップに内蔵してよい。
ハイサイド駆動部と保護回路部とを電気的に接続するための第１ボンディングワイヤの長さは、ハイサイド駆動部とハイサイドスイッチング素子とを電気的に接続するための第２ボンディングワイヤの長さよりも長くてよい。
ハイサイド駆動部と保護回路部とを電気的に接続するための第１ボンディングワイヤの長さは、ハイサイド駆動部とハイサイドスイッチング素子とを電気的に接続するための第２ボンディングワイヤの長さよりも短くてよい。
ハイサイド駆動部は、ハイサイド電源端子と基準電位端子との間に設けられたツェナーダイオードを備えてよい。ツェナーダイオードの耐圧は、保護回路部の耐圧よりも大きくてよい。
ハイサイド駆動部は、ハイサイド電源端子と基準電位端子との間に設けられたツェナーダイオードを備えてよい。保護回路部に流すことが可能なエネルギー量は、ツェナーダイオードに流すことが可能なエネルギー量よりも大きくてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体システム２００の一例を示す。 より具体的な半導体システム２００の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。 ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。 横型配置の保護回路部６０の構成の一例を示す。 縦型配置の保護回路部６０の構成の一例を示す。 半導体装置１００の変形例を示す。 図６Ａに係る半導体装置１００の実装方法の一例を示す。 半導体装置１００の実装方法の変形例を示す。 ハイサイド駆動部１０の具体的な構成の一例を示す。 比較例に係る半導体装置５００の構成を示す。 短絡保護動作時の動作タイムチャートを示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａは、本実施形態に係る半導体システム２００の一例を示す。本例の半導体システム２００は、負荷２１０に接続されている。
半導体システム２００は、負荷２１０に供給する電流のオンオフを切り替える。半導体システム２００は、モーター駆動用インバータまたはＤＣ－ＤＣコンバータなどの電力変換装置として機能してよい。本例の半導体システム２００は、半導体装置１００と、制御部１１０と、電源１３０と、コンデンサ１４０と、電流検出抵抗１５０とを備える。
半導体装置１００は、電力を消費する負荷２１０に対する電力供給に用いられ、スイッチング素子、駆動回路および保護回路等を備えるインテリジェントパワーモジュール（ＩＰＭ）であってよい。本例の半導体装置１００は、ハイサイド駆動部１０と、ローサイド駆動部２０と、ハイサイドスイッチング素子３０と、ハイサイドダイオード３５と、ローサイドスイッチング素子４０と、ローサイドダイオード４５と、ブートストラップ部５０と、保護回路部６０とを備える。
ハイサイドスイッチング素子３０およびローサイドスイッチング素子４０は、負荷２１０に供給する電流のオンオフを切り替える。ハイサイドスイッチング素子３０およびローサイドスイッチング素子４０は、電圧駆動型のスイッチング素子であってよく、一例としてＩＧＢＴである。これに代えて、スイッチング素子は、パワーＭＯＳＦＥＴ等のＭＯＳＦＥＴであってもよく、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯ等のワイドギャップ半導体を用いたものであってもよい。
ハイサイドスイッチング素子３０は、正極端子Ｐと各相の出力端子（Ｕ，Ｖ，Ｗ）との間に設けられる。ハイサイドスイッチング素子３０は、ゲート端子に入力されるゲート電圧に応じて、正極端子Ｐと負荷２１０とを接続するか否かを切り替える。
ローサイドスイッチング素子４０は、負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））と各相の出力端子（Ｕ，Ｖ，Ｗ）との間に設けられる。ローサイドスイッチング素子４０は、ゲート端子に入力されるゲート電圧に応じて、負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））と負荷２１０とを接続するか否かを切り替える。
ハイサイドダイオード３５は、負荷２１０からの負荷電流を転流させるためのＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）である。ハイサイドダイオード３５は、ハイサイドスイッチング素子３０に対して並列に接続される。ハイサイドダイオード３５は、ワイドギャップ半導体を用いたものであってもよく、ハイサイドスイッチング素子３０がＭＯＳＦＥＴの場合には寄生ダイオードによって実現されてもよい。ハイサイドスイッチング素子３０およびハイサイドダイオード３５は、上アーム（即ち、高電圧側アーム）を構成する。
同様に、ローサイドダイオード４５は、ローサイドスイッチング素子４０に対して並列に接続され、負荷２１０からの負荷電流を転流させるためのＦＷＤである。ローサイドダイオード４５は、ワイドギャップ半導体を用いたものであってもよく、ローサイドスイッチング素子４０がＭＯＳＦＥＴの場合には寄生ダイオードによって実現されてもよい。ローサイドスイッチング素子４０およびローサイドダイオード４５は、下アーム（即ち、低電圧側アーム）を構成する。
上アームのエミッタ端子と下アームのコレクタ端子とを接続したノードは、各相の出力端子Ｕ～Ｗと接続されている。上アームのコレクタ端子は、各相の正極端子Ｐと接続されている。本例の上アームのコレクタ端子は、共通の正極端子Ｐに接続されている。下アームのエミッタ端子は、各相の負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））とそれぞれ接続されている。各相の上アームと下アームは、ハーフブリッジ回路を構成している。
負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））は、半導体装置１００の外部で相互接続された共通負極端子である端子１０７に接続されている。正極端子Ｐと端子１０７との間には、出力用の直流電源である電源１３０が接続されている。
ハイサイド駆動部１０は、上側アームのハイサイドスイッチング素子３０を駆動して、ハイサイドスイッチング素子３０のオンオフを切り替えるＨＶＩＣ（Ｈｉｇｈ－Ｖｏｌｔａｇｅ ＩＣ）である。ハイサイド駆動部１０は、制御部１１０からのゲート制御入力信号（ＨＵ，ＨＶ，ＨＷ）に応じたゲート電圧を、ハイサイドスイッチング素子３０のゲート端子に供給して、ハイサイドスイッチング素子３０のオンオフを制御する。本例の半導体装置１００は、各相に応じた３つのハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃを備える。
ハイサイド駆動部１０は、対応するハイサイドスイッチング素子３０のゲート端子およびエミッタ端子と接続されている。ハイサイドスイッチング素子３０のゲート端子は、対応するハイサイド駆動部１０のゲート出力端子ＯＵＴと接続されている。ハイサイドスイッチング素子３０のエミッタ端子は、対応するハイサイド駆動部１０の基準電位端子ＶＳと接続されている。ハイサイド駆動部１０は、ゲート出力端子ＯＵＴと基準電位端子Ｖｓとの間の端子間電圧を制御することにより、対応するハイサイドスイッチング素子３０のコレクタ－エミッタ間の導通および遮断を制御する。
これにより、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃは、Ｕ相、Ｖ相、およびＷ相のハイサイドスイッチング素子３０ａ～ハイサイド駆動部１０ｃのオンオフをそれぞれ切り替える。ハイサイド駆動部１０は、ハイサイドスイッチング素子３０のエミッタ端子と接続され、ハイサイド駆動部１０の基準電位に設定された基準電位端子Ｖｓを有する。ハイサイド駆動部１０の基準電位は、対応するハイサイドスイッチング素子３０のエミッタ側の電位である。
なお、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃは、動作の基準電位が異なるので、各相で独立した駆動ＩＣとされている。そのため、ＩＣ内部において各相で独立した基準電位を設ける場合には、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃが１つのＩＣに集積化されてもよい。
ローサイド駆動部２０は、下側アームのローサイドスイッチング素子４０を駆動して、ローサイドスイッチング素子４０のオンオフを切り替えるＬＶＩＣ（Ｌｏｗ－Ｖｏｌｔａｇｅ ＩＣ）である。ローサイド駆動部２０は、制御部１１０からのゲート制御入力信号（ＬＵ，ＬＶ，ＬＷ）に応じたゲート電圧を、ローサイドスイッチング素子４０のゲート端子に供給して、ローサイドスイッチング素子４０のオンオフを制御する。
本例のローサイド駆動部２０は、３つのローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃと接続されている。ローサイド駆動部２０は、３つのゲート出力端子（ＵＯＵＴ，ＶＯＵＴ，ＷＯＵＴ）を有し、３つのローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃのそれぞれのゲート端子と接続されている。
また、ローサイド駆動部２０は、過電流検出外部端子ＩＳに接続されて、電流検出抵抗１５０で検出されたセンス電圧が入力される。ローサイド駆動部２０は、センス電圧が閾値よりも高い場合に、複数のローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃに過電流が流れていると検出する。ローサイド駆動部２０は、過電流を検出したことに応じて、複数のローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃをオフに切り替える等の保護動作を行ってよい。
ローサイド駆動部２０は、ローサイド制御電源端子ＶＣＣＬに接続された電源電圧入力端子ＶＣＣおよび共通グランド外部端子ＣＯＭに接続されたグランド端子ＧＮＤを有し、電源電圧入力端子ＶＣＣとグランド電源ＧＮＤとの間の電圧を電源電圧として動作する。ローサイドスイッチング素子４０のエミッタ端子は、電流検出抵抗１５０を介して共通グランド外部端子ＣＯＭと接続されている。即ち、ローサイド駆動部２０は、ローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃのエミッタ側の電位を基準電位として動作する。ローサイド駆動部２０は、ゲート出力端子（ＵＯＵＴ，ＶＯＵＴ，ＷＯＵＴ）とグランド端子ＧＮＤとの間の端子間電圧を制御することによってローサイドスイッチング素子４０のオンオフを制御する。
制御部１１０は、半導体装置１００の駆動を制御するマイクロコントローラである。制御部１１０は、負荷２１０であるモーターを予め定められた回転数で回転させるべくゲート制御入力信号（ＨＵ，ＨＶ，ＨＷ，ＬＵ，ＬＶ，ＬＷ）を生成し、外部入力端子ＩＮを介してハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃおよびローサイド駆動部２０に供給する。一例において、制御部１１０は、ＰＷＭ（パルス幅変調）制御によって各ゲート制御入力信号を制御する。
負荷２１０は、半導体装置１００に接続される。本例の負荷２１０は、Ｕ相、Ｖ相、およびＷ相の３相を有する３相モーターであるが、２相（即ち、単相）モーターであってよい。半導体装置１００は、モーターの相数に応じた数のハーフブリッジ回路を有してよい。
ブートストラップ部５０は、ハイサイド制御電源端子ＶＣＣＨからの電源電圧によってコンデンサ１４０を充電するために用いられる。ブートストラップ部５０は、ハイサイド制御電源端子ＶＣＣＨとハイサイド駆動外部端子ＶＢとの間に配置されている。また、ブートストラップ部５０は、ハイサイド駆動外部端子ＶＢと電源電圧入力端子ＶＣＣとの間に接続されている。ブートストラップ部５０の詳細については後述する。
保護回路部６０は、発生したサージを吸収するためのハイサイド側の電源保護回路として機能する。保護回路部６０は、ハイサイド駆動部１０を駆動するための電源電圧を供給するハイサイド駆動外部端子ＶＢと電気的に接続されている。本例の保護回路部６０は、ハイサイド駆動外部端子ＶＢと基準電位端子ＶＳとの間に設けられる。また、保護回路部６０は、ハイサイド電源端子ＶＢとハイサイドスイッチング素子３０のエミッタ端子との間に接続される。ハイサイド電源端子ＶＢは、ハイサイド駆動外部端子ＶＢと接続されている。保護回路部６０は、Ｕ，Ｖ，Ｗ相の各相に設けられてよい。保護回路部６０の詳細については後述する。
コンデンサ１４０は、ブートストラップ部５０を介して充電され、ハイサイド駆動部１０を動作させる。コンデンサ１４０は、ハイサイド駆動部１０の電源用に昇圧するためのブートストラップコンデンサとして機能する。コンデンサ１４０は、ハイサイド駆動外部端子ＶＢを介して各相のハイサイド駆動部１０に電源電圧を供給する。
コンデンサ１４０ａは、ハイサイド駆動外部端子ＶＢ（Ｕ）端子と出力端子Ｕとの間に接続され、ブートストラップ部５０ａにより充電される。コンデンサ１４０ｂは、ハイサイド駆動外部端子ＶＢ（Ｖ）とＶ端子との間に接続され、ブートストラップ部５０ｂにより充電される。コンデンサ１４０ｃは、ハイサイド駆動外部端子ＶＢ（Ｗ）とＷ端子との間に接続され、ブートストラップ部５０ｃにより充電される。そして、コンデンサ１４０ａ～コンデンサ１４０ｃは、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃにそれぞれ電源電圧を供給する。
電流検出抵抗１５０は、端子１０７および基準電位１０５の間に接続される。本変形例において、電流検出抵抗１５０は、半導体装置１００の外部に接続される回路に応じて変更可能とするために半導体装置１００の外部に接続される。これに代えて、半導体装置１００は、電流検出抵抗１５０を内蔵してもよい。
なお、本例では、ハイサイドスイッチング素子３０が相毎に異なるタイミングでオンに駆動するので、複数のローサイドスイッチング素子４０のうち２つ以上が同時にオンとなるタイミングがない。このため、ローサイド駆動部２０は、１つの電流検出抵抗１５０を用いて３相分のローサイドスイッチング素子４０の過電流検出を行うことができる。
ここで、ローサイド駆動部２０は、電流検出抵抗１５０により各相のハーフブリッジ回路を流れる電流を検出して、過電流の発生時にモジュールを保護する機能を有する。電流検出抵抗１５０で検出された電流レベル信号は、過電流検出外部端子ＩＳを介してローサイド駆動部２０に伝達される。ローサイド駆動部２０は、過電流判定を行い、過電流の発生時にローサイドスイッチング素子４０を遮断して下アームを保護する。
一方、ハイサイド駆動部１０は、電流検出抵抗１５０で検出された電流レベル信号が制御部１１０に伝達されて、過電流の発生時に制御部１１０の過電流判定に基づいて、ハイサイドスイッチング素子３０を遮断して上アームを保護する。制御部１１０はマイクロコントローラであり、プログラム処理によりこの過電流判定を行う。下アームの側の過電流保護動作に比べてプログラム処理があるために、上アーム側の過電流保護動作は過電流発生からハイサイドスイッチング素子３０のＯＦＦ動作までの遅延時間が長くなることが多い。本例の半導体装置１００は、保護回路部６０を備えるので、ハイサイドスイッチング素子３０の遮断が遅れてサージ電圧が発生した場合においてもハイサイド駆動部１０を保護することができる。
図１Ｂは、より具体的な半導体システム２００の構成の一例を示す。本例では、説明を簡潔にするために、３相のうち１相（本例ではＵ相）のハーフブリッジ回路のみを図示している。
ブートストラップ部５０は、ダイオード５２および抵抗５４を備える。ダイオード５２および抵抗５４は、ハイサイド駆動外部端子ＶＢとハイサイド制御電源端子ＶＣＣＨとの間において直列に接続されている。ダイオード５２は、コンデンサ１４０に充電するためのブートストラップダイオード（ＢＳＤ）として機能する。ダイオード５２のカソード端子は、ハイサイド駆動外部端子ＶＢと接続されている。ダイオード５２のアノード端子は、抵抗５４を介してハイサイド駆動部１０の電源電圧入力端子ＶＣＣと接続されている。ブートストラップ部５０の構成はこれに限定されない。本例では、Ｕ相のブートストラップ部５０ａを用いて説明したが、他の相のブートストラップ部５０についても同様である。
保護回路部６０は、端子ａおよび端子ｂを有する。保護回路部６０の具体的な回路については後述する。端子ａは、ハイサイド電源電位のノード延伸部８０に接続されている。端子ｂは、各相基準電位のノード延伸部９０に接続されている。
ノード延伸部８０は、ハイサイド電源電位に設定されている。ノード延伸部８０の一端は、端子ａと接続されている。ノード延伸部８０の他端は、ハイサイド駆動外部端子ＶＢおよびハイサイド電源端子ＶＢと接続されている。
ノード延伸部９０は、各相の基準電位に設定されている。例えば、Ｕ相のハイサイド側の基準電位は、ハイサイドスイッチング素子３０ａのエミッタ端子の電位である。ノード延伸部９０の一端は、端子ｂと接続されている。ノード延伸部９０の他端は、基準電位端子Ｖｓおよびハイサイドスイッチング素子３０ａのエミッタ端子と接続されている。
図２は、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、コンデンサ６１を備える。コンデンサ６１の一端が端子ａに接続され、他端が端子ｂに接続されている。保護回路部６０は、セラミック等のコンデンサを有するチップ部品であってもよく、後述の通り、横型の半導体素子として実装されても、縦型の半導体素子として実装されてもよい。一例において、保護回路部６０が横型の半導体素子として実装される場合、端子ａおよび端子ｂが同一平面上に形成される。保護回路部６０が縦型の半導体素子として実装される場合、端子ａおよび端子ｂが対向する平面上にそれぞれ形成される。
図３Ａは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、逆阻止ツェナーダイオード６９を備える。
逆阻止ツェナーダイオード６９は、直列に接続されたツェナーダイオード６２およびダイオード６３を有する。ツェナーダイオード６２のカソード端子が端子ａに接続され、ツェナーダイオード６２のアノード端子がダイオード６３のアノード端子に接続されている。ダイオード６３のカソード端子は、端子ｂに接続されている。このように、逆阻止ツェナーダイオード６９においては、ツェナーダイオード６２のカソード端子が端子ａ側に設けられ、ツェナーダイオード６２のアノード端子が端子ｂ側に設けられる。
ツェナーダイオード６２の降伏電圧は、ハイサイド制御電源端子ＶＣＣＨとグランド電圧ＧＮＤとの間の電源電圧よりも大きく、ハイサイド駆動部１０の耐圧よりも小さくなるように選定する。また、ダイオード６３の耐圧は、ハイサイド制御電源端子ＶＣＣＨとグランド電圧ＧＮＤとの間の電源電圧以上とする。
図３Ｂは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、逆阻止ツェナーダイオード６９として、直列に接続されたツェナーダイオード６２およびダイオード６３を備えるが、図３Ａの保護回路部６０とは接続の向きと順序が異なる。ダイオード６３のアノード端子が端子ａに接続されている。ツェナーダイオード６２およびダイオード６３のカソード端子が互いに接続されている。ツェナーダイオード６２のアノード端子は、端子ｂに接続されている。つまり、図３Ａの場合と同様に、逆阻止ツェナーダイオード６９においては、ツェナーダイオード６２のカソード端子が端子ａ側に設けられ、ツェナーダイオード６２のアノード端子が端子ｂ側に設けられる。
図３Ｃは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、直列に接続されたツェナーダイオード６２ａおよびツェナーダイオード６２ｂを備える。保護回路部６０は、３つ以上のツェナーダイオード６２を備えてもよい。ツェナーダイオード６２ａのカソード端子が端子ａに接続されている。ツェナーダイオード６２ａおよびツェナーダイオード６２ｂのアノード端子が互いに接続されている。ツェナーダイオード６２ｂのカソード端子は、端子ｂに接続されている。
図３Ｄは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、直列に接続されたツェナーダイオード６２ａおよびツェナーダイオード６２ｂを備えるが、図３Ｃの保護回路部６０とは接続の向きと順序が異なる。ツェナーダイオード６２ａのアノード端子が端子ａに接続されている。ツェナーダイオード６２ａおよびツェナーダイオード６２ｂのカソード端子が互いに接続されている。ツェナーダイオード６２ｂのアノード端子は、端子ｂに接続されている。
図４Ａは、ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。本例の保護回路部６０は、ツェナーダイオード６２と、ダイオード６３と、ｎｐｎトランジスタ６４と、抵抗６５とを備える。ツェナーダイオード６２およびダイオード６３は、逆阻止ツェナーダイオード６９を構成する。抵抗６５は、ペース接地低抗であってよい。一例において、保護回路部６０は、縦型の半導体素子として実装されるが、これに限定されない。
抵抗６５の抵抗値は、逆阻止ツェナーダイオード６９の降伏電流を定格未満に制限できる抵抗値以上に設定される。抵抗６５の抵抗値は、制御電源ＶＣＣが印加されている状態において、ｎｐｎトランジスタ６４のコレクタ－ベース間の漏れ電流により、ｎｐｎトランジスタ６４がオンしないように選定される。
逆阻止ツェナーダイオード６９は、ｎｐｎトランジスタ６４のコレクタ端子とベース端子との間に接続される。ｎｐｎトランジスタ６４のコレクタ端子が端子ａに接続され、エミッタ端子が端子ｂに接続されている。抵抗６５は、ｎｐｎトランジスタ６４のベース端子とエミッタ端子との間に接続されている。抵抗６５とｎｐｎトランジスタ６４のエミッタ端子とが接続されたノードは、端子ｂに接続される。
図４Ｂは、ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。本例の保護回路部６０は、ｎｐｎトランジスタ６４の代わりにｎチャネルＭＯＳＦＥＴ６６を備える点で、図４Ａの保護回路部６０と相違する。
逆阻止ツェナーダイオード６９は、一端が端子ａに接続され、他端がｎチャネルＭＯＳＦＥＴ６６のゲート端子に接続される。ｎチャネルＭＯＳＦＥＴ６６のドレイン端子が端子ａに接続され、ソース端子が端子ｂに接続されている。抵抗６５は、ｎチャネルＭＯＳＦＥＴ６６のゲート端子とソース端子との間に接続されている。即ち、抵抗６５は、ゲート接地抵抗であってよい。抵抗６５とｎチャネルＭＯＳＦＥＴ６６のソース端子とが接続されたノードは、端子ｂに接続される。本例の保護回路部６０は、ダイナミッククランプ回路として機能することにより、サージ電圧が重畳して、ハイサイド駆動部１０の定格電圧を超える場合であっても、ハイサイド駆動部１０の誤動作および破壊を防止することができる。
ダイナミッククランプ回路である保護回路部６０は、逆阻止ツェナーダイオード６９と抵抗６５の大きさを適切に設定することにより、ｎｐｎトランジスタ６４またはｎチャネルＭＯＳＦＥＴ６６がオンする場合に、端子ａと端子ｂとの間の電圧を定める（即ち、クランプする）ことができる。また、ｎｐｎトランジスタ６４またはｎチャネルＭＯＳＦＥＴ６６をオンしてサージ電流を流すことで、より高エネルギーのサージが印加されても適切な電圧にクランプすることができる。
図５Ａは、横型配置の保護回路部６０の構成の一例を示す。本例の保護回路部６０は、面実装されたセラミック積層コンデンサを有する。
保護回路部６０は、横型の半導体素子構造を有する。端子ａがノード延伸部８０に接続されており、端子ｂがノード延伸部９０に接続されている。端子ａおよび端子ｂは、はんだまたは導電接合材によって接合が可能な電極構造を有している。保護回路部６０は、ノード延伸部８０とノード延伸部９０との間において架橋された状態で搭載されている。
ノード延伸部８０は、接続部８１およびインナーリード８２を有する。接続部８１は、端子ａと対向して設けられ、端子ａとインナーリード８２とを接続するための平坦部である。インナーリード８２は、ハイサイド駆動外部端子ＶＢに接続されている。本例のインナーリード８２上には、ブートストラップ部５０が配置されている。ブートストラップ部５０は、縦型の半導体素子として実装され、ハイサイド制御電源端子ＶＣＣＨとボンディングワイヤ５３によって接続されている。
ノード延伸部９０は、接続部９１と、インナーリード９２と、ボンディングワイヤ９３とを有する。接続部９１は、端子ｂと対向して設けられ、端子ｂとインナーリード９２とを接続するための平坦部である。接続部９１は、接続部８１と同一平面上に設けられてよい。インナーリード９２は、接続部９１と電気的に接続して設けられ、保護回路部６０から予め定められた方向に延伸して設けられる。ボンディングワイヤ９３は、インナーリード９２と基準電位端子Ｖｓとを接続する。なお、ノード延伸部９０は、ハイサイド駆動外部端子ＶＢ、外部入力端子ＩＮ、ハイサイド制御電源端子ＶＣＣＨ、および共通グランド外部端子ＣＯＭ等の外部端子と絶縁されている。
ボンディングワイヤ９４は、ハイサイド駆動部１０の基準電位端子Ｖｓと、ハイサイドスイッチング素子３０のエミッタ電極とを電気的に接続している。本例のボンディングワイヤ９４は、ボンディングワイヤ９３よりも短い。即ち、ハイサイドスイッチング素子３０は、インナーリード９２よりもハイサイド駆動部１０により近接して配置されている。
なお、保護回路部６０を横型の半導体素子で実装する場合、図２から図４Ｂのいずれの保護回路部６０を用いてもよい。また、本例の実装方法は、上アームの各相に対して同様に適用されてよい。
図５Ｂは、縦型配置の保護回路部６０の構成の一例を示す。本例の保護回路部６０は、縦型の半導体素子構造を有する。本例では、図５Ａの場合と相違する点について特に説明する。
端子ａは、保護回路部６０の半導体素子の下方に設けられ、インナーリード８２に接続されている。端子ｂは、保護回路部６０の半導体素子の上方に設け、ボンディングワイヤ９３と接続されている。保護回路部６０を縦型の半導体素子で実装する場合も、図２から図４Ｂのいずれの保護回路部６０を用いてもよい。
図６Ａは、半導体装置１００の変形例を示す。本例の半導体装置１００は、ブートストラップ部５０を内蔵した保護回路部６０を備える点で図１Ｂの実施形態と相違する。本例では、図１Ｂの実施形態と相違する点について特に説明する。
保護回路部６０がブートストラップ部５０を内蔵するとは、保護回路部６０およびブートストラップ部５０が同一チップ内に設けられることを指してよい。本例では、Ｕ相である保護回路部６０ａがブートストラップ部５０ａを内蔵する場合を示すが、他の相についても同様に、保護回路部６０がブートストラップ部５０を内蔵してよい。本例の保護回路部６０ａは、図４Ａの実施例と同様に、ｎｐｎトランジスタ６４と、抵抗６５と、逆阻止ツェナーダイオード６９とを備えている。
本例の保護回路部６０ａは、端子ａ、端子ｂおよび端子ｃの３つの端子を備える。端子ａは、ハイサイド電源電位のノード延伸部８０に接続され、端子ｂは、各相基準電位のノード延伸部９０に接続されている。端子ｃは、ハイサイド制御電源端子ＶＣＣＨおよび電源電圧入力端子ＶＣＣに接続された端子である。なお、ダイオード５２、ツェナーダイオード６２、ダイオード６３および抵抗６５を同一の半導体基板に縦型素子として生成することによって、追加コスト無しでブートストラップ部５０を内蔵した保護回路部６０を提供することができる。
図６Ｂは、図６Ａに係る半導体装置１００の実装方法の一例を示す。本例の保護回路部６０は、ブートストラップ部５０を内蔵している。保護回路部６０は、下面に端子ａを備え、上面に端子ｂおよび端子ｃを備える。保護回路部６０は、インナーリード８２の上面に設けられ、端子ａがインナーリード８２と電気的に接続されている。端子ｂは、ボンディングワイヤ９３によって基準電位端子Ｖｓに接続されている。端子ｃは、ボンディングワイヤ９５によってハイサイド制御電源端子ＶＣＣＨに接続されている。
本例のボンディングワイヤ９４は、ボンディングワイヤ９３よりも短い。即ち、ハイサイドスイッチング素子３０は、保護回路部６０の端子ｂよりもハイサイド駆動部１０に近接して配置されている。なお、ボンディングワイヤ９３は、ハイサイド駆動部１０と保護回路部６０とを電気的に接続するための第１ボンディングワイヤの一例である。ボンディングワイヤ９４は、ハイサイド駆動部１０とハイサイドスイッチング素子３０とを電気的に接続するための第２ボンディングワイヤの一例である。
図６Ｃは、半導体装置１００の実装方法の変形例を示す。本例のボンディングワイヤ９４は、ボンディングワイヤ９３よりも長い。即ち、ハイサイドスイッチング素子３０は、保護回路部６０の端子ｂよりもハイサイド駆動部１０と離間して配置されている。このように、半導体装置１００は、外部端子に接続されたインナーリードの形状を変更することにより、ボンディングワイヤ９３およびボンディングワイヤ９４の長さを自由に変形することができる。ボンディングワイヤ９４は、ボンディングワイヤ９３と同一の長さであってもよい。本例では、保護回路部６０とハイサイド駆動部１０との間にハイサイド制御電源端子ＶＣＣＨのインナーリードが設けられていない。そのため、保護回路部６０、ハイサイド駆動部１０およびハイサイドスイッチング素子３０がこの順で配列されて、半導体装置１００全体のレイアウトを小さくすることができる。
図７は、ハイサイド駆動部１０の具体的な構成の一例を示す。ハイサイド駆動部１０は、ＩＮ保護回路１１と、信号伝達回路１２と、出力部１３と、ＶＢ保護回路１４とを備える。
ＩＮ保護回路１１は、ダイオード１１１と、ダイオード１１２と、抵抗１１３とを備える。ダイオード１１１およびダイオード１１２は、電源電圧入力端子ＶＣＣとグランド端子ＧＮＤとの間に直列に接続される。抵抗１１３は、入力端子ＩＮと、ダイオード１１１およびダイオード１１２の接続ノードとの間に接続されている。入力端子ＩＮは、電源電圧入力端子ＶＣＣから安定した電源が入り入力電流の制限が許容されるので、ダイオードと抵抗による保護回路を構成することができる。
信号伝達回路１２は、入力端子ＩＮから入力されたＩＮ信号に応じて伝達信号を生成して出力部１３に出力する。ＩＮ信号は、外部入力端子ＩＮと共通グランド外部端子ＣＯＭとの間の電圧に応じた信号である。出力部１３は、ＣＭＯＳ回路を有し、信号伝達回路１２からの伝達信号に応じて、ハイサイドスイッチング素子３０のゲート端子に入力するための制御信号を出力する。
ＶＢ保護回路１４は、ハイサイド電源端子ＶＢと基準電位端子Ｖｓとの間に設けられたツェナーダイオード１４１を備える。ＶＢ保護回路１４は、アプリケーション上、抵抗を直列に接続した回路構成を用いることが難しいので、ツェナーダイオード１４１による保護回路で構成されている。ここで、ＩＣ耐圧（即ち、ＶＢ－Ｖｓ間）は、ツェナーダイオード１４１の耐圧よりも大きくてよい。ツェナーダイオード１４１の耐圧は、保護回路部６０のツェナーダイオード６２の耐圧よりも大きくてよい。これにより、発生したサージは、ツェナーダイオード１４１よりも、保護回路部６０のツェナーダイオード６２を通って消費されやすくなるので、ツェナーダイオード１４１の破壊を抑制しやすくなる。保護回路部６０のツェナーダイオード６２の耐圧は、制御電源ＶＣＣにおよそ等しいＶＢ電源電圧よりも大きくてよい。
なお、半導体装置１００に保護回路部６０が設けられない場合、ハイサイド電源端子ＶＢの過電圧はエネルギーが大きく、ツェナーダイオード１４１のみの保護回路構成では、十分な過電圧保護効果が得られにくく、ツェナーダイオード１４１が破壊される可能性がある。保護回路部６０に流すことが可能なエネルギー量は、ツェナーダイオード１４１に流すことが可能なエネルギー量よりも大きくてよい。これにより、保護回路部６０は十分なエネルギー量のノイズにも耐えられる。一方、ツェナーダイオード１４１はハイサイド駆動部１０の内部に設けられるので、ハイサイド駆動部１０近辺にて発生したノイズに対して素早く反応してハイサイド駆動部１０を保護することができる。
図８Ａは、比較例に係る半導体装置５００の構成を示す。下アーム側のローサイドスイッチング素子４０のいずれかに短絡が発生し、上アーム側のハイサイドスイッチング素子３０のいずれかがオンした場合、短絡電流ＩＳＣが流れる。短絡電流ＩＳＣが電流検出抵抗１５０に流れることで、制御部１１０は短絡電流ＩＳＣが過電流であることを検出し、オンされた上アーム側のハイサイドスイッチング素子３０をオフにする。短絡電流ＩＳＣは、電流経路をＡからＡ'に流れており、上アームの遮断時に、各寄生インダクタンスによる逆起電圧（Ｖｌｓ０、Ｖｌｓ１、Ｖｌｓ２１、Ｖｌｓ３）が発生する。
ここで、遮断時において印加されるハイサイドスイッチング素子３０のコレクタ－エミッタ間電圧Ｖｃｅ（ｓｃ）およびハイサイド駆動部１０の電源端子間電圧（ＶＢ－ＶＳ）は次式で示される。
Ｖｃｅ（ｓｃ）＝ＶＤＣ＋Ｖｌｓ０＋Ｖｌｓ１＋Ｖｌｓ２＋Ｖｌｓ３
ＶＢ－ＶＳ＝ＶＢＡＴ＋Ｖｌｓ２
このように、ハイサイド駆動部１０の電源端子間電圧（ＶＢ－ＶＳ）に、ハイサイドスイッチング素子３０のエミッタ配線部における寄生インダクタンスＬｓ２によって、逆起電圧Ｖｌｓ２が発生する場合がある。そして、ハイサイド電源電圧ＶＢＡＴとの合計がハイサイド駆動部１０の耐圧を超えるような過電圧になった場合、ハイサイド駆動部１０の誤動作または破壊の恐れがある。
これに対して、半導体装置１００は、寄生インダクタンスＬｓ２が生じるエミッタ配線部に対して並列に保護回路部６０を備えることにより、サージ電圧が重畳して、ハイサイド駆動部１０の定格電圧を超える場合であっても、効果的にサージ電圧を吸収することができる。これにより、ハイサイド駆動部１０の誤動作および破壊を防止することができる。
図８Ｂは、短絡保護動作時の動作タイムチャートを示す。時刻Ｔ１において、ＩＮ信号がローからハイに立ち上がり、正極端子Ｐから負極端子Ｎ（Ｕ）に向けて短絡電流ＩＳＣが流れ始める。短絡電流ＩＳＣは、電流検出抵抗１５０で検出され、ローサイド駆動部２０で短絡異常を判定する。ローサイド駆動部２０は、短絡異常を判定すると、ローサイドスイッチング素子４０を遮断する。
時刻Ｔ２において、ハイサイド駆動部１０は、電流検出抵抗１５０の信号を受けた制御部１１０からの指示によりＩＮ信号がローに下がり、ハイサイドスイッチング素子３０を遮断すると、ハイサイドスイッチング素子３０のコレクタ－エミッタ間電圧Ｖｃｅとハイサイド駆動部１０の電源端子間電圧（ＶＢ－ＶＳ）にサージ電圧が発生する。サージ電圧の大きさは、配線経路等の寄生インダクタンス、ハイサイドスイッチング素子３０の遮断スピード、直流電圧Ｖｄｃ、または短絡電流ＩＳＣ等に応じて変化する。
したがって、上アーム側のハイサイドスイッチング素子３０のいずれかが短絡故障しており、下アーム側のローサイドスイッチング素子４０がオンした場合のアーム短絡の場合、ローサイド駆動部２０にて過電流を判定してローサイドスイッチング素子４０を遮断する。この場合、過電流判定から遮断までの時間が短いので、図８Ｂで説明したような短絡電流が長時間流れることはないので、その大きさも比較的小さい。一方、短絡電流ＩＳＣが流れるようなアーム短絡の場合、制御部１１０における過電流判定に基づき、ハイサイド駆動部１０がハイサイドスイッチング素子３０を遮断する。この場合、過電流判定から遮断までの時間が長く、短絡電流ＩＳＣは流れる時間が長いほど大きくなるので、遮断直前の短絡電流ＩＳＣは通常電流の数倍以上となり、これを遮断する場合にｄｉ／ｄｔ（時間当たりの電流変化量）も数倍以上に上昇する。このように上昇したｄｉ／ｄｔにより上述した寄生インダクタンスに大きな逆起電力（Ｖｌｓ１、Ｖｌｓ２、Ｖｌｓ３、Ｖｌｓ０）が発生して、遮断しようとする上アームのハイサイドスイッチング素子３０に過電圧が印加されて、電源端子間電圧（ＶＢ－ＶＳ）に大きな電圧が印加され、ハイサイド駆動部１０が破壊する恐れがある。
なお、負荷短絡の場合（不図示）、下アームについては、ローサイド駆動部２０で過電流を判定して、ローサイドスイッチング素子４０を遮断するのに対して、上アームについては、制御部１１０における過電流判定に基づき、ハイサイド駆動部１０がハイサイドスイッチング素子３０を遮断する。そのため、上アームにおける過電流保護が下アームにおける過電流保護よりも遅れる場合がある。よって、先に下アームで遮断された短絡電流ＩＳＣが上アーム側に転流することとなり、ハイサイドスイッチング素子３０は転流した短絡電流ＩＳＣを遮断する必要が生じる。
ここで、短絡電流ＩＳＣは、通常動作電流の数倍以上となり、これを遮断する場合のｄｉ／ｄｔも数倍以上に上昇する。このように上昇したｄｉ／ｄｔにより、短絡電流ＩＳＣの転流経路上の一巡の寄生インダクタンスに大きな逆起電力が発生して、遮断しようとする上アームのハイサイドスイッチング素子３０に過電圧が印加されて破壊する恐れがある。
本例の半導体装置１００は、スイッチング素子の短絡時に流れる短絡電流ＩＳＣに伴う、寄生インダクタに発生する誘起電圧によってハイサイド駆動部１０の破壊を防止することができる。また、半導体装置１００は、保護回路部６０を備えることにより、半導体装置１００の外部における対策部品を追加する必要がないので、システムへの影響が少なく、対策コストの低減が可能である。そして、信頼性の高い半導体モジュールを実現できる。
なお、本発明の実施の形態では、制御部１１０も過電流検出外部端子ＩＳからの電流を検出し、電流検出抵抗１５０に流れる電流が過電流であると判断した場合、上アームのハイサイドスイッチング素子３０をオフにする制御を行っている。ローサイド駆動部２０が過電流検出外部端子ＩＳからの電流を検出した結果を制御部１１０に送るための過電流検出結果送付用信号線を、制御部１１０とローサイド駆動部２０との間に設け、ローサイド駆動部２０が過電流検出外部端子ＩＳからの電流を検出し、電流検出抵抗１５０に流れる電流が過電流であると判断する。その後、その情報を過電流検出結果送付用信号線から制御部１１０が受けて、上アームのハイサイドスイッチング素子３０をオフにする制御を行ってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・ハイサイド駆動部、１１・・・ＩＮ保護回路、１２・・・信号伝達回路、１３・・・出力部、１４・・・ＶＢ保護回路、２０・・・ローサイド駆動部、３０・・・ハイサイドスイッチング素子、３５・・・ハイサイドダイオード、４０・・・ローサイドスイッチング素子、４５・・・ローサイドダイオード、５０・・・ブートストラップ部、５２・・・ダイオード、５３・・・ボンディングワイヤ、５４・・・抵抗、６０・・・保護回路部、６１・・・コンデンサ、６２・・・ツェナーダイオード、６３・・・ダイオード、６４・・・ｎｐｎトランジスタ、６５・・・抵抗、６６・・・ｎチャネルＭＯＳＦＥＴ、６９・・・逆阻止ツェナーダイオード、８０・・・ノード延伸部、８１・・・接続部、８２・・・インナーリード、９０・・・ノード延伸部、９１・・・接続部、９２・・・インナーリード、９３・・・ボンディングワイヤ、９４・・・ボンディングワイヤ、９５・・・ボンディングワイヤ、１００・・・半導体装置、１０５・・・基準電位、１０７・・・端子、１１０・・・制御部、１１１・・・ダイオード、１１２・・・ダイオード、１１３・・・抵抗、１３０・・・電源、１４０・・・コンデンサ、１４１・・・ツェナーダイオード、１５０・・・電流検出抵抗、２００・・・半導体システム、２１０・・・負荷、５００・・・半導体装置
本発明は、半導体装置に関する。
従来、「高圧側及び低圧側にスイッチング素子を直列接続してなるハーフブリッジ回路」を有する半導体装置において、「低圧側のスイッチング素子の低圧側端子に接続する配線上に発生するノイズを除去するノイズ除去手段」を設けることが知られている（例えば、特許文献１参照）。
特許文献１ 特開２００３－３０９９８２号公報
高圧側のスイッチング素子を駆動するためのハイサイド駆動部の破壊を回避することが望まれている。
本発明の第１の態様においては、ハイサイドスイッチング素子と、ローサイドスイッチング素子と、ハイサイドスイッチング素子のオンオフを切り替えるハイサイド駆動部と、ローサイドスイッチング素子のオンオフを切り替えるローサイド駆動部と、ハイサイド駆動部を駆動するための電源電圧を供給するハイサイド駆動外部端子と、ハイサイド駆動外部端子に接続された保護回路部とを備える半導体装置を提供する。ハイサイド駆動部は、ハイサイド駆動部の基準電位に設定された基準電位端子を有してよい。保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されてよい。
ハイサイド駆動部は、ハイサイド駆動外部端子と接続されたハイサイド電源端子を有してよい。基準電位端子は、ハイサイドスイッチング素子のエミッタ端子と接続されてよい。保護回路部は、ハイサイド電源端子とエミッタ端子との間に接続されてよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されたコンデンサを含んでよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間において、直列に接続されたダイオードおよびツェナーダイオードを含んでよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間において、直列に接続された複数のツェナーダイオードを含んでよい。
保護回路部は、ハイサイド駆動外部端子と基準電位端子との間に接続されたダイナミッククランプ回路を含んでよい。
ダイナミッククランプ回路は、トランジスタと、トランジスタのコレクタ端子とベース端子との間に接続された逆阻止ツェナーダイオードと、トランジスタのエミッタ端子とベース端子との間に接続された抵抗とを備えてよい。
ダイナミッククランプ回路は、ＭＯＳＦＥＴと、ＭＯＳＦＥＴのドレイン端子とゲート端子との間に接続された逆阻止ツェナーダイオードと、ＭＯＳＦＥＴのソース端子とゲート端子との間に接続された抵抗とを備えてよい。
保護回路部は、横型の半導体素子構造を有してよい。
保護回路部は、縦型の半導体素子構造を有してよい。
半導体装置は、ハイサイド駆動外部端子とハイサイド駆動部の電源電圧入力端子との間に接続されたブートストラップ部を備えてよい。保護回路部は、ブートストラップ部を同一チップに内蔵してよい。
ハイサイド駆動部と保護回路部とを電気的に接続するための第１ボンディングワイヤの長さは、ハイサイド駆動部とハイサイドスイッチング素子とを電気的に接続するための第２ボンディングワイヤの長さよりも長くてよい。
ハイサイド駆動部と保護回路部とを電気的に接続するための第１ボンディングワイヤの長さは、ハイサイド駆動部とハイサイドスイッチング素子とを電気的に接続するための第２ボンディングワイヤの長さよりも短くてよい。
ハイサイド駆動部は、ハイサイド電源端子と基準電位端子との間に設けられたツェナーダイオードを備えてよい。ハイサイド駆動部のツェナーダイオードの耐圧は、保護回路部の耐圧よりも大きくてよい。
ハイサイド駆動部は、ハイサイド電源端子と基準電位端子との間に設けられたツェナーダイオードを備えてよい。保護回路部に流すことが可能なエネルギー量は、ハイサイド駆動部のツェナーダイオードに流すことが可能なエネルギー量よりも大きくてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体システム２００の一例を示す。 より具体的な半導体システム２００の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 保護回路部６０の構成の一例を示す。 ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。 ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。 横型配置の保護回路部６０の構成の一例を示す。 縦型配置の保護回路部６０の構成の一例を示す。 半導体装置１００の変形例を示す。 図６Ａに係る半導体装置１００の実装方法の一例を示す。 半導体装置１００の実装方法の変形例を示す。 ハイサイド駆動部１０の具体的な構成の一例を示す。 比較例に係る半導体装置５００の構成を示す。 短絡保護動作時の動作タイムチャートを示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａは、本実施形態に係る半導体システム２００の一例を示す。本例の半導体システム２００は、負荷２１０に接続されている。
半導体システム２００は、負荷２１０に供給する電流のオンオフを切り替える。半導体システム２００は、モーター駆動用インバータまたはＤＣ－ＤＣコンバータなどの電力変換装置として機能してよい。本例の半導体システム２００は、半導体装置１００と、制御部１１０と、電源１３０と、コンデンサ１４０と、電流検出抵抗１５０とを備える。
半導体装置１００は、電力を消費する負荷２１０に対する電力供給に用いられ、スイッチング素子、駆動回路および保護回路等を備えるインテリジェントパワーモジュール（ＩＰＭ）であってよい。本例の半導体装置１００は、ハイサイド駆動部１０と、ローサイド駆動部２０と、ハイサイドスイッチング素子３０と、ハイサイドダイオード３５と、ローサイドスイッチング素子４０と、ローサイドダイオード４５と、ブートストラップ部５０と、保護回路部６０とを備える。
ハイサイドスイッチング素子３０およびローサイドスイッチング素子４０は、負荷２１０に供給する電流のオンオフを切り替える。ハイサイドスイッチング素子３０およびローサイドスイッチング素子４０は、電圧駆動型のスイッチング素子であってよく、一例としてＩＧＢＴである。これに代えて、スイッチング素子は、パワーＭＯＳＦＥＴ等のＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）であってもよく、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯ等のワイドギャップ半導体を用いたものであってもよい。
ハイサイドスイッチング素子３０は、正極端子Ｐと各相の出力端子（Ｕ，Ｖ，Ｗ）との間に設けられる。ハイサイドスイッチング素子３０は、ゲート端子に入力されるゲート電圧に応じて、正極端子Ｐと負荷２１０とを接続するか否かを切り替える。
ローサイドスイッチング素子４０は、負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））と各相の出力端子（Ｕ，Ｖ，Ｗ）との間に設けられる。ローサイドスイッチング素子４０は、ゲート端子に入力されるゲート電圧に応じて、負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））と負荷２１０とを接続するか否かを切り替える。
ハイサイドダイオード３５は、負荷２１０からの負荷電流を転流させるためのＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）である。ハイサイドダイオード３５は、ハイサイドスイッチング素子３０に対して並列に接続される。ハイサイドダイオード３５は、ワイドギャップ半導体を用いたものであってもよく、ハイサイドスイッチング素子３０がＭＯＳＦＥＴの場合には寄生ダイオードによって実現されてもよい。ハイサイドスイッチング素子３０およびハイサイドダイオード３５は、上アーム（即ち、高電圧側アーム）を構成する。
同様に、ローサイドダイオード４５は、ローサイドスイッチング素子４０に対して並列に接続され、負荷２１０からの負荷電流を転流させるためのＦＷＤである。ローサイドダイオード４５は、ワイドギャップ半導体を用いたものであってもよく、ローサイドスイッチング素子４０がＭＯＳＦＥＴの場合には寄生ダイオードによって実現されてもよい。ローサイドスイッチング素子４０およびローサイドダイオード４５は、下アーム（即ち、低電圧側アーム）を構成する。
上アームのエミッタ端子と下アームのコレクタ端子とを接続したノードは、各相の出力端子Ｕ～Ｗと接続されている。上アームのコレクタ端子は、各相の正極端子Ｐと接続されている。本例の上アームのコレクタ端子は、共通の正極端子Ｐに接続されている。下アームのエミッタ端子は、各相の負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））とそれぞれ接続されている。各相の上アームと下アームは、ハーフブリッジ回路を構成している。
負極端子（Ｎ（Ｕ），Ｎ（Ｖ），Ｎ（Ｗ））は、半導体装置１００の外部で相互接続された共通負極端子である端子１０７に接続されている。正極端子Ｐと端子１０７との間には、出力用の直流電源である電源１３０が接続されている。
ハイサイド駆動部１０は、上アーム側のハイサイドスイッチング素子３０を駆動して、ハイサイドスイッチング素子３０のオンオフを切り替えるＨＶＩＣ（Ｈｉｇｈ－Ｖｏｌｔａｇｅ ＩＣ）である。ハイサイド駆動部１０は、制御部１１０からのゲート制御入力信号（ＨＵ，ＨＶ，ＨＷ）に応じたゲート電圧を、ハイサイドスイッチング素子３０のゲート端子に供給して、ハイサイドスイッチング素子３０のオンオフを制御する。本例の半導体装置１００は、各相に応じた３つのハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃを備える。
ハイサイド駆動部１０は、対応するハイサイドスイッチング素子３０のゲート端子およびエミッタ端子と接続されている。ハイサイドスイッチング素子３０のゲート端子は、対応するハイサイド駆動部１０のゲート出力端子ＯＵＴと接続されている。ハイサイドスイッチング素子３０のエミッタ端子は、対応するハイサイド駆動部１０の基準電位端子ＶＳと接続されている。ハイサイド駆動部１０は、ゲート出力端子ＯＵＴと基準電位端子Ｖｓとの間の端子間電圧を制御することにより、対応するハイサイドスイッチング素子３０のコレクタ－エミッタ間の導通および遮断を制御する。
これにより、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃは、Ｕ相、Ｖ相、およびＷ相のハイサイドスイッチング素子３０ａ～ハイサイドスイッチング素子３０ｃのオンオフをそれぞれ切り替える。ハイサイド駆動部１０は、ハイサイドスイッチング素子３０のエミッタ端子と接続され、ハイサイド駆動部１０の基準電位に設定された基準電位端子Ｖｓを有する。ハイサイド駆動部１０の基準電位は、対応するハイサイドスイッチング素子３０のエミッタ側の電位である。
なお、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃは、動作の基準電位が異なるので、各相で独立した駆動ＩＣとされている。そのため、ＩＣ内部において各相で独立した基準電位を設ける場合には、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃが１つのＩＣに集積化されてもよい。
ローサイド駆動部２０は、下アーム側のローサイドスイッチング素子４０を駆動して、ローサイドスイッチング素子４０のオンオフを切り替えるＬＶＩＣ（Ｌｏｗ－Ｖｏｌｔａｇｅ ＩＣ）である。ローサイド駆動部２０は、制御部１１０からのゲート制御入力信号（ＬＵ，ＬＶ，ＬＷ）に応じたゲート電圧を、ローサイドスイッチング素子４０のゲート端子に供給して、ローサイドスイッチング素子４０のオンオフを制御する。
本例のローサイド駆動部２０は、３つのローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃと接続されている。ローサイド駆動部２０は、３つのゲート出力端子（ＵＯＵＴ，ＶＯＵＴ，ＷＯＵＴ）を有し、３つのローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃのそれぞれのゲート端子と接続されている。
また、ローサイド駆動部２０は、過電流検出外部端子ＩＳに接続されて、電流検出抵抗１５０で検出されたセンス電圧が入力される。ローサイド駆動部２０は、センス電圧が閾値よりも高い場合に、複数のローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃに過電流が流れていると検出する。ローサイド駆動部２０は、過電流を検出したことに応じて、複数のローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃをオフに切り替える等の保護動作を行ってよい。
ローサイド駆動部２０は、ローサイド制御電源端子ＶＣＣＬに接続された電源電圧入力端子ＶＣＣおよび共通グランド外部端子ＣＯＭに接続されたグランド端子ＧＮＤを有し、電源電圧入力端子ＶＣＣとグランド端子ＧＮＤとの間の電圧を電源電圧として動作する。ローサイドスイッチング素子４０のエミッタ端子は、電流検出抵抗１５０を介して共通グランド外部端子ＣＯＭと接続されている。即ち、ローサイド駆動部２０は、ローサイドスイッチング素子４０ａ～ローサイドスイッチング素子４０ｃのエミッタ側の電位を基準電位として動作する。ローサイド駆動部２０は、ゲート出力端子（ＵＯＵＴ，ＶＯＵＴ，ＷＯＵＴ）とグランド端子ＧＮＤとの間の端子間電圧を制御することによってローサイドスイッチング素子４０のオンオフを制御する。
制御部１１０は、半導体装置１００の駆動を制御するマイクロコントローラである。制御部１１０は、負荷２１０であるモーターを予め定められた回転数で回転させるべくゲート制御入力信号（ＨＵ，ＨＶ，ＨＷ，ＬＵ，ＬＶ，ＬＷ）を生成し、外部入力端子ＩＮを介してハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃおよびローサイド駆動部２０に供給する。一例において、制御部１１０は、ＰＷＭ（パルス幅変調）制御によって各ゲート制御入力信号を制御する。
負荷２１０は、半導体装置１００に接続される。本例の負荷２１０は、Ｕ相、Ｖ相、およびＷ相の３相を有する３相モーターであるが、２相（即ち、単相）モーターであってよい。半導体装置１００は、モーターの相数に応じた数のハーフブリッジ回路を有してよい。
ブートストラップ部５０は、ハイサイド制御電源端子ＶＣＣＨからの電源電圧によってコンデンサ１４０を充電するために用いられる。ブートストラップ部５０は、ハイサイド制御電源端子ＶＣＣＨとハイサイド駆動外部端子ＶＢとの間に配置されている。また、ブートストラップ部５０は、ハイサイド駆動外部端子ＶＢと電源電圧入力端子ＶＣＣとの間に接続されている。ブートストラップ部５０の詳細については後述する。
保護回路部６０は、発生したサージを吸収するためのハイサイド側の電源保護回路として機能する。保護回路部６０は、ハイサイド駆動部１０を駆動するための電源電圧を供給するハイサイド駆動外部端子ＶＢと電気的に接続されている。本例の保護回路部６０は、ハイサイド駆動外部端子ＶＢと基準電位端子ＶＳとの間に設けられる。また、保護回路部６０は、ハイサイド電源端子ＶＢとハイサイドスイッチング素子３０のエミッタ端子との間に接続される。ハイサイド電源端子ＶＢは、ハイサイド駆動外部端子ＶＢと接続されている。保護回路部６０は、Ｕ，Ｖ，Ｗ相の各相に設けられてよい。保護回路部６０の詳細については後述する。
コンデンサ１４０は、ブートストラップ部５０を介して充電され、ハイサイド駆動部１０を動作させる。コンデンサ１４０は、ハイサイド駆動部１０の電源を昇圧するためのブートストラップコンデンサとして機能する。コンデンサ１４０は、ハイサイド駆動外部端子ＶＢを介して各相のハイサイド駆動部１０に電源電圧を供給する。
コンデンサ１４０ａは、ハイサイド駆動外部端子ＶＢ（Ｕ）と出力端子Ｕとの間に接続され、ブートストラップ部５０ａにより充電される。コンデンサ１４０ｂは、ハイサイド駆動外部端子ＶＢ（Ｖ）と出力端子Ｖとの間に接続され、ブートストラップ部５０ｂにより充電される。コンデンサ１４０ｃは、ハイサイド駆動外部端子ＶＢ（Ｗ）と出力端子Ｗとの間に接続され、ブートストラップ部５０ｃにより充電される。そして、コンデンサ１４０ａ～コンデンサ１４０ｃは、ハイサイド駆動部１０ａ～ハイサイド駆動部１０ｃにそれぞれ電源電圧を供給する。
電流検出抵抗１５０は、端子１０７および基準電位１０５の間に接続される。本変形例において、電流検出抵抗１５０は、半導体装置１００の外部に接続される回路に応じて変更可能とするために半導体装置１００の外部に接続される。これに代えて、半導体装置１００は、電流検出抵抗１５０を内蔵してもよい。
なお、本例では、ハイサイドスイッチング素子３０が相毎に異なるタイミングでオンに駆動するので、複数のローサイドスイッチング素子４０のうち２つ以上が同時にオンとなるタイミングがない。このため、ローサイド駆動部２０は、１つの電流検出抵抗１５０を用いて３相分のローサイドスイッチング素子４０の過電流検出を行うことができる。
ここで、ローサイド駆動部２０は、電流検出抵抗１５０により各相のハーフブリッジ回路を流れる電流を検出して、過電流の発生時にモジュールを保護する機能を有する。電流検出抵抗１５０で検出された電流レベル信号は、過電流検出外部端子ＩＳを介してローサイド駆動部２０に伝達される。ローサイド駆動部２０は、過電流判定を行い、過電流の発生時にローサイドスイッチング素子４０を遮断して下アームを保護する。
一方、ハイサイド駆動部１０は、電流検出抵抗１５０で検出された電流レベル信号が制御部１１０に伝達されて、過電流の発生時に制御部１１０の過電流判定に基づいて、ハイサイドスイッチング素子３０を遮断して上アームを保護する。制御部１１０はマイクロコントローラであり、プログラム処理によりこの過電流判定を行う。下アームの側の過電流保護動作に比べてプログラム処理があるために、上アーム側の過電流保護動作は過電流発生からハイサイドスイッチング素子３０のＯＦＦ動作までの遅延時間が長くなることが多い。本例の半導体装置１００は、保護回路部６０を備えるので、ハイサイドスイッチング素子３０の遮断が遅れてサージ電圧が発生した場合においてもハイサイド駆動部１０を保護することができる。
図１Ｂは、より具体的な半導体システム２００の構成の一例を示す。本例では、説明を簡潔にするために、３相のうち１相（本例ではＵ相）のハーフブリッジ回路のみを図示している。
ブートストラップ部５０は、ダイオード５２および抵抗５４を備える。ダイオード５２および抵抗５４は、ハイサイド駆動外部端子ＶＢとハイサイド制御電源端子ＶＣＣＨとの間において直列に接続されている。ダイオード５２は、コンデンサ１４０に充電するためのブートストラップダイオード（ＢＳＤ）として機能する。ダイオード５２のカソード端子は、ハイサイド駆動外部端子ＶＢと接続されている。ダイオード５２のアノード端子は、抵抗５４を介してハイサイド駆動部１０の電源電圧入力端子ＶＣＣと接続されている。ブートストラップ部５０の構成はこれに限定されない。本例では、Ｕ相のブートストラップ部５０ａを用いて説明したが、他の相のブートストラップ部５０についても同様である。
保護回路部６０は、端子ａおよび端子ｂを有する。保護回路部６０の具体的な回路については後述する。端子ａは、ハイサイド電源電位のノード延伸部８０に接続されている。端子ｂは、各相基準電位のノード延伸部９０に接続されている。
ノード延伸部８０は、ハイサイド電源電位に設定されている。ノード延伸部８０の一端は、端子ａと接続されている。ノード延伸部８０の他端は、ハイサイド駆動外部端子ＶＢおよびハイサイド電源端子ＶＢと接続されている。
ノード延伸部９０は、各相の基準電位に設定されている。例えば、Ｕ相のハイサイド側の基準電位は、ハイサイドスイッチング素子３０ａのエミッタ端子の電位である。ノード延伸部９０の一端は、端子ｂと接続されている。ノード延伸部９０の他端は、基準電位端子Ｖｓおよびハイサイドスイッチング素子３０ａのエミッタ端子と接続されている。
図２は、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、コンデンサ６１を備える。コンデンサ６１の一端が端子ａに接続され、他端が端子ｂに接続されている。保護回路部６０は、セラミック等のコンデンサを有するチップ部品であってもよく、後述の通り、横型の半導体素子として実装されても、縦型の半導体素子として実装されてもよい。一例において、保護回路部６０が横型の半導体素子として実装される場合、端子ａおよび端子ｂが同一平面上に形成される。保護回路部６０が縦型の半導体素子として実装される場合、端子ａおよび端子ｂが対向する平面上にそれぞれ形成される。
図３Ａは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、逆阻止ツェナーダイオード６９を備える。
逆阻止ツェナーダイオード６９は、直列に接続されたツェナーダイオード６２およびダイオード６３を有する。ツェナーダイオード６２のカソード端子が端子ａに接続され、ツェナーダイオード６２のアノード端子がダイオード６３のアノード端子に接続されている。ダイオード６３のカソード端子は、端子ｂに接続されている。このように、逆阻止ツェナーダイオード６９においては、ツェナーダイオード６２のカソード端子が端子ａ側に設けられ、ツェナーダイオード６２のアノード端子が端子ｂ側に設けられる。
ツェナーダイオード６２の降伏電圧は、ハイサイド制御電源端子ＶＣＣＨとグランド電圧ＧＮＤとの間の電源電圧よりも大きく、ハイサイド駆動部１０の耐圧よりも小さくなるように選定する。また、ダイオード６３の耐圧は、ハイサイド制御電源端子ＶＣＣＨとグランド電圧ＧＮＤとの間の電源電圧以上とする。
図３Ｂは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、逆阻止ツェナーダイオード６９として、直列に接続されたツェナーダイオード６２およびダイオード６３を備えるが、図３Ａの保護回路部６０とは接続の向きと順序が異なる。ダイオード６３のアノード端子が端子ａに接続されている。ツェナーダイオード６２およびダイオード６３のカソード端子が互いに接続されている。ツェナーダイオード６２のアノード端子は、端子ｂに接続されている。つまり、図３Ａの場合と同様に、逆阻止ツェナーダイオード６９においては、ツェナーダイオード６２のカソード端子が端子ａ側に設けられ、ツェナーダイオード６２のアノード端子が端子ｂ側に設けられる。
図３Ｃは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、直列に接続されたツェナーダイオード６２ａおよびツェナーダイオード６２ｂを備える。保護回路部６０は、３つ以上のツェナーダイオード６２を備えてもよい。ツェナーダイオード６２ａのカソード端子が端子ａに接続されている。ツェナーダイオード６２ａおよびツェナーダイオード６２ｂのアノード端子が互いに接続されている。ツェナーダイオード６２ｂのカソード端子は、端子ｂに接続されている。
図３Ｄは、保護回路部６０の構成の一例を示す。本例の保護回路部６０は、直列に接続されたツェナーダイオード６２ａおよびツェナーダイオード６２ｂを備えるが、図３Ｃの保護回路部６０とは接続の向きと順序が異なる。ツェナーダイオード６２ａのアノード端子が端子ａに接続されている。ツェナーダイオード６２ａおよびツェナーダイオード６２ｂのカソード端子が互いに接続されている。ツェナーダイオード６２ｂのアノード端子は、端子ｂに接続されている。
図４Ａは、ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。本例の保護回路部６０は、ツェナーダイオード６２と、ダイオード６３と、ｎｐｎトランジスタ６４と、抵抗６５とを備える。ツェナーダイオード６２およびダイオード６３は、逆阻止ツェナーダイオード６９を構成する。抵抗６５は、ベース接地抵抗であってよい。一例において、保護回路部６０は、縦型の半導体素子として実装されるが、これに限定されない。
抵抗６５の抵抗値は、逆阻止ツェナーダイオード６９の降伏電流を定格未満に制限できる抵抗値以上に設定される。抵抗６５の抵抗値は、制御電源電圧ＶＣＣが印加されている状態において、ｎｐｎトランジスタ６４のコレクタ－ベース間の漏れ電流により、ｎｐｎトランジスタ６４がオンしないように選定される。
逆阻止ツェナーダイオード６９は、ｎｐｎトランジスタ６４のコレクタ端子とベース端子との間に接続される。ｎｐｎトランジスタ６４のコレクタ端子が端子ａに接続され、エミッタ端子が端子ｂに接続されている。抵抗６５は、ｎｐｎトランジスタ６４のベース端子とエミッタ端子との間に接続されている。抵抗６５とｎｐｎトランジスタ６４のエミッタ端子とが接続されたノードは、端子ｂに接続される。
図４Ｂは、ダイナミッククランプ回路である保護回路部６０の構成の一例を示す。本例の保護回路部６０は、ｎｐｎトランジスタ６４の代わりにｎチャネルＭＯＳＦＥＴ６６を備える点で、図４Ａの保護回路部６０と相違する。
逆阻止ツェナーダイオード６９は、一端が端子ａに接続され、他端がｎチャネルＭＯＳＦＥＴ６６のゲート端子に接続される。ｎチャネルＭＯＳＦＥＴ６６のドレイン端子が端子ａに接続され、ソース端子が端子ｂに接続されている。抵抗６５は、ｎチャネルＭＯＳＦＥＴ６６のゲート端子とソース端子との間に接続されている。即ち、抵抗６５は、ゲート接地抵抗であってよい。抵抗６５とｎチャネルＭＯＳＦＥＴ６６のソース端子とが接続されたノードは、端子ｂに接続される。本例の保護回路部６０は、ダイナミッククランプ回路として機能することにより、サージ電圧が重畳して、ハイサイド駆動部１０の定格電圧を超える場合であっても、ハイサイド駆動部１０の誤動作および破壊を防止することができる。
ダイナミッククランプ回路である保護回路部６０は、逆阻止ツェナーダイオード６９と抵抗６５の大きさを適切に設定することにより、ｎｐｎトランジスタ６４またはｎチャネルＭＯＳＦＥＴ６６がオンする場合に、端子ａと端子ｂとの間の電圧を定める（即ち、クランプする）ことができる。また、ｎｐｎトランジスタ６４またはｎチャネルＭＯＳＦＥＴ６６をオンしてサージ電流を流すことで、より高エネルギーのサージが印加されても適切な電圧にクランプすることができる。
図５Ａは、横型配置の保護回路部６０の構成の一例を示す。本例の保護回路部６０は、面実装されたセラミック積層コンデンサを有する。
保護回路部６０は、横型の半導体素子構造を有する。端子ａがノード延伸部８０に接続されており、端子ｂがノード延伸部９０に接続されている。端子ａおよび端子ｂは、はんだまたは導電接合材によって接合が可能な電極構造を有している。保護回路部６０は、ノード延伸部８０とノード延伸部９０との間において架橋された状態で搭載されている。
ノード延伸部８０は、接続部８１およびインナーリード８２を有する。接続部８１は、端子ａと対向して設けられ、端子ａとインナーリード８２とを接続するための平坦部である。インナーリード８２は、ハイサイド駆動外部端子ＶＢに接続されている。本例のインナーリード８２上には、ブートストラップ部５０が配置されている。ブートストラップ部５０は、縦型の半導体素子として実装され、ハイサイド制御電源端子ＶＣＣＨとボンディングワイヤ５３によって接続されている。
ノード延伸部９０は、接続部９１と、インナーリード９２と、ボンディングワイヤ９３とを有する。接続部９１は、端子ｂと対向して設けられ、端子ｂとインナーリード９２とを接続するための平坦部である。接続部９１は、接続部８１と同一平面上に設けられてよい。インナーリード９２は、接続部９１と電気的に接続して設けられ、保護回路部６０から予め定められた方向に延伸して設けられる。ボンディングワイヤ９３は、インナーリード９２と基準電位端子Ｖｓとを接続する。なお、ノード延伸部９０は、ハイサイド駆動外部端子ＶＢ、外部入力端子ＩＮ、ハイサイド制御電源端子ＶＣＣＨ、および共通グランド外部端子ＣＯＭ等の外部端子と絶縁されている。
ボンディングワイヤ９４は、ハイサイド駆動部１０の基準電位端子Ｖｓと、ハイサイドスイッチング素子３０のエミッタ電極とを電気的に接続している。本例のボンディングワイヤ９４は、ボンディングワイヤ９３よりも短い。即ち、ハイサイドスイッチング素子３０は、インナーリード９２よりもハイサイド駆動部１０により近接して配置されている。
なお、保護回路部６０を横型の半導体素子で実装する場合、図２から図４Ｂのいずれの保護回路部６０を用いてもよい。また、本例の実装方法は、上アームの各相に対して同様に適用されてよい。
図５Ｂは、縦型配置の保護回路部６０の構成の一例を示す。本例の保護回路部６０は、縦型の半導体素子構造を有する。本例では、図５Ａの場合と相違する点について特に説明する。
端子ａは、保護回路部６０の半導体素子の下方に設けられ、インナーリード８２に接続されている。端子ｂは、保護回路部６０の半導体素子の上方に設け、ボンディングワイヤ９３と接続されている。保護回路部６０を縦型の半導体素子で実装する場合も、図２から図４Ｂのいずれの保護回路部６０を用いてもよい。
図６Ａは、半導体装置１００の変形例を示す。本例の半導体装置１００は、ブートストラップ部５０を内蔵した保護回路部６０を備える点で図１Ｂの実施形態と相違する。本例では、図１Ｂの実施形態と相違する点について特に説明する。
保護回路部６０がブートストラップ部５０を内蔵するとは、保護回路部６０およびブートストラップ部５０が同一チップ内に設けられることを指してよい。本例では、Ｕ相である保護回路部６０ａがブートストラップ部５０ａを内蔵する場合を示すが、他の相についても同様に、保護回路部６０がブートストラップ部５０を内蔵してよい。本例の保護回路部６０ａは、図４Ａの実施例と同様に、ｎｐｎトランジスタ６４と、抵抗６５と、逆阻止ツェナーダイオード６９とを備えている。
本例の保護回路部６０ａは、端子ａ、端子ｂおよび端子ｃの３つの端子を備える。端子ａは、ハイサイド電源電位のノード延伸部８０に接続され、端子ｂは、各相基準電位のノード延伸部９０に接続されている。端子ｃは、ハイサイド制御電源端子ＶＣＣＨおよび電源電圧入力端子ＶＣＣに接続された端子である。なお、ダイオード５２、ツェナーダイオード６２、ダイオード６３および抵抗６５を同一の半導体基板に縦型素子として生成することによって、追加コスト無しでブートストラップ部５０を内蔵した保護回路部６０を提供することができる。
図６Ｂは、図６Ａに係る半導体装置１００の実装方法の一例を示す。本例の保護回路部６０は、ブートストラップ部５０を内蔵している。保護回路部６０は、下面に端子ａを備え、上面に端子ｂおよび端子ｃを備える。保護回路部６０は、インナーリード８２の上面に設けられ、端子ａがインナーリード８２と電気的に接続されている。端子ｂは、ボンディングワイヤ９３によって基準電位端子Ｖｓに接続されている。端子ｃは、ボンディングワイヤ９５によってハイサイド制御電源端子ＶＣＣＨに接続されている。
本例のボンディングワイヤ９４は、ボンディングワイヤ９３よりも短い。即ち、ハイサイドスイッチング素子３０は、保護回路部６０の端子ｂよりもハイサイド駆動部１０に近接して配置されている。なお、ボンディングワイヤ９３は、ハイサイド駆動部１０と保護回路部６０とを電気的に接続するための第１ボンディングワイヤの一例である。ボンディングワイヤ９４は、ハイサイド駆動部１０とハイサイドスイッチング素子３０とを電気的に接続するための第２ボンディングワイヤの一例である。
図６Ｃは、半導体装置１００の実装方法の変形例を示す。本例のボンディングワイヤ９４は、ボンディングワイヤ９３よりも長い。即ち、ハイサイドスイッチング素子３０は、保護回路部６０の端子ｂよりもハイサイド駆動部１０と離間して配置されている。このように、半導体装置１００は、外部端子に接続されたインナーリードの形状を変更することにより、ボンディングワイヤ９３およびボンディングワイヤ９４の長さを自由に変形することができる。ボンディングワイヤ９４は、ボンディングワイヤ９３と同一の長さであってもよい。本例では、保護回路部６０とハイサイド駆動部１０との間にハイサイド制御電源端子ＶＣＣＨのインナーリードが設けられていない。そのため、保護回路部６０、ハイサイド駆動部１０およびハイサイドスイッチング素子３０がこの順で配列されて、半導体装置１００全体のレイアウト面積を小さくすることができる。
図７は、ハイサイド駆動部１０の具体的な構成の一例を示す。ハイサイド駆動部１０は、ＩＮ保護回路１１と、信号伝達回路１２と、出力部１３と、ＶＢ保護回路１４とを備える。
ＩＮ保護回路１１は、ダイオード１１１と、ダイオード１１２と、抵抗１１３とを備える。ダイオード１１１およびダイオード１１２は、電源電圧入力端子ＶＣＣとグランド端子ＧＮＤとの間に直列に接続される。抵抗１１３は、入力端子ＩＮと、ダイオード１１１およびダイオード１１２の接続ノードとの間に接続されている。入力端子ＩＮは、電源電圧入力端子ＶＣＣから安定した電源が入り入力電流の制限が許容されるので、ダイオードと抵抗による保護回路を構成することができる。
信号伝達回路１２は、入力端子ＩＮから入力されたＩＮ信号に応じて伝達信号を生成して出力部１３に出力する。ＩＮ信号は、外部入力端子ＩＮと共通グランド外部端子ＣＯＭとの間の電圧に応じた信号である。出力部１３は、ＣＭＯＳ回路を有し、信号伝達回路１２からの伝達信号に応じて、ハイサイドスイッチング素子３０のゲート端子に入力するための制御信号を出力する。
ＶＢ保護回路１４は、ハイサイド電源端子ＶＢと基準電位端子Ｖｓとの間に設けられたツェナーダイオード１４１を備える。ＶＢ保護回路１４は、アプリケーション上、抵抗を直列に接続した回路構成を用いることが難しいので、ツェナーダイオード１４１による保護回路で構成されている。ここで、ＩＣ耐圧（即ち、ＶＢ－Ｖｓ間）は、ツェナーダイオード１４１の耐圧よりも大きくてよい。ツェナーダイオード１４１の耐圧は、保護回路部６０のツェナーダイオード６２の耐圧よりも大きくてよい。これにより、発生したサージは、ツェナーダイオード１４１よりも、保護回路部６０のツェナーダイオード６２を通って消費されやすくなるので、ツェナーダイオード１４１の破壊を抑制しやすくなる。保護回路部６０のツェナーダイオード６２の耐圧は、制御電源電圧ＶＣＣにおよそ等しいＶＢ電源電圧よりも大きくてよい。
なお、半導体装置１００に保護回路部６０が設けられない場合、ハイサイド電源端子ＶＢの過電圧はエネルギーが大きく、ツェナーダイオード１４１のみの保護回路構成では、十分な過電圧保護効果が得られにくく、ツェナーダイオード１４１が破壊される可能性がある。保護回路部６０に流すことが可能なエネルギー量は、ツェナーダイオード１４１に流すことが可能なエネルギー量よりも大きくてよい。これにより、保護回路部６０は十分なエネルギー量のノイズにも耐えられる。一方、ツェナーダイオード１４１はハイサイド駆動部１０の内部に設けられるので、ハイサイド駆動部１０近辺にて発生したノイズに対して素早く反応してハイサイド駆動部１０を保護することができる。
図８Ａは、比較例に係る半導体装置５００の構成を示す。下アーム側のローサイドスイッチング素子４０のいずれかに短絡が発生し、上アーム側のハイサイドスイッチング素子３０のいずれかがオンした場合、短絡電流ＩＳＣが流れる。短絡電流ＩＳＣが電流検出抵抗１５０に流れることで、制御部１１０は短絡電流ＩＳＣが過電流であることを検出し、オンされた上アーム側のハイサイドスイッチング素子３０をオフにする。短絡電流ＩＳＣは、電流経路をＡからＡ'に流れており、上アームの遮断時に、各寄生インダクタンスによる逆起電圧（Ｖｌｓ０、Ｖｌｓ１、Ｖｌｓ２ 、Ｖｌｓ３）が発生する。
ここで、遮断時において印加されるハイサイドスイッチング素子３０のコレクタ－エミッタ間電圧Ｖｃｅ（ｓｃ）およびハイサイド駆動部１０の電源端子間電圧（ＶＢ－ＶＳ）は次式で示される。
Ｖｃｅ（ｓｃ）＝ＶＤＣ＋Ｖｌｓ０＋Ｖｌｓ１＋Ｖｌｓ２＋Ｖｌｓ３
ＶＢ－ＶＳ＝ＶＢＡＴ＋Ｖｌｓ２
このように、ハイサイド駆動部１０の電源端子間電圧（ＶＢ－ＶＳ）に、ハイサイドスイッチング素子３０のエミッタ配線部における寄生インダクタンスＬｓ２によって、逆起電圧Ｖｌｓ２が発生する場合がある。そして、ハイサイド電源電圧ＶＢＡＴとの合計がハイサイド駆動部１０の耐圧を超えるような過電圧になった場合、ハイサイド駆動部１０の誤動作または破壊の恐れがある。
これに対して、半導体装置１００は、寄生インダクタンスＬｓ２が生じるエミッタ配線部に対して並列に保護回路部６０を備えることにより、サージ電圧が重畳して、ハイサイド駆動部１０の定格電圧を超える場合であっても、効果的にサージ電圧を吸収することができる。これにより、ハイサイド駆動部１０の誤動作および破壊を防止することができる。
図８Ｂは、短絡保護動作時の動作タイムチャートを示す。時刻Ｔ１において、ＩＮ信号がローからハイに立ち上がり、正極端子Ｐから負極端子Ｎ（Ｕ）に向けて短絡電流ＩＳＣが流れ始める。短絡電流ＩＳＣは、電流検出抵抗１５０で検出され、ローサイド駆動部２０で短絡異常と判定する。ローサイド駆動部２０は、短絡異常を判定すると、ローサイドスイッチング素子４０を遮断する。
時刻Ｔ２において、ハイサイド駆動部１０は、電流検出抵抗１５０の信号を受けた制御部１１０からの指示によりＩＮ信号がローに下がり、ハイサイドスイッチング素子３０を遮断すると、ハイサイドスイッチング素子３０のコレクタ－エミッタ間電圧Ｖｃｅとハイサイド駆動部１０の電源端子間電圧（ＶＢ－ＶＳ）にサージ電圧が発生する。サージ電圧の大きさは、配線経路等の寄生インダクタンス、ハイサイドスイッチング素子３０の遮断スピード、直流電圧Ｖｄｃ、または短絡電流ＩＳＣ等に応じて変化する。
したがって、上アーム側のハイサイドスイッチング素子３０のいずれかが短絡故障しており、下アーム側のローサイドスイッチング素子４０がオンした場合のアーム短絡の場合、ローサイド駆動部２０にて過電流を判定してローサイドスイッチング素子４０を遮断する。この場合、過電流判定から遮断までの時間が短いので、図８Ｂで説明したような短絡電流が長時間流れることはないので、その大きさも比較的小さい。一方、短絡電流ＩＳＣが流れるようなアーム短絡の場合、制御部１１０における過電流判定に基づき、ハイサイド駆動部１０がハイサイドスイッチング素子３０を遮断する。この場合、過電流判定から遮断までの時間が長く、短絡電流ＩＳＣは流れる時間が長いほど大きくなるので、遮断直前の短絡電流ＩＳＣは通常電流の数倍以上となり、これを遮断する場合にｄｉ／ｄｔ（単位時間当たりの電流変化量）も数倍以上に上昇する。このように上昇したｄｉ／ｄｔにより上述した寄生インダクタンスに大きな逆起電力（Ｖ ｌｓ１ 、Ｖ ｌｓ２１ 、Ｖ ｌｓ３、 Ｖ ｌｓ０ ）が発生して、遮断しようとする上アームのハイサイドスイッチング素子３０に過電圧が印加されて、電源端子間電圧（ＶＢ－ＶＳ）に大きな電圧が印加され、ハイサイド駆動部１０が破壊する恐れがある。
なお、負荷短絡の場合（不図示）、下アームについては、ローサイド駆動部２０で過電流を判定して、ローサイドスイッチング素子４０を遮断するのに対して、上アームについては、制御部１１０における過電流判定に基づき、ハイサイド駆動部１０がハイサイドスイッチング素子３０を遮断する。そのため、上アームにおける過電流保護が下アームにおける過電流保護よりも遅れる場合がある。よって、先に下アームで遮断された短絡電流ＩＳＣが上アーム側に転流することとなり、ハイサイドスイッチング素子３０は転流した短絡電流ＩＳＣを遮断する必要が生じる。
ここで、短絡電流ＩＳＣは、通常動作電流の数倍以上となり、これを遮断する場合のｄｉ／ｄｔも数倍以上に上昇する。このように上昇したｄｉ／ｄｔにより、短絡電流ＩＳＣの転流経路上の一巡の寄生インダクタンスに大きな逆起電力が発生して、遮断しようとする上アームのハイサイドスイッチング素子３０に過電圧が印加されて破壊する恐れがある。
本例の半導体装置１００は、スイッチング素子の短絡時に流れる短絡電流ＩＳＣに伴う、寄生インダクタに発生する誘起電圧によってハイサイド駆動部１０の破壊を防止することができる。また、半導体装置１００は、保護回路部６０を備えることにより、半導体装置１００の外部における対策部品を追加する必要がないので、システムへの影響が少なく、対策コストの低減が可能である。そして、信頼性の高い半導体モジュールを実現できる。
なお、本発明の実施の形態では、制御部１１０も過電流検出外部端子ＩＳからの電流を検出し、電流検出抵抗１５０に流れる電流が過電流であると判断した場合、上アームのハイサイドスイッチング素子３０をオフにする制御を行っている。ローサイド駆動部２０が過電流検出外部端子ＩＳからの電流を検出した結果を制御部１１０に送るための過電流検出結果送付用信号線を、制御部１１０とローサイド駆動部２０との間に設け、ローサイド駆動部２０が過電流検出外部端子ＩＳからの電流を検出し、電流検出抵抗１５０に流れる電流が過電流であると判断する。その後、その情報を過電流検出結果送付用信号線から制御部１１０が受けて、上アームのハイサイドスイッチング素子３０をオフにする制御を行ってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・ハイサイド駆動部、１１・・・ＩＮ保護回路、１２・・・信号伝達回路、１３・・・出力部、１４・・・ＶＢ保護回路、２０・・・ローサイド駆動部、３０・・・ハイサイドスイッチング素子、３５・・・ハイサイドダイオード、４０・・・ローサイドスイッチング素子、４５・・・ローサイドダイオード、５０・・・ブートストラップ部、５２・・・ダイオード、５３・・・ボンディングワイヤ、５４・・・抵抗、６０・・・保護回路部、６１・・・コンデンサ、６２・・・ツェナーダイオード、６３・・・ダイオード、６４・・・ｎｐｎトランジスタ、６５・・・抵抗、６６・・・ｎチャネルＭＯＳＦＥＴ、６９・・・逆阻止ツェナーダイオード、８０・・・ノード延伸部、８１・・・接続部、８２・・・インナーリード、９０・・・ノード延伸部、９１・・・接続部、９２・・・インナーリード、９３・・・ボンディングワイヤ、９４・・・ボンディングワイヤ、９５・・・ボンディングワイヤ、１００・・・半導体装置、１０５・・・基準電位、１０７・・・端子、１１０・・・制御部、１１１・・・ダイオード、１１２・・・ダイオード、１１３・・・抵抗、１３０・・・電源、１４０・・・コンデンサ、１４１・・・ツェナーダイオード、１５０・・・電流検出抵抗、２００・・・半導体システム、２１０・・・負荷、５００・・・半導体装置

Claims (15)

  1. ハイサイドスイッチング素子と、
    ローサイドスイッチング素子と、
    前記ハイサイドスイッチング素子のオンオフを切り替えるハイサイド駆動部と、
    前記ローサイドスイッチング素子のオンオフを切り替えるローサイド駆動部と、
    前記ハイサイド駆動部を駆動するための電源電圧を供給するハイサイド駆動外部端子と、
    前記ハイサイド駆動外部端子に接続された保護回路部と
    を備え、
    前記ハイサイド駆動部は、前記ハイサイド駆動部の基準電位に設定された基準電位端子を有し、
    前記保護回路部は、前記ハイサイド駆動外部端子と前記基準電位端子との間に接続される
    半導体装置。
  2. 前記ハイサイド駆動部は、前記ハイサイド駆動外部端子と接続されたハイサイド電源端子を有し、
    前記基準電位端子は、前記ハイサイドスイッチング素子のエミッタ端子と接続され、
    前記保護回路部は、前記ハイサイド電源端子と前記エミッタ端子との間に接続される
    請求項１に記載の半導体装置。
  3. 前記保護回路部は、前記ハイサイド駆動外部端子と前記基準電位端子との間に接続されたコンデンサを含む
    請求項１または２に記載の半導体装置。
  4. 前記保護回路部は、前記ハイサイド駆動外部端子と前記基準電位端子との間において、直列に接続されたダイオードおよびツェナーダイオードを含む
    請求項１または２に記載の半導体装置。
  5. 前記保護回路部は、前記ハイサイド駆動外部端子と前記基準電位端子との間において、直列に接続された複数のツェナーダイオードを含む
    請求項１または２に記載の半導体装置。
  6. 前記保護回路部は、前記ハイサイド駆動外部端子と前記基準電位端子との間に接続されたダイナミッククランプ回路を含む
    請求項１または２に記載の半導体装置。
  7. 前記ダイナミッククランプ回路は、
    トランジスタと、
    前記トランジスタのコレクタ端子とベース端子との間に接続された逆阻止ツェナーダイオードと、
    前記トランジスタのエミッタ端子と前記ベース端子との間に接続された抵抗と
    を備える
    請求項６に記載の半導体装置。
  8. 前記ダイナミッククランプ回路は、
    ＭＯＳＦＥＴと、
    前記ＭＯＳＦＥＴのドレイン端子とゲート端子との間に接続された逆阻止ツェナーダイオードと、
    前記ＭＯＳＦＥＴのソース端子と前記ゲート端子との間に接続された抵抗と
    を備える
    請求項６に記載の半導体装置。
  9. 前記保護回路部は、横型の半導体素子構造を有する
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記保護回路部は、縦型の半導体素子構造を有する
    請求項１から８のいずれか一項に記載の半導体装置。
  11. 前記ハイサイド駆動外部端子と前記ハイサイド駆動部の電源電圧入力端子との間に接続されたブートストラップ部を備え、
    前記保護回路部は、前記ブートストラップ部を同一チップに内蔵している
    請求項１から９のいずれか一項に記載の半導体装置。
  12. 前記ハイサイド駆動部と前記保護回路部とを電気的に接続するための第１ボンディングワイヤの長さは、前記ハイサイド駆動部と前記ハイサイドスイッチング素子とを電気的に接続するための第２ボンディングワイヤの長さよりも長い
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記ハイサイド駆動部と前記保護回路部とを電気的に接続するための第１ボンディングワイヤの長さは、前記ハイサイド駆動部と前記ハイサイドスイッチング素子とを電気的に接続するための第２ボンディングワイヤの長さよりも短い
    請求項１から１１のいずれか一項に記載の半導体装置。
  14. 前記ハイサイド駆動部は、ハイサイド電源端子と前記基準電位端子との間に設けられたツェナーダイオードを備え、
    前記ツェナーダイオードの耐圧は、前記保護回路部の耐圧よりも大きい
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記ハイサイド駆動部は、ハイサイド電源端子と前記基準電位端子との間に設けられたツェナーダイオードを備え、
    前記保護回路部に流すことが可能なエネルギー量は、前記ツェナーダイオードに流すことが可能なエネルギー量よりも大きい
    請求項１から１３のいずれか一項に記載の半導体装置。
JP2020188983A 2020-11-12 2020-11-12 半導体装置 Pending JP2022077909A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020188983A JP2022077909A (ja) 2020-11-12 2020-11-12 半導体装置
CN202111113633.XA CN114499137A (zh) 2020-11-12 2021-09-23 半导体装置
US17/486,972 US11606090B2 (en) 2020-11-12 2021-09-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020188983A JP2022077909A (ja) 2020-11-12 2020-11-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2022077909A true JP2022077909A (ja) 2022-05-24

Family

ID=81454100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020188983A Pending JP2022077909A (ja) 2020-11-12 2020-11-12 半導体装置

Country Status (3)

Country Link
US (1) US11606090B2 (ja)
JP (1) JP2022077909A (ja)
CN (1) CN114499137A (ja)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421020B2 (ja) * 1999-06-29 2003-06-30 三菱電機株式会社 電力変換装置
JP2003309982A (ja) 2002-04-16 2003-10-31 Mitsubishi Electric Corp 電力用半導体装置
DE102009007790B3 (de) * 2009-02-06 2010-08-12 Continental Automotive Gmbh Treiberchip zum Treiben einer induktiven Last
JP5359918B2 (ja) * 2010-02-16 2013-12-04 三菱電機株式会社 半導体装置
JP2011244611A (ja) * 2010-05-19 2011-12-01 Omron Automotive Electronics Co Ltd モータ駆動装置
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US8868893B2 (en) * 2011-12-13 2014-10-21 Active-Semi, Inc. Multi-mode power manager for power management integrated circuit
JP6010490B2 (ja) * 2013-03-14 2016-10-19 日立オートモティブシステムズ株式会社 モータ駆動装置
US9601920B2 (en) * 2014-07-10 2017-03-21 Infineon Technologies Ag Transient voltage protection circuits and devices
JP6790385B2 (ja) 2016-03-10 2020-11-25 富士電機株式会社 インバータ駆動装置および半導体モジュール
US10141845B2 (en) * 2016-04-13 2018-11-27 Texas Instruments Incorporated DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US10666147B1 (en) * 2018-11-14 2020-05-26 Navitas Semiconductor, Inc. Resonant converter control based on zero current detection
JP7291495B2 (ja) * 2019-02-12 2023-06-15 ローム株式会社 半導体装置
FR3101480B1 (fr) * 2019-09-30 2021-10-29 St Microelectronics Tours Sas Tranchées isolantes pour les circuits ESD
EP3855624A1 (en) * 2020-01-22 2021-07-28 Infineon Technologies AG Overvoltage protection circuit and device

Also Published As

Publication number Publication date
US20220149839A1 (en) 2022-05-12
US11606090B2 (en) 2023-03-14
CN114499137A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US10224921B2 (en) Semiconductor device and electric power control apparatus
US7940503B2 (en) Power semiconductor arrangement including conditional active clamping
JP3598933B2 (ja) 電力変換装置
KR100735849B1 (ko) 전력용 반도체장치
US11070046B2 (en) Short-circuit protection circuit for self-arc-extinguishing type semiconductor element
US10069439B2 (en) Power conversion system, power module, and semiconductor device with diode coupling
CN107181420B (zh) 逆变器驱动装置以及半导体模块
CN104937839A (zh) 半导体元件的驱动装置、半导体装置
US11677237B2 (en) Electrostatic discharge protection in a monolithic gate driver having multiple voltage domains
JP2015032984A (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
CN111527684B (zh) 驱动电路内置型功率模块
JP2019110431A (ja) 半導体装置およびパワーモジュール
CN111030431A (zh) 半导体装置
CN115995952B (zh) 一种高压集成电路及智能功率模块
US11824464B2 (en) Semiconductor device with switching element protection
US20230011729A1 (en) Semiconductor device
JP2022077909A (ja) 半導体装置
US11349303B2 (en) Power module with integrated surge voltage limiting element
CN118077128A (zh) 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置
US20230155532A1 (en) Power Module with Protection Circuit
US20230039616A1 (en) Semiconductor device
US20230308008A1 (en) Semiconductor device
JP2004242382A (ja) インバータ装置及びこれを用いたモータ駆動装置
JP2023028645A (ja) パワー半導体モジュール、並びにそれを用いたモータ駆動システム
CN116325458A (zh) 半导体模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604