CN107112988B - 带有预防交叉导通电路的开关驱动器 - Google Patents

带有预防交叉导通电路的开关驱动器 Download PDF

Info

Publication number
CN107112988B
CN107112988B CN201480082473.9A CN201480082473A CN107112988B CN 107112988 B CN107112988 B CN 107112988B CN 201480082473 A CN201480082473 A CN 201480082473A CN 107112988 B CN107112988 B CN 107112988B
Authority
CN
China
Prior art keywords
channel field
effect transistor
transistor
coupled
peft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480082473.9A
Other languages
English (en)
Other versions
CN107112988A (zh
Inventor
王文伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beta Technology Ltd
Original Assignee
Beta Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beta Technology Ltd filed Critical Beta Technology Ltd
Publication of CN107112988A publication Critical patent/CN107112988A/zh
Application granted granted Critical
Publication of CN107112988B publication Critical patent/CN107112988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一种用于功率晶体管开关的驱动器，包括场效应晶体管互补输出级，该输出级由另一场效应晶体管互补预驱动器级所驱动；而该预驱动器级由输入缓冲器和电平转换器级所驱动。该预驱动器级包括限流和交叉延迟电路，该电路被夹插在一对互补输出场效应晶体管的漏极之间。该限流和交叉延迟电路限制预驱动器级的瞬间冲击电流；并结合这一对互补输出场效应晶体管及输入缓冲器和电平转换器级，延迟其中一个互补输出场效应晶体管的导通直到另一个互补输出场效应晶体管截止之后，从而防止输出级的交叉传导。

Description

带有预防交叉导通电路的开关驱动器
技术领域
本发明涉及用于驱动功率晶体管开关的驱动器电路技术领域。更具体地，本发明涉及具有互补输出的开关驱动器电路，其中通过使用限流和交叉延迟电路来防止或最小化交叉导通。
背景技术
开关驱动器,也经常被称为栅极驱动器,是这样的电路：其可以接受通常为低电流、逻辑电平的外部输入信号，然后把输入信号进行电平转换及放大，产生较高的电流和通常较宽的电压输出以驱动被耦合的功率晶体管(例如功率金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极型晶体管(IGBT))的栅极，从而高速导通/截止功率晶体管。由于内在的寄生电容，开关驱动器视功率晶体管为电容性负载，并在开关转换期间对功率晶体管实质性地进行充电或放电。开关驱动器也可用于驱动其他类型的等效电容负载，例如数字总线。
开关驱动器常带有一个互补或图腾柱输出，由上面一个P沟道场效应晶体管(FET)和下面一个N沟道场效应晶体管组成、其中2个漏极被耦合在一起以形成一个公共输出节点。图1示出了代表现有技术的典型的开关驱动器100，包括：P沟道场效应晶体管101，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；N沟道场效应晶体管102，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地，并且其中漏极被耦合至P沟道场效应晶体管101的漏极，从而形成能驱动所述功率晶体管开关130的互补输出节点(如果需要减少由引线寄生电感引起的振铃，也可以经由栅极电阻器(未示出))；预驱动器电路110，由VDRIVE供电，可驱动场效应晶体管101和102的栅极，即在开关转换期间导通其中一个场效应晶体管的同时截止另一个场效应晶体管；输入缓冲器和电平转换器电路120，由逻辑电平电源VLOGIC和VDRIVE供电，将节点150处的外部输入信号缓冲、并从VLOGIC电平转换到VDRIVE电平，以驱动预驱动器电路110。如果在开关转换期间，场效应晶体管101和102通过预驱动器电路110同时被部分导通或同时被完全导通，引起交叉导通发生，并有比较大的瞬时冲击电流流过场效应晶体管101和102，导致驱动效率低、并且使现有技术中的开关驱动器100有过热的潜在风险。因此，现有技术中的开关驱动器100通常包含复杂的电路，以在一定的结温范围内尽量消除互补输出中的交叉导通。
有一些开关驱动器设计通过复杂的逻辑电路和/或定时电路来尽量减低或防止互补输出的交叉导通。美国专利号6538479(Bellomo等人)公开了一种开关驱动器电路，其包括基于两个通电检测器的自适应抗交叉导通机制，每个通电检测器被耦合至各自的互补输出场效应晶体管；当电源通电检测器检测到相应的场效应晶体管仍然导通时，该开关驱动器电路禁止另一个场效应晶体管导通。
发明内容
[技术问题]
在已知现有技术中，开关驱动器中所用的交叉导通防止机制在设计上相当复杂、生产成本比较高，或为分立模块，或为集成电路(IC)。通常，每个互补输出场效应晶体管需要分别由多级预驱动器驱动。并且需要复杂的定时电路和/或复杂的逻辑电路(基于比较器或传感器/检测器等)来实现可靠的防止交叉导通的特性。因此，生产高性能开关驱动器的成本较高，并且将单个或多个高性能开关驱动器与其它主要电路功能集成在同一块芯片上更具挑战性。
[问题的解决方案]
在本发明的一个实施例中，一种用于功率晶体管开关的驱动器，该驱动器包括：第一个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；第一个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地，并且其中漏极被耦合至第一个P沟道场效应晶体管的漏极，从而形成能驱动所述功率晶体管开关的互补输出节点；第二P沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管的源极和栅极；第二个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管的源极和栅极；限流和交叉延迟电路，包含第一节点和第二节点，该电路还包含至少一个电阻器，其中第一节点被耦合至第二个P沟道场效应晶体管的漏极，第二节点被耦合至第二个N沟道场效应晶体管的漏极，以减小从第一节点流向第二节点的电流，从而限制第二个P沟道场效应晶体管和第二个N沟道场效应晶体管在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管截止过程中延迟第一个P沟道场效应晶体管的导通，以及在第一个P沟道场效应晶体管截止过程中延迟第一个N沟道场效应晶体管的导通；输入缓冲器和电平转换器电路，由逻辑电平电源VLOGIC和VDRIVE供电，把外部输入信号缓冲、并从VLOGIC电平转换到VDRIVE电平，并驱动第二个P沟道场效应晶体管的栅极和第二个N沟道场效应晶体管的栅极，并结合限流和交叉延迟电路，在导通第一个N沟道场效应晶体管之前先截止第一个P沟道场效应晶体管以防止交叉导通，并在导通第一个P沟道场效应晶体管之前先截止第一个N沟道场效应晶体管以防止交叉导通。所述电阻器也可以用场效应晶体管的漏极到源极的导通电阻来构建。在本发明的其他实施例中，除了所述电阻器之外，限流和交叉延迟电路还包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。
在一个实施例中，输入缓冲器和电平转换器电路进一步包括：第三个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至VDRIVE，漏极被耦合至第二个P沟道场效应晶体管的栅极，而栅极被耦合至限流和交叉延迟电路的第二节点；第三个N沟道场效应晶体管，包含栅极、源极和漏极，其中漏极被耦合至第三个P沟道场效应晶体管的漏极，而源极被耦合至地；输入缓冲器，由VLOGIC供电，包含被耦合至外部输入信号的输入端子，和被耦合至第三个N沟道场效应晶体管的栅极的输出端子；反相器，由VLOGIC供电，包含被耦合至输入缓冲器的输出端子的输入端子，和被耦合至第二个N沟道场效应晶体管的栅极的输出端子。
在本发明的另一实施例中，一种用于功率晶体管开关的驱动器，该驱动器包括：第一个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；第一个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地，并且其中漏极被耦合至第一个P沟道场效应晶体管的漏极，从而形成能驱动所述功率晶体管开关的互补输出节点；第二P沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管的源极和栅极；第二个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管的源极和栅极；限流和交叉延迟电路，包含第一节点和第二节点，该电路还包含至少一个电阻器，其中第一节点被耦合至第二个P沟道场效应晶体管的漏极，第二节点被耦合至第二个N沟道场效应晶体管的漏极，以减小从第一节点流向第二节点的电流，从而限制第二个P沟道场效应晶体管和第二个N沟道场效应晶体管在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管截止过程中延迟第一个P沟道场效应晶体管的导通，以及在第一个P沟道场效应晶体管截止过程中延迟第一个N沟道场效应晶体管的导通；输入缓冲器电路，由VDRIVE供电，缓冲和放大外部输入信号，并驱动第二个P沟道场效应晶体管的栅极和第二个N沟道场效应晶体管的栅极，并结合限流和交叉延迟电路，在导通第一个N沟道场效应晶体管之前先截止第一个P沟道场效应晶体管以防止交叉导通，并在导通第一个P沟道场效应晶体管之前先截止第一个N沟道场效应晶体管以防止交叉导通。
[本发明的优势]
本发明的一个优势是实现带有低成本的防止交叉导通电路的开关驱动器；其中P沟道场效应晶体管和N沟道场效应晶体管形成互补预驱动器电路，并在它们的漏极之间夹插一个限流和交叉延迟电路，使得互补输出的预防交叉导通可以在不损害开关驱动器性能的前提下低成本实现；并且限流和交叉延迟电路可以包含一个如单个电阻器那样简单的无源元件。
本发明的另一个优势是结合限流和交叉延迟电路，用简单方式实现输入缓冲器和电平转换器电路，从而在不损害开关驱动器性能的前提下进一步降低构建开关驱动器的成本。
本发明还有一个优势是利用场效应晶体管(无需双极结晶体管(BJT))就可以做成开关驱动器，从而基本实现零静态功耗。
通过对下列附图的进一步审查，本发明的其他优势和益处将会一目了然。
附图说明
为了更全面地理解本发明，以下结合附图作进一步说明。
图1阐释了现有技术中一个典型的开关驱动器的基本结构框图。
图2是根据本发明的一个实施例，阐释了带有低成本的防止交叉导通电路的开关驱动器的基本结构框图。
图3由图2演变而来，并根据本发明的一个实施例，阐释了限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图4由图3演变而来，并根据本发明的一个实施例，阐释了另一个限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图5由图3演变而来，并根据本发明的一个实施例，阐释了另一个限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图6由图3演变而来，并根据本发明的一个实施例，阐释了另一个限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图7由图3演变而来，并根据本发明的一个实施例，阐释了另一个限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图8由图3演变而来，并根据本发明的一个实施例，阐释了另一个限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图9由图3演变而来，并根据本发明的一个实施例，阐释了另一个限流和交叉延迟电路、以及输入缓冲器和电平转换器电路。
图10是根据本发明的另一个实施例，阐释了在不需要电平转换的情况下，带有低成本的防止交叉导通电路的开关驱动器的基本结构框图。
图11是为帮助理解图3，并根据本发明的一个实施例，阐释了0到1开关切换过程。
图12是为帮助理解图3，并根据本发明的一个实施例，阐释了1到0开关切换过程。
图13根据本发明的一个实施例，阐释了构建开关驱动器电路的方法。
具体实施方式
在本发明的一个实施例中，如图2所示，一种用于功率晶体管开关230的驱动器200，该驱动器200包括：第一个P沟道场效应晶体管201，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；第一个N沟道场效应晶体管202，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地，并且其中漏极被耦合至第一个P沟道场效应晶体管201的漏极，从而形成能驱动所述功率晶体管开关230的互补输出节点242(如果需要减少由引线寄生电感引起的振铃，也可以经由栅极电阻器(未示出))；第二个P沟道场效应晶体管203，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管201的源极和栅极；第二个N沟道场效应晶体管204，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管202的源极和栅极；限流和交叉延迟电路210，包含第一节点240和第二节点241，该电路210还包含至少一个电阻器，其中第一节点240被耦合至第二个P沟道场效应晶体管203的漏极，第二节点241被耦合至第二个N沟道场效应晶体管204的漏极，以减小从第一节点240流向第二节点241的电流，从而限制第二个P沟道场效应晶体管203和第二个N沟道场效应晶体管204在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管202截止过程中延迟第一个P沟道场效应晶体管201的导通，以及在第一个P沟道场效应晶体管201截止过程中延迟第一个N沟道场效应晶体管202的导通；输入缓冲器和电平转换器电路220，由逻辑电平电源VLOGIC和VDRIVE供电，把在节点250的外部输入信号缓冲、并从VLOGIC电平转换到VDRIVE电平，并驱动第二个P沟道场效应晶体管203的栅极和第二个N沟道场效应晶体管204的栅极，并结合限流和交叉延迟电路210，在导通第一个N沟道场效应晶体管202之前先截止第一个P沟道场效应晶体管201以防止交叉导通，并在导通第一个P沟道场效应晶体管201之前先截止第一个N沟道场效应晶体管202以防止交叉导通。
在第二个N沟道场效应晶体管204导通之后，第一个N沟道场效应晶体管202截止；然后第二个P沟道场效应晶体管203截止，其漏极悬浮；然后限流和交叉延迟电路210的第一节点240开始将第一个P沟道场效应晶体管201的栅极电压往地电平下拉，直到第一个P沟道场效应晶体管201导通，并从VDRIVE向互补输出节点242输出电流(拉电流)。同样的，在第二个P沟道场效应晶体管203导通之后，第一P沟道场效应晶体管201截止；然后第二个N沟道场效应晶体管204截止，其漏极悬浮；然后限流和交叉延迟电路210的第二节点241开始将第一个N沟道场效应晶体管202的栅极电压往VDRIVE上拉，直到第一个N沟道场效应晶体管202导通，并从而互补输出节点242向地电平输入电流(灌电流)。
在一个实施例中，VDRIVE和VLOGIC都分别耦合到旁路电容器(未示出)以应对尖峰电流。VLOGIC可以从外部提供，或者可以经由稳压器或齐纳二极管(未示出)从VDRIVE产生。第二个P沟道场效应晶体管203和第二个N沟道场效应晶体管204实质性形成互补预驱动器，其中限流和交叉延迟电路210夹插在它们的漏极之间；并且它们被设计为分别小于第一个P沟道场效应晶体管201和第一个N沟道场效应晶体管202，因此分别具有更大的漏极至源极导通电阻。第一个P沟道场效应晶体管201和第二个N沟道场效应晶体管202的栅极到源极的耐压值应当高于VDRIVE；相应地，最大VDRIVE限于这些栅极至源极的耐压值。限流和交叉延迟电路210的电阻器的电阻越大，对延迟第一个P沟道场效应晶体管201或第一个N沟道场效应晶体管202的延迟作用越大。在多个实施例中，驱动器200既可以驱动单个功率晶体管开关，也可以同时驱动多个功率晶体管开关(未示出)，或驱动其它一些等效电容性负载(例如，数字总线或其它等效负载)。
图3阐释了限流和交叉延迟电路210的一个基本实施例，包括：电阻器211A，包含两个端子，分别被耦合至限流和交叉延迟电路210的第一节点240和第二节点241。这是电流限制和交叉延迟电路210的最基本、最简单、且仍然高度有效的实施例之一。电阻器211A与第一个P通道场效应晶体管201的栅极电容或第一个N沟道场效应晶体管202的栅极电容实质性地形成一个电阻电容(RC)延迟电路。
在开关转换期间，当第二个P沟道场效应晶体管203和第二个N沟道场效应晶体管204两者瞬间同时导通，并在给第一个P沟道场效应晶体管201和第一个N沟道场效应晶体管202的输入电容尽可能放电之后，第二个P沟道场效应晶体管203的漏极至源极导通电阻、第二个N沟道场效应晶体管204的漏极至源极导通电阻和电阻器211A实质性地形成一个跨VDRIVE和地电平的虚拟分压器。在一个实施例中，为了防止在互补输出处的交叉导通，该虚拟分压器被设计为保持以下数学关系：第二个P沟道场效应晶体管203的源极到漏极电压降小于第一个P沟道场效应晶体管201的栅极阈值电压的绝对值；并且第二个N沟道场效应晶体管204的漏极到源极电压降小于第一个N沟道场效应晶体管202的栅极阈值电压。这些分别由以下等式(1)和等式(2)阐明：
其中VSD_203是第二个P沟道场效应晶体管203的源极到漏极电压降；RDS_203是第二个P沟道场效应晶体管203的漏极到源极导通电阻；R211A是电阻器211A的电阻；RDS_204是第二个N沟道场效应晶体管204的漏极到源极导通电阻；VGS_TH_201是第一个P沟道场效应晶体管201的栅极阈值电压，并且总是负的。和
其中VDS_204是第二个N沟道场效应晶体管204的漏极到源极电压降；VGS_TH_202是第一个N沟道场效应晶体管202的栅极阈值电压。
因为场效应晶体管的漏极到源极导通电阻倾向于呈现正温度系数(即，结温度越高，漏极到源极导通电阻越高)，并且因为VSD_203和VDS_204都与VDRIVE成比例，为部分补偿VSD_203和VDS_204随着结温度或VDRIVE的变化而变化，在本发明的一个实施例中，电阻器211A具有正温度系数和正电压系数(即电阻器211A两端的电压降越高，电阻器211A的电阻越高)。例如，n阱电阻器就是一种呈现正温度系数和正电压系数的电阻器。
有许多设计实施例能实现输入缓冲器和电平转换器电路220。除了阐释限流和交叉延迟电路210的实施例之外，图3还阐释了输入缓冲器和电平转换器电路220的实施例，其包括：第三个P沟道场效应晶体管224A，包含栅极、源极和漏极，其中源极被耦合至VDRIVE，漏极被耦合至第二个P沟道场效应晶体管203的栅极(从而形成节点252)，而栅极被耦合至限流和交叉延迟电路210的第二节点241；第三个N沟道场效应晶体管223A，包含栅极、源极和漏极，其中漏极被耦合至第三个P沟道场效应晶体管224A的漏极，而源极被耦合至地；输入缓冲器221A，可以是反相或非反相(图3示出反相缓冲器，然而使用非反相缓冲器也是可行的)，并且由VLOGIC供电，包含在节点250被耦合至外部输入信号的输入端子，和被耦合至第三个N沟道场效应晶体管223A的栅极的输出端子251；反相器222A，由VLOGIC供电，包含被耦合至输入缓冲器221A的输出端子251的输入端子253，和被耦合至第二个N沟道场效应晶体管204的栅极(从而形成节点254)的输出端子。
当第三个P沟道场效应晶体管224A和第三个N沟道场效应晶体管223A都导通时，这两个场效应晶体管的漏极到源极导通电阻实质上形成了跨VDRIVE和地电平的另一个虚拟分压器，因此在一个实施例中，为了能在整个VDRIVE范围内可靠地导通/截止第二个P沟道场效应晶体管203，这两个场效应晶体管之间有适当的比率。在一个实施例中，这两个场效应晶体管的漏极到源极电阻的总和足够大，从而限制从VDRIVE流到地电平的电流。
为了帮助理解图3，图11阐释了0到1的切换过程1100，该过程始于步骤1102。在接下来的步骤1104中，节点250处的外部输入信号从逻辑0转变到逻辑1。在接下来的步骤1106中，缓冲器221A的输出251从逻辑1过渡到逻辑0。在接下来的步骤1108中，反相器222A的输出(在节点254处)从逻辑0转变到逻辑1；而与步骤1108大致同步、在步骤1110中，第三个N沟道场效应晶体管223A的漏极电压(在节点252处)从地电平转变到悬浮。在紧跟步骤1108的步骤1112中，第二个N沟道场效应晶体管204的漏极电压在从VDRIVE向地电平转变中逐渐截止第一个N沟道场效应晶体管202、并同时逐渐导通第三个P沟道场效应晶体管224A，并开始对第二个P沟道场效应晶体管203的栅极充电至VDRIVE电平；而与步骤1112大致同步、在紧跟步骤1110的步骤1114中，第一个P沟道场效应晶体管201保持截止，因为第二个P沟道场效应晶体管203还没有截止。在紧跟步骤1112的步骤1116中，第三个P沟道场效应晶体管224A关断第二个P沟道场效应晶体管203、并令其漏极电压变为悬浮；与步骤1116大致同步、在紧跟步骤1114的步骤1118中，第二个N沟道场效应晶体管204的漏极开始经由电阻器211A将第一个P沟道场效应晶体管201的栅极电压下拉到地电平。在紧跟步骤1116和1118的步骤1120中，第一个P沟道场效应晶体管201导通，从而将VDRIVE输送到互补输出节点242。这个0到1的切换过程1100止于步骤1122。
为了帮助进一步理解图3，图12阐释了1到0的切换过程1200，该过程始于步骤1202。在接下来的步骤1204中，节点250处的外部输入信号从逻辑1转变到逻辑0。在接下来的步骤1206中，缓冲器221A的输出251从逻辑0转变到逻辑1。在接下来的步骤1208中，反相器222A的输出(在节点254处)从逻辑1转变到逻辑0；与步骤1208大致同步、在步骤1210中，第三个N沟道场效应晶体管223A的漏极电压(在节点252处)从VDRIVE转变到低电平，从而导通第二个P沟道场效应晶体管203。在紧跟步骤1208的步骤1212中，第一个N沟道场效应晶体管202保持截止，因为第二个N沟道场效应晶体管204没有被关断；与步骤1212大致同时、在紧跟步骤1210的步骤1214中，第二个P沟道场效应晶体管203的漏极电压从地电平转变到高电平，同时关断第一个P沟道场效应晶体管201和第三个P沟道场效应晶体管224A。在紧跟步骤1212的步骤1216中，反相器222A的输出254关断第二个N沟道场效应晶体管204、令其漏极电压变为悬浮；而与步骤1216大致同步、在紧跟步骤1214的步骤1218中，第二个P沟道场效应晶体管203通过电阻器211A开始将第一个N沟道场效应晶体管202的栅极电压往VDRIVE上拉。在紧跟步骤1216和1218的步骤1220中，第一个N沟道场效应晶体管202导通，从而将互补输出节点242下拉到地电平。这个1到0的切换过程1200止于步骤1222。
由于当节点250处的外部输入信号从逻辑0转变到逻辑1时，互补输出节点242从地电平转变到VDRIVE，图3所示的驱动器200以非反相配置构建。相反，如果在另一实施例中缓冲器221A被构建为非反相缓冲器，驱动器200以反相配置构建。
制造电阻器211A的可行方式有多种，包括利用场效应晶体管的漏极到源极导通电阻。除了电阻器211A之外，限流和交叉延迟电路210还能包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。这些将在下面进一步解释。
除了电阻器的制造方式不同之外，图4基本上与图3相同。图4阐释了限流和交叉延迟电路210的另一实施例，其包括：P沟道场效应晶体管211B，包含被耦合至地电平的栅极，及分别被耦合至限流和交叉延迟电路210的第一节点240和第二节点241的源极和漏极。限流和交叉延迟电路210的第二节点241仍然被耦合至输入缓冲器和电平转换器电路220中的第三个P沟道场效应晶体管224A的栅极。当场效应晶体管211B的源极电压超过相应的栅极阈值电压时，场效应晶体管211B导通，其漏极到源极导通电阻成为图3中的电阻器211A的有效替换。该实施例相对于图1所示实施例的优点在于制造场效应晶体管比制造IC上的电阻器更容易，以及场效应晶体管211B的漏极到源极导通电阻具有正温度系数。相对于图1所示的实施例，该实施例的缺点包括：由于场效应晶体管211B的栅极阈值电压的限制，无法将第一个P沟道场效应晶体管201的栅极电压下拉到地电平；场效应晶体管211B的漏极到源极导通电阻具有负电压系数。
图5所示的是图4所示实施例的一个替代方案。除了电阻器的制造与图3不同之外，图5与图3基本相同，并阐释了电流限制和交叉延迟电路210的另一实施例，其包括：N沟道场效应晶体管211C，包含被耦合至VDRIVE的栅极，及分别被耦合至限流和交叉延迟电路210的第一节点240和第二节点241的漏极和源极。限流和交叉延迟电路210的第二节点241仍然被耦合至输入缓冲器和电平转换器电路220中的第三个P沟道场效应晶体管224A的栅极。当场效应晶体管211C的源极电压下降到比VDRIVE低相应的栅极阈值电压的量时，场效应晶体管211C导通，其漏极到源极导通电阻成为图3中的电阻器211A的有效替换。该实施例相对于图1所示实施例的优点在于制造场效应晶体管比制造IC上的电阻器更容易，以及场效应晶体管211C的漏极到源极导通电阻具有正温度系数。相对于图1所示的实施例，该实施例的缺点包括：由于场效应晶体管211C的栅极阈值电压的限制，无法将第一个N沟道场效应晶体管202的栅极电压上拉到VDRIVE；以及场效应晶体管211C的漏极到源极导通电阻具有负电压系数。
除了阐释限流和交叉延迟电路210的又一实施例，图6与图3基本相同，该电路210包括：上电阻器211D，包含被耦合至限流和交叉延迟电路210的第一节点240的第一端子，及被耦合至输入缓冲器和电平转换器电路220中的第三个P沟道场效应晶体管224A的栅极的第二端子；下电阻器212D，包含被耦合至上电阻器211D的第二端子的第一端子，及被耦合至限流和交叉延迟电路210的第二节点241的第二端子。假设上电阻器211D和下电阻器212D的总电阻等于图3中的电阻器211A的电阻，本实施例相比图3所示的实施例的优点包括第三个P沟道场效应晶体管224A的截止更快，及第一个N沟道场效应晶体管202的截止更快。相比图3所示的实施例，本实施例的缺点包括第三个P沟道场效应晶体管224A的导通较慢，以及制造另一个电阻器的额外成本。
除了阐释限流和交叉延迟电路210的又一实施例，图7与图3基本相同，该电路210包括：上电阻器211E，包含被耦合至限流和交叉延迟电路210的第一节点240的第一端子，及被耦合至输入缓冲器和电平转换器电路220中的第三个P沟道场效应晶体管224A的栅极的第二端子；下二极管212E，包含被耦合至上电阻器211E的第二端子的阳极，以及被耦合至限流和交叉延迟电路210的第二节点241的阴极。与图3所示的实施例相比，本实施例的优点包括第三个P沟道场效应晶体管224A截止更快，以及第一个N沟道场效应晶体管202的截止更快。相比图3所示的实施例，本实施例的缺点包括第三个P沟道场效应晶体管224A的导通较慢，以及制造二极管的额外成本。
除了阐释限流和交叉延迟电路210的又一实施例，图8与图3基本相同，该电路210包括：上二极管211F，包含被耦合至限流和交叉延迟电路210的第一节点240的阳极，以及阴极；下电阻器212F，包含被耦合至上二极管211F的阴极的第一端子，以及同时被耦合至第三个P沟道场效应晶体管224A的栅极和限流和交叉延迟电路210的第二节点241的第二端子。假设下电阻器212F的电阻等于图3所示的电阻器211A的电阻，相比图3所示的实施例，本实施例的优点包括：第一个P沟道场效应晶体管201或第一个N沟道场效应晶体管202的导通延迟更长；当第二个P沟道场效应晶体管203和第二个N沟道场效应晶体管204在开关切换期间瞬间同时导通时的限流效果更好。相比图3所示的实施例，本实施例的缺点包括更长的开关传播延迟，以及用于制造二极管的额外成本。
除了阐释限流和交叉延迟电路210的又一实施例，图9与图3基本相同，该电路210包括：电阻器211G，包含分别被耦合至限流和交叉延迟电路210的第一节点240和第二节点241的第一端子和第二端子；另一电阻器212G，包含第一端子和第二端子，其中第二端子被耦合至电阻器211G的第二端子；以及开关213G，包含第一端子、第二端子和控制端子244，其中第一端子被耦合至电阻器211G的第一端子，其中第二端子被耦合至电阻器212G的第一端子，并且当VDRIVE下降到低于预定电压阈值时，驱动器200经由控制端子244可导通开关213G，从而使电阻器211G和212G并联以减小限流和交叉延迟电路210的第一节点240和第二节点241之间的总电阻。相比图3所示的实施例，本实施例的优点是当VDRIVE下降到低于预定电压阈值时的传播延迟较短。相比图3所示的实施例，本实施例的缺点包括制造一个或多个电阻器、开关、及相关的电压基准和控制逻辑所需的额外成本和复杂性。
如果VDRIVE等于VLOGIC，那么电平转换是不必要的。当VDRIVE也处于逻辑电平时，或者当外部输入信号在预开关驱动器电路中已经被电平转换到VDRIVE电平时，或者在任何其它可能的情况下，这可能会发生。因此，如图10所示，在本发明的另一实施例中，一种用于功率晶体管开关330的驱动器300，该驱动器300包括：第一个P沟道场效应晶体管301，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；第一个N沟道场效应晶体管302，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地，并且其中漏极被耦合至第一个P沟道场效应晶体管301的漏极，从而形成能驱动所述功率晶体管开关330的互补输出节点342(如果需要减少由引线寄生电感引起的振铃，也可以经由栅极电阻器(未示出))；第二个P沟道场效应晶体管303，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管301的源极和栅极；第二个N沟道场效应晶体管304，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管302的源极和栅极；限流和交叉延迟电路310，包含第一节点340和第二节点341，该电路310还包含至少一个电阻器，其中第一节点340被耦合至第二个P沟道场效应晶体管303的漏极，第二节点341被耦合至第二个N沟道场效应晶体管302的漏极，以减小从第一节点340流向第二节点341的电流，从而限制第二个P沟道场效应晶体管303和第二个N沟道场效应晶体管304在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管302截止过程中延迟第一个P沟道场效应晶体管301的导通，以及在第一个P沟道场效应晶体管301截止过程中延迟第一个N沟道场效应晶体管302的导通；输入缓冲器电路320，由VDRIVE供电，缓冲和放大在节点350的外部输入信号，并经由节点352和354(这两个节点可以合二为一)分别驱动第二个P沟道场效应晶体管303的栅极和第二个N沟道场效应晶体管304的栅极，并结合限流和交叉延迟电路310，在导通第一个N沟道场效应晶体管302之前先截止第一个P沟道场效应晶体管301以防止交叉导通，并在导通第一个P沟道场效应晶体管301之前先截止第一个N沟道场效应晶体管302以防止交叉导通。
在限流和交叉延迟电路310的一个实施例中，所述电阻器包含两个端子，并分别被耦合至限流和交叉延迟电路310的第一节点340和第二节点341。有许多制造该电阻器的可行方式，包括制造为n阱电阻器。该电阻器也可以被制造为P沟道场效应晶体管，包含：源极，被耦合至第二个P沟道场效应晶体管303的漏极；漏极，被耦合至第二个N沟道场效应晶体管304的漏极；栅极，被耦合至地电平。该电阻器也可以被制造为N沟道场效应晶体管，包括：漏极，被耦合至第二个P沟道场效应晶体管303的漏极；源极，被耦合至第二个N沟道场效应晶体管304的漏极；栅极，被耦合至VDRIVE。
除了所述电阻器之外，限流和交叉延迟电路310还能包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。
在本发明的一个实施例中，除了驱动单个功率晶体管开关以外，驱动器300可以同时驱动多个功率晶体管开关(未示出)，或驱动其它一些等效的电容性负载(例如，数字总线或其它等效物)。
根据本发明的一个实施例，图13阐释了一种用于功率晶体管开关的驱动器的制造方法1300。该方法1300始于步骤1302。在接下来的步骤1304中构建第一个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE。在接下来的步骤1306中构建第一个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地，并且其中漏极被耦合至第一个P沟道场效应晶体管的漏极，从而形成能驱动所述功率晶体管开关的互补输出节点。在接下来的步骤1308中构建第二个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管的源极和栅极。在接下来的步骤1310中构建第二个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管的源极和栅极。在接下来的步骤1312中构建限流和交叉延迟电路，包含第一节点和第二节点，该电路还包含至少一个电阻器，其中第一节点被耦合至第二个P沟道场效应晶体管的漏极，第二节点被耦合至第二个N沟道场效应晶体管的漏极，以减小从第一节点流向第二节点的电流，从而限制第二个P沟道场效应晶体管和第二个N沟道场效应晶体管在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管截止过程中延迟第一个P沟道场效应晶体管的导通，以及在第一个P沟道场效应晶体管截止过程中延迟第一个N沟道场效应晶体管的导通。在接下来的步骤1314中构建输入缓冲器和电平转换器电路，由逻辑电平电源VLOGIC和VDRIVE供电，把外部输入信号缓冲、并从VLOGIC电平转换到VDRIVE电平，并驱动第二个P沟道场效应晶体管的栅极和第二个N沟道场效应晶体管的栅极，并结合限流和交叉延迟电路，在导通第一个N沟道场效应晶体管之前先截止第一个P沟道场效应晶体管以防止交叉导通，并在导通第一个P沟道场效应晶体管之前先截止第一个N沟道场效应晶体管以防止交叉导通。该方法1300止于步骤1316。
一种构建限流和交叉延迟电路的方法是制造至少一个电阻器，该电阻器包含两个端子，并分别被耦合至限流和交叉延迟电路的第一节点和第二节点。一种方法是把该电阻器制造为P沟道场效应晶体管或N沟道场效应晶体管的漏极到源极的导通电阻，或制造为n阱电阻器。除了所述电阻器之外，构建限流和交叉延迟电路的方法还能包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。
一种构建输入缓冲器和电平转换器电路的方法包括：构建第三个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至VDRIVE，漏极被耦合至第二个P沟道场效应晶体管的栅极，而栅极被耦合至限流和交叉延迟电路的第二节点；构建第三个N沟道场效应晶体管，包含栅极、源极和漏极，其中漏极被耦合至第三个P沟道场效应晶体管的漏极，而源极被耦合至地电平；构建输入缓冲器，由VLOGIC供电，包含被耦合至外部输入信号的输入端子，和被耦合至第三个N沟道场效应晶体管的栅极的输出端子；构建反相器，由VLOGIC供电，包含被耦合至输入缓冲器的输出端子的输入端子，和被耦合至第二个N沟道场效应晶体管的栅极的输出端子。
鉴于上述，本发明的工业适用性是广泛的，可以提供带有防止交叉导通电路的低成本、高性能的开关驱动器。并且由于其简单和易于制造，单个开关驱动器或多个开关驱动器可以与其它功能一起被集成在同一块芯片上。这种开关驱动器的应用包括开关模式电源(SMPS)、同步整流器电路、电机控制、数字总线驱动器等等。
尽管前述发明示出了本发明的多个说明性和描述性实施例，但是对于与本发明相关的技术领域的普通技术人员来说，显而易见的是，可以进行各种改变、修改、替换和组合而不偏离由所附权利要求限定的本发明的范围或精神。

Claims (20)

1.一种用于功率晶体管开关的驱动器，该驱动器包括：
第一个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；
第一个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地电平，并且其中漏极被耦合至第一个P沟道场效应晶体管的漏极，从而形成能驱动所述功率晶体管开关的互补输出节点；
第二个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管的源极和栅极；
第二个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管的源极和栅极；
限流和交叉延迟电路，包含第一节点和第二节点，该电路还包含至少一个电阻器，其中第一节点被耦合至第二个P沟道场效应晶体管的漏极，第二节点被耦合至第二个N沟道场效应晶体管的漏极，以减小从第一节点流向第二节点的电流，从而限制第二个P沟道场效应晶体管和第二个N沟道场效应晶体管在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管截止过程中延迟第一个P沟道场效应晶体管的导通，以及在第一个P沟道场效应晶体管截止过程中延迟第一个N沟道场效应晶体管的导通；
输入缓冲器和电平转换器电路，由逻辑电平电源VLOGIC和VDRIVE供电，把外部输入信号缓冲、并从VLOGIC电平转换到VDRIVE电平，并驱动第二个P沟道场效应晶体管的栅极和第二个N沟道场效应晶体管的栅极，并结合限流和交叉延迟电路，在导通第一个N沟道场效应晶体管之前先截止第一个P沟道场效应晶体管以防止交叉导通，并在导通第一个P沟道场效应晶体管之前先截止第一个N沟道场效应晶体管以防止交叉导通。
2.根据权利要求1所述的驱动器，其中所述电阻器包含两个端子，并分别被耦合至限流和交叉延迟电路的第一节点和第二节点。
3.根据权利要求2所述的驱动器，其中所述电阻器被制造为P沟道场效应晶体管，包含：源极，被耦合至第二个P沟道场效应晶体管的漏极；漏极，被耦合至第二个N沟道场效应晶体管的漏极；栅极，被耦合至地电平。
4.根据权利要求2所述的驱动器，其中所述电阻器被制造为N沟道场效应晶体管，包含：漏极，被耦合至第二个P沟道场效应晶体管的漏极；源极，被耦合至第二个N沟道场效应晶体管的漏极；栅极，被耦合至VDRIVE。
5.根据权利要求1所述的驱动器，其中所述电阻器被制造为n阱电阻器。
6.根据权利要求1所述的驱动器，其中除了所述电阻器之外，限流和交叉延迟电路还能包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。
7.根据权利要求1所述的驱动器，其中所述驱动器能同时驱动多个功率晶体管开关，或驱动等效的电容性负载。
8.根据权利要求1所述的驱动器，其中输入缓冲器和电平转换器电路进一步包括：
第三个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至VDRIVE，漏极被耦合至第二个P沟道场效应晶体管的栅极，而栅极被耦合至限流和交叉延迟电路的第二节点；
第三个N沟道场效应晶体管，包含栅极、源极和漏极，其中漏极被耦合至第三个P沟道场效应晶体管的漏极，而源极被耦合至地电平；
输入缓冲器，由VLOGIC供电，包含被耦合至外部输入信号的输入端子，和被耦合至第三个N沟道场效应晶体管的栅极的输出端子；
反相器，由VLOGIC供电，包含被耦合至输入缓冲器的输出端子的输入端子，和被耦合至第二个N沟道场效应晶体管的栅极的输出端子。
9.一种用于功率晶体管开关的驱动器，该驱动器包括：
第一个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；
第一个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地电平，并且其中漏极被耦合至第一个P沟道场效应晶体管的漏极，从而形成能驱动所述功率晶体管开关的互补输出节点；
第二个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管的源极和栅极；
第二个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管的源极和栅极；
限流和交叉延迟电路，包含第一节点和第二节点，该电路还包含至少一个电阻器，其中第一节点被耦合至第二个P沟道场效应晶体管的漏极，第二节点被耦合至第二个N沟道场效应晶体管的漏极，以减小从第一节点流向第二节点的电流，从而限制第二个P沟道场效应晶体管和第二个N沟道场效应晶体管在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管截止过程中延迟第一个P沟道场效应晶体管的导通，以及在第一个P沟道场效应晶体管截止过程中延迟第一个N沟道场效应晶体管的导通；
输入缓冲器电路，由VDRIVE供电，缓冲和放大外部输入信号，并驱动第二个P沟道场效应晶体管的栅极和第二个N沟道场效应晶体管的栅极，并结合限流和交叉延迟电路，在导通第一个N沟道场效应晶体管之前先截止第一个P沟道场效应晶体管以防止交叉导通，并在导通第一个P沟道场效应晶体管之前先截止第一个N沟道场效应晶体管以防止交叉导通。
10.根据权利要求9所述的驱动器，其中所述电阻器包含两个端子并分别被耦合至限流和交叉延迟电路的第一节点和第二节点。
11.根据权利要求10所述的驱动器，其中所述电阻器被制造为P沟道场效应晶体管，包含：源极，被耦合至第二个P沟道场效应晶体管的漏极；漏极，被耦合至第二个N沟道场效应晶体管的漏极；栅极，被耦合至地电平。
12.根据权利要求10所述的驱动器，其中所述电阻器被制造为N沟道场效应晶体管，包括：漏极，被耦合至第二个P沟道场效应晶体管的漏极；源极，被耦合至第二个N沟道场效应晶体管的漏极；栅极，被耦合至VDRIVE。
13.根据权利要求9所述的驱动器，其中所述电阻器被制造为n阱电阻器。
14.根据权利要求9所述的驱动器，其中除了所述电阻器之外，限流和交叉延迟电路还能包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。
15.根据权利要求9所述的驱动器，其中所述驱动器能同时驱动多个功率晶体管开关，或驱动等效的电容性负载。
16.一种用于功率晶体管开关的驱动器的制造方法，该方法包括：
构建第一个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至输出驱动电源VDRIVE；
构建第一个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至相对于VDRIVE的地电平，并且其中漏极被耦合至第一个P沟道场效应晶体管的漏极，从而形成能驱动所述功率晶体管开关的互补输出节点；
构建第二个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个P沟道场效应晶体管的源极和栅极；
构建第二个N沟道场效应晶体管，包含栅极、源极和漏极，其中源极和漏极被分别耦合至第一个N沟道场效应晶体管的源极和栅极；
构建限流和交叉延迟电路，包含第一节点和第二节点，该电路还包含至少一个电阻器，其中第一节点被耦合至第二个P沟道场效应晶体管的漏极，第二节点被耦合至第二个N沟道场效应晶体管的漏极，以减小从第一节点流向第二节点的电流，从而限制第二个P沟道场效应晶体管和第二个N沟道场效应晶体管在开关转换期间瞬间同时导通时产生的冲击电流，并且在第一个N沟道场效应晶体管截止过程中延迟第一个P沟道场效应晶体管的导通，以及在第一个P沟道场效应晶体管截止过程中延迟第一个N沟道场效应晶体管的导通；
构建输入缓冲器和电平转换器电路，由逻辑电平电源VLOGIC和VDRIVE供电，把外部输入信号缓冲、并从VLOGIC电平转换到VDRIVE电平，并驱动第二个P沟道场效应晶体管的栅极和第二个N沟道场效应晶体管的栅极，并结合限流和交叉延迟电路，在导通第一个N沟道场效应晶体管之前先截止第一个P沟道场效应晶体管以防止交叉导通，并在导通第一个P沟道场效应晶体管之前先截止第一个N沟道场效应晶体管以防止交叉导通。
17.根据权利要求16所述的方法，其中所构建的限流和交叉延迟电路的电阻器包含两个端子，并分别被耦合至限流和交叉延迟电路的第一节点和第二节点。
18.根据权利要求17所述的方法，其中所述电阻器被制造为P沟道场效应晶体管或N沟道场效应晶体管的漏极到源极的导通电阻，或者n阱电阻器。
19.根据权利要求16所述的方法，其中除了所述电阻器之外，构建限流和交叉延迟电路还能包含以下的任意组合：一个电阻器或多个电阻器；一个二极管或多个二极管；一个晶体管或多个晶体管。
20.根据权利要求16所述的方法，其中构建输入缓冲器和电平转换器电路进一步包括：
构建第三个P沟道场效应晶体管，包含栅极、源极和漏极，其中源极被耦合至VDRIVE，漏极被耦合至第二个P沟道场效应晶体管的栅极，而栅极被耦合至限流和交叉延迟电路的第二节点；
构建第三个N沟道场效应晶体管，包含栅极、源极和漏极，其中漏极被耦合至第三个P沟道场效应晶体管的漏极，而源极被耦合至地电平；
构建输入缓冲器，由VLOGIC供电，包含被耦合至外部输入信号的输入端子，和被耦合至第三个N沟道场效应晶体管的栅极的输出端子；
构建反相器，由VLOGIC供电，包含被耦合至输入缓冲器的输出端子的输入端子，和被耦合至第二个N沟道场效应晶体管的栅极的输出端子。
CN201480082473.9A 2014-11-07 2014-11-26 带有预防交叉导通电路的开关驱动器 Active CN107112988B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462076956P 2014-11-07 2014-11-07
US62/076956 2014-11-07
PCT/US2014/067636 WO2016073012A1 (en) 2014-11-07 2014-11-26 Switch driver with a low-cost cross-conduction-preventing circuit

Publications (2)

Publication Number Publication Date
CN107112988A CN107112988A (zh) 2017-08-29
CN107112988B true CN107112988B (zh) 2018-05-04

Family

ID=55909566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480082473.9A Active CN107112988B (zh) 2014-11-07 2014-11-26 带有预防交叉导通电路的开关驱动器

Country Status (3)

Country Link
US (1) US9379699B2 (zh)
CN (1) CN107112988B (zh)
WO (1) WO2016073012A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793890B2 (en) * 2015-05-07 2017-10-17 Infineon Technologies Austria Ag System and method for a switch transistor driver
US9712058B1 (en) 2016-08-29 2017-07-18 Silanna Asia Pte Ltd High speed tri-level input power converter gate driver
CN108736863B (zh) * 2017-04-20 2022-02-25 上海和辉光电有限公司 一种输出驱动电路
US10630165B2 (en) * 2017-09-08 2020-04-21 General Electric Company Systems and methods for synchronous power conversion
CN109039327A (zh) * 2018-10-18 2018-12-18 上海艾为电子技术股份有限公司 一种电平转换电路
AU2020454777A1 (en) 2020-06-25 2023-02-02 Humab Co., Ltd. Heterozygous transgenic animal
CN114155893B (zh) * 2020-09-07 2023-07-14 长鑫存储技术有限公司 驱动电路
US11444619B2 (en) 2020-09-07 2022-09-13 Changxin Memory Technologies, Inc. Driving circuit
CN112492236B (zh) * 2020-10-23 2023-07-25 深圳市汇顶科技股份有限公司 驱动信号产生电路及相关控制方法、图像传感器、芯片及电子装置
WO2023209966A1 (ja) * 2022-04-28 2023-11-02 国立大学法人東京大学 ゲート駆動装置、および、ゲート駆動システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103368362A (zh) * 2013-05-27 2013-10-23 苏州贝克微电子有限公司 在半桥配置下的双功率场效应管的驱动电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097149A (en) * 1990-07-02 1992-03-17 Micron Technology, Inc. Two stage push-pull output buffer circuit with control logic feedback for reducing crossing current, switching noise and the like
DE69224833T2 (de) 1991-07-09 1998-07-09 Micro Linear Corp Leistungs-mosfet-treiber mit reduzierung des querstroms
US6407594B1 (en) * 1993-04-09 2002-06-18 Sgs-Thomson Microelectronics S.R.L. Zero bias current driver control circuit
US5883538A (en) * 1996-11-13 1999-03-16 Micron Technology, Inc. Low-to-high voltage CMOS driver circuit for driving capacitive loads
US5510731A (en) * 1994-12-16 1996-04-23 Thomson Consumer Electronics, S.A. Level translator with a voltage shifting element
US5781046A (en) * 1995-03-22 1998-07-14 Vtc, Inc. Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load
US5751171A (en) * 1995-03-22 1998-05-12 Vtc Inc. Predriver for fast current switching through a two-terminal inductive load
US5896058A (en) * 1997-03-31 1999-04-20 Cherry Semiconductor Corporation High speed totem pole FET driver circuit with differential cross conduction prevention
IT1318794B1 (it) * 2000-08-29 2003-09-10 St Microelectronics Srl Circuito per il pilotaggio di un interruttore di potenza.
US6459325B1 (en) * 2001-04-11 2002-10-01 Motorola, Inc. Output buffer having a pre-driver transition controller
US6593622B2 (en) 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
US6605982B2 (en) * 2001-06-29 2003-08-12 Stmicroelectronics Inc. Bias circuit for a transistor of a storage cell
DE10147882B4 (de) * 2001-09-28 2005-06-23 Infineon Technologies Ag Halbbrückenschaltung und Verfahren zu deren Ansteuerung
US7187226B2 (en) * 2004-07-01 2007-03-06 Analog Devices, Inc. Anti-cross conduction drive control circuit and method
DE102006053321B4 (de) * 2006-11-13 2012-02-09 Texas Instruments Deutschland Gmbh Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler
EP2164169B1 (en) * 2007-04-16 2017-08-09 Mitsubishi Electric Corporation Electric motor control apparatus
US7560972B1 (en) * 2008-01-29 2009-07-14 Texas Instruments Incorporated Methods and apparatus to reduce propagation delay of circuits
US7741882B1 (en) * 2008-07-15 2010-06-22 Suvolta, Inc. Current-limited output buffer
US8866500B2 (en) * 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US8471606B2 (en) * 2011-02-23 2013-06-25 Deere & Company Driver circuit for a semiconductor power switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103368362A (zh) * 2013-05-27 2013-10-23 苏州贝克微电子有限公司 在半桥配置下的双功率场效应管的驱动电路

Also Published As

Publication number Publication date
CN107112988A (zh) 2017-08-29
US9379699B2 (en) 2016-06-28
US20160134272A1 (en) 2016-05-12
WO2016073012A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
CN107112988B (zh) 带有预防交叉导通电路的开关驱动器
US10340906B2 (en) Integrated bootstrap high-voltage driver chip and technological structure thereof
CN105939151A (zh) 电子电路
CN104426342B (zh) 电容器的充电
US10084446B2 (en) Driver circuit, corresponding integrated circuit and device
CN105226919B (zh) 一种功率mosfet的软驱动方法及电路
US20080122418A1 (en) Synchronous DC/DC converter
CN103166625B (zh) 电压电平移位器
CN103280967A (zh) 一种电荷泵及其使其负输出电压跟随正输出电压的方法
CN103915990A (zh) 一种用于GaN功率器件的驱动电路
CN110165872A (zh) 一种开关控制电路及其控制方法
JP2004215458A (ja) 半導体スイッチング素子の駆動回路
CN101895190B (zh) 一种用于控制桥式驱动电路的栅极驱动电路
US10263607B1 (en) Pulse filtering circuit
CN107689787B (zh) 一种用于半桥结构的高压侧栅驱动电路
CN104269997B (zh) 一种死区可调的变压器隔离互补驱动电路
CN103683872A (zh) 一种半桥驱动电路
CN106464122A (zh) 控制电子开关的集电极到发射极电压变化的栅极驱动器以及包括所述栅极驱动器的电路
CN203800053U (zh) 半导体器件及包括该半导体器件的集成装置
CN108429445A (zh) 一种应用于电荷泵的软启动电路
CN103701308A (zh) 一种同步功率管驱动和自举电容充电电路
CN106655867A (zh) 一种分立mosfet构成的半桥驱动电路
CN104638886B (zh) 用于驱控具有对称接地的中间电路的桥式电路的驱控***
US9735238B2 (en) Avoiding internal switching loss in soft switching cascode structure device
IT202000016072A1 (it) Circuito di pilotaggio, dispositivo e procedimento di funzionamento corrispondenti

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant