DE10017383A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE10017383A1
DE10017383A1 DE10017383A DE10017383A DE10017383A1 DE 10017383 A1 DE10017383 A1 DE 10017383A1 DE 10017383 A DE10017383 A DE 10017383A DE 10017383 A DE10017383 A DE 10017383A DE 10017383 A1 DE10017383 A1 DE 10017383A1
Authority
DE
Germany
Prior art keywords
conductor
emitter
collector
inner conductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10017383A
Other languages
English (en)
Inventor
Kouzi Hayasi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE10017383A1 publication Critical patent/DE10017383A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)
  • Wire Bonding (AREA)

Abstract

Eine Halbleitervorrichtung umfaßt einen ersten Transistorchip, einen ersten Basisleiter, Kollektorleiter und Emitterleiter, einen zweiten Transistorchip und einen zweiten Basisleiter, Kollektorleiter und Emitterleiter. Der erste Basisleiter, der erste Kollektorleiter und der erste Emitterleiter haben jeweils innere Leiterteile, die mit dem ersten Transistorchip verbunden sind. Der zweite Basisleiter, der zweite Kollektorleiter und der zweite Emitterleiter haben jeweils innere Leiterteile, die mit dem zweiten Transistorchip verbunden sind. Der innere Leiterteil des ersten Emitterleiters ist zwischen dem inneren Leiterteil des ersten Basisleiters und dem inneren Leiterteil des ersten Kollektorleiters angeordnet. Der innere Leiterteil des zweiten Emitterleiters ist zwischen dem inneren Leiterteil des zweiten Basisleiters und dem inneren Leiterteil des zweiten Kollektorleiters angeordnet.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrich­ tung wie ein Doppeltransistorpaket, auf dem zwei Transi­ storchips montiert sind.
Auf dem Markt der mobilen Kommunikation werden Vorrichtun­ gen mit höherem Verstärkungsfaktor, geringerem Rauschen, geringerer Größe und geringeren Kosten gefordert, und dem­ entsprechend werden hochleistungsfähige kompakte Halblei­ tervorrichtungen benötigt. Um diese Anforderung zu erfül­ len, werden Doppeltransistorpakete, bei denen die Packflä­ che und die Anzahl der Packschritte reduziert sind, konven­ tionell vermarktet.
Fig. 9 zeigt die Anordnung der Komponenten in einem konven­ tionellen Doppeltransistorpaket (Twin Transistor Package).
Jeder der Transistorchips (Transistorpellets) Q11 und Q12 hat eine Kollektorelektrode auf seiner unteren Oberfläche und eine Basiselektrode und eine Emitterelektrode auf sei­ ner oberen Oberfläche. Die Basiselektrode des Transistor­ chips Q11 und der innere Leiterteil einer Basisleitung 31 sind miteinander über einen Basis-Bondingdraht 41 verbun­ den. Die Emitterelektrode des Transistorchips Q11 und der innere Leiterteil eines Emitterleiters 33 sind miteinander über einen Emitterbondingdraht 42 verbunden. Die Basiselek­ trode des Transistorchips Q12 und der innere Leiterteil des Basisleiters 35 sind miteinander über einen Basisbonding­ draht 44 verbunden. Die Emitterelektrode des Transistor­ chips Q12 und der innere Leiterteil eines Emitterleiters 37 sind miteinander über einen Emitterbondingdraht 45 verbun­ den. Die innere Leiterteile der Kollektorleiter 32 und 36 dienen auch als Anschlußkissen (die pads) 34 und 38, um die Transistorchips Q11 und Q12 darauf zu plazieren.
Bei dem oben beschriebenen Doppeltransistorpaket nehmen der Verstärkungsfaktor und die Übergangsfrequenz des Transi­ storchips Q11 ab. Dies ist so, weil, da der Basisleiter 31 des Transistorchips Q11 und der Kollektorleiter 32 angren­ zend aneinander sind, die Isolation zwischen ihnen schlecht ist und die Kollektor-Basis-Kapazität zu beispielsweise et­ wa 80 fF wird.
Da desweiteren der innere Leiterteil des Emitterleiters 33 eine kleine verbindbare Fläche aufweist, kann der Emitter­ bondingdraht 42 nur einmal vorgesehen sein, und die Emit­ terinduktivität des Transtorchips Q11 steigt dementspre­ chend. Der Verstärkungsfaktor und die Übergangsfrequenz des Transistorchips Q12 nehmen aus dem gleichen Grunde ab.
Es ist eine Aufgabe der Erfindung, eine Halbleitervorrich­ tung zu schaffen, bei der der Verstärkungsfaktor und die Übergangsfrequenz der eingefügten Transistorchips verbes­ sert werden können.
Zur Lösung dieser Aufgabe wird erfindungsgemäß eine Halb­ leitervorrichtung geschaffen mit einem ersten Transistor­ chip, einem ersten Basisleiter, einem ersten Kollektorlei­ ter und einem ersten Emitterleiter, die jeweils innere Lei­ terteile aufweisen, die mit dem ersten Transistorchip ver­ bunden sind, wobei der innere Leiterteil des ersten Emit­ terleiters zwischen dem inneren Leiterteil des ersten Ba­ sisleiters und dem inneren Leiterteil des ersten Kollektor­ leiters vorgesehen ist, einem zweiten Transistorchip und einem zweiten Basisleiter, einem zweiten Kollektorleiter und einem zweiten Emitterleiter, die jeweils innere Leiter­ teile aufweisen, die mit dem zweiten Transistorchip verbun­ den sind, wobei der innere Leiterteil des zweiten Emitter­ leiters zwischen dem inneren Leiterteil des zweiten Basis­ leiterteils und dem inneren Leiterteil des zweiten Kollek­ torleiters angeordnet ist.
Fig. 1A und 1B sind eine Aufsicht bzw. eine Seitenansicht und stellen die äußere Erscheinung eines Doppeltransistor­ pakets gemäß einem ersten Ausführungsbeispiel der Erfindung dar,
Fig. 2A und 2B sind eine Aufsicht bzw. eine Seitenansicht und stellen die äußere Erscheinung eines Doppeltransistor­ pakettransistors gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung dar,
Fig. 3 ist eine Aufsicht und zeigt die Anordnung von Kompo­ nenten in dem Doppeltransistorpaket, das in den Fig. 1A und 1B und 1A und 1B dargestellt ist,
Fig. 4 ist eine Perspektivdarstellung des ersten Transi­ storchips der Fig. 3,
Fig. 5 ist eine Perspektivdarstellung des zweiten Transi­ storchips der Fig. 3,
Fig. 6 ist eine Draufsicht und zeigt die Anordnung von Kom­ ponenten in einem Doppeltransistorpaket gemäß dem zweiten Ausführungsbeispiel der Erfindung,
Fig. 7 ist eine Draufsicht und zeigt die Anordnung von Kom­ ponenten in einem Doppeltransistorpaket gemäß dem dritten Ausführungsbeispiel der Erfindung,
Fig. 8A und 8B sind Perspektivdarstellungen des ersten bzw. zweiten Transistors, die in Fig. 7 dargestellt sind, und
Fig. 9 ist eine Draufsicht und zeigt die Anordnung von Kom­ ponenten in einem konventionellen Doppeltransistorpaket.
Die Erfindung wird mit Bezug auf die beigefügten Zeichnungen im einzelnen erläutert.
[Erstes Ausführungsbeispiel]
Ein Doppeltransistorpaket 9, das in den Fig. 1a und 1b dargestellt ist, ist ein Paket mit gebogenen externen Lei­ tern (gull wing lead type; Möwenflügeltyp), und ein Doppel­ transistorpaket 10, das in den Fig. 2A und 2B darge­ stellt ist, ist ein Paket mit nichtextern gebogenen Leitern (flat lead type; Flachleitertyp).
Bezugnehmend auf die Fig. 1A, 18, 2A, 2B hat der erste Transistorchip, der auf jedem der Doppeltransistorpakete 9 und 10 montiert ist, einen Basisanschluß B1, einen Kollek­ toranschluß C1 und einen Emitteranschluß E1, und der zweite Transistorchip, der darauf montiert ist, hat einen Basisan­ schluß B2, einen Kollektoranschluß C2 und einen Emitteran­ schluß E2.
Fig. 3 zeigt die Anordnung der Komponenten in dem oben be­ schriebenen Doppeltransistorpaket. In Fig. 3 wird durch das gegossene Harz, das das Doppeltransistorpaket 9 oder 10 bildet, durchgesehen.
Bezugnehmend auf Fig. 3 haben ein Basisleiter 1, ein Kol­ lektorleiter 2 und ein Emitterleiter 3 für einen ersten Transistorchip (Transistorpellet) Q1 jeweils innere und äu­ ßere Leiterteile 1a, 2a und 2b, 3a und 3b. Die inneren Lei­ terteile 1a, 2a und 3a sind mit der Basis-, der Kollektor- und der Emitterelektrode des Transistorchips Q1 verbunden, und die äußeren Leiterteile 1b, 2b und 3b dienen als exter­ ne Leiter des Pakets. Der innere Leiterteil 3a des Emitter­ leiters 3 ist nur einmal in L-Form gebogen und zwischen dem inneren Leiterteil 1a des Basisleiters 1 und dem inneren Leiterteil 2a des Kollektorleiters 2 angeordnet.
In gleicher Weise haben ein Basisleiter 5, ein Kollektor­ leiter 6 und ein Emitterleiter 7 für einen zweiten Transi­ storchip Q2 jeweils innere und äußere Leiterteile 5a und 5b, 6a und 6b und 7a und 7b. Die inneren Leiterteile 5a, 6a und 7a sind mit der Basis-, der Kollektor- und der Emit­ terelektrode des Transistorchips Q2 verbunden, und die äu­ ßeren Leiterteile 5b, 6b und 7b dienen als externe Leiter des Pakets. Der innere Leiterteil 7a des Emitterleiters 7 ist zweifach in Kurbelform gebogen und zwischen dem inneren Leiterteil 5a des Basisleiters 5 und dem inneren Leiterteil des Kollektorleiters 6 angeordnet.
Die inneren Leiterteile 2a und 6a der Kollektorleiter 2 und 6 dienen auch als Anschlußkissen (die pads) 4 bzw. 8, auf denen die Transistorchips Q1 und Q2 zu montieren sind.
Ein Verfahren zur Herstellung des Doppeltransistorpakets mit dem obigen Aufbau wird beschrieben.
Wie in Fig. 4 dargestellt ist, wird der erste Transistor­ chip Q1 hergestellt. Der erste Transistorchip Q1 hat eine untere Fläche, auf der eine Kollektorelektrode 21 teilweise oder gänzlich ausgebildet ist, und eine obere Fläche, auf der eine Basiselektrode 22 und zwei Emitterelektroden 23 und 24 ausgebildet sind. Wie in Fig. 5 dargestellt ist, wird der zweite Chip Q2 hergestellt. Der Transistorchip Q2 hat eine untere Fläche, auf der eine Kollektorelektrode 21 vollständig oder teilweise ausgebildet ist, und eine obere Fläche, auf der eine Basiselektrode 22 und eine Emitter­ elektrode 23 ausgebildet sind. Die Transistorchips Q1 und Q2 sind jeweils (durch Die-Bonden) auf den Anschlußkissen 4 und 7 montiert.
Um dieses Die-Bonden durchzuführen, wird eutektisches Bon­ den oder Lotbonden eingesetzt, so daß die Kollektorelektro­ den 21 der Transistorchips Q1 und Q2 elektrisch mit den An­ schlußkissen 4 bzw. 8 verbunden werden.
Die Basiselektrode 22 des Transistorchips Q1 und der innere Leiterteil 1a des Basisleiters 1 sind elektrisch miteinan­ der durch Bonden eines Basisbondingdrahtes 11 über Kreuz verbunden. Die Emitterelektroden 23 und 24 des Transistor­ chips Q1 und der innere Leiterteil 3a des Emitterleiters 3 sind elektrisch miteinander durch Überkreuzende Emitterbon­ dingdrähte mittels Bonden verbunden.
Die Basiselektrode 22 des Transistorchips Q2 und der innere Leiterteil 5a des Basisleiters 5 sind elektrisch miteinan­ der durch Bonden eines kreuzenden Basisbondingdrahtes 14 verbunden. Die Emitterelektrode 23 des Transistorchips Q2 und der innere Leiterteil 7a des Emitterleiters 7 sind elektrisch miteinander durch Bonden eines Emitterbonding­ drahtes 15 über Kreuz verbunden.
Der Leiterrahmen, auf dem das Die-Bonden und das Drahtbon­ den, wie oben beschrieben, durchgeführt werden, ist in ei­ ner Form aufgenommen und wird mit einem Gußharz eingekap­ selt. Nachdem die Form erstarrt ist, werden Staurippen (nicht dargestellt) zerschnitten, so daß die jeweiligen Leiter des Leiterrahmens unabhängig werden.
Wenn das Transistorpaket ein Paket vom Möwenflügelleitertyp ist, werden die äußeren Leiterteile der jeweiligen Leiter durch die Form in entsprechende Formen geformt. Wenn das Transistorpaket ein Flachleitertyppaket ist, ist das Lei­ terformen nicht erforderlich.
In dieser Weise wird das Doppeltransistorpaket gemäß der Fig. 1a und 1b oder der Fig. 2a und 2b vervollstän­ digt. Der Herstellungsprozeß des Doppeltransistorpakets ge­ mäß diesem Ausführungsbeispiel ist der gleiche wie beim konventionellen Doppeltransistor, mit der Ausnahme, daß zwei Emitterbondingdrähte an dem Transistorchip Q1 gebondet werden.
Gemäß diesem Ausführungsbeispiel ist in dem Transistorchip Q1 der innere Leiterteil 3a des Emitterleiters 3 zwischen dem inneren Leiterteil 1a des Basisleiters 1 und dem inne­ ren Leiterteil 2a (Anschlußkissen 4) des Kollektorleiters 2 angeordnet. Somit sind der Basisleiter 1 und der Kollektor­ leiter 2 nicht einander benachbart.
In gleicher Weise ist in dem Transistorchip Q2 der innere Leiterteil 7a des Emitterleiters 7 zwischen dem inneren Leiterteil 5a des Basisleiters 5 und dem inneren Leiterteil Ga (Anschlußkissen 8) des Kollektorleiters 6 angeordnet. Somit sind der Basisleiter 5 und der Kollektorleiter 6 nicht zueinander benachbart.
Desweiteren sind solche Flächen auf den Emitterleitern 3 und 7, an denen Drähte angebondet werden können, d. h. die inneren Leiterteile 3a und 7a, groß. Somit können zwei oder mehr Emitterbondingdrähte mit den inneren Leiterteilen 3a und 7a verbunden werden. In diesem Ausführungsbeispiel hat der Transistorchip Q1 zwei Emitterbondingdrähte 12.
Das Doppeltransistorpaket gemäß diesem Ausführungsbeispiel ist unter der Annahme hergestellt, daß beide Transistor­ chips Q1 und Q2 mit geerdeten Emittern verwendet werden. Wenn die Transistorchips Q1 und Q2 mit geerdeten Emittern verwendet werden, werden ihre Eingangsanschlüsse die Basen, und ihre Ausgangsanschlüsse werden Kollektoren.
In dem Transistorchip Q1 des Pakets sind der Basisleiter 1 und der Kollektorleiter 2 nicht aneinander angrenzend, und der Emitterleiter 3, der als Massenelektrode dient, ist zwischen dem Basisleiter 1 und dem Kollektorleiter 2 ange­ ordnet. Somit können elektrische Interferenzen zwischen dem Eingang und dem Ausgang des Transistorchips Q1 vermindert werden, so daß eine hohe. Isolation realisiert werden kann.
In gleicher Weise sind auch in dem Transistorchip Q2 des Pakets der Basisleiter 5 und der Kollektorleiter 6 nicht aneinander angrenzend, und der Emitterleiter 7, der als Massenelektrode dient, ist zwischen dem Basisleiter 5 und dem Kollektorleiter 6 angeordnet. Somit kann eine elektri­ sche Interferenz zwischen dem Eingang und dem Ausgang des Transistorchips Q2 vermindert werden, so daß eine hohe Iso­ lation realisiert werden kann.
Hinsichtlich des Transistorchips Q1 kann die parasitäre In­ duktivität des Emitters vermindert werden, da zwei Emitter­ bondingdrähte 12 vorgesehen sind.
[Zweites Ausführungsbeispiel]
Fig. 6 zeigt den Aufbau der Komponenten in einem Doppel­ transistorpaket gemäß dem zweiten Ausführungsbeispiel der Erfindung. In Fig. 6 wird durch das gegossene Harz hin­ durchgesehen.
In diesem Ausführungsbeispiel hat ein Transistorchip Q2a zwei Emitterelektroden, in derselben Weise wie beim Transi­ storchip Q1, und zwei Emitterbondingdrähte 15. Mit dieser Ausnahme ist die Anordnung des zweiten Ausführungsbeispiels die gleiche wie im ersten Ausführungsbeispiel.
Zusätzlich zu dem Effekt des ersten Ausführungsbeispiels kann somit die parasitäre Induktivität des Emitters auch im Transistorchip Q2 vermindert werden.
[Drittes Ausführungsbeispiel]
Fig. 7 zeigt die Anordnung von Bauteilen in einem Doppel­ transistorpaket gemäß dem dritten Ausführungsbeispiel der Erfindung. In Fig. 7 wird durch das gegossene Harz hin­ durchgesehen.
In diesem Ausführungsbeispiel sind Transistorchips Q11 und Q21 auf den inneren Leiterteilen von Emitterleitern 31 und 71 montiert. Dementsprechend dienen die inneren Leiterteile der Emitterleiter 31 und 71 als Anschlußkissen 41 und 81, auf denen die Transistorchips Q11 und Q21 zu montieren sind.
Ein Verfahren zur Herstellung dieses Doppeltransistorpakets wird beschrieben. Wie in Fig. 8a dargestellt ist, wird der erste Transistorchip Q11 hergestellt. Der erste Transistor­ chip Q11 hat eine obere Fläche, auf der eine Basiselektrode 22, zwei Emitterelektroden 23 und 23 und eine Kollektor­ elektrode 25 gebildet sind. Wie in Fig. 8b dargestellt ist, wird der zweite Transistorchip Q21 hergestellt. Der zweite Transistorchip Q21 hat eine obere Fläche, auf der eine Ba­ siselektrode 22, zwei Emitterelektroden 23 und 24 und eine Kollektorelektrode 25 ausgebildet sind. Keine Elektroden sind auf den unteren Flächen des ersten und des zweiten Transistorchips Q11 und Q21 ausgebildet.
Anschließend werden die Transistorchips Q11 und Q21 jeweils auf dem Anschlußkissen Q41 und 81 montiert (durch Die-Bon­ den). Ein Basisbondingdraht 11 wird über die Basiselektrode 22 des Transistorchips Q11 und den inneren Leiterteil eines Basisleiters 1 gebondet. Emitterbondingdrähte 12 werden über die Emitterelektroden 23 und 24 des Transistorchips Q11 und den inneren Leiterteil des Emitterleiters 31 gebon­ det. Ein Kollektorbondingdraht 13 wird über die Kollektore­ lektrode 25 des Transistorchips Q11 und den inneren Leiter­ teil eines Kollektorleiters 21 gebondet.
Ein Basisbondingdraht 14 wird über die Basiselektrode 22 des Transistorchips Q21 und den inneren Leiterteil eines Basisleiters 5 gebondet. Emitterbondingdrähte 15 werden über die Emitterelektroden 23 und 24 des Transistorchips Q21 und den inneren Leiterteil des Emitterleiters 71 gebon­ det. Ein Kollektorbondingdraht 16 wird über die Kollektor­ elektrode 25 des Transistorchips Q21 und den inneren Leiter­ teil eines Kollektorleiters 61 gebondet.
Die Schritte sind danach die gleichen wie im ersten Ausfüh­ rungsbeispiel.
Gemäß dem dritten Ausführungsbeispiel ist in dem Transi­ storchip Q11 der innere Leiterteil des Basisleiters 31 zwi­ schen dem inneren Leiterteil des Basisleiters 1 und dem in­ neren Leiterteil des Kollektorleiters 21 in der gleichen Weise wie im ersten Ausführungsbeispiel angeordnet. Somit sind der Basisleiter 1 und der Kollektorleiter 21 nicht an­ einander angrenzend.
In gleicher Weise ist in dem Transistorchip Q21 der innere Leiterteil des Basisleiters 71 zwischen dem inneren Leiter­ teil des Basisleiters 5 und dem inneren Leiterteil des Kol­ lektorleiters 51 angeordnet. Somit sind der Basisleiter 5 und der Kollektorleiter 61 nicht aneinander angrenzend.
Als Resultat kann derselbe Effekt wie im ersten Ausfüh­ rungsbeispiel erzielt werden.
Desweiteren sind die Flächen auf den Emitterleitern 31 und 71, an denen gebondet werden kann, d. h. die inneren Leiter­ teile, groß. Somit können zwei oder mehr Emitterbonding­ drähte mit den inneren Leiterteilen verbunden werden. In diesem Ausführungsbeispiel hat der Transistorchip Q11 zwei Emitterbondingdrähte 12, und der Transistorchip Q21 hat zwei Emitterbondingdrähte 15.
Somit können die parasitären Induktivitäten auf den Emit­ tern der Transistorchips Q11 und Q21 vermindert werden.
Erfindungsgemäß ist der innere Leiterteil des Emitterlei­ ters zwischen dem inneren Leiterteil des Basisleiters und dem inneren Leiterteil des Kollektorleiters angeordnet. Als Ergebnis kann eine hohe Isolation zwischen dem Kollektor und der Basis realisiert werden, und der Verstärkungsfaktor und die Übergangsfrequenz der Transistorchips können erhöht werden.
Insbesondere wird die Kollektor-Basis-Kapazität des Paketes zu beispielsweise 10 fF oder weniger. Im Vergleich mit dem konventionellen Paket kann der S-Parameter S12, der die Isolation anzeigt, um -4 dl bis -7 dl verbessert werden, der Verstärkungsfaktor ist um etwa 2 dl verbessert, und die Übergangsfrequenz wird um 2 GHz bis 5 GHz verbessert.
Der innere Leiterteil des Emitterleiters ist zwischen dem inneren Leiterteil des Basisleiters und dem inneren Leiter­ teil des Kollektorleiters angeordnet. Zusätzlich sind die Emitterelektrode des Transistorchips und der innere Leiter­ teil des Emitterleiters miteinander durch eine Anzahl von Drähten verbunden. Somit kann eine hohe Isolation zwischen dem Kollektor und der Basis realisiert werden, und die pa­ rasitäre Induktivität des Emitters kann vermindert werden (falls zwei Emitterbondingdrähte verwendet werden, wird die Induktivität zu ½ der Induktivität, die erhalten wird, wenn ein Emitterbondingdraht verwendet wird). Als Ergebnis kön­ nen der Verstärkungsfaktor und die Übergangsfrequenz der Transistorchips verbessert werden.
Im einzelnen wird die Kollektor-Basis-Kapazität des Pakets zu beispielsweise etwa 10 fF oder weniger. Im Vergleich mit dem konventionellen Paket ist der S-Parameter S12, der die Isolation angibt, um -4 dl bis -7 dl verbessert, der Verstär­ kungsfaktor ist um etwa 4 dl verbessert und die Übergangs­ frequenz ist um 4 GHz bis 5 GHz verbessert.

Claims (6)

1. Halbleitervorrichtung,
gekennzeichnet durch
einen ersten Transistorchip (Q1),
einen ersten Basisleiter (1), einen ersten Kollektorleiter (2) und einen ersten Emitterleiter (3), die jeweils innere Leiterteile (1a, 2a, 3a) aufweisen, die mit dem ersten Transistorchip verbunden sind, wobei der innere Leiterteil des ersten Emitterleiters zwischen dem inneren Leiterteil des ersten Basisleiters und dem inneren Leiterteil des er­ sten Kollektorleiters angeordnet ist,
einem zweiten Transistorchip (Q2) und
einem zweiten Basisleiter (5), einem zweiten Kollektorlei­ ter (6) und einem zweiten Emitterleiter (7), die jeweils innere Leiterteile (5a, 6a, 7a) aufweisen, die mit dem zweiten Transistorchip verbunden sind, wobei der innere Leiterteil des zweiten Emitterleiters zwischen dem inneren Leiterteil des zweiten Basisleiters und dem inneren Leiter­ teil des zweiten Kollektorleiters angeordnet ist.
2. Vorrichtung nach Anspruch 1, wobei der erste Basisleiter und der erste Kollektorleiter, der erste Emitterleiter und der zweite Emitterleiter und der zweite Basisleiter und der zweite Kollektorleiter so ange­ ordnet sind, daß sie einander gegenüberstehen, so daß ihre inneren Leiterteile innerhalb angeordnet sind,
wobei der innere Leiterteil des ersten Emitterleiters zu­ mindest einmal gebogen ist und zwischen dem inneren Leiter­ teil des ersten Basisleiters und dem inneren Leiterteil des ersten Kollektorleiters angeordnet ist, und
wobei der innere Leiterteil des zweiten Emitterleiters zu­ mindest einmal gebogen ist und zwischen dem inneren Leiter­ teil des zweiten Basisleiters und dem inneren Leiterteil des zweiten Kollektorleiters angeordnet ist.
3. Vorrichtung nach Anspruch 2, wobei
der innere Leiterteil des ersten Emitterleiters oder der innere Leiterteil des zweiten Emitterleiters einmal gebogen ist und
der andere innere Leiterteil des ersten Emitterleiters oder der innere Leiterteil des zweiten Emitterleiters zweimal gebogen ist.
4. Vorrichtung nach Anspruch 1, wobei
jeder des ersten und des zweiten Transistorchips eine An­ zahl von Emitterelektroden aufweist,
die Emitterelektroden des ersten Transistorchips und der innere Leiterteil des ersten Emitterleiters miteinander über eine Anzahl von Drähten (12) verbunden sind, und
die Emitterelektroden des zweiten Transistorchips und der innere Leiterteil des zweiten Emitterleiters miteinander über eine Anzahl von Drähten (15) verbunden sind.
5. Vorrichtung nach Anspruch 4, wobei der erste und der zweite Transistorchip jeweils auf den inneren Leiterteilen des ersten und des zweiten Kollek­ torleiters über Kollektorelektroden (21) verbunden sind, die auf ihren unteren Oberflächen gebildet sind.
6. Vorrichtung nach Anspruch 4, wobei der erste und der zweite Transistorchip jeweils auf den inneren Leiterteilen des ersten und des zweiten Emit­ terleiters montiert sind.
DE10017383A 1999-04-08 2000-04-07 Halbleitervorrichtung Withdrawn DE10017383A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11101498A JP2000294707A (ja) 1999-04-08 1999-04-08 半導体装置

Publications (1)

Publication Number Publication Date
DE10017383A1 true DE10017383A1 (de) 2001-03-01

Family

ID=14302314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10017383A Withdrawn DE10017383A1 (de) 1999-04-08 2000-04-07 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US6329707B1 (de)
JP (1) JP2000294707A (de)
DE (1) DE10017383A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253225B2 (en) 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064479A (ja) * 2003-07-31 2005-03-10 Sanyo Electric Co Ltd 回路モジュール
US8853835B2 (en) * 2012-10-05 2014-10-07 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
JPH06310662A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253225B2 (en) 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
US8618644B2 (en) 2008-02-22 2013-12-31 Infineon Technologies Ag Electronic device and manufacturing thereof
DE102009009874B4 (de) * 2008-02-22 2014-05-15 Infineon Technologies Ag Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen

Also Published As

Publication number Publication date
JP2000294707A (ja) 2000-10-20
US6329707B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE102008061068B4 (de) Elektronikbauelement und Verfahren zur Herstellung eines Elektronikbauelements
DE3786844T2 (de) Packung für integrierte Schaltung.
DE2800304C2 (de) Hochfrequenzbaugruppe
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE69326112T2 (de) Umhüllte Halbleiteranordnung
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
EP1155449A1 (de) Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE4115128C2 (de) Halbleiter-Leistungs-Anordnung für Hochfrequenz-Anwendungen und Verfahren zu Bildung einer solchen
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE8816922U1 (de) Gehäuse für eine Halbleiteranordnung
DE69010546T2 (de) Hochfrequenz-Halbleiteranordnung.
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE102018126972A1 (de) Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE102014107088A1 (de) Halbleiterpackage mit kleiner grundfläche
DE102020110920A1 (de) Leiterrahmen für halbleitergehäuse

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NEC COMPOUND SEMICONDUCTOR DEVICES, LTD., KAWASAKI

8130 Withdrawal