CN109285824A - 双芯片to-252引线框架及半导体封装器件 - Google Patents

双芯片to-252引线框架及半导体封装器件 Download PDF

Info

Publication number
CN109285824A
CN109285824A CN201811338171.XA CN201811338171A CN109285824A CN 109285824 A CN109285824 A CN 109285824A CN 201811338171 A CN201811338171 A CN 201811338171A CN 109285824 A CN109285824 A CN 109285824A
Authority
CN
China
Prior art keywords
chip
dao
lead
terminal pin
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811338171.XA
Other languages
English (en)
Inventor
许瑞清
刘立国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Mould Electric Semiconductor Co Ltd
Original Assignee
Beijing Mould Electric Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Mould Electric Semiconductor Co Ltd filed Critical Beijing Mould Electric Semiconductor Co Ltd
Priority to CN201811338171.XA priority Critical patent/CN109285824A/zh
Publication of CN109285824A publication Critical patent/CN109285824A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种双芯片TO‑252引线框架，其引线单元包括第一基岛、第二基岛以及四只引线脚，其中，位于引线单元最左侧或最右侧的第一引线脚与第一基岛相连；第二基岛位于与第一引线脚相邻的第二引线脚的末端；第二、第三、第四引线脚之间的间距为TO‑252‑5L标准脚距，第一与第二引线脚之间的间距为标准脚距的两倍。本发明在具有低成本优势的同时，显著提高了封装体的散热性能。

Description

双芯片TO-252引线框架及半导体封装器件
技术领域
本发明涉及半导体器件的封装，具体而言，涉及一种双芯片TO-252引线框架，以及采用所述引线框架的半导体封装器件。
背景技术
作为新一代的照明光源，发光二极管(LED)已经得到广泛应用。在全球照明市场，LED照明预计占了七成以上。从1％到70％的市场占有率，LED照明只用了不到十年的时间。如此快的成长速度，基于两方面原因，一是LED照明确实更节能环保；二是LED照明灯具成本迅速下降，甚至已经低于传统照明灯具的成本。
五年前，1瓦LED发光芯片平均价格在1元人民币，而当前同样芯片的价格不超过0.1元人民币，价格下降10倍以上。与之类似，在过去五年间，LED灯具其他所有配件的价格也下降了10倍以上。这当然包括用做LED驱动电源核心器件的恒流驱动集成电路，俗称恒流驱动芯片。五年前，恒流驱动芯片市场价在2元人民币左右，当前最便宜的驱动芯片价格已低于0.15元人民币。价廉的主要原因是，芯片用量实在太大。目前，芯片每个月的用量在5亿只到10亿只之间，比五年前增长50倍以上。可以说，过去五年就是LED恒流驱动芯片飞速发展的五年。
本发明主要涉及LED恒流驱动芯片的封装。芯片封装，简单来讲，就是将芯片晶圆厂生产的集成电路裸片(Die)放到一块起承载作用的引线框架上，再将管脚引出，然后固定包装成为一个整体。封装可以起到保护芯片的作用，相当于芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。因此，对集成电路而言，封装非常重要。半导体产业历史并不长，从1949年发明双极半导体三极管以来，还不到七十年。所以半导体封装最开始围绕着三极管展开，经过几十年的发展，逐渐形成系列成熟封装，比如TO-89系列、TO-220系列以及TO-252系列，均为三个脚；前缀TO是英文Transistor Outline(三极管外形)的缩写。其中，TO-89系列是插件封装，适合小电流、小功率应用；TO-220系列也是插件封装，可以安装外部散热器，适合大电流、大功率应用；TO-252系列是表贴封装，主要依靠PCB(印刷电路板)帮助散热，适合中等电流、中等功率应用，适于自动化生产。
集成电路在1959年发明，比半导体三极管晚十年，距今不到六十年。最早发展成熟的集成电路封装是双列直插封装DIP(Dual In-line Package)，如DIP-28、DIP-14、DIP-8。上世纪70年代到80年代初，计算机CPU就采用DIP封装。上世纪70年代末期，PHILIP公司开发出了小外型表贴封装SOP(Small Outline Package)，比如SOP-8、SOP-16、SOP-28，至今仍在大量采用。由此逐渐派生出SSOP、TSSOP系列封装，非常成功。
早期主流LED照明驱动电源中，恒流驱动芯片所包含的两个部分——恒流控制芯片与功率三极管，是分开封装的；比如恒流控制芯片采用SOP-8封装的单芯片，而功率管采用TO-220或者TO-252封装的MOS三极管。在五年前，开始流行控制芯片与功率三极管合封的SOP-8和DIP-8封装，这两种封装框架都有两个互相绝缘的基岛。合封的恒流驱动芯片大大降低了LED驱动电源的成本，同时也大为简化了LED驱动电源的生产，使得LED灯具照明市场快速成长。刚开始由于合封DIP-8具有更好的散热能力，它占据了大部分市场。但因表贴SOP-8封装比DIP-8封装成本更低、并更适合LED驱动电源的自动化生产，合封SOP-8后来居上迅速反超，成为LED照明市场的绝对封装霸主。直到目前，SOP-8和DIP-8合封封装仍是LED恒流驱动芯片的绝对主流封装形式，市场占比95％以上，其中DIP-8封装占比不超过5％。而控制芯片和功率管分开封装的形式占了剩下不到5％的市场，这其中90％以上功率管采用TO-252表贴封装；这是因为与插件封装的TO-220相比，TO-252封装成本较低，表贴更有利于LED照明电源的自动化生产。
LED恒流驱动芯片的封装演化历史总结如下：最开始恒流控制芯片和功率管分开封装；再过渡到二者的合封阶段，先是插件合封DIP-8，随后迅速过渡到更低成本的表贴合封SOP-8。很明显，低成本是LED恒流驱动芯片封装演化的第一主导因素。第二主导因素则是追求高的生产效率。同样是合封，合封DIP-8不仅在封装成本上高于合封SOP-8，而且在生产效率上要低得多。
合封SOP-8优点是成本低，不超过5分人民币，封装成本上优化空间不大。但合封SOP-8也有缺点，就是封装体散热性能不好。LED恒流驱动合封芯片是带控制器的开关式功率器件，对封装体的散热性能有要求。但是，SOP-8早期为普通集成电路而开发，并不适合功率器件。SOP-8封装体主要靠八只细金属管脚将热导到PCB上来散热，其次通过塑封体直接向周边空气散热，这也是SOP-8散热不好的原因所在。
开关功率器件的热全部来自功率损耗。损耗分为两部分，一部分是功率器件的寄生电容所产生的开关损耗，这部分损耗与开关频率基本成线性关系；另一部分是功率管在导通阶段由于导通电阻而产生的导通损耗。因为开关频率不高，一般在50KHz左右，所以LED恒流驱动芯片的开关损耗只占次要部分。主要损耗为导通损耗，占八成以上，而且与功率管的导通电阻成线性关系。因此，功率器件总损耗可近似等于导通损耗，如公式1所示，其中K为比例系数。在输入电压、输出电流、输出功率均不变的情况下，K就是一个常数。
PLOSS≈K*Rdson (1)
上式说明，在外部条件一定的情况下，功率器件的热损耗PLOSS与功率管导通电阻Rdson基本成正比。导通电阻越大，热损耗就越大，对合封芯片封装体的散热压力也就越大。在热损耗相同的情况下，合封芯片封装体的散热能力越差，芯片工作温度就会越高；而芯片工作温度都有一个上限，比如最高不能超过120摄氏度(这里只是举例，实际情况可能不同)。合封SOP-8的散热性能比合封DIP-8差一倍以上(DIP-8金属管脚粗一倍以上，塑封体体积也要大两到三倍)，这意味着，在同样的工作环境下，SOP-8封装芯片要比DIP-8封装芯片工作温度高一倍以上。再结合公式1可以得出，在同样的工作条件下要得到同样的芯片工作温度，SOP-8内部功率管的导通电阻Rdson要比DIP-8内部功率管的导通电阻Rdson小一倍，也就是功率管的面积要大一倍，对应的功率管成本就要高一倍。
下表列出目前两种流行合封封装各个指标之间的对比关系。为方便起见，所有指标以合封SOP-8为标准进行归一化。其中，“效率成本”比对指的是，使用芯片成品加工成LED照明驱动电源的物料和加工费用的对比。一方面，由于合封DIP-8是插件，一般采用手工插件，效率低、费用高；另一方面，由于合封DIP-8体积大，PCB面积也大，物料成本也会增加，所以其效率成本远比合封SOP-8高。“总应用成本”包括三部分：“封装成本”、“功率管成本”与“效率成本”。如下表所列，合封DIP-8的总应用成本为合封SOP-8总应用成本的两倍以上，它在市场上败给后者也属情理之中。
合封SOP-8 合封DIP-8
散热性能 1 2
封装成本 1 2.5
功率管成本 1 0.5
效率成本 1 4
总应用成本 1 2～3倍
LED照明进入市场不过十年，未来三十年内，还看不到可替代的照明技术。就LED恒流驱动芯片而言，目前主流的SOP-8合封技术不可能一成不变；尤其是，如前文所述，合封SOP-8的封装体存在散热不佳的问题，它也面临着创新求变。
发明内容
本发明的目的在于，针对现有技术的上述问题，为LED恒流驱动芯片提供一种新的封装技术，在具有低成本优势的同时，显著提高封装体的散热性能。
根据本发明的第一方面，提供一种TO-252引线框架，包括多个通过连接筋相连的引线单元，所述引线单元包括第一基岛、第二基岛以及四只引线脚，其中，所述第一基岛用于承载第一芯片，相对于第二基岛下沉一预定高度；位于所述引线单元最左侧或最右侧的第一引线脚与第一基岛相连；所述第二基岛用于承载第二芯片，位于与所述第一引线脚相邻的第二引线脚的末端；第二、第三、第四引线脚之间的间距为TO-252-5L标准脚距，第一与第二引线脚之间的间距为所述标准脚距的两倍。
在第一方面中，优选的是，所述第二基岛的最小宽度为，TO-252-5L标准脚距与标准管脚宽度之和。
优选的是，所述第一基岛的外形与面积采用TO-252-5L标准。
优选的是，所述第一芯片为功率芯片，第二芯片为LED恒流控制芯片，所述第一引线脚为功率管高压输入脚。
根据第二方面，提供一种半导体封装器件，包括塑封体、封装在所述塑封体之内的引线单元以及第一、第二芯片，其特征在于，所述引线单元包括第一基岛、第二基岛以及四只引线脚，其中，所述第一基岛相对于第二基岛下沉一预定高度，第一基岛上安装所述第一芯片；位于所述引线单元最左侧或最右侧的第一引线脚与第一基岛相连；所述第二基岛位于与所述第一引线脚相邻的第二引线脚的末端，第二基岛上安装所述第二芯片，所述第一芯片和第二芯片通过焊线与第二、第三、第四引线脚连接；第二、第三、第四引线脚之间的间距为TO-252-5L标准脚距，第一与第二引线脚之间的间距为所述标准脚距的两倍。
在第二方面中，优选的是，所述第二基岛的最小宽度为，TO-252-5L标准脚距与标准管脚宽度之和。
优选的是，所述第一基岛的外形与面积采用TO-252-5L标准。
优选的是，所述第一芯片为功率芯片，第二芯片为LED恒流控制芯片，所述第一引线脚为功率管高压输入脚。
按照本发明，使用创新的双芯片TO-252引线框架来封装LED恒流驱动芯片，由于采用贴片安装，自动化程度高，生产效率成本就低。同等条件下，本发明合封TO-252-4L封装体的散热性能可达到合封SOP-8散热性能的四倍以上，相应地，其功率管成本只有后者的四分之一，本发明合封TO-252-4L封装的总应用成本低于合封SOP-8封装。
附图说明
为更好地理解本发明，下文以实施例结合附图对本发明作进一步说明。附图中：
图1为典型LED恒流驱动芯片的示例应用电路；
图2为通用TO-252-5L的引线框架结构图；
图3为本发明一实施例的双芯片TO-252引线框架结构图；
图4示出引线单元101呈两排排列的双芯片TO-252引线框架；
图5为本发明另一实施例的双芯片TO-252引线框架结构图；
图6示出引线单元201呈两排排列的双芯片TO-252引线框架；
图7为本发明一实施例安装有芯片的TO-252引线框架结构图；
图8为图7所示TO-252引线框架的剖视图。
具体实施方式
目前，鉴于市场占有率第一的合封SOP-8的总应用成本基本上最低，要为LED恒流驱动芯片找到一种总应用成本更低的新封装方案，需首先符合以下几点：一是必须能够双芯片合封；二是必须贴片封装，不可以是插件封装，这样效率成本方与合封SOP-8相当；三是散热性能足够好，要比合封DIP-8的散热性能还好的多，散热越好，功率管成本相应就越低；四是封装成本不能太高，最好与合封SOP-8相当，高也不能高太多。
为了使得散热性能足够好，需要从现有的功率器件封装中着手寻找。当前市面上大规模使用的功率封装主要有TO-220、TO-247、TO-263、TO-252几种。其中，TO-220、TO-247属于插件封装，不满足本发明的要求；从中筛选出贴片封装的TO-252、TO-263，以供进一步考量。
接下来考虑成本。TO-263体积要比SOP-8大6倍以上，封装成本是SOP-8的3倍以上。而TO-252的体积只比SOP-8大两倍左右，封装成本比较接近SOP-8，只是略高一些，不超过1.5倍，基本满足要求。
综合来看，TO-252封装完全符合上述要求二、三和四点，唯一的问题是能否进行双芯片合封，这也是本发明的难点。
现在主流的TO-252封装分两种，一种为最早开发用于三极管封装的三只管脚的TO-252-3L；另一种为在TO-252-3L基础上衍生出的五只管脚的TO-252-5L。
图1为典型LED恒流驱动芯片的示例应用电路。如图1所示，典型的合封恒流驱动芯片030至少具有四只管脚：供电脚VDD、参考地脚GND、功率管高压输入脚HV、电流设置脚CS。若是开关电源，功率转换电路070则包括变压器或者电感、续流二极管等器件；若是线性电源，功率转换电路070则简单得多，可能仅包括几颗电阻、电容而已。由于市电照明的特殊性，功率管001需要耐压500V到700V以上，所以高压输入脚HV有特殊的耐压要求，封装管脚在空气中的耐压不应低于1KV。
TO-252-5L有五只管脚，是比较好的选择。参照图2，图2为通用TO-252-5L的引线框架结构图。但是，该引线框架存在以下两个技术障碍。第一，它是单芯片框架，不能合封双芯片；第二，连接框架基岛的是中间第三管脚，由于功率管的漏极直接通过软焊料焊在散热大基岛上，所以第三脚就是高压输入脚HV，而第三脚与相邻第二脚和第四脚的间距都小于0.8mm，不满足1KV高压规范要求。
为了克服管脚之间的高压间距障碍，需要将高压输入脚HV与相邻其他管脚之间的间距拉大。因TO-252-5L框架本身的宽度有限，第一步考虑将连接散热大基岛的管脚挪至边侧，或者放到第一脚，或者放到第五脚(这里，依行业习惯，从左至右按顺序命名第一脚至第五脚)。第二步再将邻近的管脚去掉，在高压输入脚HV为第一脚的情况下，将原来的第二脚去掉；在高压输入脚HV为第五脚的情况下，则将原来的第四脚去掉。这样就剩下四只管脚，并且高压输入脚HV与邻近管脚之间的间距在2mm左右，满足了1KV高压要求。而且，由于去掉一个管脚，框架内部的打线区域就相应多出一片小空间，可利用此空间做出一个小基岛，用于安装恒流控制芯片管芯。原来的散热大基岛面积和外形均不变，仍用于安装功率管。由此，双芯片不能合封的障碍得以克服，并且合封的封装外形尺寸与普通TO-252一模一样；与TO-252-3L或TO-252-5L外形的唯一不同之处在于，创新的引线框架具有四只管脚，而不是三只管脚，也不是五只管脚。
参照图3，图3为本发明一实施例的双芯片TO-252引线框架结构图。该引线框架包括多个通过连接筋相连的引线单元101，这里，引线单元101采用标准TO-252框架宽度，为6.50±0.01mm。引线单元101包括第一基岛102、第二基岛103以及四只引线脚。其中，第一基岛102即为原有的散热大基岛，它的外形与面积采用TO-252-5L标准。位于引线单元101最右侧的引线脚4与第一基岛102相连，例如，引线脚4可用做功率管的高压输入脚。第二基岛103为新创设的基岛，它位于与引线脚4相邻的引线脚3的末端。引线脚1、2、3之间的间距采用TO-252-5L标准脚距，为1.27±0.01mm；由于比TO-252-5L少一个管脚，因此，引线脚3、4之间的间距可为上述标准脚距的两倍，如为2.54±0.01mm。
引线脚1-4采用TO-252-5L标准管脚宽度，为0.50±0.01mm。第一基岛102与各个引线脚采用TO-252标准厚度，为0.50±0.01mm。引线脚1、2、4的末端设有引线镀银区104。第一基岛102用于安装第一芯片，如功率芯片；第一基岛102相对于第二基岛103下沉一预定高度，如0.50mm左右。第二基岛103用于安装第二芯片，如LED恒流控制芯片。
优选地，第二基岛103的横向最小宽度为，TO-252-5L标准脚距(1.27±0.01mm)与标准管脚宽度(0.50±0.01mm)之和，如为1.77mm左右。第二基岛103的纵向高度可与其横向宽度基本一致。这样，第二基岛103的面积大约可在3.1mm2左右。
在连接筋108上设有定位孔107，定位孔107的直径为1.20±0.01mm。
该示例引线框架中，多个引线单元101可以单排排列；也可以多排排列，各排之间通过连接筋连接。例如，图4示出引线单元101呈两排排列的双芯片TO-252引线框架。
参照图5，图5为本发明另一实施例的双芯片TO-252引线框架结构图。该引线框架中，位于引线单元201最左侧的引线脚1与第一基岛202相连，第二基岛203位于与引线脚1相邻的引线脚2的末端。该引线框架与图3所示引线框架是严格的左右镜像关系，这里不再赘述。图6示出引线单元201呈两排排列的双芯片TO-252引线框架。
图7为本发明一实施例安装有芯片的TO-252引线框架结构图，图8为图7所示TO-252引线框架的剖视图。如图7和图8所示，引线单元110中，第一基岛102相对于第二基岛103下沉一预定高度h，第一基岛102上安装有芯片IC1，引线脚4与第一基岛102相连；第二基岛103上安装有芯片IC2，芯片IC1和芯片IC2通过焊线110与引线脚1-3连接。芯片IC1可为功率芯片；芯片IC2可为控制芯片，比如LED恒流控制芯片，它驱动功率芯片工作。
下表列出本发明新合封TO-252与两种流行合封封装各个指标之间的对比关系。由于新合封TO-252与合封SOP-8一样是贴片安装，自动化程度高，生产效率成本低。同等条件下，因新合封TO-252的散热性能为合封SOP-8四倍以上，前者内部功率管的导通电阻就可以取的更大，其功率管成本只有后者的四分之一。虽然新合封TO-252本身的封装成本要比合封SOP-8高50％，但是综合起来，其总应用成本却可能比合封SOP-8还低。总的来说，功率管越大，成本越高，新合封TO-252的成本优势越明显。反之，功率管越小，成本越低，新合封TO-252的成本优势就越不明显。
合封SOP-8 合封DIP-8 新合封TO-252
散热性能 1 2 4
封装成本 1 2.5 1.5
功率管成本 1 0.5 0.25
效率成本 1 4 1
总应用成本 1 2～3倍 0.4～1.2倍
举例来说，若合封SOP-8内部使用4A600V的功率管，成本是0.3元人民币；而改为新合封TO-252的话，则可以使用1A600V的功率管，成本不到0.1元人民币。后者的总应用成本要比前者低0.2元人民币左右，优势相当明显。但是，若合封SOP-8使用1A600V的功率管，成本原本就不到0.1元人民币；在改用新合封TO-252的情况下，即便使用0.5A600V的功率管(基本是业界最小的功率管)，成本也要0.05元人民币，再考虑新合封TO-252的封装成本比合封SOP-8高50％，两者的总应用成本相差无几。这种情况下，新合封TO-252的优势不明显。
因此，新合封TO-252尤其适合配合中、大电流的功率管应用，这种应用大约能占LED恒流驱动芯片市场的三到四成。基于LED恒流驱动芯片市场容量巨大这一事实，本发明对于LED恒流驱动芯片向更低成本、更高质量的不断升级有着积极而重要的意义。
显而易见，在此描述的本发明可以有许多变化，这种变化不能认为偏离本发明的精神和范围。因此，所有对本领域技术人员显而易见的改变，都包括在所附权利要求书的涵盖范围之内。

Claims (8)

1.一种TO-252引线框架，包括多个通过连接筋相连的引线单元，所述引线单元包括第一基岛、第二基岛以及四只引线脚，其中，
所述第一基岛用于承载第一芯片，相对于第二基岛下沉一预定高度；
位于所述引线单元最左侧或最右侧的第一引线脚与第一基岛相连；
所述第二基岛用于承载第二芯片，位于与所述第一引线脚相邻的第二引线脚的末端；
第二、第三、第四引线脚之间的间距为T0-252-5L标准脚距，第一与第二引线脚之间的间距为所述标准脚距的两倍。
2.如权利要求1所述的引线框架，其特征在于，所述第二基岛的最小宽度为，T0-252-5L标准脚距与标准管脚宽度之和。
3.如权利要求1所述的引线框架，其特征在于，所述第一基岛的外形与面积采用T0-252-5L标准。
4.如权利要求1所述的引线框架，其特征在于，所述第一芯片为功率芯片，第二芯片为LED恒流控制芯片，所述第一引线脚为功率管高压输入脚。
5.一种半导体封装器件，包括塑封体、封装在所述塑封体之内的引线单元以及第一、第二芯片，其特征在于，所述引线单元包括第一基岛、第二基岛以及四只引线脚，其中，
所述第一基岛相对于第二基岛下沉一预定高度，第一基岛上安装所述第一芯片；
位于所述引线单元最左侧或最右侧的第一引线脚与第一基岛相连；
所述第二基岛位于与所述第一引线脚相邻的第二引线脚的末端，第二基岛上安装所述第二芯片，所述第一芯片和第二芯片通过焊线与第二、第三、第四引线脚连接；
第二、第三、第四引线脚之间的间距为T0-252-5L标准脚距，第一与第二引线脚之间的间距为所述标准脚距的两倍。
6.如权利要求5所述的半导体封装器件，其特征在于，所述第二基岛的最小宽度为，T0-252-5L标准脚距与标准管脚宽度之和。
7.如权利要求5所述的半导体封装器件，其特征在于，所述第一基岛的外形与面积采用T0-252-5L标准。
8.如权利要求5所述的半导体封装器件，其特征在于，所述第一芯片为功率芯片，第二芯片为LED恒流控制芯片，所述第一引线脚为功率管高压输入脚。
CN201811338171.XA 2018-11-12 2018-11-12 双芯片to-252引线框架及半导体封装器件 Pending CN109285824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811338171.XA CN109285824A (zh) 2018-11-12 2018-11-12 双芯片to-252引线框架及半导体封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811338171.XA CN109285824A (zh) 2018-11-12 2018-11-12 双芯片to-252引线框架及半导体封装器件

Publications (1)

Publication Number Publication Date
CN109285824A true CN109285824A (zh) 2019-01-29

Family

ID=65175356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811338171.XA Pending CN109285824A (zh) 2018-11-12 2018-11-12 双芯片to-252引线框架及半导体封装器件

Country Status (1)

Country Link
CN (1) CN109285824A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399905A (en) * 1993-01-14 1995-03-21 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device including multiple current detecting resistors
US20090212284A1 (en) * 2008-02-22 2009-08-27 Infineon Technologies Ag Electronic device and manufacturing thereof
CN104051397A (zh) * 2013-03-12 2014-09-17 英飞凌科技奥地利有限公司 包括非整数引线间距的封装器件及其制造方法
CN106024774A (zh) * 2015-03-31 2016-10-12 英飞凌科技奥地利有限公司 包括感测引线的化合物半导体装置
CN205920964U (zh) * 2016-06-28 2017-02-01 无锡市玉祁红光电子有限公司 一种双芯片引线框架
CN206774530U (zh) * 2017-04-21 2017-12-19 无锡市宏湖微电子有限公司 用于双基岛封装电路的引线框架
CN208923111U (zh) * 2018-11-12 2019-05-31 北京模电半导体有限公司 双芯片to-252引线框架及半导体封装器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399905A (en) * 1993-01-14 1995-03-21 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device including multiple current detecting resistors
US20090212284A1 (en) * 2008-02-22 2009-08-27 Infineon Technologies Ag Electronic device and manufacturing thereof
CN104051397A (zh) * 2013-03-12 2014-09-17 英飞凌科技奥地利有限公司 包括非整数引线间距的封装器件及其制造方法
CN106024774A (zh) * 2015-03-31 2016-10-12 英飞凌科技奥地利有限公司 包括感测引线的化合物半导体装置
CN205920964U (zh) * 2016-06-28 2017-02-01 无锡市玉祁红光电子有限公司 一种双芯片引线框架
CN206774530U (zh) * 2017-04-21 2017-12-19 无锡市宏湖微电子有限公司 用于双基岛封装电路的引线框架
CN208923111U (zh) * 2018-11-12 2019-05-31 北京模电半导体有限公司 双芯片to-252引线框架及半导体封装器件

Similar Documents

Publication Publication Date Title
CN102339818B (zh) 功率模块及其制造方法
US20160276318A1 (en) Package of LED Chip and Manufacturing Method Thereof
CN106252320A (zh) 半导体装置
CN104081121A (zh) 散热片以及包含散热片的发光二极管照明装置
CN1764803A (zh) 小型自镇流荧光灯及照明器具
CN102738365A (zh) 一种基于dfn、qfn的新型led封装件及其制作方法
CN208923111U (zh) 双芯片to-252引线框架及半导体封装器件
US9416921B2 (en) Vapor lamp assembly technique
CN101834175B (zh) Led照明cob封装结构以及球泡
CN109285824A (zh) 双芯片to-252引线框架及半导体封装器件
CN201215303Y (zh) 高散热性发光二极管灯具散热模块
CN203013791U (zh) 一种基于dfn、qfn的新型led封装件
CN102856476A (zh) 一种基于均热板的led芯片封装结构及其芯片支架
CN203351593U (zh) 一种led芯片组合
CN204257641U (zh) 具透光平板的发光装置
CN107331756A (zh) 一种散热器与芯片一体化封装光源结构
CN207378632U (zh) 一种路灯
CN202532237U (zh) 一种防尘易散热led模组
CN220474658U (zh) 一种高导热低膨胀的led封装结构
CN101042231A (zh) Led灯散热板
CN219350201U (zh) 一种芯片封装结构
CN220065673U (zh) 合封结构
CN203549493U (zh) Led球泡灯
CN202074362U (zh) 散热性能好的大功率led隧道灯
CN100573946C (zh) 发光二极管装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination