DE102008049193A1 - Leistungshalbleiteranordnung - Google Patents
Leistungshalbleiteranordnung Download PDFInfo
- Publication number
- DE102008049193A1 DE102008049193A1 DE102008049193A DE102008049193A DE102008049193A1 DE 102008049193 A1 DE102008049193 A1 DE 102008049193A1 DE 102008049193 A DE102008049193 A DE 102008049193A DE 102008049193 A DE102008049193 A DE 102008049193A DE 102008049193 A1 DE102008049193 A1 DE 102008049193A1
- Authority
- DE
- Germany
- Prior art keywords
- power semiconductor
- plug
- elements
- semiconductor device
- metal strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
- H05K7/1432—Housings specially adapted for power drive units or power converters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
- H05K7/1427—Housings
- H05K7/1432—Housings specially adapted for power drive units or power converters
- H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
Es wird eine Leistungshalbleiteranordnung bereitgestellt, die einen Leistungshalbleiterchip umfasst, der elektrisch mit einem ersten Set steckerartiger Elemente mit wenigstens zwei steckerartigen Elementen verbunden ist, und die außerdem einen Metallstreifenleiter umfasst, der ein Set von Öffnungen besitzt, die das erste Set steckerartiger Elemente aufnehmen, wobei das Set von Öffnungen in dem Metallstreifenleiter und das Set von steckerartigen Elementen eine Press-Fit Verbindung ausbilden.
Description
- Die Erfindung betrifft Leistungshalbleiteranordnungen, insbesondere Leistungshalbleitermodule.
- Leistungshalbleitermodule werden unter anderem dazu verwendet, hohe Ströme und hohe Spannungen zu schalten. Allerdings verursachen parasitäre Induktivitäten in den Modulen und in den Anschlüssen der Module Leistungsverluste und erzeugen durch das schnelle Schalten hoher Ströme oder hoher Spannungen unerwünschte Überspannungen.
- Die Aufgabe der vorliegenden Erfindung besteht darin, eine Leistungshalbleiteranordnung und ein Verfahren zur Herstellung einer Leistungshalbleiteranordnung bereitzustellen, bei der unerwünschte Überspannungen beim schnellen Schalten hoher Ströme oder hoher Spannungen vermieden oder zumindest auf ein unschädliches Maß reduziert werden.
- Diese Aufgaben werden durch Leistungshalbleiteranordnungen gemäß den Patentansprüchen 1 und 16 bzw. durch ein Verfahren zur Herstellung einer Leistungshalbleiteranordnung gemäß Patentanspruch 24 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen Es wird eine Leistungshalbleiteranordnung bereitgestellt, die einen Leistungshalbleiterchip aufweist, der elektrisch an ein Set von steckerartigen Elementen mit wenigsten zwei steckerartigen Elementen angeschlossen ist, und die weiterhin einen schichtförmigen Streifenleiter aus Metall aufweist, der ein Set von Öffnungen umfasst, die das erste Set von steckerartigen Elementen aufnimmt, wobei das Set von Öffnungen in dem schichtförmigen Streifenleiter aus Metall und das Set von steckerartigen Elementen eine Press-Fit Verbindung (compliant pin connection) ausbilden.
- Außerdem wird eine Leistungshalbleiteranordnung bereitgestellt, die ein Keramiksubstrat mit wenigstens einer strukturierten Metallisierungsschicht aufweist. Die Anordnung umfasst weiterhin einen Leistungshalbleiterchip, der auf der Metallisierungsschicht angeordnet ist, und der wenigstens einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist, wobei der erste Lastanschluss an einem ersten Set steckerartiger Elemente angeschlossen ist, und wobei der zweite Lastanschluss an einem zweiten Set steckerartiger Elemente angeschlossen ist. Eine weitere elektronische Komponente des Moduls umfasst wenigstens einen ersten Lastanschluss und einen zweiten Lastanschluss, wobei der erste Lastanschluss an ein drittes Set steckerartiger Elemente angeschlossen ist, und wobei der zweite Lastanschluss an ein viertes Set steckerartiger Elemente angeschlossen ist. Ein erster schichtförmiger Metallstreifenleiter umfasst ein erstes Set von Öffnungen, die das erste Set steckerartiger Elemente aufnehmen, und ein drittes Set von Öffnungen, die das dritte Set steckerartiger Elemente aufnehmen. Ein zweiter schichtförmiger Metallstreifenleiter umfasst ein zweites Set von Öffnungen, die das zweite Set steckerartiger Elemente aufnehmen, und ein viertes Set von Öffnungen, die das vierte Set steckerartiger Elemente aufnehmen. Die Öffnungen in dem schichtförmigen Metallstreifenleiter und die steckerartigen Elemente bilden eine Press-Fit Verbindung. Die schichtförmigen Metallstreifenleiter sind parallel zueinander angeordnet, so dass die betreffenden Ströme in den schichtförmigen Metallstreifenleitern in entgegengesetzte Richtungen fließen.
- Beim Zusammenbau einer Leistungshalbleiteranordnung wird ein Set von steckerartigen Elementen bereitgestellt, das elektrisch mit einem Leistungshalbleiterchip verbunden ist. Außerdem wird ein schichtförmiger Metallstreifenleiter bereitgestellt, der ein Set von Öffnungen aufweist, die dazu ausgebildet sind, ein Set von steckerartigen Elementen aufzunehmen. Der schichtförmige Metallstreifenleiter ist so angeordnet, dass die Öffnungen mit den steckerartigen Elementen fluchten. Der schichtförmige Metallstreifenleiter wird auf die steckerartigen Elemente gepresst, so dass die steckerartigen Elemente in die Öffnungen eindringen und dabei jeweils eine Press-Fit Verbindung ausbilden.
- Die hierin offenbarten Leistungshalbleiteranordnungen stellen eine niederinduktive Verbindung zu und innerhalb von Leistungshalbleitermodulen bereit, die leicht zusammengebaut werden können und die eine niedrige Induktivität aufweisen.
- Die Erfindung kann unter Bezugnahme auf die folgenden Figuren und die Beschreibung besser verstanden werden. Um das Prinzip der Erfindung besser veranschaulichen zu können, ist die Darstellung der Komponenten in den Figuren nicht notwendigerweise maßstabsgetreu. Weiterhin kennzeichnen in den Figuren gleiche Bezugszeichen einander entsprechende Teile.
-
1 ist ein Schaltplan einer Leistungshalbleiteranordnung, die ein erstes Leistungshalbleitermodul aufweist, welches als Gleichtrichtermodul ausgebildet ist, und ein zweites Leistungshalbleitermodul, welches als Halbbrückenmodul ausgebildet ist, wobei beide Module mittels eines Streifenleiters an ein weiteres Modul angeschlossen sind, das als Zwischenkreiskondensator-Modul ausgebildet ist; -
2 ist ein Schaltplan einer Leistungshalbleiteranordnung, die ein erstes Leistungshalbleitermodul umfasst, das als Gleichrichtermodul ausgebildet ist, ein zweites Leistungshalbleitermodul, das als Dreiphasen-Halbbrückenmodul ausgebildet ist, wobei beide Module mittels eines Streifenleiters an einem Steuermodul angeschlossen sind, das als Zwischenkreiskondensator-Modul ausgebildet ist, sowie eine Steuereinheit und eine Überwachungseinheit; -
3a ist eine vertikale Schnittansicht eines Leistungshalbleitermoduls, das Lastanschlüsse und ein Mehrschichtsubstrat aufweist, welches Leistungshalbleiterchips trägt, wobei die Lastanschlüsse elektrisch mittels Verbindungslaschen an die Leistungshalbleiterchips angeschlossen sind. -
3b ist eine Draufsicht auf das Substrat des in3a gezeigten Moduls; -
4 ist eine perspektivische Ansicht einer Leistungshalbleiteranordnung und eines mit dem Leistungshalbleitermodul zu verbindenden Streifenleiters, wobei sämtliche Leistungshalbleiterchips des Moduls auf einer Seite von Verbindungslaschen angeordnet sind; -
5a ist eine Draufsicht auf eine Anzahl von Lastanschlüssen, die elektrisch miteinander verbunden sind und die entlang einer geraden Linie angeordnet sind; -
5b ist eine Draufsicht auf eine Anzahl von Lastanschlüssen, die elektrisch miteinander verbunden sind, wobei eine gerade Linie einen mittleren Abstand von den Lastanschlüssen aufweist, der größer ist als Null; -
5c eine Draufsicht auf eine Anzahl von Lastanschlüssen, die elektrisch miteinander verbunden sind, wobei die Lastanschlüsse als dicke Drähte ausgebildet sind, die kreisförmige Querschnitte und eine obere Spitze aufweisen; -
6 ist eine perspektivische Ansicht eines Leistungshalbleitermoduls und eines mit dem Leistungshalbleitermodul zu verbindenden Steifenleiters, wobei die Halbleiterchips des Moduls auf einander gegenüberliegenden Seiten von Verbindungslaschen angeordnet sind; -
7 ist eine Schnittansicht einer Leistungshalbleiteranordnung, die zwei identische Leistungshalbleitermodule umfasst, die mittels eines Streifenleiters miteinander in Reihe geschaltet sind; -
8a ist eine Draufsicht auf ein Leistungshalbleitermodul, das als Halbbrückenmodul ausgebildet ist, in dem die miteinander verbundenen Lastanschlüsse entlang gerader Linien angeordnet sind; -
8b ist eine Querschnittsansicht eines Leistungshalbleitermoduls gemäß8a entlang einer Linie B-B' -
8c ist eine Querschnittsansicht des Leistungshalbleitermoduls gemäß8a entlang einer Linie C-C'; -
8d ist eine Draufsicht auf das Leistungshalbleitermodul gemäß8a mit dem auf das Modul aufgesetzten Gehäusedeckel; -
8e ist eine Querschnittsansicht eines Leistungshalbleitermoduls gemäß8d entlang einer Linie B-B' -
9 ist eine Querschnittsansicht eines Lastanschlusses, der mittels einer Verbindungslasche elektrisch mit einer oberen Metallschicht eines Substrates verbunden ist; -
10 ist eine perspektivische Ansicht einer Leistungshalbleiteranordnung, die ein Leistungshalbleitermodul und einen Zwischenkreiskondensator umfasst, die mittels eines Streifenleiters miteinander verbunden werden sollen, wobei das Leistungshalbleitermodul eine Stufe aufweist, so dass unterschiedliche Reihen von Lastanschlüssen in unterschiedlichen Höhenniveaus angeordnet sind; -
11 ist eine Querschnittsansicht eines Zwischenkreiskondensators, der erste Kondensatorelektroden umfasst, die elektrisch miteinander verbunden sind, und zweite Kondensatorelektroden, die elektrisch miteinander verbunden sind, wobei die Kondensatorelektroden abwechselnd und aufeinanderfolgend angeordnet sind; -
12 eine Querschnittsansicht eines Zwischenkreiskondensator-Moduls, das ein Paar aufgewickelter Kondensatorelektroden umfasst. -
13a ,13b zeigen ein Leistungshalbleitermodul, das eine Halbbrücke aufweist, wobei ein Steifenleiter elektrisch mit den Spannungsversorgungsanschlüssen des Moduls verbunden ist, und ein leitendes Blech, das an den Phasenausgang des Moduls angeschlossen ist; -
14a ist eine perspektivische Ansicht eines Abschnitts eines Gehäusedeckels eines Leistungshalbleitermoduls, das Federklammern aufweist; -
14b ist eine Draufsicht auf den Gehäusedeckel und die Federklammern von14a ; -
14c ist eine Querschnittsansicht der Anordnung gemäß14b entlang einer Linie G-G'; -
15a ist eine perspektivische Ansicht einer Press-Fit Verbindung, die einen Pin umfasst, welcher ein federartiges Element aufweist, das in eine Durchgangsöffnung eingesetzt ist; -
15b ist eine vertikale Querschnittsansicht der Press-Fit Verbindung gemäß15a ; -
15c ist eine horizontale Querschnittsansicht der Press-Fit Verbindung gemäß15b ; -
16 ist eine perspektivische Ansicht eines massiven Pins; und -
16b ist eine horizontale Schnittansicht einer Press-Fit Verbindung gemäß der Ansicht von15c , wobei anstelle eines Pins, der ein federartiges Element aufweist, ein massiver Pin verwendet wird. - Aus Gründen der besseren Darstellbarkeit sind die Figuren – falls nicht anders erwähnt – nicht maßstäblich.
-
1 ist ein Schaltplan einer Leistungshalbleiteranordnung, die ein erstes Leistungshalbleitermodul100 und ein zweites Leistungshalbleitermodul120 umfasst, die mittels einer Streifenleiteranordnung, welche flache, leitende Bleche (hier als Streifenleiter bezeichnet) wie z. B. Streifenleiter11 ,12 oder leitende Bleche11 oder12 , an ein Kondensatormodul110 angeschlossen sind. In dem vorliegenden Beispiel ist das erste Halbleitermodul100 als Gleichrichterbrückenmodul ausgebildet und umfasst sechs Dioden3 , Anschlüsse103 ,104 ,105 für die Spannungsversorgung, und Spannungsausgangsanschlüsse101 ,102 . Jeder der Anschlüsse für die Spannungsversorgung ist beispielsweise mittels eines Streifenleiters an eine der drei Phasen einer Netzspannungsversorgung5 angeschlossen. Das zweite Leistungshalbleitermodul120 , das in einer Halbbrückenkonfiguration über die Spannungsversorgungsanschlüsse121 ,122 mit elektrischer Energie versorgt wird, umfasst zwei steuerbare Halbleiterchips1 , z. B. bipolare Transistoren mit isolierten Gate (IGBT), sowie Freilaufdioden2 . Allerdings können ebenso auch andere steuerbare Leistungshalbleiterchips wie zum Beispiel MOSFETs, Thyristoren oder dergleichen eingesetzt werden. Die Halbbrücke umfasst einen oberen Halbbrückenzweig, der mittels eines Steuereingangs124 steuerbar ist, und einen unteren Halbbrückenzweig, der mittels eines Steuereingangs125 steuerbar ist. Ein Kondensatormodul110 , das einen Zwischenkreiskondensator4 umfasst, ist mittels Lastanschlüssen113 ,114 mit den Streifenleitern11 und12 verbunden. Der Ausgang der Halbbrücke ist an einen Phasenausgangs-Leistungsanschluss123 angeschlossen. Um die Stromtragfähigkeit zu erhöhen, kann anstelle von nur einem steuerbaren Halbleiterchip1 eine Anzahl von z. B. identischen Leistungshalbleiterchips parallel geschaltet werden. -
2 ist ein Schaltplan einer weiteren beispielhaften Halbleiteranordnung, die eine Anzahl von z. B. identischen, parallel geschalteten Leistungshalbleiterchips aufweist. Wie aus2 ersichtlich ist, umfasst das zweite Leistungshalbleitermodul120 anstelle von nur einer Halbbrücke drei Halbbrücken A, B, C. Die oberen Halbbrückenzweige der Halbbrücken A, B, C sind mittels Steueranschlüssen124a ,124b und124c und die unteren Halbbrückenzweige mittels Steueranschlüssen125a ,125b und125c steuerbar. Die Halbbrücken A, B, C sind an Ausgangsspannungsanschlüsse13a ,13b bzw.13c angeschlossen. Eine Steuereinheit130 , die einen Steuerschaltkreis131 und Treiberschaltkreise132a ,132b ,132c ,133a ,133b ,133c umfasst, ist an Steueranschlüsse124a ,124b ,124c ,125a ,125b und125c angeschlossen. Der Steuerschaltkreis131 ist dazu ausgebildet, die Treiberschaltkreise132a ,132b ,132c ,133a ,133b ,133c zu steuern, beispielsweise um bestimmte der steuerbaren Leistungshalbleiterchips1 ein- oder auszuschalten. Die Steuereinheit130 oder beliebige Teile davon können in das Leistungshalbleitermodul120 integriert oder – wie in2 gezeigt – außerhalb des Moduls120 angeordnet sein. - Eine Last
150 , z. B. ein Dreiphasenmotor M, ist mittels Leitungen151a ,151b ,151c an Phasenausgangslastanschlüsse13a ,13b und13c des Moduls120 angeschlossen. Die Leitungen151 ,151b ,151c sind mit Stromsensoren141a ,141b bzw.141c gekoppelt. Die Stromsensoren141a ,141b und141c detektieren die Ströme in den Leitungen151a ,151b und151c . Eine Überwachungseinheit140 , die an den Steuerschaltkreis131 angeschlossen ist, überwacht die Signale der Stromsensoren141a ,141b ,141c und versetzt den Steuerschaltkreis131 in die Lage, einen, einige oder alle der Leistungshalbleiterchips1 in Abhängigkeit von den Ausgangsströmen in den Leitungen141a ,141b ,141c zu steuern. -
3a ist eine Querschnittsansicht des Leistungshalbleitermoduls120 , das die Leistungshalbleiterchips1 umfasst, sowie ein Substrat20 mit wenigstens einer Metallschicht21 ,23 ,25 und mit wenigstens einer Keramikschicht22 ,24 , welche jeweils zwischen benachbarten der Metallschichten21 ,23 ,25 angeordnet sind. Die oberste Metallschicht21 des Substrates20 weist Abschnitte21a ,21b ,21c ,21d auf, die in einem geringen Abstand voneinander angeordnet sind. Die auf dem Substrat angeordneten Komponenten sind mittels der Metallschichten23 ,25 des Substrates20 miteinander verbunden. Weiterhin sind in den Keramikschichten22 Durchkontaktierungen26 angeordnet, um verschiedene Metallschichten oder Abschnitte verschiedener Metallschichten elektrisch miteinander zu verbinden. Optional kann die untere Metallschicht25 in Abhängigkeit von den Erfordernissen des jeweiligen Schaltkreises elektrisch gegenüber der oberen Metallschicht21 oder gegenüber einer der Metallschichten23 elektrisch isoliert sein. - Die steuerbaren Leistungshalbleiterchips weisen zu ihrer elektrischen Verbindung Anschlussbereiche
1a ,1b auf. Bei solchen Anschlussbereichen1a ,1b kann es sich abhängig von den Erfordernisse des jeweiligen Einzelfalls beispielsweise um Metallisierungsschichten bzw. Aluminium- und/oder Kupferschichten handeln und eine elektrische Verbindung zu einem Draingebiet, zu einem Sourcegebiet, zu einem Kollektorgebiet, zu einem Emittergebiet, zu einem Anodengebiet oder zu einem Kathodengebiet handeln. Im Fall eines Bauelements, das eine Vertikalstruktur aufweist, können die Anschlussbereiche1a und1b des Chips1 auf einander gegenüberliegenden Seiten des Chips1 angeordnet sein. Alternativ dazu können die Anschlussbereiche1a und1b des Chips1 im Fall eines Bauelements, das eine laterale Struktur aufweist, auf derselben Seite des Chips1 angeordnet sein. - Die steuerbaren Halbleiterchips
1 sind mittels eines Lotes27 an Abschnitte21a und21c angeschlossen, und mittels Bonddrähten an Abschnitte21a und21b . Anstelle von Löten können ebenso Hartlöten, elektrisch leitendes Kleben oder eine Niedertemperatur-Verbindungstechnik (LTJT), bei der eine Silberpaste zwischen die Verbindungspartnern eingebracht wird, eingesetzt werden. - Um das Modul
120 zum Beispiel an eine Spannungsversorgung, eine Last oder einen Zwischenkreiskondensator extern anzuschließen, weist das Modul Leistungsanschlüsse auf, die von der Außenseite des Leistungshalbleitermoduls120 , d. h. an der Außenseite eines Gehäuses des Moduls120 (in den Figuren nicht gezeigt) zugänglich und elektrisch kontaktierbar sind. Ein derartiger Leistungsanschluss weist steckerartige Elemente41 ,42 ,43 auf, die einen Teil einer Press-Fit Verbindung, z. B. einen Stecker oder eine Buchse, darstellen. In3a sind die steckerartigen Elemente41 ,42 ,43 über die Laschen31 ,32 und33 und die Abschnitte21a ,21c und21d elektrisch an die Leistungshalbleiterchips1 angeschlossen. Die Verbindungslaschen31 ,32 ,33 weisen Verbindungsfüße71 ,72 und73 auf, welche benachbart zu den betreffenden Verbindungslaschen31 ,32 ,33 angeordnet sind. Wie in3a gezeigt ist, können ein Leistungsanschluss41 ,42 ,43 und die betreffende Anschlusslasche31 ,32 ,33 optional einstückig ausgebildet sein. Eine Verbindungslasche31 ,32 ,33 kann z. B. aus einer flachen, abgewinkelten oder gebogenen Metallplatte oder einem dicken Metalldraht hergestellt sein und in einer zur Unterseite20b des Substrates parallelen Schnittebene eine Querschnittsfläche von beispielsweise mehr als 5 mm2 aufweisen. Die Unterseite20b des Substrats20 ist von den Leistungshalbleiterchips1 abgewandt. Zwischen den Anschlusslaschen31 ,32 ist ein Isolationsstreifen31 angeordnet. - Um ein Anschlussbein
71 ,72 und73 elektrisch an einen Anschlussbereich1a oder1b des Chips1 anzuschließen, kann das betreffende Anschlussbein direkt mit einem Anschlussbereich1a verbunden werden, der auf der dem Substrat10 abgewandten Seite des Chips1 angeordnet ist, oder mit einem Abschnitt21a ,21b ,21c ,21d einer der Metallschichten21 ,23 ,25 . Als Verbindungstechnik können Löten, Hartlöten, transientes Flüssigphasenlöten (transient liquid Phase soldering), Schweißen, Bonden, elektrisch leitendes Kleben, oder eine Niedertemperatur-Verbindungstechnik (LTJT), bei der eine Silberpaste verwendet wird. Alternativ dazu kann ein Anschlussbein71 ,72 ,73 direkt gegen den betreffenden Anschlussbereich1a oder gegen den betreffenden Abschnitt21a ,21b ,21c ,21d von einer der Metallschichten21 ,23 ,25 gepresst werden, um einen Druckkontakt zu erzeugen. - Der externe Anschluss des Leistungshalbleitermoduls
120 erfolgt mittels flacher Leiterbleche11 ,12 und13 . die Bleche11 und12 verlaufen parallel und zum Beispiel 0,1 mm bis 5 mm voneinander beabstandet und bilden eine Streifenleiteranordnung15 aus. Optional kann die Streifenleiteranordnung eine Isolationsschicht19 aufweisen, die zwischen den leitenden Blechen11 und12 angeordnet ist. Um den Phasenausgangs-Leistungsanschluss43 extern anzuschließen, wird ein flaches leitendes Blech1 eingesetzt.3b ist eine Draufsicht entlang der Linie A-A' gemäß3a auf das Substrat20 des in3a gezeigten Moduls120 . Wie daraus ersichtlich ist, sind die Abschnitte21a ,21b ,21c ,21d der oberen Metallschicht21 beabstandet von einander angeordnet. -
4 ist eine perspektivische Ansicht eines Leistungshalbleitermoduls120 . Das Modul120 weist ein Substrat20 auf, Leistungshalbleiterchips1 , die an dem Substrat20 befestigt sind, eine Anschlusslasche31 mit steckerartigen Elementen41 an einem Ende und Beinen71 am anderen Ende, sowie eine Anschlusslasche32 mit steckerartigen Elementen42 an einem Ende und einem Anschlussbein72 an dem anderen Ende. Die Anschlusslaschen31 ,32 verbinden die Anschlussbeine71 ,72 mit den betreffenden steckerartigen Elementen41 ,42 . Bei einer geeigneten Anordnung der Leistungshalbleiterchips1 , z. B. in einer oder mehreren parallelen Reihen, die zu einer ersten geraden Linie g1 parallel verlaufen, und einer geeigneten Struktur der Metallschichten auf dem Substrat20 verläuft der Hauptstrom in zwei parallelen, entgegengesetzten Richtungen. In4 sind die betreffenden Richtungen des Stromes durch Pfeile I dargestellt. - Auf dem Substrat
20 ist eine Anzahl von Leistungshalbleiterchips1 angeordnet. Jeder der Leistungshalbleiterchips1 weist einen ersten Anschlussbereich1a auf, und einen zweiten Anschlussbereich, der auf der Unterseite des Leistungshalbleiterchips1 angeordnet und deshalb in den Zeichnungen nicht dargestellt ist. Bei dem ersten Anschlussbereich1a und dem zweiten Anschlussbereich kann es sich um einen Drain-Anschlussbereich oder um einen Source-Anschlussbereich oder um einen Kollektor-Anschlussbereich oder um einen Emitter-Anschlussbereich oder um einen Anoden-Anschlussbereich oder um einen Kathoden-Anschlussbereich handeln. Alle ersten Anschlussbereiche1a bzw. alle zweiten Anschlussbereiche sind elektrisch miteinander verbunden. Die Anzahl der steckerartigen Elemente41 und der steckerartigen Elemente42 ist jeweils wenigstens zwei, so dass auf der einen Seite eine ausreichende mechanische Stabilität erreicht wird, und dass auf der anderen Seite ein Stromfluss in einer Richtung senkrecht zur Richtung des Hauptstromes (Querströme) vermieden werden. - In der Streifenleiteranordnung
15 weisen die leitenden Bleche11 und12 Öffnungen51 auf, und Öffnungen52 (in4 nicht im Detail gezeigt, da sie unter der Isolationsschicht19 und dem leitenden Blech11 verborgen sind), die mit den Leistungsanschlüssen41 bzw.42 zusammenpassen. Um die Streifenleiteranordnung15 an die Laschen31 ,32 , welche steckerartige Elemente41 ,42 aufweisen, anzuschließen, werden die Öffnungen51 und52 oberhalb der steckerartigen Elemente41 bzw.42 angeordnet und eine Kraft F von oben auf die Streifenleiteranordnung15 ausgeübt, um die Streifenleiteranordnung15 gegen die Laschen31 ,32 zu pressen. Hierdurch dringen die steckerartigen Elemente41 ,42 in die betreffenden Öffnungen51 ,52 ein und bilden dabei Press-Fit Verbindungen aus. - Wie aus
4 ersichtlich ist, sind die steckerartigen Elemente entlang einer ersten geraden Linie g1, die beispielsweise parallel zur Unterseite20b des Substrates20 verlaufen kann, aufeinanderfolgend angeordnet. Die steckerartigen Elemente42 sind aufeinanderfolgend entlang einer zweiten geraden Linie g2 angeordnet, die parallel zu der ersten geraden Linie g1 verläuft. Die steckerartigen Elemente41 erstrecken sich über einen Bereich b41 und die steckerartigen Elemente52 über einen Bereich b42, wobei beide Bereiche im Wesentlichen die selbe Größe aufweisen. In Richtungen parallel zu den Richtungen der geraden Linien g1, g2 erstrecken sich die leitenden Bleche11 und12 über Bereiche b201 bzw. b202. Um Querströme zu vermeiden, sind die Bereiche b201 und b202 zueinander und zu den Bereichen b41, b42 gleich gewählt. In4 ist das rechte Ende der Streifenleiteranordnung15 mit dem Modul120 verbunden. Auf die gleiche Weise kann das andere Ende ebenso Öffnungen51 ,52 , wie sie oben beschrieben sind, aufweisen, so dass es mit einer weiteren elektronischen Komponente (nicht gezeigt), z. B. einem Kondensator oder einem weiteren Leistungshalbleitermodul, verbunden werden kann. Hierzu kann die elektronische Komponente steckerartige Elemente wie die steckerartigen Elemente41 ,42 aufweisen. Die Streifenleiteranordnung15 verläuft im Wesentlichen parallel zu dem Substrat20 und besitzt in einer Richtung senkrecht zur Ebene des Substrates20 einen Abstand11 zu den Leistungshalbleiterchips1 . Weiterhin besitzt die Reihe der Leistungshalbleiterchips1 , die am nächsten bei der weiteren elektronischen Komponente (nicht gezeigt) angeordnet ist, in einer Richtung parallel zur Ebene des Substrats20 und senkrecht zu der Richtung der ersten geraden Linie g1 einen Abstand12 zu den Öffnungen52 des unteren leitenden Bleches12 und zu den betreffenden steckerartigen Elementen der weiteren elektronischen Komponente (nicht gezeigt), wenn letztere mit der Streifenleiteranordnung15 verbunden ist. - Die
5a bis5c sind Draufsichten auf verschiedene Beispiele steckerartiger Elemente41 .5a zeigt das steckerartige Element41 aus4 . Die ersten Leistungsanschlüsse41 sind innerhalb eines Bereichs b41 entlang einer geraden Linie g1 aufeinanderfolgend in einem Abstand d41 voneinander bis zu einem Abstand dmax zwischen dem ersten und letzten steckerartigen Element angeordnet.5b zeigt eine Anordnung, bei der die ersten Leistungsanschlüsse41 nicht entlang einer geraden Linie g1 angeordnet sind, sondern in Abständen d1, d2, d3, d4, d5 senkrecht zu der geraden Linie g1. Der maximale der Abstände d1, d2, d3, d4, d5 kann so gewählt werden, dass sich der Streifenleiter11 nicht mit dem Streifenleiter12 , der parallel zu dem mit der Lasche31 zu verbindenden Streifenleiter11 verläuft, überlagert. Die in5c gezeigte Anordnung unterscheidet sich von der in5b gezeigten darin, dass die steckerartigen Elemente41 als dicke Drähte ausgebildet sind, die kreisförmige Querschnitte aufweisen, sowie eine obere Spitze, um das Verbinden des Leistungshalbleitermoduls mit dem Streifenleiter zu vereinfachen. Im Vergleich zu den Streifenleitern gemäß4 können die mit den steckerartigen Elementen41 gemäß5c verbundenen leitenden Bleche kreisförmige Bohrungen aufweisen. Die Abstände zwischen den Streifenleitern11 ,12 hängen von der angestrebten Isolationsfestigkeit ab. Je kleiner der Abstand zwischen zwei parallel angeordneten Streifenleitern11 ,12 ist, desto geringer ist die Induktivität der die Streifenleiter11 ,12 aufweisenden Anordnung15 . - In
4 sind alle Leistungshalbleiterchips1 des Leistungshalbleitermoduls120 auf einer Seite der Laschen31 ,32 angeordnet. In6 sind die Leistungshalbleiterchips1 des Leistungshalbleitermoduls120 auf beiden Seiten der Anschlusslaschen31 ,32 angeordnet. Bezug nehmend auf die4 und6 fließt ein Strom I in den Metallschichten des Substrates und in dem Bereich nahe des Substrates, wobei die Ströme I im wesentlichen parallel zu einer Hauptrichtung verlaufen und Querströme auf ein Minimum reduziert sind. -
7 ist eine Querschnittsansicht einer Leistungshalbleiteranordnung, die zwei identische Leistungshalbleitermodule120 aufweist, die in Reihe geschaltet sind. Jedes der Leistungshalbleitermodule120 weist z. B. einen Leistungshalbleiterschalter1 und eine an diesen angeschlossene Freilaufdiode2 auf. Jedes der Module120 umfasst weiterhin eine Bodenplatte10 auf, die z. B. aus Metall bestehen kann, und die – bei Bedarf mit einer dazwischen angeordneten Wärmeleitpaste – gegen einen gemeinsamen Kühlkörper9 gepresst werden kann. Jedes der Module120 kann weiterhin einen Gehäusedeckel30 aufweisen, der zusammen mit der betreffenden Bodenplatte10 ein Gehäuse des Moduls120 bildet. -
8a ist eine Draufsicht einer anderen Ausgestaltung eines Leistungshalbleitermoduls120 . Das Modul120 weist ein Substrat20 mit einer Keramikschicht22 und einer oberen Metallschicht21 auf. Die obere Schicht21 umfasst voneinander beabstandete Abschnitte21a ,21b ,21c ,21d ,21e und21f . Das Modul120 weist eine Halbbrücke mit einem oberen Halbbrückenzweig und einem unteren Halbbrückenzweig auf. Der obere Halbbrückenzweig umfasst sieben Leistungshalbleiterchips1 und sieben Freilaufdioden2 , wobei die Leistungshalbleiterchips1 und die Freilaufdioden2 des oberes Halbbrückenzweiges mit den betreffenden zweiten Anschlussbereichen1b und2b (in8a nicht sichtbar) elektrisch leitend mit einem Abschnitt21b der oberen Metallschicht21 verbunden sind. Entsprechend sind die Leistungshalbleiterchips1 und die Freilaufdioden2 des unteren Halbbrückenzweiges mit den betreffenden zweiten Anschlussbereichen1b und2b (in8a nicht sichtbar) elektrisch leitend mit einem Abschnitt21e der oberen Metallschicht21 verbunden. Die ersten Anschlussbereiche1a ,1b oben auf den Leistungshalbleiterchips1 und den Freilaufdioden2 des oberen Halbbrückenzweiges sind mittels Bonddrähten28 an einem Abschnitt21c der oberen Metallschicht21 angeschlossen. Die ersten Anschlussbereiche1a ,1b oben auf den Leistungshalbleiterchips1 und den Freilaufdioden2 des unteren Halbbrückenzweiges sind mittels Bonddrähten28 an einem Abschnitt21d der oberen Metallschicht21 angeschlossen. Die Leistungshalbleiterchips1 des oberen Halbbrückenzweiges weisen Steueranschlussbereiche auf, die oben auf den Halbleiterchips1 angeordnet und mittels Bonddrähten28b mit einem Abschnitt21a der oberen Metallschicht21 elektrisch leitend verbunden sind. Entsprechend weisen die Leistungshalbleiterchips1 des unteren Halbbrückenzweiges Steueranschlussbereiche auf, die oben auf den Halbleiterchips1 angeordnet und mittels Bonddrähten28b mit einem Abschnitt21f der oberen Metallschicht21 elektrisch leitend verbunden sind. - Die Leistungshalbleitermodule
120 weisen weiterhin zu ihrer externen Kontaktierung Leistungseingangsanschlüsse141 ,142 und einen Leistungsausgangsanschluss143 (Phasenausgangsanschluss) auf. Der Leistungseingangsanschluss141 ist mit einem Abschnitt21d , der Leistungseingangsanschluss142 mit einem Abschnitt21b , und der Phasenausgangsanschluss143 mit Abschnitten21c und21e elektrisch leitend verbunden. Die betreffenden elektrischen Verbindungen sind mittels Verbindungslaschen31 ,32 bzw.33 gebildet. Die Laschen31 ,32 und33 weisen Anschlussbeine71 ,72 bzw.73 auf, die mit den betreffenden Abschnitten21c ,21b und21c /21e direkt verbunden sind. Alternativ dazu können einzelne Anschlussbein direkt mit einem Anschlussbereich1a ,1b oben auf einem Leistungshalbleiterchip1 und/oder einer Freilaufdiode2 verbunden werden. Als Verbindungstechniken können Löten oder elektrisch leitendes Kleben eingesetzt werden, oder eine Niedertemperaturverbindungstechnik (LTJT = low temperature joining technique), bei der eine Silberpaste verwendet wird. Die Teile61 ,62 und63 bilden Bus Schienen (”bus bars”), die sich parallel zu dem Substrat20 erstrecken. Die Gesamtheit der ersten Anschlussbeine71 weist von einer Kante des Substrates20 einen minimalen Abstand d71 min auf, und die Gesamtheit der zweiten Anschlussbeine72 weist von einer Kante des Substrates20 einen minimalen Abstand d72 min auf. Weiterhin weist die Gesamtheit der dritten Anschlussbeine73 von einer Kante des Substrates20 einen minimalen Abstand d73 min auf. Um die Steueranschlussbereiche des Leistungshalbleiterchips1 anzuschließen, sind ein mit dem Abschnitt21a verbundener Anschluss64 und ein mit dem Abschnitt21f verbundener Anschluss65 vorgesehen. - Die
8b und8c sind Querschnittsansichten entlang von Linien B-B' und C-C' gemäß8a . In diesen Ansichten sind auch die zweiten Anschlussbereiche1b ,2b des Leistungshalbleiterchips1 bzw. der Freilaufdioden2 zu sehen.8d ist eine Draufsicht auf die Module gemäß8a . Allerdings ist in8d ein auf die Module120 aufgesetzter Gehäusedeckel30 gezeigt. Der Gehäusedeckel30 umfasst Öffnungen, durch die die Leistungsanschlüsse41 ,42 ,43 und die Steueranschlüsse64 ,65 über den Gehäusedeckel hinausragen. Das Hinausragen der Anschlüsse41 ,42 ,43 ,64 ,65 ist in8e zu sehen, die eine Querschnittsansicht des Moduls120 entlang einer Linie B-B' gemäß8d darstellt. -
9 zeigt ein Anschlussbein71 und eine Lasche31 , die das Anschlussbein71 mit einem Leistungsanschluss41 verbindet. Das Bein71 ist direkt an die obere Metallschicht eines Substrates20 , das Metallschichten21 ,23 und eine zwischen den Metallschichten21 und23 angeordnete Keramikschicht22 aufweist, gelötet. -
10 zeigt eine Leistungshalbleiteranordnung, die ein Leistungshalbleitermodul100 umfasst, das mit einer Streifenleiteranordnung15 verbunden werden soll. Das Leistungshalbleitermodul100 kann z. B. ein Dreiphasen-Gleichrichtermodul enthalten. Eine Steuereinheit130 zur Steuerung des Moduls100 ist an der Außenseite des Gehäusedeckels30 befestigt. Das Substrat des Leistungshalbleitermoduls100 ist gegenüberliegend der Steuereinheit angeordnet. Als Anschlüsse des Moduls100 zu dessen Verbindung mit einem Zwischenkreiskondensator-Modul110 (wie in2 gezeigt) weist das Modul100 steckerartige Elemente41 und steckerartige Elemente42 auf. Die steckerartigen Elemente44 und die steckerartigen Elemente45 sind entlang einer geraden Linie g4 bzw. einer geraden Linie g5 angeordnet, wobei beide Linien zu den Linien g1 und g2 parallel verlaufen. - Wie bereits oben aufgeführt wurde, weist die Streifenleiteranordnung
15 voneinander beabstandete, leitende Metallbleche11 ,12 und eine zwischen den leitenden Metallblechen11 ,12 angeordnete Isolationsschicht19 auf. Das leitende Metallblech11 verbindet steckerartige Elemente41 und45 , das leitende Metallblech12 steckerartige Elemente43 und44 . Um die Montage zu vereinfachen und eine verbesserte Isolationsfestigkeit zu erreichen, weist der Gehäusedeckel30 des Leistungshalbleitermoduls100 eine Stufe auf, so dass die steckerartigen Elemente41 in einem anderen Höhenniveau angeordnet sind als die steckerartigen Elemente42 . Die steckerartigen Elemente44 und die steckerartigen Elemente45 können bezüglich der Lastanschlüsse41 ,42 auf eine ähnliche Weise wie oben beschrieben angeordnet sein. Die in den flachen leitenden Blechen11 und12 vorgesehenen Öffnungen52 und52 bilden zusammen mit den steckerartigen Elementen41 ,42 ,44 ,45 Press-Fit Verbindungen, wie sie oben beschrieben wurden. - Das Modul weist weiterhin drei Phasenausgangsanschlüsse mit steckerartigen Elementen
43a ,43b ,43c auf. Metallbleche151a ,151b und151c sind elektrisch mit den betreffenden Phasenausgangsleistungsanschlüssen43a ,43b bzw.43c wie oben beschrieben mittels Press-Fit Kontakten verbunden. - Bei einer solchen Anordnung verringert sich die Induktivität mit steigendem Strom durch das Leistungshalbleitermodul
100 und die Streifenleiter11 und12 . Wenn Imax den maximalen Strom durch das Leistungshalbleitermodul100 , der das doppelte des Nominalstroms des Leistungshalbleitermoduls100 betragen kann, darstellt, kann die Induktivität L der Anordnung weniger als beispielsweise 10–5 Vs/Imax betragen. Die Induktivität L ist hauptsächlich durch einen Abstand1 bestimmt, der durch die Summe der in4 beschriebenen Abstände11 und12 zwischen dem (den) Leistungshalbleitermodul(en)100 und dem (den) Kondensator(en)110 gegebenen ist:l = l1 + l2 - Eine obere Grenze des Verhältnisses d/b, wobei d der Abstand zwischen den Streifenleitern
11 und12 ist und b die Breite der Streifenleiter11 und12 (z. B. ist in4 b = b42, in6 b = b201 = b202), kann beispielsweise wie folgt ermittelt werden: wobei μ0 = 4·Pi·10–7 V·s/(A·m) die Vakuumpermeabilität mit Pi = 3,1415... darstellt. -
11 ist eine Querschnittsansicht des Kondensatormoduls110 , wie es bezugnehmend auf die1 und2 beschrieben ist. Das Modul110 weist Kondensatorelektroden115 auf, die elektrisch mit den steckerartigen Elementen44 verbunden sind, und Kondensatorelektroden116 , die mit den steckerartigen Elementen45 verbunden sind, wobei die Kondensatorelektroden115 ,116 abwechselnd und aufeinander folgend angeordnet sind. Das Innere des Gehäuses21 kann mit einem Dielektrikum119 , z. B. einem Silikon oder einem Epoxidharz, vergossen sein. Ein weiteres Kondensatormodul110 ist in12 gezeigt, wobei die erste Elektrode115 und die zweite Elektrode116 zusammen aufgewickelt sind. -
13a und13b zeigen ein Leistungshalbleitermodul120 , wobei13b eine Querschnittsansicht des Moduls120 entlang einer Linie F-F' der durch13a gegebenen Draufsicht darstellt. In dem Modul120 führen Ströme I11 und I12, die in den leitenden Blechen11 und12 im Wesentlichen parallel verlaufen, die jedoch entgegengesetzte Richtungen aufweisen durch Überlagerung zu einem resultierenden Strom I120. Ein Strom I13 des an die Phasenausgangsanschlüsse43 angeschlossenen leitenden Bleches13 weist eine Hauptrichtung auf, deren Richtung im Wesentlichen senkrecht ist zur Hauptrichtung des Stromes I120. -
14a ist eine perspektivische Ansicht eines Abschnitts eines Gehäusedeckels30 eines Leistungshalbleitermoduls. Eine Anzahl von Lastanschlüssen41 , die im Wesentlichen entlang einer geraden Linie angeordnet sind, erstreckt sich durch den Gehäusedeckel30 . Die Lastanschlüsse41 weisen Federklammern auf, von denen jede Federbeine41a ,41b besitzt. Jede der Federklammern41 ist mittels einer eigenen Anschlusslasche31 mit einem Anschlussbein71 verbunden. In14b , die eine Draufsicht auf den Gehäusedeckel30 darstellt, wird ein leitendes Blech11 einer Streifenleiteranordnung mit Öffnungen51 gegen den Gehäusedeckel30 geschoben, so dass die Öffnungen51 mit den Federklammer41 zusammenpassen.14c ist eine Querschnittsansicht entlang einer Linie G-G' gemäß14b . Nachdem die Öffnungen51 vollständig auf die Federklammern41 aufgeschoben sind, ist das Leistungshalbleitermodul elektrisch über annähernd die ganze Breite der Streifenleiteranordnung mit dem leitenden Blech verbunden, wodurch Querströme verringert sind. - Alternativ zu einer Federklammer-Verbindung, wie sie in den
14a bis14c gezeigt ist, sind andere Press-Fit Verbindungen, die beispielsweise eine gabelartige Struktur, eine augenartige Struktur, eine verdrehte Struktur, eine bolzenartige Struktur, oder eine nietenartige Struktur aufweisen, einsetzbar. Abweichend von den vorangehend erläuterten Anordnungen, können auch Module mit niedrigem Profil eingesetzt werden, bei denen Leistungsanschlüsse auf einander gegenüberliegenden Seitenwänden des Gehäuses des Leistungshalbleitermoduls angeordnet sind. - Zum Beispiel kann eine Press-Fit Verbindung zwischen einem gebohrtem Durchgangsloch und einem Anschlusspin dadurch hergestellt werden, dass ein Pin mit Übergröße in das gebohrte Durchgangsloch eingepresst wird. Das wesentliche Merkmal besteht darin, dass der Querschnitt des Pin größer sein muss als der Durchmesser des Lochs. Dies führt an dem Pin und dem gebohrten Durchgangsloch zu einem Materialüberlapp, der durch eine Deformation entweder des Pins oder des Lochs aufgenommen werden muss. Die Deformation kann elastisch oder nichtelastisch sein. Die obere Seite des Pins
41 kann Teil einer Lasche31 sein, wie sie z. B. in4 gezeigt ist, oder mit einer solchen verbunden sein. -
15a zeigt ein Beispiel einer Press-Fit Verbindung zwischen einem nachgiebigen Pin41 und einem Durchgangsloch51 eines Streifenleiters11 . Der Pin41 weist zwei Zweige41a ,41b auf, die ein federartiges Element bilden. Wenn die Zweige41a ,41b in das Durchgangsloch51 eingeführt werden, werden sie elastisch zusammengedrückt. Aufgrund der Kompression, wie sie in15b zu sehen ist, wirkt eine Spannung F auf die innere Seitenwand des Durchgangslochs51 und bildet eine feste Verbindung zwischen dem Pin und dem Durchgangsloch51 . Optional kann das Durchgangsloch51 mittels eines Auges11a verstärkt sein. In der in15c gezeigten horizontalen Querschnittsansicht ist zu erkennen, dass es aufgrund der Elastizität des durch die Zweige41a ,41b gebildeten federartigen Elements nicht zu einer signifikanten Deformation der inneren Seitenwände51 des Durchgangslochs51 kommt. - Alternativ dazu kann an Stelle eines nachgiebigen Pins ein massiver Pin
41 , wie er z. B. in16a gezeigt ist, verwendet werden. Zur Ausbildung einer festen Verbindung zwischen dem Pin41 und dem Streifenleiter11 deformiert der massive Pin41 die Seitenwand51a des Durchgangslochs51 , was in der horizontalen Querschnittsansicht gemäß16b zu sehen ist. - Auch wenn verschiedene Beispiele für die Realisierung der Erfindung offenbart wurden, ist es für den Fachmann selbstverständlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung aufweisen, ohne dabei den Erfindungsgedanken und den Schutzbereich zu verlassen. Es wird von denjenigen, die eine vernünftige technische Erfahrung besitzen, verstanden werden, dass andere Komponenten, die die selben Funktionen aufweisen, in geeigneter Weise eingesetzt werden können. Solche Modifikationen des erfinderischen Konzepts werden als durch die beigefügten Ansprüche umfasst angesehen.
Claims (25)
- Leistungshalbleiteranordnung umfassend einen Leistungshalbleiterchip, der mit wenigsten zwei steckerartigen Elementen elektrisch mit einem ersten Set steckerartiger Elemente verbunden ist; einen Metallstreifenleiter, der ein Set von Öffnungen zur Aufnahme des Sets der steckerartigen Elemente aufweist; wobei das Set von Öffnungen in dem Metallstreifenleiter und das Set steckerartiger Elemente eine Press-Fit Verbindung ausbilden.
- Die Leistungshalbleiteranordnung gemäß Anspruch 1, die weiterhin ein Substrat mit wenigstens einer Metallisierungsschicht aufweist, die den Leistungshalbleiterchip trägt, wobei das Set steckerartiger Elemente auf der Metallisierungsschicht montiert ist.
- Die Leistungshalbleiteranordnung gemäß Anspruch 1 oder 2, bei der die steckerartigen Elemente eine pinartige, eine gabelartige, eine augenartige, eine bolzenartige oder nietenartige Struktur aufweisen.
- Die Leistungshalbleiteranordnung gemäß einem der vorangehenden Ansprüche, bei der die steckerartigen Elemente des Sets entlang einer geraden Linie angeordnet sind.
- Die Leistungshalbleiteranordnung gemäß einem der vorangehenden Ansprüche, bei der die steckerartigen Elemente direkt auf einen Abschnitt der Metallisierungsschicht des Substrates gelötet, geschweißt, gebondet oder elektrisch leitend geklebt sind.
- Die Leistungshalbleiteranordnung gemäß einem der vorangehenden Ansprüche, bei der die steckerartigen Elemente durch eine kammartige Struktur an einem Ende einer Lasche ausgebildet sind, wobei die Lasche auf einen Abschnitt der Metallisierungsschicht des Substrates gelötet, geschweißt, gebondet oder elektrisch leitend geklebt ist.
- Die Leistungshalbleiteranordnung gemäß einem der vorangehenden Ansprüche, die ein weiteres Set steckerartiger Elemente umfasst, das wenigstens zwei steckerartige Elemente aufweist; wenigstens einen weiteren auf dem Substrat angeordneten Leistungshalbleiterchip aufweist, wobei jeder weitere Leistungshalbleiterchip einen ersten und einen zweiten Lastanschluss aufweist und wobei jeder der ersten Lastanschlüsse mit dem Set der steckerartigen Elemente und jeder der zweiten Lastanschlüsse mit dem weiteren Set steckerartiger Elemente verbunden ist.
- Die Leistungshalbleiteranordnung gemäß Anspruch 7, die einen weiteren Metallstreifenleiter aufweist, der ein weiteres Set von Öffnungen zur Aufnahme des weiteren Sets steckerartiger Elemente umfasst, wobei das weitere Set von Öffnungen und das weitere Set von steckerartigen Elementen eine Press-Fit Verbindung ausbilden, und wobei der erste Metallstreifenleiter und der weitere Metallstreifenleiter parallel zueinander angeordnet sind.
- Die Leistungshalbleiteranordnung gemäß Anspruch 8, bei der der eine Metallstreifenleiter und der weitere Metallstreifenleiter mittels eines Isolationsstreifens voneinander getrennt sind.
- Die Leistungshalbleiteranordnung gemäß Anspruch 9, bei der der eine Metallstreifenleiter, der weitere Metallstreifenleiter und der Isolatorstreifen so angeordnet sind, dass Ströme in den Metallstreifenleitern in entgegengesetzten Richtungen fließen.
- Die Leistungshalbleiteranordnung gemäß Anspruch 10, bei der die Induktivität der Anordnung aus dem einen Metallstreifenleiter, dem weiteren Metallstreifenleiter und dem Isolationsstreifen geringer ist als die Induktivität eines jeden der einzelnen Metallstreifenleiter.
- Die Leistungshalbleiteranordnung gemäß einem der Ansprüche 7 bis 11, die einen einzelnen Leistungstransistor, eine Transistorhalbbrücke, eine Dreiphasenbrücke, oder eine Freilaufdiode aufweisen.
- Die Leistungshalbleiteranordnung gemäß einem der vorangehenden Ansprüche mit einer weiteren elektronischen Komponente, die einen ersten Lastanschluss aufweist, der elektrisch mit einem dritten Set steckerartiger Elemente verbunden ist, wobei der erste Metallstreifenleiter ein drittes Set von Öffnungen aufweist, die das dritte Set steckerartiger Elemente aufnehmen und dabei eine Press-Fit Verbindung zwischen dem Leistungshalbleiterchip und der weiteren elektronischen Komponente ausbilden.
- Die Leistungshalbleiteranordnung gemäß Anspruch 13, bei der die weitere elektronische Komponente ein Blockkondensator ist.
- Die Leistungshalbleiteranordnung gemäß Anspruch 13, bei der die weitere elektronische Komponente ein Steuerschaltkreis für den Leistungshalbleiterchip oder die Leistungshalbleiterchips ist.
- Eine Leistungshalbleiteranordnung umfassend ein Keramiksubstrat, das wenigstens eine strukturierte Metallisierungsschicht aufweist; einen Leistungshalbleiterchip, der auf der Metallisierungsschicht angeordnet ist und der wenigstens einen ersten Lastanschluss und wenigstens einen zweiten Lastanschluss aufweist, wobei der erste Lastanschluss mit einem ersten Set steckerartiger Elemente verbunden ist, und wobei der zweite Lastanschluss mit einem zweiten Set steckerartiger Elemente verbunden ist; eine weitere elektronische Komponente, die wenigstens einen ersten Lastanschluss und wenigstens einen zweiten Lastanschluss aufweist, wobei der erste Lastanschluss mit einem dritten Set steckerartiger Elemente verbunden ist und wobei der zweite Lastanschluss mit einem vierten Set steckerartiger Elemente verbunden ist; ein erster Metallstreifenleiter, der ein erstes Set von Öffnungen aufweist, die das erste Set steckerartiger Elemente aufnehmen, und ein drittes Set von Öffnungen, die das dritte Set steckerartiger Elemente aufnehmen; ein zweiter Metallstreifenleiter, der ein zweites Set von Öffnungen aufweist, die das zweite Set steckerartiger Elemente aufnehmen, und ein viertes Set von Öffnungen, die das vierte Set steckerartiger Elemente aufnehmen; wobei die Öffnungen in den Metallstreifenleitern und die steckerartigen Elemente eine Press-Fit Verbindung ausbilden; und die Metallstreifenleiter parallel so zueinander angeordnet sind, dass wenn sie mit Strömen beaufschlagt werden, die betreffenden Ströme in den Metallstreifenleitern in entgegengesetzte Richtungen fließen.
- Die Leistungshalbleiteranordnung gemäß Anspruch 16, bei der die weitere elektronische Komponente ein Blockkondensator ist.
- Die Leistungshalbleiteranordnung gemäß Anspruch 16, bei der die weitere elektronische Komponente ein weiteres Substrat aufweist, das wenigstens einen weiteren Halbleiterchip trägt, der einen ersten und einen zweiten Lastanschluss aufweist, der mit dem dritten Set steckerartiger Elemente bzw. mit dem vierten Set steckerartiger Elemente verbunden ist.
- Die Leistungshalbleiteranordnung gemäß Anspruch 16, bei der die steckerartigen Elemente eine pinartige Struktur, eine gabelartige Struktur, eine augenartige Struktur, eine bolzenartige Struktur oder eine nietenartige Struktur aufweisen.
- Die Leistungshalbleiteranordnung gemäß einem der Ansprüche 16 bis 19, bei der die steckerartigen Elemente auf einen Abschnitt der Metallisierungsschicht des Substrates gelötet, geschweißt, gebondet oder elektrisch leitend geklebt sind.
- Die Leistungshalbleiteranordnung gemäß einem der Ansprüche 16 bis 20, bei der die steckerartigen Elemente durch einen Lasche gebildet sind, die an einem Ende eine kammartige Struktur aufweist, wobei die Lasche an einen Abschnitt der Metallisierungsschicht des Substrates gelötet, geschweißt, gebondet oder elektrisch leitend geklebt ist.
- Die Leistungshalbleiteranordnung gemäß einem der Ansprüche 16 bis 21, die wenigstens einen weiteren Halbleiterchip aufweist, der auf der Metallisierungsschicht angeordnet ist und der wenigstens einen ersten Lastanschluss und wenigstens einen zweiten Lastanschluss aufweist, wobei die ersten Lastanschlüsse mit dem ersten Set steckerartiger Elemente und die zweiten Lastanschlüsse mit dem zweiten Set steckerartiger Elemente verbunden sind; wobei – die auf der Metallisierungsschicht angeordneten Leistungshalbleiterchips in wenigstens einer geraden Reihe angeordnet sind, und wobei jede der wenigstens einen geraden Reihen in einer ersten Richtung verläuft; – die weitere elektronische Komponente in einer zweiten Richtung angeordnet ist, die senkrecht zu der ersten Richtung verläuft; – sich der erste Metallstreifenleiter und der zweite Metallstreifenleiter in der zweiten Richtung über das Gebiet des Leistungshalbleitermoduls erstrecken und parallel zu den Reihen der Leistungshalbleiterchips verlaufen.
- Die Leistungshalbleiteranordnung gemäß einem der Ansprüche 16 bis 22, bei der die Metallstreifenleiter mittels eines Isolators voneinander getrennt sind.
- Ein Verfahren zur Herstellung einer Leistungshalbleiter-Anordnung umfassend: – Bereitstellen eines Sets steckerartiger Elemente, die elektrisch mit einem Leistungshalbleiterchip verbunden sind; – Bereitstellen eines Metallstreifenleiters, der ein Set von Öffnungen aufweist, die dazu ausgebildet sind, ein Set steckerartiger Elemente aufzunehmen; – Positionieren des Metallstreifenleiters so, dass die Öffnungen mit den steckerartigen Elementen fluchten; – Aufpressen des Metallstreifenleiters auf die steckerartigen Elemente, so dass die steckerartigen Elemente in die Öffnungen eindringen und dabei eine Press-Fit Verbindung ausbilden.
- Verfahren gemäß Anspruch 24 umfassend die Schritte: – Bereitstellen eines Substrates, das eine strukturierte Metallisierungsschicht aufweist; – Montieren des Leistungshalbleiterchips und des ersten Sets steckerartiger Elemente auf der Metallisierungsschicht, um ein Set steckerartiger Elemente bereitzustellen, die mit dem Leistungshalbleiterchip verbunden sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/862,677 | 2007-09-27 | ||
US11/862,677 US7791208B2 (en) | 2007-09-27 | 2007-09-27 | Power semiconductor arrangement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008049193A1 true DE102008049193A1 (de) | 2011-01-20 |
DE102008049193B4 DE102008049193B4 (de) | 2014-09-25 |
Family
ID=40507274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008049193.4A Active DE102008049193B4 (de) | 2007-09-27 | 2008-09-26 | Niederinduktive Leistungshalbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US7791208B2 (de) |
CN (1) | CN101399262B (de) |
DE (1) | DE102008049193B4 (de) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011075921A1 (de) * | 2011-05-16 | 2012-11-22 | Infineon Technologies Ag | Leistungshalbleitermodul und Leistungshalbleitermodulsystem |
DE102012014407A1 (de) * | 2012-07-19 | 2014-01-23 | Wabco Gmbh | Vorrichtung zur Erfassung und Verarbeitung von Sensormesswerten und/oder zur Steuerung von Aktuatoren |
DE102014109385A1 (de) * | 2014-07-04 | 2016-01-07 | Karlsruher Institut für Technologie | Elektronische Bauteilanordnung |
US9888563B2 (en) | 2015-09-10 | 2018-02-06 | Infineon Technologies Ag | Electronics assembly with interference-suppression capacitors |
US10008411B2 (en) | 2016-12-15 | 2018-06-26 | Infineon Technologies Ag | Parallel plate waveguide for power circuits |
EP3392908A1 (de) * | 2017-04-20 | 2018-10-24 | Infineon Technologies AG | Leistungshalbleiteranordnung mit einem stapel von eine verbesserte geometrie aufweisenden anschlussplatten zur gemeinsamen elektrischen kontaktierungen mehrerer, gleichartiger leistungshalbleiter-schaltelemente |
DE102018103316A1 (de) * | 2018-02-14 | 2019-08-14 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtung |
US10410952B2 (en) | 2016-12-15 | 2019-09-10 | Infineon Technologies Ag | Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers |
WO2020126316A1 (de) * | 2018-12-18 | 2020-06-25 | Robert Bosch Gmbh | Niederinduktive verbindungsvorrichtung zum verbinden eines halbleitermmoduls und eines zwischenkreiskondensators |
DE102019210902A1 (de) * | 2019-07-23 | 2021-01-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung |
DE102019220010A1 (de) * | 2019-12-18 | 2021-06-24 | Zf Friedrichshafen Ag | Halbbrückenmodul eines Traktionsinverters einer Leistungselektronik eines Elektrofahrzeugs oder Hybridfahrzeugs |
DE102021204184A1 (de) | 2021-04-27 | 2022-10-27 | Robert Bosch Gesellschaft mit beschränkter Haftung | Phasen-Modul für einen Inverter mit verbesserter Testbarkeit, Inverter mit diesem Phasen-Modul sowie Herstellungsverfahren eines solchen Phasen-Moduls |
DE102022209559A1 (de) | 2022-09-13 | 2024-02-15 | Zf Friedrichshafen Ag | Halbbrückenmodul |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009026479B4 (de) | 2009-05-26 | 2016-12-29 | Infineon Technologies Ag | Leistungshalbleitermodul mit verringerter Oszillationsneigung |
JP5147996B2 (ja) * | 2010-01-15 | 2013-02-20 | 三菱電機株式会社 | 電力用半導体モジュール |
DE102010002627B4 (de) | 2010-03-05 | 2023-10-05 | Infineon Technologies Ag | Niederinduktive Leistungshalbleiterbaugruppen |
US8992267B2 (en) | 2010-12-28 | 2015-03-31 | Infineon Technologies Ag | Connecting system for electrically connecting electronic devices and method for connecting an electrically conductive first connector and an electrically conductive second connector |
DE102011013277A1 (de) * | 2011-03-07 | 2012-09-13 | Schott Ag | Gehäuse für Hochleistungsleuchtdioden - "2-Lagen-System" |
US8405206B1 (en) | 2011-09-30 | 2013-03-26 | Infineon Technologies Ag | Low-inductive semiconductor module |
US8487407B2 (en) | 2011-10-13 | 2013-07-16 | Infineon Technologies Ag | Low impedance gate control method and apparatus |
US8637964B2 (en) * | 2011-10-26 | 2014-01-28 | Infineon Technologies Ag | Low stray inductance power module |
CN102394235A (zh) * | 2011-11-15 | 2012-03-28 | 株洲南车时代电气股份有限公司 | 一种绝缘栅双极晶体管模块及其制作方法 |
US8648643B2 (en) * | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
EP2858230B1 (de) * | 2012-05-31 | 2020-12-02 | Toshiba Mitsubishi-Electric Industrial Systems Corporation | Stromrichter |
TWI456379B (zh) * | 2012-07-23 | 2014-10-11 | Chicony Power Tech Co Ltd | 電源系統及其組合式電源裝置 |
DE102013104522B3 (de) * | 2013-05-03 | 2014-06-26 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Subeinheiten und Anordnung hiermit |
JP6171586B2 (ja) * | 2013-06-04 | 2017-08-02 | 富士電機株式会社 | 半導体装置 |
US9077335B2 (en) * | 2013-10-29 | 2015-07-07 | Hrl Laboratories, Llc | Reduction of the inductance of power loop and gate loop in a half-bridge converter with vertical current loops |
DE102014107271B4 (de) * | 2014-05-23 | 2019-11-07 | Infineon Technologies Ag | Halbleitermodul |
CN106489203B (zh) | 2014-07-03 | 2018-09-18 | 日产自动车株式会社 | 半桥式功率半导体模块及其制造方法 |
US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
JP6245377B2 (ja) * | 2014-10-10 | 2017-12-13 | 富士電機株式会社 | 半導体装置及びバスバー |
CN107155372B (zh) * | 2014-11-28 | 2019-10-01 | 日产自动车株式会社 | 半桥功率半导体模块及其制造方法 |
US9355950B1 (en) * | 2015-01-08 | 2016-05-31 | Infineon Technologies Ag | Power semiconductor module having low gate drive inductance flexible board connection |
DE102015101086B4 (de) * | 2015-01-26 | 2018-04-12 | Infineon Technologies Ag | Leistungshalbleitermodulanordnung |
US10396057B2 (en) * | 2015-02-13 | 2019-08-27 | Nissan Arc, Ltd. | Half-bridge power semiconductor module and method for manufacturing same |
WO2016149146A1 (en) | 2015-03-13 | 2016-09-22 | Transphorm, Inc. | Paralleling of switching devices for high power circuits |
WO2016188909A1 (en) * | 2015-05-22 | 2016-12-01 | Abb Schweiz Ag | Power semiconductor module |
WO2017062056A1 (en) | 2015-10-09 | 2017-04-13 | Hrl Laboratories, Llc | GaN-ON-SAPPHIRE MONOLITHICALLY INTEGRATED POWER CONVERTER |
EP3246945B1 (de) * | 2016-05-19 | 2018-10-03 | ABB Schweiz AG | Leistungsmodul mit niedriger parasitärer induktivität |
US10600764B2 (en) * | 2016-06-01 | 2020-03-24 | Rohm Co., Ltd. | Semiconductor power module |
JP2018022757A (ja) * | 2016-08-03 | 2018-02-08 | 富士電機株式会社 | 半導体モジュール |
CN107818971B (zh) * | 2016-09-14 | 2019-11-05 | 台达电子企业管理(上海)有限公司 | 功率转换模块 |
US10021802B2 (en) * | 2016-09-19 | 2018-07-10 | General Electric Company | Electronic module assembly having low loop inductance |
US10312167B2 (en) | 2017-02-15 | 2019-06-04 | Infineon Technologies Ag | Semiconductor package, assembly and module arrangements for measuring gate-to-emitter/source voltage |
CN110476343B (zh) * | 2017-04-14 | 2021-07-20 | 松下知识产权经营株式会社 | 电力转换装置 |
US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
EP3613077B1 (de) | 2017-05-02 | 2020-10-07 | ABB Power Grids Switzerland AG | Halbbrückenmodul mit koaxialer anordnung der dc-anschlüsse |
RU2656302C1 (ru) * | 2017-06-26 | 2018-06-04 | Общество с ограниченной ответственностью "ЧЭАЗ-ЭЛПРИ" | Подмодуль полумостовой силового полупроводникового модуля |
RU2677253C2 (ru) * | 2017-06-26 | 2019-01-16 | Общество с ограниченной ответственностью "ЧЭАЗ-ЭЛПРИ" | Подмодуль полумостовой силового полупроводникового модуля |
CN109428498B (zh) * | 2017-08-31 | 2020-05-15 | 台达电子企业管理(上海)有限公司 | 组件结构、功率模块及功率模块组装结构 |
US10720378B2 (en) * | 2017-08-31 | 2020-07-21 | Delta Electronics (Shanghai) Co., Ltd | Component structure, power module and power module assembly structure |
DE102018202484A1 (de) * | 2018-02-19 | 2019-08-22 | Zf Friedrichshafen Ag | Leistungselektronikanordnung |
DE102018218961A1 (de) | 2018-11-07 | 2020-05-07 | Robert Bosch Gmbh | Schaltungsanordnung zur Ansteuerung einer elektrischen Maschine |
RU2706337C1 (ru) * | 2018-12-19 | 2019-11-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский автомобильно-дорожный государственный технический университет (МАДИ)" | Преобразователь напряжения с охлаждаемой батареей конденсаторов |
JP7467913B2 (ja) | 2019-12-27 | 2024-04-16 | 富士電機株式会社 | 半導体装置 |
CN111211114A (zh) * | 2020-03-01 | 2020-05-29 | 深圳市奕通功率电子有限公司 | 一种快速功率模块及功率模组 |
CN113707643A (zh) * | 2021-08-30 | 2021-11-26 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种高集成高可靠igbt功率模块及其制造方法 |
DE102021210938A1 (de) * | 2021-09-30 | 2023-03-30 | Zf Friedrichshafen Ag | Inverter mit optimiertem elektromagnetischem Verhalten |
DE102022200622B4 (de) * | 2022-01-20 | 2023-09-07 | Magna powertrain gmbh & co kg | Leistungselektronik |
CN118039508B (zh) * | 2024-04-12 | 2024-06-14 | 无锡利普思半导体有限公司 | 功率模块内部连接工艺 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3590328A (en) * | 1969-10-29 | 1971-06-29 | Hewlett Packard Co | Module assembly and method of making same |
US4907068A (en) | 1987-01-21 | 1990-03-06 | Siemens Aktiengesellschaft | Semiconductor arrangement having at least one semiconductor body |
US5296735A (en) | 1991-01-21 | 1994-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor module with multiple shielding layers |
EP0584668B1 (de) | 1992-08-26 | 1996-12-18 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleiter-Modul |
US5541453A (en) * | 1995-04-14 | 1996-07-30 | Abb Semiconductors, Ltd. | Power semiconductor module |
US6359331B1 (en) * | 1997-12-23 | 2002-03-19 | Ford Global Technologies, Inc. | High power switching module |
DE19927285C2 (de) * | 1999-06-15 | 2003-05-22 | Eupec Gmbh & Co Kg | Niederinduktives Halbleiterbauelement |
DE10103472A1 (de) | 2001-01-26 | 2002-08-22 | Eupec Gmbh & Co Kg | Halbleitermodul |
DE10331574A1 (de) * | 2003-07-11 | 2005-02-17 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungshalbleitermodul |
DE10352671A1 (de) * | 2003-11-11 | 2005-06-23 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungsmodul |
DE102004027185B4 (de) | 2004-06-03 | 2008-08-28 | Infineon Technologies Ag | Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration |
DE102004046806B4 (de) | 2004-09-27 | 2009-07-09 | Infineon Technologies Ag | Leistungshalbleitermodul |
DE102006025453B4 (de) * | 2006-05-31 | 2009-12-24 | Infineon Technologies Ag | Halbleiterschaltungsanordnung |
-
2007
- 2007-09-27 US US11/862,677 patent/US7791208B2/en active Active
-
2008
- 2008-09-11 CN CN2008102138951A patent/CN101399262B/zh active Active
- 2008-09-26 DE DE102008049193.4A patent/DE102008049193B4/de active Active
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011075921A1 (de) * | 2011-05-16 | 2012-11-22 | Infineon Technologies Ag | Leistungshalbleitermodul und Leistungshalbleitermodulsystem |
DE102011075921B4 (de) * | 2011-05-16 | 2014-06-05 | Infineon Technologies Ag | Mittels Klemmkeil und Gegenkeil elektrisch anschließbares Leistungshalbeiitermodul und Leistungshalbleitermodulsystem mit einem solchen Leistungshalbleitermodul |
US8848381B2 (en) | 2011-05-16 | 2014-09-30 | Infineon Technologies Ag | Power semiconductor module and power semiconductor module system |
DE102012014407A1 (de) * | 2012-07-19 | 2014-01-23 | Wabco Gmbh | Vorrichtung zur Erfassung und Verarbeitung von Sensormesswerten und/oder zur Steuerung von Aktuatoren |
US9010189B2 (en) | 2012-07-19 | 2015-04-21 | Wabco Gmbh | Device for acquiring and processing sensor measured values and for controlling actuators |
DE102014109385A1 (de) * | 2014-07-04 | 2016-01-07 | Karlsruher Institut für Technologie | Elektronische Bauteilanordnung |
US9888563B2 (en) | 2015-09-10 | 2018-02-06 | Infineon Technologies Ag | Electronics assembly with interference-suppression capacitors |
US10008411B2 (en) | 2016-12-15 | 2018-06-26 | Infineon Technologies Ag | Parallel plate waveguide for power circuits |
US10319631B2 (en) | 2016-12-15 | 2019-06-11 | Infineon Technologies Ag | Parallel plate waveguide for power semiconductor package |
US10410952B2 (en) | 2016-12-15 | 2019-09-10 | Infineon Technologies Ag | Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers |
US10453742B2 (en) | 2016-12-15 | 2019-10-22 | Infineon Technologies Ag | Power semiconductor package having a parallel plate waveguide |
EP3392908A1 (de) * | 2017-04-20 | 2018-10-24 | Infineon Technologies AG | Leistungshalbleiteranordnung mit einem stapel von eine verbesserte geometrie aufweisenden anschlussplatten zur gemeinsamen elektrischen kontaktierungen mehrerer, gleichartiger leistungshalbleiter-schaltelemente |
US10497684B2 (en) | 2017-04-20 | 2019-12-03 | Infineon Technologies Ag | Power semiconductor arrangement having a stack of connection plates |
DE102018103316A1 (de) * | 2018-02-14 | 2019-08-14 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtung |
DE102018103316B4 (de) * | 2018-02-14 | 2021-02-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitereinrichtung |
WO2020126316A1 (de) * | 2018-12-18 | 2020-06-25 | Robert Bosch Gmbh | Niederinduktive verbindungsvorrichtung zum verbinden eines halbleitermmoduls und eines zwischenkreiskondensators |
CN113169162A (zh) * | 2018-12-18 | 2021-07-23 | 罗伯特·博世有限公司 | 用于将半导体模块与中间回路电容器连接的低电感的连接设备 |
DE102019210902A1 (de) * | 2019-07-23 | 2021-01-28 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung |
DE102019220010A1 (de) * | 2019-12-18 | 2021-06-24 | Zf Friedrichshafen Ag | Halbbrückenmodul eines Traktionsinverters einer Leistungselektronik eines Elektrofahrzeugs oder Hybridfahrzeugs |
US11626813B2 (en) | 2019-12-18 | 2023-04-11 | Zf Friedrichshafen Ag | Half-bridge module of a traction inverter of power electronics of an electric or hybrid vehicle |
DE102021204184A1 (de) | 2021-04-27 | 2022-10-27 | Robert Bosch Gesellschaft mit beschränkter Haftung | Phasen-Modul für einen Inverter mit verbesserter Testbarkeit, Inverter mit diesem Phasen-Modul sowie Herstellungsverfahren eines solchen Phasen-Moduls |
DE102022209559A1 (de) | 2022-09-13 | 2024-02-15 | Zf Friedrichshafen Ag | Halbbrückenmodul |
Also Published As
Publication number | Publication date |
---|---|
DE102008049193B4 (de) | 2014-09-25 |
CN101399262A (zh) | 2009-04-01 |
US20090085219A1 (en) | 2009-04-02 |
CN101399262B (zh) | 2012-10-03 |
US7791208B2 (en) | 2010-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008049193B4 (de) | Niederinduktive Leistungshalbleiteranordnung | |
DE112009001638B4 (de) | Leistungshalbleitermodul | |
DE10237561C1 (de) | Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule | |
DE112012004185T5 (de) | Leistungsmanagements-Anwendungen von Zwischenverbindungssubstraten | |
DE102015101086B4 (de) | Leistungshalbleitermodulanordnung | |
DE112007000183T5 (de) | Hochleistungsmodul mit offener Rahmenbaugruppe | |
EP1450404A2 (de) | Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul | |
DE112016005574B4 (de) | Halbleitermodule | |
DE102015108909B4 (de) | Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben | |
EP1683197A2 (de) | Leistungsmodul | |
DE102011002534A1 (de) | Chippaket umfassend eine Vielzahl von Chips und Leiterausrichtung | |
DE102015113514A1 (de) | Schweissen und Löten von Transistorzuleitungen | |
EP3619739B1 (de) | Halbleitermodul | |
EP3031308A1 (de) | Leiterplattenanordnung, steuervorrichtung für ein kühlerlüftermodul und verfahren | |
DE19960013A1 (de) | Gehäuse für Hochstrom-Bauleiterteile | |
EP3770959A1 (de) | Verbindungsmethode für leistungsmodule mit einer zwischenkreisverschienung | |
EP2091081B1 (de) | Schaltungsanordnung mit Bondverbindung | |
DE102017211336B4 (de) | Leistungsmodul mit oberflächenmontierten elektrischen Kontaktierungselementen | |
DE102004027185A1 (de) | Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration | |
DE102016209604B4 (de) | Halbleitervorrichtung und Leistungswandlungsvorrichtung | |
DE102010000908A1 (de) | Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten | |
DE102014107271B4 (de) | Halbleitermodul | |
DE10333315B4 (de) | Leistungshalbleitermodul | |
DE19541111B4 (de) | Leistungswandler | |
DE102013104223A1 (de) | Halbleiter-Bauelemente und Verfahren zu deren Herstellung und Verwendung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |