JP2018022757A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2018022757A
JP2018022757A JP2016152444A JP2016152444A JP2018022757A JP 2018022757 A JP2018022757 A JP 2018022757A JP 2016152444 A JP2016152444 A JP 2016152444A JP 2016152444 A JP2016152444 A JP 2016152444A JP 2018022757 A JP2018022757 A JP 2018022757A
Authority
JP
Japan
Prior art keywords
recess
concave portion
long side
insulating plate
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016152444A
Other languages
English (en)
Inventor
文雄 繁田
Fumio Shigeta
文雄 繁田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016152444A priority Critical patent/JP2018022757A/ja
Priority to CN201710521940.9A priority patent/CN107689349A/zh
Priority to US15/666,553 priority patent/US20180040534A1/en
Publication of JP2018022757A publication Critical patent/JP2018022757A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】信頼性の低下を抑制することができる。【解決手段】接着剤を介して、絶縁板の長辺４１ａ及び長辺４１ａに対向する長辺４１ｂにそれぞれ形成された凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５に、ケースの側壁３１ａ及び側壁３１ａに対向する側壁３１ｂの底面にそれぞれ形成された凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５がそれぞれ嵌合するため、絶縁板と収納部３０（ケース）との密着面積が増加する。そして、絶縁板と収納部３０（ケース）との密着力が向上するために、絶縁板と収納部３０（ケース）とに隙間の発生が抑制される。【選択図】図６

Description

本発明は半導体モジュールに関する。
半導体モジュールは、積層基板、積層基板に搭載されたパワー半導体素子、及び、当該パワー半導体素子を収容し、積層基板上に配置された樹脂ケースを備える。半導体モジュールでは、樹脂ケース内に封止樹脂が充填され、パワー半導体素子等が封止されて、樹脂ケースに上蓋が設けられている。
特開２０００−１３３７６９号公報
半導体モジュールにおいて、電圧が印可されてパワー半導体素子が駆動し、発熱すると、積層基板に熱応力が発生して、積層基板が撓んでしまう。積層基板が撓むと、樹脂ケースと積層基板の間に隙間が生じて、封止樹脂がこの隙間から外部に漏れ出てしまい、半導体モジュールの信頼性が低下してしまう。
本発明はこのような点に鑑みてなされたものであり、信頼性の低下を抑制することができる半導体モジュールを提供することを目的とする。
上記の課題を解決するために、本発明の第１の態様では、積層基板、ケース及び封止材を有する半導体モジュールが提供される。積層基板は絶縁板及び回路板を有してよい。絶縁板は、矩形状であって、おもて面及びおもて面に対向する裏面、第１長辺及び第１長辺に対向する第２長辺、おもて面側に第１長辺に沿って配置された第１凹部、及びおもて面側に第２長辺に沿って配置された第２凹部を備えてよい。第１凹部及び第２凹部は絶縁板の周縁部に配置され、回路板は絶縁板の周縁部の内側の領域に配置されてよい。ケースは、第１側壁及び第１側壁に対向する第２側壁、第１側壁及び第２側壁の間に配置された第３側壁及び第３側壁に対向する第４側壁、第１側壁の底面に配置された第１凸部、及び、第２側壁の底面に配置された第２凸部を備えてよい。ケースは、さらに、絶縁板の裏面側に配置され得る冷却部を固定するための、第３側壁及び第４側壁にそれぞれ配置された固定部を備えてよい。ケースは、絶縁板の周縁部に接着剤を介して配置されてよい。封止材は、ケース内の回路板を封止してよい。さらに、第１凹部に第１凸部が、第２凹部に第２凸部が、それぞれ挿入されてよい。
上記構成の半導体モジュールは、信頼性の低下を抑止する。
第１の実施の形態における半導体装置の側面図である。 第１の実施の形態における半導体装置の上面図である。 第１の実施の形態における積層基板の側面図である。 第１の実施の形態における積層基板の上面図である。 図２の一点鎖線Ｙ−Ｙにおける半導体装置の断面図である。 図１の一点鎖線Ｘ−Ｘにおける半導体装置の断面図である。 参考例の半導体装置の側面図である。 第２の実施の形態の半導体装置の要部拡大図である。
以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について図１及び図２を用いて説明する。
図１は、第１の実施の形態における半導体装置の側面図であり、図２は、第１の実施の形態における半導体装置の上面図である。
半導体装置１は、半導体モジュール１０と、半導体モジュール１０に取り付けられる冷却部２０とを有している。
半導体モジュール１０は、積層基板（後述）と、ケース３１と、ケース３１の内側に充填された封止材（図示を省略）と、を備えている。
ケース３１は上蓋３２とともに収納部３０を構成してよい。収納部３０は、内側に積層基板が配置されてよい。積層基板に設けられた複数の外部接続端子４４は上蓋３２から突出している。
また、ケース３１の対向する一対の側壁３１ｃ，３１ｄ（第３，第４側壁）には、ねじ孔３３ａ１，３３ｂ１を備える固定部３３ａ，３３ｂがそれぞれ設けられている。半導体モジュール１０は、ねじ孔３３ａ１，３３ｂ１に取り付けられるねじ３６ａ，３６ｂを用いて、半導体モジュール１０の裏面に冷却部２０が取り外し可能に固定される。なお、このようなケース３１の詳細については後述する。
冷却部２０は、熱伝導率が高いアルミニウム、鉄、銀、銅、または、これらの合金等により構成されている。冷却部２０は、半導体モジュール１０から発生した熱を伝導し、その熱を外部に放出する。冷却部２０は、例えば、図１に示されるような、冷却フィンが用いられる。冷却部２０は、図１に示す冷却フィンに限らず、内部に液体が流通して半導体モジュール１０を冷却する冷却装置を用いることも可能である。半導体モジュール１０は冷却部２０に直接搭載されてもよいし、コンパウンド等の熱伝導材料を介して搭載されてもよい。
このような半導体装置１では、パワー半導体素子が動作して発生した熱が、冷却部２０に伝導して、冷却部２０から外部に放熱されて、半導体モジュール１０が冷却される。
次に、半導体モジュール１０が備える積層基板について、図３及び図４を用いて説明する。
図３は、第１の実施の形態における積層基板の側面図であり、図４は、第１の実施の形態における積層基板の上面図である。
積層基板４０は、絶縁板４１及び回路板４３を備える。絶縁板４１は、矩形状であって、おもて面及びおもて面に対向する裏面を備えてよい。
積層基板４０は、絶縁板４１のおもて面に配置される回路板４３と、さらに絶縁板４１の裏面に配置される金属板４２と、回路板４３上に設けられた外部接続端子４４とを有してよい。
絶縁板４１の厚さは、例えば、２５０μｍ以上、３８０μｍ以下である。絶縁板４１は、例えば、酸化アルミニウム、窒化ケイ素等により構成されている。絶縁板４１は、長辺４１ａ（第１長辺）、長辺４１ａに対向する長辺４１ｂ（第２長辺）及び周縁部を備えてよい。絶縁板４１は、長辺４１ａと長辺４１ｂの間に、さらに、短辺４１ｃ及び短辺４１ｃに対向する短辺４１ｄを備えてよい。絶縁板４１のおもて面の周縁部には、長辺４１ａ（第１長辺）に沿って凹部４５ａ１〜４５ａ５（第１凹部）が形成されている。また、同様におもて面の周縁部には、長辺４１ｂ（第２長辺）に沿って、凹部４５ｂ１〜４５ｂ５（第２凹部）がそれぞれ形成されている。凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５は、絶縁板４１の強度が損なわれない程度の大きさで形成されている。また、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５は、絶縁板４１の所定の位置に例えばレーザ照射を連続して行うことにより形成される。凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５は、成型、エッチングや機械加工によって形成されてもよい。
金属板４２は、絶縁板４１の裏面全面に配置されており、熱伝導率が高いアルミニウム、鉄、銀、銅、または、これらを含む合金等により構成されている。
回路板４３は、絶縁板４１の枠状の周縁部の内側の領域に配置されてよい。絶縁板４１のおもて面側の、回路板４３と長辺４１ａの間の周縁部、回路板４３と長辺４１ｂの間の周縁部には、それぞれ凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５を含んでよい。回路板４３は導電性に優れた銅等の金属等により構成されてよい。回路板４３は、さらに、絶縁板４１の一対の長辺４１ａ，４１ｂに沿ってそれぞれ設けられた回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７と、回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７の内側に配置される複数の回路パターン４３ｃとを含んでよい。また、外部接続端子４４が、回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７，４３ｃにそれぞれ電気的に接合して適宜配置されている。
また、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等のパワー半導体素子（図示を省略）が、回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７，４３ｃ上にそれぞれ適宜配置されている。このようなパワー半導体素子と、回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７，４３ｃとの間がワイヤやリードフレーム（図示を省略）により適宜電気的に接続されている。
次に、収納部３０の詳細について、図５及び図６を用いて説明する。
図５は、図２の一点鎖線Ｙ−Ｙにおける半導体装置の断面図であり、図６は、図１の一点鎖線Ｘ−Ｘにおける半導体装置の断面図である。
なお、図５及び図６では、冷却部２０の記載は省略している。
収納部３０は、積層基板４０上に配置されているケース３１と、ケース３１の開口を塞ぐ上蓋３２とを有している。
ケース３１は、絶縁板４１の周縁部に沿って接着材（図示を省略）を介して配置されて、回路板４３を取り囲んでいる。周縁部は、絶縁板４１の凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５を含む。ケース３１は樹脂で成型されてよい。
ケース３１は、箱形状であり、側壁３１ａ（第１側壁）、側壁３１ａに対向する側壁３１ｂ（第２側壁）、側壁３１ｃ、及び、側壁３１ｃに対向する側壁３１ｄを備えてよい。側壁３１ｃ及び側壁３１ｄは、側壁３１ａ及び側壁３１ｂの間に配置される。側壁３１ａ，３１ｂの長さは実質的に同じで、側壁３１ｃ，３１ｄより長くてよい。
絶縁板４１の周縁部に対向する側壁３１ａの底面３４ａには、絶縁板４１の凹部４５ａ１〜４５ａ５に対向する位置に凸部３５ａ１〜３５ａ５（第１凸部）がそれぞれ形成されている。同様に側壁３１ｂの底面３４ｂには、絶縁板４１の凹部４５ｂ１〜４５ｂ５に対向する位置に凸部３５ｂ１〜３５ｂ５（第２凸部）がそれぞれ形成されている。ケース３１を積層基板４０の絶縁板４１の周縁部に配置すると、凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５は、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５にそれぞれ挿入され得る。凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５は、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５に対し、嵌合されてもよいし、接着剤により接着されてもよい。なお、凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５は、ケース３１を射出形成するための金型に予め凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５に対応する型を形成しておくことで、ケース３１と共に形成されてもよい。
ケース３１内には封止材３７が充填されて、回路板４３を封止する。封止材３７は、回路板４３上に配置されるパワー半導体素子、ワイヤ、外部接続端子４４を封止してもよい。また、ケース３１の側壁３１ｃ及び側壁３１ｄの中央部には、ねじ孔３３ａ１，３３ｂ１を有する固定部３３ａ，３３ｂがそれぞれ形成されている。
なお、封止材３７は、例えば、エポキシ樹脂、シリコーンゲル等を用いることができる。
上蓋３２は、ケース３１と同様の樹脂で構成されており、ケース３１の開口を塞ぐようにケース３１の上端側に一体的に取り付けられている。上蓋３２は、外部接続端子４４が挿通するための挿通孔（図示を省略）が外部接続端子４４に対応してそれぞれ形成されている。また、上蓋３２には、ケース３１内に封止材３７が充填される充填孔（図示を省略）が適宜形成されている。
半導体装置１では、積層基板４０の絶縁板４１の周縁部に、接着剤を介して収納部３０（ケース３１）の側壁３１ａ，３１ｂの底面３４ａ，３４ｂを当接し、収納部３０内に充填した封止材３７により回路板４３と回路板４３上の構成を封止して、半導体モジュール１０が構成される。
さらに、半導体モジュール１０を冷却部２０に搭載し、固定部３３ａ，３３ｂのねじ孔３３ａ１，３３ｂ１に挿通させたねじ３６ａ，３６ｂにより冷却部２０にねじ止めして、半導体モジュール１０が冷却部２０に固定される。これにより、図１及び図２に示した半導体装置１が構成される。積層基板４０は、ケース３１と冷却部２０の間に挟まれ、拘束される。半導体装置１では、短辺４１ｃ，４１ｄに隣接して固定部３３ａ，３３ｂが設けられているので、積層基板４０の長辺４１ａ，４１ｂに比べて短辺４１ｃ，４１ｄがより堅固に冷却部２０に押し付けられる。
ここで、参考例としての半導体装置について、図７を用いて説明する。
図７は、参考例の半導体装置の側面図である。
半導体装置２は、図１及び図２に示した第１の実施の形態の半導体装置１と異なり、絶縁板４１に形成されている凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂと、半導体装置１のケース３１の底面３４ａ，３４ｂに形成されている凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５とを備えていない。半導体装置２は、これらの構成以外は、半導体装置１と同様の構成を有している。
このような構成を有している半導体装置２では、パワー半導体素子が駆動し、発熱すると、パワー半導体素子からの熱は積層基板４０に伝導する。積層基板４０では、絶縁板４１、金属板４２及び回路板４３に熱変形が生じる。積層基板４０は、絶縁板４１と、金属板４２と、回路板４３との線膨張係数の差に基づく熱応力が生じて、例えば、ボウル型に反るような変形をしてしまう。
ところで、半導体装置２では、半導体モジュール１０が、冷却部２０に搭載され、さらに、収納部３０の固定部３３ａ，３３ｂのねじ孔３３ａ１，３３ｂ１に挿入されたねじ３６ａ，３６ｂを用いて冷却部２０に固定されている。
すなわち、積層基板４０は、一対の短辺４１ｃ，４１ｄ側が、ねじ３６ａ，３６ｂと冷却部２０とによりそれぞれ押圧された状態となる（例えば、図６を参照）。
半導体装置２において、パワー半導体素子の発熱に応じた熱応力によりボウル型に反ろうとする積層基板４０は、短手方向の反りが抑制されて、図７に示されるように、長手方向に凹状（金属板４２側を下に凸）に反るようになる。
この際、半導体装置２では、図７に示されるように、積層基板４０の一対の長辺４１ａ，４１ｂと、収納部３０（ケース３１）の一対の側壁３１ａ，３１ｂとの間に隙間が生じてしまう。半導体装置２では、このような隙間から収納部３０内に充填された封止材３７が漏れ出てしまい、また、このような隙間から収納部３０内に外部から水分が入り込んでしまうおそれがある。
これに対して、半導体装置１では、積層基板４０の絶縁板４１の一対の長辺４１ａ，４１ｂに沿って凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５を、収納部３０（ケース３１）の側壁３１ａ，３１ｂの底面３４ａ，３４ｂに沿って凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５をそれぞれ形成する。積層基板４０の絶縁板４１の周縁部に収納部３０（ケース３１）の底面３４ａ，３４ｂを当接することで、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５に凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５がそれぞれ挿入する。凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５に凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５がそれぞれ嵌合してもよいし、接着剤により接着してもよい。底面３４ａ，３４ｂと絶縁板４１の周縁部は接着剤により接着されてよい。
半導体装置１では、電圧が印可されたパワー半導体素子が発熱すると、積層基板４０は、短辺４１ｃ側と短辺４１ｃに対向する短辺４１ｄ側とが、ねじ３６ａ，３６ｂと冷却部２０とによりそれぞれ押圧されているため、図７で説明したように、長手方向に凹状（金属板４２側を下に凸）に反ろうとする。
しかし、半導体装置１は、絶縁板４１の凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５に収納部３０（ケース３１）の凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５がそれぞれ挿入されるため、絶縁板４１と収納部３０（ケース３１）との密着面積が増加する。そして、半導体装置１は、絶縁板４１と収納部３０（ケース３１）との密着力が向上するために、絶縁板４１と収納部３０（ケース３１）との間の隙間の発生が抑制される。
したがって、半導体装置１は、積層基板４０が熱応力に基づき長手方向に凹状（金属板４２側を下に凸）に反ろうとしても、絶縁板４１と収納部３０（ケース３１）との間の隙間の発生が抑制される。絶縁板４１と収納部３０（ケース３１）との間の隙間の発生が抑制されることで、封止材３７がシリコーンゲルの場合には、シリコーンゲルの流出を防止することができる。また、封止材３７がエポキシ樹脂の場合には、エポキシ樹脂に対して外部から水分の流入を防止することができる。このようにして、半導体装置１は、信頼性の低下を抑制することができる。
なお、図７で説明したように、半導体装置２では、積層基板４０は、一対の短辺４１ｃ，４１ｄ側が、ねじ３６ａ，３６ｂと冷却部２０とによりそれぞれ押圧された状態で熱応力が発生して、長手方向に凹状（金属板４２側を下に凸）に反る。
積層基板４０の一対の長辺４１ａ，４１ｂと収納部３０の一対の側壁３１ａ，３１ｂとの間の隙間は、積層基板４０が長手方向に凹状（金属板４２側を下に凸）に反るために、一対の長辺４１ａ，４１ｂの中央部付近が最も広がり、一対の長辺４１ａ，４１ｂの端部側ほど狭くなる。
そこで、半導体装置１では、積層基板４０の一対の長辺４１ａ，４１ｂと収納部３０の一対の側壁３１ａ，３１ｂとの間の隙間の発生を抑制するため、少なくとも、絶縁板４１の一対の長辺４１ａ，４１ｂの中央部付近に凹部４５ａ１，４５ｂ１を、ケース３１の一対の側壁３１ａ，３１ｂの中央部付近に凸部３５ａ１，３５ｂ１をそれぞれ設けることが望ましい。半導体モジュール１０において、凹部４５ａ１，４５ｂ１と凸部３５ａ１，３５ｂ１は対向するように配置されるとよい。
さらに、絶縁板４１に複数の凹部４５ａ２〜４５ａ５，４５ｂ２〜４５ｂ５を、ケース３１に複数の凸部３５ａ２〜３５ａ５，３５ｂ２〜３５ｂ５をそれぞれ設けると、密着力が向上する。なお、第１の実施の形態では、５つの凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５（凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５）をそれぞれ形成する場合を説明しているが、５つに限らず、２〜４つ、６つ以上の凹部（凸部）を形成することができる。凹部４５ａ２，４５ａ４と凹部４５ａ３，４５ａ５は凹部４５ａ１を間にして配置されてよい。凹部４５ｂ２，４５ｂ４と凹部４５ｂ３，４５ｂ５は凹部４５ｂ１を間にして配置されてよい。凹部４５ａ１〜４５ａ５は実施的に一列に配置されてよいし、ジグザグに配置されてもよい。凹部４５ｂ１〜４５ｂ５も同様に配置されてよい。
また、半導体装置２では、積層基板４０の一対の長辺４１ａ，４１ｂと収納部３０の一対の側壁３１ａ，３１ｂとの間の隙間は、一対の長辺４１ａ，４１ｂの中央部付近が最も広がり、一対の長辺４１ａ，４１ｂの端部側ほど狭くなる。すなわち、積層基板４０に生じる熱応力は、一対の長辺４１ａ，４１ｂの中央部付近の方が端部側よりも大きいことが考えられる。
したがって、半導体装置１では、絶縁板４１の長辺４１ａ，４１ｂそれぞれの中央付近と、ケース３１の密着力を大きくすることが望ましい。このためには、絶縁板４１の中央部側の凹部及びケース３１の中央部側の凸部それぞれの体積を、端部側に比べて増加させることが望ましい。長辺４１ａ，４１ｂそれぞれの端部側から中央部側に向かって凹部（及び、凸部）の体積を増加させることで、収納部３０（ケース３１）と絶縁板４１との密着面積も増加して、密着力も向上する。
第１の実施の形態では、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５の体積は、一対の長辺４１ａ，４１ｂの中央部側に形成された凹部４５ａ１，４５ｂ１の方が、一対の長辺４１ａ，４１ｂの端部側に形成された凹部４５ａ４，４５ａ５，４５ｂ４，４５ｂ５よりも大きくなるように形成されている。
例えば、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５の深さが、均一であり、１９０μｍ程度である場合、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５の長さ（絶縁板４１の長辺方向の長さ）も、均一であり、２５００μｍ程度であるとする。この場合、凹部４５ａ１，４５ｂ１の幅（絶縁板４１の短辺方向の長さ）は、５００μｍ程度、凹部４５ａ２，４５ａ３，４５ｂ２，４５ｂ３の幅は、４００μｍ程度、凹部４５ａ４，４５ａ５，４５ｂ４，４５ｂ５の幅は、３００μｍ程度である。
また、半導体装置１では、絶縁板４１の一対の長辺４１ａ，４１ｂに形成する凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５は、絶縁板４１の一対の長辺４１ａ，４１ｂに沿ってそれぞれ設けられた回路板４３の回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７の隙間に対向するように形成されるとよい。また、凸部３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５は、凹部４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５に対向して収納部３０（ケース３１）の一対の側壁３１ａ，３１ｂの底面３４ａ，３４ｂに沿って形成されるとよい。回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７の隙間に対向して凹部及び凸部を設けることにより、封止材３７がシリコーンゲルの場合に、回路パターン４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７の隙間から流出するシリコーンゲルを阻止して、シリコーンゲルの流出を確実に防止することができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態に対して、積層基板４０の絶縁板４１（並びに、ケース３１）に形成する凹部（並びに、凸部）の形状が異なっている。
第２の実施の形態の半導体装置について図８を用いて説明する。
図８は、第２の実施の形態の半導体装置の要部拡大図である。
なお、図８は、図５に示した断面図において凹部４５ｂ１に挿入された凸部３５ｂ１に対応する箇所の拡大図である。
半導体装置３は、第１の実施の形態の半導体装置１と同様に、半導体モジュールと、冷却部とを有し、半導体装置１と同様の構成を成している。
半導体装置３は、絶縁板４１の長辺４１ｂの中央部付近に形成される凹部１４５ｂ１と、ケース３１の側壁３１ｂの中央部付近に形成される凸部１３５ｂ１とを少なくとも備える。図８に示されるように、凹部１４５ｂ１の底部には、回路パターン４３から長辺４１ｂに向かって深くなる傾斜面が形成されている。凹部１４５ｂ１に挿入された凸部１３５ｂ１の頂部には、回路パターン４３から長辺４１ｂに向かって高くなる傾斜面が形成されている。
半導体装置３は、絶縁板４１の周縁部に長辺４１ｂに沿って凹部１４５ｂ１以外の凹部が設けられてよい。長辺４１ｂに対向する長辺４１ａに沿って凹部が設けられてよい。長辺４１ｂに沿って設けられた凹部は、それぞれの底部に、回路パターン４３から長辺４１ｂに向かって深くなる傾斜面が形成されてよい。長辺４１ａに沿って設けられた凹部は、それぞれの底部に、回路パターン４３から長辺４１ａに向かって深くなる傾斜面が形成されてよい。また、ケース３１の側壁３１ｂの底面には凸部１３５ｂ１以外の凸部も設けられてよい。側壁３１ｂに対向する側壁３１ａの底面にも凸部が設けられてよい。側壁３１ｂの凸部は、それぞれの頂部に、回路パターン４３から長辺４１ｂに向かって高くなる傾斜面が形成されてよい。側壁３１ａの凸部は、それぞれの頂部に、回路パターン４３から長辺４１ａに向かって高くなる傾斜面が形成されてよい。
半導体装置３は、このような傾斜面が形成された凹部１４５ｂ１及び凸部１３５ｂ１を備えるので、熱応力に応じた積層基板４０が金属板４２側を下に凸に変形することが抑制される。このため、半導体装置３は、第１の実施の形態の半導体装置１と比較して、絶縁板４１と収納部３０（ケース３１）との密着力がさらに向上する。これにより、半導体装置３でも、絶縁板４１と収納部３０（ケース３１）との間の隙間の発生が抑制されることで、封止材がシリコーンゲルの場合には、シリコーンゲルの流出を防止することができる。また、封止材がエポキシ樹脂の場合には、エポキシ樹脂に対して外部から水分の流入を防止することができる。このようにして、半導体装置３は、信頼性の低下をより抑制することができる。
１ 半導体装置
１０ 半導体モジュール
２０ 冷却部
３０ 収納部
３１ ケース
３２ 上蓋
３３ａ，３３ｂ 固定部
３３ａ１，３３ｂ１ ねじ孔
３４ａ，３４ｂ 底面
３５ａ１〜３５ａ５，３５ｂ１〜３５ｂ５，１３５ｂ１ 凸部
３６ａ，３６ｂ ねじ
３７ 封止材
４０ 積層基板
４１ 絶縁板
４２ 金属板
４３ 回路板
４３ａ１〜４３ａ１０，４３ｂ１〜４３ｂ７，４３ｃ 回路パターン
４４ 外部接続端子
４５ａ１〜４５ａ５，４５ｂ１〜４５ｂ５，１４５ｂ１ 凹部

Claims (10)

  1. 矩形状であって、おもて面及び前記おもて面に対向する裏面、第１長辺及び前記第１長辺に対向する第２長辺、前記おもて面側に前記第１長辺に沿って配置された第１凹部、及び前記おもて面側に前記第２長辺に沿って配置された第２凹部を備えた絶縁板と、
    前記第１凹部及び第２凹部を含む前記絶縁板の周縁部の内側の領域に配置された回路板と、
    を有する積層基板と、
    第１側壁及び前記第１側壁に対向する第２側壁、前記第１側壁及び第２側壁の間に配置された第３側壁及び前記第３側壁に対向する第４側壁、前記第１側壁の底面に配置された第１凸部、前記第２側壁の底面に配置された第２凸部、及び、前記絶縁板の裏面側に配置される冷却部を固定するための、前記第３側壁及び第４側壁にそれぞれ配置された固定部を備え、前記周縁部に接着剤を介して配置されたケースと、
    前記ケース内の前記回路板を封止する封止材と、
    を有し、
    前記第１凹部に前記第１凸部が、前記第２凹部に前記第２凸部が、それぞれ挿入されている半導体モジュール。
  2. 前記第１凹部に前記第１凸部が、前記第２凹部に前記第２凸部が、それぞれ嵌合している請求項１記載の半導体モジュール。
  3. 前記第１凹部に前記第１凸部が、前記第２凹部に前記第２凸部が、それぞれ接着剤により接着している請求項１記載の半導体モジュール。
  4. 前記第１凹部は前記第１長辺の中央部に、前記第２凹部は前記第２長辺の中央部に、それぞれ配置されている、
    請求項１記載の半導体モジュール。
  5. 前記第１凹部は第３凹部及び第４凹部を含み、前記第２凹部は第５凹部及び第６凹部を含み、前記第１凸部は第３凸部及び第４凸部を含み、前記第２凸部は第５凸部及び第６凸部を含み、
    前記第３凹部に前記第３凸部が、前記第４凹部に前記第４凸部が、前記第５凹部に前記第５凸部が、前記第６凹部に前記第６凸部が、それぞれ挿入されている
    請求項１記載の半導体モジュール。
  6. 前記第３凹部は前記第１長辺の中央部に配置され、前記第４凹部は前記第３凹部に対し前記第１長辺の端部側に配置され、前記第３凹部の体積は前記第４凹部より大きく、
    前記第５凹部は前記第２長辺の中央部に配置され、前記第６凹部は前記第５凹部に対し前記第２長辺の端部側に配置され、前記第５凹部の体積は前記第６凹部より大きい、
    請求項５記載の半導体モジュール。
  7. 前記第３凹部と前記第４凹部は深さが同じであって、前記第３凹部の幅は前記第４凹部より広く、
    前記第５凹部と前記第６凹部は深さが同じであって、前記第５凹部の幅は前記第６凹部より広い、
    請求項６記載の半導体モジュール。
  8. 前記回路板は、前記領域上の前記第１長辺及び第２長辺側に間隔を空けて配置される複数の回路パターンを含んで構成されている、
    請求項１記載の半導体モジュール。
  9. 前記第１凹部及び第２凹部は、前記回路パターン間の隙間に対向してそれぞれ形成されている、
    請求項８記載の半導体モジュール。
  10. 前記第１凹部及び第２凹部は、前記絶縁板の内側よりも外側の方が深くなる傾斜面を底部に備える、
    請求項１乃至９のいずれかに記載の半導体モジュール。
JP2016152444A 2016-08-03 2016-08-03 半導体モジュール Pending JP2018022757A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016152444A JP2018022757A (ja) 2016-08-03 2016-08-03 半導体モジュール
CN201710521940.9A CN107689349A (zh) 2016-08-03 2017-06-30 半导体模块
US15/666,553 US20180040534A1 (en) 2016-08-03 2017-08-01 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016152444A JP2018022757A (ja) 2016-08-03 2016-08-03 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2018022757A true JP2018022757A (ja) 2018-02-08

Family

ID=61069936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016152444A Pending JP2018022757A (ja) 2016-08-03 2016-08-03 半導体モジュール

Country Status (3)

Country Link
US (1) US20180040534A1 (ja)
JP (1) JP2018022757A (ja)
CN (1) CN107689349A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement

Also Published As

Publication number Publication date
CN107689349A (zh) 2018-02-13
US20180040534A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
JP6526323B2 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
US9117795B2 (en) Semiconductor device
CN109564908B (zh) 半导体装置以及半导体装置的制造方法
KR100752239B1 (ko) 전력 모듈 패키지 구조체
JP2015073012A (ja) 半導体装置
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
JP2006190798A (ja) 半導体装置
JP6083399B2 (ja) 半導体装置及びその製造方法
JP2005191071A (ja) 半導体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP2020098885A (ja) 半導体装置
TW201405814A (zh) 功率半導體裝置
US20150130042A1 (en) Semiconductor module with radiation fins
CN107452688B (zh) 半导体装置
JP5301497B2 (ja) 半導体装置
JP2006216641A (ja) 半導体モジュール
JP2015185835A (ja) 半導体装置及びその製造方法
JP2018022757A (ja) 半導体モジュール
JP2022162192A (ja) 半導体装置及びそれを用いた半導体モジュール
KR101443970B1 (ko) 전력 모듈 패키지
JP2017069351A (ja) 半導体装置
WO2019021507A1 (ja) 半導体装置及び半導体モジュール
CN219658693U (zh) 一种功率半导体模块