CN102394235A - 一种绝缘栅双极晶体管模块及其制作方法 - Google Patents

一种绝缘栅双极晶体管模块及其制作方法 Download PDF

Info

Publication number
CN102394235A
CN102394235A CN2011103609554A CN201110360955A CN102394235A CN 102394235 A CN102394235 A CN 102394235A CN 2011103609554 A CN2011103609554 A CN 2011103609554A CN 201110360955 A CN201110360955 A CN 201110360955A CN 102394235 A CN102394235 A CN 102394235A
Authority
CN
China
Prior art keywords
chip
substrate
igbt
module
fast recovery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103609554A
Other languages
English (en)
Inventor
刘国友
覃荣震
黄建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CSR Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CSR Times Electric Co Ltd filed Critical Zhuzhou CSR Times Electric Co Ltd
Priority to CN2011103609554A priority Critical patent/CN102394235A/zh
Publication of CN102394235A publication Critical patent/CN102394235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及半导体技术领域，更具体地说，涉及一种绝缘栅双极晶体管模块及其制作方法。所述模块包括：基板；位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；模块外表面的外部电极端子；其中，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接。本发明由于在基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接，使得模块的可靠性大大提高。另一方面，采用低温键合的连接方式，制作模块所需要的材料和零部件更少，使得模块结构更加简单，提高了器件的可靠性。

Description

一种绝缘栅双极晶体管模块及其制作方法
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种绝缘栅双极晶体管模块及其制作方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是新型的大功率器件，它具有通态压降低、电流容量大、输入阻抗高、响应速度快、易于控制等优点，被广泛应用于工业、信息、新能源、医学、交通、军事和航空领域。
对于焊接式IGBT模块而言，如图1所示，主要包括：基板1100，基板1100上面有双面金属化的衬板1300、衬板1300上面焊接有绝缘栅双极晶体管(IGBT)芯片1410、快恢复二极管芯片(Fast Recovery Diode，FRD)1420，衬板1300上面还焊接有辅助电极1600、印刷电路板(Printed Circuit Board，PCB)1700；IGBT模块外部有栅极端子1810，发射极端子1820、集电极端子1830。其中，基板1100与衬板1300之间、衬板1300与IGBT芯片1410以及FRD芯片1420之间采用焊接的方式进行连接，焊接层为锡银焊层1200。IGBT模块中的IGBT芯片1410正面的电极(包括栅极1411、发射极1412)与FRD芯片1420正面的电极(包括FRD芯片阳极1421)通过粗铝线1500引出至衬板1300的金属化面上进行互连，这里衬板1300的另一个作用是实现功率半导体芯片(IGBT芯片1410、FRD芯片1420)不同电极的互连。IGBT芯片的栅极1411、发射极1412、集电极1413再通过辅助电极1600、PCB1700引出至模块外部，实现与外部端子(栅极端子1810，发射极端子1820、集电极端子1830)的连接。
然而、发明人在实现本发明的过程中发现现有技术至少存在以下问题：由于IGBT模块中的基板与衬板之间、衬板与芯片之间都采用焊接的方式进行连接，而焊层一般为锡银焊料，其熔点一般为200℃～300℃。IGBT模块工作时其内部芯片结温可高达175℃，随着IGBT模块工作时间的增长，基板与衬板之间的焊层、衬板与芯片之间的焊层会由于热应力产生裂纹，导致IGBT模块的可靠性降低，进而出现失效现象。
另一方面，由于IGBT模块内各芯片的电极之间采用引线键合的方式进行连接，IGBT模块中存在多个键合点，由于IGBT模块内部材料的热膨胀系数不同，IGBT模块长期工作中会由于应力等问题产生裂纹进而导致键合点的脱落，导致IGBT模块的失效。
发明内容
本发明实施例提供一种绝缘栅双极晶体管模块及其制作方法，减少IGBT模块的失效现象，提高器件的可靠性。
为实现上述目的，本发明实施例提供了如下技术方案：
一方面，本发明实施例公开了一种绝缘栅双极晶体管模块，所述模块包括：
基板；
位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；
模块外表面的外部电极端子；
其中，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接。
优选的，所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面的电极采用引线进行互连，并通过辅助电极引出模块外部，实现与所述外部电极端子的连接。
优选的，所述外部电极端子与绝缘栅双极晶体管芯片以及快速恢复二极管芯片正面相应的电极采用低温键合实现连接。
优选的，所述采用低温键合实现连接为：
所述低温键合的连接介质为银键合层。
优选的，所述基板上表面为金属化层。
优选的，所述基板为导电材料。
另一方面，本发明实施例还提供了一种绝缘栅双极晶体管模块，包括：
基板；
位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；
模块外表面的外部电极端子；
其中，所述外部电极端子与绝缘栅双极晶体管芯片以及快速恢复二极管芯片正面相应的电极采用低温键合实现连接。
优选的，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用焊接实现连接。
优选的，所述采用低温键合实现连接为：
所述低温键合的连接介质为银键合层。
另一方面，本发明实施例还提供了一种绝缘栅双极晶体管模块的制作方法，其特征在于，所述方法包括：
提供基板，将绝缘栅双极晶体管芯片、快恢复二极管芯片采用低温键合方法键合到所述基板上；
实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接。
优选的，所述实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接为：
将所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面的电极采用引线进行互连，并通过辅助电极引出模块外部，实现与所述外部电极端子的连接。
优选的，所述实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接为：
将外部电极端子采用低温键合方法键合到所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面相应的电极上。
另一方面，本发明实施例还提供了一种绝缘栅双极晶体管模块的制作方法，其特征在于，所述方法包括：
提供基板，将绝缘栅双极晶体管芯片、快恢复二极管芯片连接到所述基板上；
将外部电极端子采用低温键合方法键合到所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面相应的电极上。
优选的，所述将绝缘栅双极晶体管芯片、快恢复二极管芯片连接到所述基板上为：
将绝缘栅双极晶体管芯片、快恢复二极管芯片采用焊接方法固定到所述基板上。
与现有技术相比，上述技术方案具有以下优点：本发明实施例提供的绝缘栅双极晶体管模块，由于在基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接，取代了现有技术中采用锡银焊料进行焊接的连接方式，使得模块的可靠性大大提高。另一方面，采用低温键合的连接方式，不需要衬板等材料，制作模块所需要的材料和零部件更少，使得模块结构更加简单，提高了器件的可靠性。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有技术中的IGBT模块示意图；
图2为本发明提供的IGBT模块第一实施例示意图；
图3为本发明提供的IGBT模块第二实施例示意图；
图4为本发明提供的IGBT模块第三实施例示意图；
图5为本发明提供的IGBT模块第四实施例示意图。
1100-基板；  1200-锡银焊层；  1300-衬板；  1410-IGBT芯片；
1411-IGBT芯片的栅极；         1412-IGBT芯片的发射极；
1413-IGBT芯片的集电极；       1420-FRD芯片；
1421-FRD芯片阳极；            1422-FRD芯片阴极；
1500-粗铝线； 1600-辅助电极； 1700-PCB；  1810-栅极端子；
1820-发射极端子；             1830-集电极端子；
2100-绝缘基板；               2100′-导电基板；
2110-基板上表面图案金属化层；2120-基板上表面单面金属化层；
2200-锡银焊层；       2410-IGBT芯片；      2411-IGBT芯片栅极；
2412-IGBT芯片发射极；                      2413-IGBT芯片集电极；
2420-FRD芯片；       2421-FRD芯片阳极；    2422-FRD芯片阴极；
2500-引线；          2600-辅助电极；       2700-PCB；
2810-栅极端子；      2820-发射极端子；     2830-集电极端子；
2900-银键合层
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，如图1所示，对于焊接式IGBT模块而言，为了实现在模块内部对芯片进行固定，需要将各个芯片进行焊接，并对芯片的电极进行互连与引出。现有技术的焊接式IGBT模块，基板1100上面有双面金属化的衬板1300、衬板1300上面焊接有IGBT芯片1410、FRD芯片1420、衬板1300上面还焊接有辅助电极1600、PCB1700。其中，基板1100与衬板1300之间、衬板1300与IGBT芯片1410以及FRD芯片1420之间采用焊接的方式进行连接，焊接层为锡银焊层1200。IGBT模块中的IGBT芯片1410、FRD芯片1420正面的电极通过粗铝线1500引出至衬板1300的金属化面上进行互连，这里衬板1300的另一个作用是实现功率半导体芯片(IGBT芯片1410、FRD芯片1420)不同电极的互连。IGBT芯片的栅极1411、发射极1412、集电极1413再通过辅助电极1600、PCB1700引出至模块外部，实现与外部端子(栅极端子1810，发射极端子1820、集电极端子1830)的连接。
发明人在实现本发明的过程中发现现有技术至少存在以下问题：由于IGBT模块中的基板与衬板之间、衬板与芯片之间都采用焊接的方式进行连接，而焊层一般为锡银焊料，其熔点一般为200℃～300℃，随着IGBT模块工作时间的增长，基板与衬板之间的焊层、衬板与芯片之间的焊层会出现老化现象，导致IGBT模块的可靠性降低。另一方面，由于IGBT模块内各芯片的电极之间采用引线键合的方式进行连接，IGBT模块中存在多个键合点，由于IGBT模块内部材料的热膨胀系数不同，IGBT模块长期工作中会由于应力等问题产生裂纹进而导致键合点的脱落，导致IGBT模块的失效。
为了提高IGBT模块的可靠性，本发明实施例提供了采用低温键合技术代替焊接方式的IGBT模块。其中，低温键合技术(Low Temperature JoiningTechnique，LTJT)，就是在空气环境中，在较低温度下(一般为220℃～300℃)，对键合材料施加一定的压力并维持一定时间，从而实现键合材料与键合界面连接的一种技术。
本发明实施例提供了一种绝缘栅双极晶体管(IGBT)模块，包括：
基板；
位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；
所述模块外表面的外部电极端子；
其中，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接。
在本发明提供的实施例中，在基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接，取代了现有技术中采用锡银焊料进行焊接的连接方式，使得模块的可靠性大大提高。另一方面，采用低温键合的连接方式，不需要衬板等材料，制作模块所需要的材料和零部件更少，使得模块结构更加简单，提高了器件的可靠性。
参见图2，本发明提供的IGBT模块第一实施例示意图。
如图2所示，在本发明第一实施例中，所述模块包括基板2100，位于基板2100上面、模块内部的IGBT芯片2410和FRD芯片2420。其中，基板2100与IGBT芯片2410之间、FRD芯片2420之间采用低温键合的方式实现连接。
具体的，所述基板上表面为图案金属化层2110。所述金属化层被划分为多个互相隔离的区域，形成为单面金属化并带金属化图案的金属化层，用于实现IGBT芯片2410、FRD芯片2420正面电极的连接。这里，基板的材料可以是绝缘材料，在基板的上表面进行金属化处理，形成一层金属化层。在将IGBT芯片的栅极和发射极以及FRD芯片的阳极引出到基板的金属化面时，为了区分不同的电极，将金属化层划分成多个不同的区域，各个区域彼此隔离，这样就形成了带金属化图案的金属化层。
在具体实现时，将IGBT芯片2410、FRD芯片2420以及辅助电极2600通过低温键合技术直接键合到基板的金属化面上。如图2所示，是将IGBT芯片2410背面的集电极2413以及FRD芯片背面的阴极2422通过低温键合技术键合到金属化面上，从而实现IGBT芯片与FRD芯片反并联连接。优选的，用于实现连接的连接介质可以是银键合层2900。
IGBT芯片2410、FRD芯片2420正面电极互连依然采用引线进行互连，例如使用粗铝线、铝带或者铜线进行互连。模块内部的所有芯片共有5个电极：IGBT芯片正面的栅极2411和发射极2412，背面的集电极2413；FRD芯片正面的阳极2421，背面的阴极2422。具体实现时，IGBT芯片正面的发射极2412与FRD芯片正面的阳极2421通过引线引出到衬板正面的一个金属化区域上，实现IGBT发射极2412与FRD阳极2412互连；IGBT芯片背面的集电极2413与FRD芯片背面的阴极2422通过键合层引到衬板正面的另一个金属化区域上实现互连；IGBT芯片正面的栅极2411通过引线引出到衬板正面的另一个金属化区域上实现栅极互连。这样，IGBT芯片正面的发射极2412和FRD芯片正面的阳极2421互连形成一个共同的电极——IGBT模块的发射极；IGBT芯片背面的集电极2413与FRD芯片背面的阴极2422互连形成一个共同的电极——IGBT模块的集电极；所有IGBT芯片正面的栅极2412互连作为一个电极——IGBT模块的栅极。故IGBT模块的外部共为三个电极：发射极端子2820、集电极端子2830和栅极端子2810。为了实现电极的模块极互连，IGBT模块还包括辅助电极2600和PCB2700。辅助电极2600的作用是将基板金属化面上的各个电极引到PCB2700板上，并通过辅助电极引出模块外部，实现与所述外部电极端子的连接。
与现有技术的焊接式模块相比，本发明实施例提供的IGBT模块封装材料不再需要衬板，基板与芯片的连接方式不再使用焊接方式而是采用低温键合技术，连接材料由锡银焊料变为银键合层。这样，由于银的熔点为900度以上，大大提高了连接层的可靠性。另一方面，采用低温键合工艺，大大提高了模块的可靠性。而且将芯片直接键合到基板上，不再需要衬板，减少了连接次数和封装材料，简化了封装工艺，使模块结构更简单，制作更容易，性能更可靠。
参见图3，本发明提供的IGBT模块第二实施例示意图。
在本发明提供的第二实施例中，采用低温键合技术同时代替芯片焊接和引线键合工艺。在现有技术中，由于采用引线键合实现芯片电极的互连，在键合点的连接处以及键合引线易发生断裂而引起失效。而在第二实施例中，采用低温键合代替引线键合，可以直接将电极端子键合到芯片表面电极上，电极端子相比粗铝线不易发生断裂，因此提高了模块的可靠性。
所述模块包括基板2100，位于基板2100上面、模块内部的IGBT芯片2410和FRD芯片2420。其中，基板2100与IGBT芯片2410之间、FRD芯片2420之间采用低温键合的方式实现连接。
具体的，所述基板上表面为单面金属化层2120。所述金属化层为整块金属化层。这里，基板的材料可以是绝缘材料，在基板的上表面进行金属化处理，形成一层金属化层。这里，金属化层为单面金属化层，不带金属化图案。
在具体实现时，将IGBT芯片2410、FRD芯片2420以及集电极端子2830通过低温键合技术直接键合到基板的金属化面上。如图3所示，是将IGBT芯片2410背面的集电极2413以及FRD芯片背面的阴极2422通过低温键合技术键合到金属化面上，从而实现IGBT芯片与FRD芯片反并联连接。然后将栅极端子2810和发射极端子2820通过低温键合技术直接键合到芯片上，实现芯片正面电极的互连并引出模块外部。具体实现时，由于栅极端子、发射极端子、集电极端子下部有多个引脚，分别键合到每个芯片的电极上，就实现了芯片正面电极的互连并引出模块外部。以发射极端子2820为例，将发射极端子2820下部的引脚分别键合到IGBT芯片正面的发射极2412和FRD芯片正面的阳极2421上，将IGBT模块内部所有IGBT芯片的发射极以及FRD芯片的阳极都引出到发射极端子2820上。对于栅极端子2810，是将栅极端子2810下部的引脚分别键合到各个IGBT芯片正面的栅极上，从而将IGBT模块内部所有IGBT芯片的栅极都引出到栅极端子上。对于集电极端子，通过将其下部的多个引脚都键合到基板2100的金属化面2120上，通过键合层与IGBT芯片背面的集电极2413和FRD芯片背面的阴极2422互连，将模块内部所有IGBT芯片的集电极2413及FRD芯片的阴极2422都引出到2830上。
优选的，用于实现连接的连接介质可以是银键合层2900。
与现有技术中的焊接式模块相比，本发明第二实施例提供的IGBT模块封装材料不再需要衬板、辅助电极和PCB；基板与芯片连接不再使用焊接技术而是采用低温键合技术，连接材料由锡银焊料变为银键合层，提高了模块的可靠性。另一方面，模块内部芯片的互连由引线键合技术变为低温键合技术，芯片正面电极不再需要先引到衬板上进行互连，而是直接通过键合到芯片正面的端子引出，实现了双面散热。而在现有技术中的IGBT模块只能实现单面散热。这是因为模块内部芯片工作时产生的热量，可以通过基板向下传递实现散热，也可以通过键合到芯片正面的电极端子向上传递实现散热。因此电极端子既提供电流通路，也提供散热通路。而现有的IGBT模块由于芯片正面电极引出到衬板上互连，几乎没有向上散热的能力，只能实现向下散热。而本发明提供的IGBT模块既能实现通过电极端子实现向上散热，也能通过基板实现向下散热，即双面散热。
参见图4，本发明提供的IGBT模块第三实施例示意图。
在本发明提供的第三实施例中，采用低温键合技术同时代替芯片焊接和引线键合工艺。所述模块包括基板2100′，位于基板2100′上面、模块内部的IGBT芯片2410和FRD芯片2420。其中，基板2100′与IGBT芯片2410之间、FRD芯片2420之间采用低温键合的方式实现连接。
具体的，所述基板为导电材料，具体的，所述基板可以是金属基板。这里，基板既作为模块的基板也作为模块的一个电极。
在具体实现时，将IGBT芯片2410、FRD芯片2420通过低温键合技术直接键合到金属基板2100′上。然后将栅极端子2810和发射极端子2820通过低温键合技术直接键合到芯片上，实现芯片正面电极的互连。具体实现时，由于栅极端子、发射极端子、集电极端子下部有多个引脚，分别键合到每个芯片的电极上，就实现了芯片正面电极的互连并引出模块外部。以发射极端子2820为例，将发射极端子2820下部的引脚分别键合到IGBT芯片正面的发射极2412和FRD芯片正面的阳极2421上，将IGBT模块内部所有IGBT芯片的发射极以及FRD芯片的阳极都引出到发射极端子2820上。对于栅极端子2810，是将栅极端子2810下部的引脚键合到IGBT芯片正面的栅极上，从而将IGBT模块内部所有IGBT芯片的栅极都引出到栅极端子上。在本发明提供的第三实施例中，并不需要集电极端子，这是因为，由于在本发明实施例中的IGBT模块采用金属基板，可以直接将IGBT芯片背面的集电极2413和FRD芯片背面的阴极2422由金属基板2100′从模块的底部引出，不再需要通过集电极端子实现电极从模块上部引出。优选的，用于实现连接的连接介质可以是银键合层2900。
与现有技术中的焊接式模块相比，本发明第三实施例提供的IGBT模块封装材料不再需要衬板、辅助电极、PCB和集电极端子；基板与芯片连接不再使用焊接技术而是采用低温键合技术，连接材料由锡银焊料变为银键合层，提高了模块的可靠性。另一方面，模块内部芯片的互连由引线键合技术变为低温键合技术，芯片正面电极不再需要先引到衬板上进行互连，而是直接通过键合到芯片正面的端子引出，实现了双面散热。
在现有技术中，由于采用引线键合实现芯片电极的互连，在键合点的连接处以及键合引线易发生断裂而引起失效。本发明针对这种情况，采用低温键合代替引线键合，可以直接将电极端子键合到芯片表面电极上，电极端子相比粗铝线不易发生断裂，提高了模块的可靠性。
本发明还提供一种绝缘栅双极晶体管模块，包括：
基板；
位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；
模块外表面的外部电极端子；
其中，所述外部电极端子与绝缘栅双极晶体管芯片以及快速恢复二极管芯片正面相应的电极采用低温键合实现连接。
参见图5，本发明提供的IGBT模块第四实施例示意图。所述模块包括基板2100，位于基板2100上面、模块内部的IGBT芯片2410和FRD芯片2420。其中，基板2100与IGBT芯片2410之间、FRD芯片2420之间采用焊接的方式实现连接。
具体的，所述基板上表面为金属化层2120。所述金属化层为整块金属化层。这里，基板的材料可以是绝缘材料，在基板的上表面进行金属化处理，形成一层金属化层。这里，金属化层为单面金属化层，不带金属化图案。
在具体实现时，将IGBT芯片2410、FRD芯片2420以及集电极端子2830通过锡银焊料2200焊接到基板的金属化面上。然后将栅极端子2810和发射极端子2820通过低温键合技术直接键合到芯片上，实现芯片正面电极的互连并引出模块外部。优选的，所述连接介质为银键合层2900。具体实现时，由于栅极端子、发射极端子、集电极端子下部有多个引脚，分别键合到每个芯片的电极上，就实现了芯片正面电极的互连并引出模块外部。以发射极端子2820为例，将发射极端子2820下部的引脚分别键合到IGBT芯片正面的发射极2412和FRD芯片正面的阳极2421上，将IGBT模块内部所有IGBT芯片的发射极以及FRD芯片的阳极都引出到发射极端子2820上。对于栅极端子2810，是将栅极端子2810下部的引脚键合到IGBT芯片正面的栅极上，从而将IGBT模块内部所有IGBT芯片的栅极都引出到栅极端子上。对于集电极端子，通过将其下部的多个引脚都焊接到基板2100的金属化面2120上，通过锡银焊层2200与IGBT芯片背面的集电极2413和FRD芯片背面的阴极2422相连，将模块内部所有IGBT芯片的集电极2413及FRD芯片的阴极2422都引出到2830上。
优选的，用于实现连接的连接介质可以是银键合层2900。
与现有技术中相比，本发明第四实施例提供的IGBT模块封装材料不再需要衬板、辅助电极和PCB；另一方面，模块内部芯片的互连由引线键合技术变为低温键合技术，芯片正面电极不再需要先引到衬板上进行互连，而是直接通过键合到芯片正面的端子引出，实现了双面散热。
在本发明提供的另一实施例中，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接。所述低温键合的连接介质为银键合层。在这一实施例中，基板与芯片连接不再使用焊接技术而是采用低温键合技术，连接材料由锡银焊料变为银键合层，提高了模块的可靠性。
本发明实施例还提供了一种绝缘栅双极晶体管模块的制作方法，所述方法包括：
提供基板，将绝缘栅双极晶体管芯片、快恢复二极管芯片采用低温键合方法键合到所述基板上；
实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接。
优选的，所述实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接为：将所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面的电极采用引线进行互连，并通过辅助电极引出模块外部，实现与所述外部电极端子的连接。
优选的，所述实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接为：将外部电极端子采用低温键合方法键合到所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面相应的电极上。
另一方面，本发明实施例还提供了一种绝缘栅双极晶体管模块的制作方法，其特征在于，所述方法包括：
提供基板，将绝缘栅双极晶体管芯片、快恢复二极管芯片连接到所述基板上；
将外部电极端子采用低温键合方法键合到所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面相应的电极上。
优选的，所述将绝缘栅双极晶体管芯片、快恢复二极管芯片连接到所述基板上为：将绝缘栅双极晶体管芯片、快恢复二极管芯片采用焊接方法固定到所述基板上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (14)

1.一种绝缘栅双极晶体管模块，其特征在于，所述模块包括：
基板；
位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；
模块外表面的外部电极端子；
其中，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用低温键合实现连接。
2.根据权利要求1所述的模块，其特征在于，所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面的电极采用引线进行互连，并通过辅助电极引出模块外部，实现与所述外部电极端子的连接。
3.根据权利要求1所述的模块，其特征在于，所述绝缘栅双极晶体管芯片以及快速恢复二极管芯片正面电极与相应的外部电极端子采用低温键合实现连接。
4.根据权利要求1至3任意一项所述的模块，其特征在于，所述采用低温键合实现连接为：
所述低温键合的连接介质为银键合层。
5.根据权利要求1所述的模块，其特征在于，所述基板上表面为金属化层。
6.根据权利要求1所述的模块，其特征在于，所述基板为导电材料。
7.一种绝缘栅双极晶体管模块，其特征在于，包括：
基板；
位于所述基板上面、所述模块内部的绝缘栅双极晶体管芯片、快恢复二极管芯片；
模块外表面的外部电极端子；
其中，所述外部电极端子与绝缘栅双极晶体管芯片以及快速恢复二极管芯片正面相应的电极采用低温键合实现连接。
8.根据权利要求7所述的模块，其特征在于，所述基板与所述绝缘栅双极晶体管芯片之间、基板与所述快恢复二极管芯片之间采用焊接实现连接。
9.根据权利要求7或8所述的模块，其特征在于，所述采用低温键合实现连接为：
所述低温键合的连接介质为银键合层。
10.一种绝缘栅双极晶体管模块的制作方法，其特征在于，所述方法包括：
提供基板，将绝缘栅双极晶体管芯片、快恢复二极管芯片采用低温键合方法键合到所述基板上；
实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接。
11.根据权利要求10所述的方法，其特征在于，所述实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接为：
将所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面的电极采用引线进行互连，并通过辅助电极引出模块外部，实现与所述外部电极端子的连接。
12.根据权利要求10所述的方法，其特征在于，所述实现所述绝缘栅双极晶体管芯片以及快恢复二极管芯片与外部电极端子的连接为：
将外部电极端子采用低温键合方法键合到所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面相应的电极上。
13.一种绝缘栅双极晶体管模块的制作方法，其特征在于，所述方法包括：
提供基板，将绝缘栅双极晶体管芯片、快恢复二极管芯片连接到所述基板上；
将外部电极端子采用低温键合方法键合到所述绝缘栅双极晶体管芯片以及快恢复二极管芯片正面相应的电极上。
14.根据权利要求13所述的方法，其特征在于，所述将绝缘栅双极晶体管芯片、快恢复二极管芯片连接到所述基板上为：
将绝缘栅双极晶体管芯片、快恢复二极管芯片采用焊接方法固定到所述基板上。
CN2011103609554A 2011-11-15 2011-11-15 一种绝缘栅双极晶体管模块及其制作方法 Pending CN102394235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103609554A CN102394235A (zh) 2011-11-15 2011-11-15 一种绝缘栅双极晶体管模块及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103609554A CN102394235A (zh) 2011-11-15 2011-11-15 一种绝缘栅双极晶体管模块及其制作方法

Publications (1)

Publication Number Publication Date
CN102394235A true CN102394235A (zh) 2012-03-28

Family

ID=45861493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103609554A Pending CN102394235A (zh) 2011-11-15 2011-11-15 一种绝缘栅双极晶体管模块及其制作方法

Country Status (1)

Country Link
CN (1) CN102394235A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
CN112928073A (zh) * 2021-04-20 2021-06-08 沈阳益峰电器有限责任公司 一种igbt功率模块装置及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080156398A1 (en) * 2006-12-28 2008-07-03 Yusuke Yasuda Bonding method and bonding material using metal particle
US20080291640A1 (en) * 2006-12-22 2008-11-27 Abb Technology Ag Electronic device with a base plate
CN101399262A (zh) * 2007-09-27 2009-04-01 英飞凌科技股份公司 功率半导体装置
CN101405863A (zh) * 2006-03-27 2009-04-08 飞兆半导体公司 使用涂覆有金属的导线的半导体装置及电部件制造
CN101946318A (zh) * 2008-02-14 2011-01-12 三菱重工业株式会社 半导体元件模块及其制造方法
DE102010012231A1 (de) * 2010-03-19 2011-09-22 Danfoss Silicon Power Gmbh Verfahren zum NTV-Sintern eines Halbleiterbausteins

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405863A (zh) * 2006-03-27 2009-04-08 飞兆半导体公司 使用涂覆有金属的导线的半导体装置及电部件制造
US20080291640A1 (en) * 2006-12-22 2008-11-27 Abb Technology Ag Electronic device with a base plate
US20080156398A1 (en) * 2006-12-28 2008-07-03 Yusuke Yasuda Bonding method and bonding material using metal particle
CN101399262A (zh) * 2007-09-27 2009-04-01 英飞凌科技股份公司 功率半导体装置
CN101946318A (zh) * 2008-02-14 2011-01-12 三菱重工业株式会社 半导体元件模块及其制造方法
DE102010012231A1 (de) * 2010-03-19 2011-09-22 Danfoss Silicon Power Gmbh Verfahren zum NTV-Sintern eines Halbleiterbausteins

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件
CN112928073A (zh) * 2021-04-20 2021-06-08 沈阳益峰电器有限责任公司 一种igbt功率模块装置及制造方法

Similar Documents

Publication Publication Date Title
CN101866909B (zh) 双向开关模块
CN102254886A (zh) 一种免引线键合igbt模块
CN102244066A (zh) 一种功率半导体模块
CN111430335A (zh) 一种叠层结构级联型GaN基功率器件及其封装方法
CN102270640B (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
US20180261519A1 (en) Semiconductor package structure
CN102693969B (zh) 一种igbt功率模块
CN202695428U (zh) 一种igbt功率模块
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN116314170A (zh) 一种低寄生电感高散热性能的SiC双面冷却模块
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN104867888A (zh) 一种高散热性SiC的功率模块
CN102394235A (zh) 一种绝缘栅双极晶体管模块及其制作方法
CN112201628A (zh) 一种功率模块封装结构及其制备方法
CN103367305A (zh) 一种用于igbt器件的电连接结构
CN103779343A (zh) 功率半导体模块
CN110911395A (zh) 双面散热igbt模块
CN103413797A (zh) 一种三维结构单元组装的功率半导体模块
WO2021047273A1 (zh) 倒装led光源
CN204669313U (zh) 一种基于PCB工艺的GaAs和LDMOS/GaN混合集成微波放大器
CN107768340A (zh) 一种功率模块陶瓷衬板
CN113053850A (zh) 功率模块封装结构
CN113707643A (zh) 一种高集成高可靠igbt功率模块及其制造方法
JP2018041949A (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
CN203746841U (zh) 功率半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120328