DE102007013186A1 - Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben - Google Patents

Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102007013186A1
DE102007013186A1 DE102007013186A DE102007013186A DE102007013186A1 DE 102007013186 A1 DE102007013186 A1 DE 102007013186A1 DE 102007013186 A DE102007013186 A DE 102007013186A DE 102007013186 A DE102007013186 A DE 102007013186A DE 102007013186 A1 DE102007013186 A1 DE 102007013186A1
Authority
DE
Germany
Prior art keywords
semiconductor module
semiconductor
supply
electrodes
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007013186A
Other languages
English (en)
Other versions
DE102007013186B4 (de
Inventor
Ralf Dipl.-Phys. Dipl.-Ing. Otremba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102007013186.2A priority Critical patent/DE102007013186B4/de
Priority to US11/693,333 priority patent/US8410591B2/en
Publication of DE102007013186A1 publication Critical patent/DE102007013186A1/de
Application granted granted Critical
Publication of DE102007013186B4 publication Critical patent/DE102007013186B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20754—Diameter ranges larger or equal to 40 microns less than 50 microns
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (1), das Halbleiterchips (2) mit jeweils einer Leistungsversorgungselektrode (6, 7) auf seiner Rückseite zum Anlegen eines Versorgungspotenzials (4, 5) und jeweils einer Leistungsausgangselektrode (8, 9) auf seiner Oberseite zum Übertragen eines Ausgangsstroms an Leistungsausgänge (10, 11, 12) des Halbleitermoduls (1) aufweist. Ferner weisen die Halbleiterchips (2) Steuerelektroden (14, 15) zum Schalten des Halbleiterbauelements auf. Das Halbleitermodul weist auf seiner Unterseite Flachleiter mit Versorgungsflachleitern, auf denen die Halbleiterchips (2, 3) mit ihren Leistungsversorgungselektroden (6, 7) angeordnet sind, auf. Außerdem stehen Ausgangsflachleiter (22, 23, 24) mit den Leistungsausgangselektroden (8, 9) in Wirkverbindung. Schließlich sind auf der Unterseite der Halbleitermodule Signalflachleiter (25, 26, 27), die mit den Steuerelektroden (14, 15) oder den Leistungsausgangselektroden (8, 9) in Wirkverbindung stehen, angeordnet.

Description

  • Erfindungshintergrund
  • Die Erfindung betrifft ein Halbleitermodul mit Halbleiterchips und ein Verfahren zur Herstellung desselben. Die Halbleiterchips weisen mindestens eine Leistungsversorgungselektrode zum Anlegen eines Versorgungspotenzials und eine Leistungsausgangselektrode zum Übertragen eines Ausgangsstroms an Leistungsausgänge des Halbleitermoduls sowie eine Steuerelektrode auf.
  • Ein derartiges Halbleitermodul kann als Halbbrückenbaugruppe eingesetzt werden und weist zum Schalten elektrischer Leistungen wenigstens zwei Halbleiterschalter auf, die zum Bilden von Halbbrücken in Serie geschaltet sind. Dazu weist die Halbbrückenbaugruppe drei parallel nebeneinander angeordnete elektrisch leitende Schienen auf. Auf einer zentral angeordnete Leistungsausgangsschiene sind LSS-Schalter (low-side-switch) der Halbbrücke angeordnet. Auf einer seitlich davon angebrachten parallelen Hochpotenzialversorgungsschiene sind HSS-Schalter (high-side-switch) angeordnet, und eine gegenüberliegend angebrachte parallele Niedrigpotenzialversorgungsschiene versorgt über Bondverbindungen Leistungselektroden auf der Oberseite der LSS-Schalter. Außerdem sind die Leistungselektroden auf der Oberseite der HSS-Schalter über Bonddrahtverbindungen mit der zentralen Leistungsausgangsschiene elektrisch verbunden.
  • Bei einem derartigen Halbleitermodul kann nicht auf die Leistungsausgangselektroden mehrerer LSS-Schalter einzeln zugegriffen werden. Somit ist die Ansteuerung einzelner Knotenpunkte mehrerer Halbbrückenschaltungen nicht möglich. Schließlich ist der Zugriff auf die Steuerelektroden nicht in der gleichen Ebene wie der Zugriff auf die Leistungsversorgungsschienen oder die Leistungsausgangsanschlüsse möglich. Dazu sind vielmehr übereinander gestapelte Ebenen erforderlich. Erst eine gestapelte Steuerungsebene, die auf einer auf den elektrisch leitenden Schienen gestapelten Isolationsschicht angeordnet ist, ermöglicht den Zugriff auf die Steuerelektroden der Halbleiterchips. Somit können auch diese nicht einzeln angesteuert werden, sondern sind nur über gemeinsame Zuleitungen erreichbar. Dadurch sind die Einsatzmöglichkeiten eines derartigen Halbleitermoduls beträchtlich eingeschränkt und lassen auf einer Schaltungsplatine keine Ansteuermodifikationen zu.
  • Andere Halbleitermodule weisen derart ungünstige Außenkontaktanordnungen oder sogenannte "foot-prints" auf, dass der Umverdrahtungsaufwand durch entsprechende Leiterbahnführung auf einer übergeordneten Schaltungsplatine erheblich ist. dadurch wird zusätzliche Platinenfläche benötigt, was keine Kompaktierung der Strom- und Spannungsversorgung in Bordnetzen und/oder in Konvertern wie AC/DC- und/oder DC/DC zulässt.
  • Zusammenfassung der Erfindung
  • Eine Ausführungsform der Erfindung sieht vor, dass das Halbleitermodul Halbleiterchips mit jeweils einer Leistungsversorgungselektrode auf seiner Rückseite zum Anlegen eines Versorgungspotenzials und jeweils einer Leistungsausgangselektrode auf seiner Oberseite zum Übertragen eines Ausgangsstroms an Leistungsausgänge des Halbleitermoduls. Ferner weisen die Halbleiterchips Steuerelektroden zum Schalten des Halbleiterbauelemente auf. Das Halbleitermodul weist auf seiner Unterseite Flachleiter mit Versorgungsflachleitern, auf denen die Halbleiterchips mit ihren Leistungsversorgungselektroden angeordnet sind, auf. Außerdem stehen Ausgangsflachleiter mit den Leistungsausgangselektroden in Wirkverbindung. Schließlich sind auf der Unterseite der Halbleitermodule Signalflachleiter, die mit den Steuerelektroden oder den Leistungsausgangselektroden in Wirkverbindung stehen, angeordnet.
  • Weitere Ausführungsformen der Erfindung werden nun mit Bezug auf die anliegenden Figuren näher erläutert.
  • Kurze Figurenbeschreibung
  • 1 zeigt eine schematische Draufsicht auf ein Halbleitermodul gemäß einer Ausführungsform der Erfindung;
  • 2 zeigt einen schematischen Querschnitt durch das Halbleitermodul gemäß 1 entlang der Schnittebene A-A;
  • 3 zeigt eine schematische Untersicht auf das Halbleitermodul gemäß 1;
  • 4 zeigt eine schematische Draufsicht auf eine übergeordnete Schaltungsplatine für Halbleitermodule gemäß 1;
  • 5 zeigt eine schematische Draufsicht auf die Schaltungsplatine gemäß 4 mit einem oberflächenmontierten Halbleitermodul gemäß 1;
  • 6 zeigt ein prinzipielles Schaltbild einer Halbleiterbrückenschaltung eines Halbleitermoduls gemäß 1;
  • 7 zeigt eine schematische Draufsicht auf ein Halbleitermodul gemäß einer weiteren Ausführungsform der Erfindung;
  • 8 zeigt einen schematischen Querschnitt durch das Halbleitermodul gemäß 7 entlang der Schnittebene A-A;
  • 9 zeigt eine schematische Draufsicht auf eine Schaltungsplatine mit aufgebrachtem Halbleitermodul gemäß 7;
  • 10 zeigt ein prinzipielles Schaltbild einer mehrfachen Halbbrückenschaltung des Halbleitermoduls gemäß der weiteren Ausführungsform der Erfindung;
  • 11 zeigt ein prinzipielles Schaltbild einer Halbbrückenschaltung mit Treiber IC gemäß einer weiteren Ausführungsform der Erfindung;
  • 12 zeigt eine schematische Draufsicht auf eine Schaltungsplatine mit aufgebrachtem Halbleitermodul gemäß Ausschitt B der 11;
  • 13 zeigt eine schematische Draufsicht auf eine Schaltungsplatine mit aufgebrachtem Halbleitermodulen einer Zweiphasenschaltung gemäß einer weiteren Ausführungsform der Erfindung;
  • 14 zeigt einen schematischen Querschnitt durch eines der Halbleitermodule gemäß 13 entlang der Schnittebene A-A;
  • Detaillierte Beschreibung der Figuren
  • 1 zeigt eine schematische Draufsicht auf ein Halbleitermodul 1 gemäß einer ersten Ausführungsform der Erfindung. Von dem Halbleitermodul 1 sind in 1 lediglich die Flachleiter 68 einer Halbleitermodulposition 69 eines Flachleiterrahmens zu sehen, mit dessen Hilfe mehrere derartige Halbleitermodule 1 hergestellt werden können. Ferner ist die Kunststoffgehäusemasse weggelassen und ihr Umriss lediglich mit einer strichpunktierten Linie 67 gekennzeichnet, um die Anordnung der Halbleiterchips 2 und 3 sowie die Art und Größe von Verbindungselementen 49, 50 und 51 des Halbleitermoduls 1 der ersten Ausführungsform der Erfindung zeigen zu können. Das Halbleitermodul 1 stellt eine Halbbrückenschaltung dar, die zwei parallel und nebeneinander angeordnete Versorgungsflachleiter 16 und 17 aufweist, auf denen unterschiedliche bzw. komplementäre MOSFET's als Halbleiterchips 2 und 3 mit ihren Leistungsversorgungselektroden fixiert sind.
  • Dabei weist der eine Versorgungsflachleiter 16 ein niedriges Versorgungspotenzial 4 in Form eines Massepotenzials auf, während der daneben angeordnete und parallel zu dem ersten Versorgungsflachleiter 16 ausgerichtete zweite Versorgungsflachleiter 17 auf einem hohen Versorgungspotenzial 5 liegt, das beispielsweise durch die Betriebsspannung VSS eines Bordnetzes gegeben ist. Der Unterschied zwischen den beiden Halbleiterchips 2 und 3 besteht darin, dass der eine Halbleiterchip 2 als LSS-Schalter (Low Side Switch) auf dem Versor gungsflachleiter 16 mit niedrigem Versorgungspotenzial 4 und der andere Halbleiterchip 3 als HSS-Schalter (High Side Switch) auf dem hohen Versorgungspotenzial 5 angeordnet ist. Ein weiterer Unterschied zwischen den Halbleiterchips 2 und 3 besteht darin, dass der Halbleiterchip 2 auf dem niedrigen Versorgungspotenzial 4 ein p-Kanal MOSFET 37 ist, während der zweite Halbleiterchip 3 auf dem hohen Versorgungspotenzial 5 einen n-Kanal MOSFET 43 darstellt. Dadurch ist es möglich, dass die Steuerelektroden 14 und 15 der beiden Halbleiterchips 2 bzw. auf 3 bei der Bildung einer Halbbrücke nun auf der Oberseite 32 des ersten Halbleiterchips 2 bzw. auf der Oberseite 33 des zweiten Halbleiterchips 3 angeordnet werden können.
  • Die großflächigen Leistungsausgangselektroden 8 und 9 der Halbleiterchips 2 und 3 sind auf den Oberseiten 32 bzw. 33 angeordnet und können über ein großflächiges Verbindungselement 49 in Form eines Bondbandes elektrisch zu einem Schaltungsknoten 31 verbunden werden. Dieser Schaltungsknoten 31 der Schaltung liegt gleichzeitig auf einem der Signalflachleiter 26 und ist über eine Bonddrahtverbindung 51 mit dem Signalflachleiter 26 elektrisch verbunden.
  • Die anderen beiden Signalflachleiter 25 und 27 sind über Bonddrahtverbindungen 51 mit den Steuerelektroden 14 und 15 verbunden. Ein weiteres Bondband ist als Verbindungselement 50 zwischen dem Schaltungsknoten 31 der Halbleiterbrückenschaltung 34 und einem Ausgangsflachleiter 22 angeordnet, sodass an dem großflächigen, seitlich von den Versorgungsflachleitern 16 und 17 angeordneten Außenkontakt 52 des Leistungsausgangs 10 der Ausgangsstrom der Halbbrücke 34 abgenommen werden kann. Die Anordnung der Flachleiter 68 zueinander ist raum- und flächensparend vorgesehen, indem in einem Randsei tenbereich 21 die Signalflachleiter 25 bis 27 angeordnet sind und auf dem gegenüberliegenden Randbereich 19 der Ausgangsflachleiter 22 vorgesehen ist, während zwischen den beiden Randbereichen 19 und 21 von einem Randbereich 18 zu einem Randbereich 20 sich die Versorgungsflachleiter 16 und 17 erstrecken.
  • Das Halbleitermodul 1 gemäß 1 weist für unterschiedliche Versorgungspotenziale auf seiner Unterseite die parallel nebeneinander angeordneten Versorgungsflachleiter 16 und 17 auf, auf denen die Halbleiterchips 2 und 3 mit ihren Leistungsversorgungselektroden 6 und 7 angeordnet sind. Das Halbleitermodul 1 hat auf einem Randbereich 19 seiner Unterseite senkrecht zu den Versorgungsflachleitern 16 bzw. 17 Ausgangsflachleiter 22 angeordnet, die mit den Leistungsausgangselektroden 6 und 7 in Wirkverbindung stehen. Auf einem gegenüberliegenden Randbereich 21 senkrecht zu den Versorgungsflachleitern 16 bzw. 17 sind Signalflachleiter 25, 26 und 27 angeordnet, die mit den Steuerelektroden 14 und 15 und/oder den Leistungsausgangselektroden 8 und 9 elektrisch in Verbindung stehen. Dabei sind die Flachleiter in einer Ebene auf der Unterseite des Halbleitermoduls 1 angeordnet und können in vorteilhafter Weise gleichzeitig auf einer Oberfläche einer übergeordneten Schaltungsplatine montiert werden.
  • Mit dieser Ausführungsform der Erfindung wird ein räumlich verkleinertes Halbleitermodul 1 geschaffen, das elektrische Leistungen schalten kann und eine Außenkontaktanordnung aufweist, die flächensparend einsetzbar ist und einen Zugriff auf einzelne Elektroden und Knotenpunkte von Schaltungen mit mindestens zwei Halbleiterchips ermöglicht.
  • 2 zeigt einen schematischen Querschnitt durch das Halbleitermodul 1 gemäß 1 entlang der Schnittebene A-A. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Auf diesem schematischen Querschnitt sind von den drei im Randbereich 21 angeordneten Signalflachleitern 25 bis 27 lediglich der mittlere Signalflachleiter 26 zu sehen, der über eine Bonddrahtverbindung 51 mit dem Schaltungsknoten 31 der Halbbrückenschaltung 34 elektrisch verbunden ist. Dazu kontaktiert die Bonddrahtverbindung 51 die Leistungsausgangselektrode 8 des Halbleiterchips 2 auf dessen Oberseite 32. Die Leistungsausgangselektroden 8 und 9 der Halbleiterchips 2 und 3 sind über das Verbindungselement 49 zu einem Schaltungsknoten 31 der Halbbrückenschaltung 34 verbunden, wobei dieses Verbindungselement 49 entweder mehrere Aluminiumbonddrähte aufweist, die deutlich dicker sind als die Bonddrähte 51 oder sie stehen über breite Bondbänder elektrisch miteinander in Verbindung. Ein weiteres Verbindungselement 50, das hohen Strom führt, steht mit dem Ausgangsflachleiter 22 als Leistungsausgang 10 der Halbbrückenschaltung 34 im Randbereich 19 des Halbleitermoduls 1 elektrisch in Verbindung
  • In diesem Querschnitt wird ferner deutlich, dass die Halbleiterchips 2 und 3 mit ihren großflächigen Leistungsversorgungselektroden 6 und 7, welche die Rückseiten 28 bzw. 29 der Halbleiterchips 2 bzw. 3 bilden, auf den nebeneinander parallel angeordneten Versorgungsflachleitern 16 und 17 beispielsweise über eine Diffusionslotschicht 70 fixiert sind. Außerdem wird mit 2 deutlich, dass eine Kunststoffgehäusemasse 54 ein Kunststoffgehäuse 53 bildet, wobei die Flachleiter 68 mit ihren Außenkontakten 52 von Kunststoffgehäusemasse 54 frei bleiben.
  • In einer Ausführungsform der Erfindung weisen die Halbleiterchips 2 und 3 auf ihren Rückseiten großflächige Leistungsversorgungselektroden 6 und 7 auf, deren flächige Ausdehnungen den Rückseiten 28 und 29 entsprechen und die mit ihren Rückseiten 28 und 29 auf den Versorgungsflachleitern 16 und 17 angeordnet sind. Um bei dieser Ausführungsform der Erfindung eine Halbbrückenschaltung 34 zu realisieren, werden zwei komplementäre Halbleiterchips 2 und 3 des MOSFET-Typs oder des IGBT-Typs eingesetzt, wobei im Falle des MOSFET-Typs ein n-Kanal MOSFET mit einem p-Kanal MOSFET kombiniert wird. Für den LSS-Schalter wird dann vorzugsweise ein p-Kanal MOSFET eingesetzt, während für den HSS-Schalter ein n-Kanal MOSFET verwendet wird, sodass beide Halbleiterchips mit ihren großflächigen Leistungsversorgungselektroden 6 und 7 auf ihren Rückseiten 28 und 29 direkt auf die Versorgungsflachleiter 16 und 17 aufgelötet oder aufgeklebt werden können.
  • Dazu wird auf die Rückseiten 28 und 29 der Halbleiterchips 2 und 3 und/oder auf die Versorgungsflachleiter 16 und 17 ein Diffusionslotmaterial aufgebracht. Dieses Diffusionslotmaterial ermöglicht es, dass die Leistungsversorgungselektroden 6 und 7 der Halbleiterchips 2 und 3 bei einer Diffusionslottemperatur unter einem vorgegebenen Anpressdruck auf die Versorgungsflachleiter 16 und 17 aufgebracht werden. Dabei entstehen intermetallische Phasen, welche einen höheren Schmelzpunkt aufweisen als die Diffusionslottemperatur. Somit sind dann die Halbleiterchips 2 und 3 auch für die nachfolgenden Prozesstemperaturen stabil auf den Versorgungsflachleitern 16 und 17 fixiert. Als Diffusionslotmaterial wird vorzugsweise ein Material aus der Gruppe AuSn, AgSn, CuSn oder AgIn verwendet. Dabei verbindet die Diffusionslotschicht innerhalb des Halbleitermoduls 1 mindestens eine großflächige Leistungsversorgungselektrode 6 oder 7 eines Halbleiterchips 2 oder 3 elektrisch und mechanisch mit einem Versorgungsflachleiter 16 oder 17.
  • Während die Rückseiten 28 und 29 der Halbleiterchips 2 und 3 auf den Versorgungsflachleitern 16 und 17 fixiert werden, weisen die Halbleiterchips 2 und 3 auf ihren Oberseiten 32 und 33 kleinflächige Steuerelektroden und großflächige Leistungsausgangselektroden auf, wobei die flächigen Ausdehnungen der Leistungsausgangselektroden 8 und 9 nahezu den Oberseiten 32 bzw. 33 entsprechen. Um diese Leistungsausgangselektroden 8 und 9 zusammenzuschließen zu einem Schaltungsknoten 31, werden sie über ein Bondband als Verbindungselement 49 miteinander verbunden. Um außerdem diese Leistungsausgangselektroden 8 und 9 mit einem Ausgangsflachleiter 22 zu verbinden, sind ebenfalls Bondbänder von Vorteil, da sie einen höheren Strom führen können als einfache Bonddrähte. Andererseits ist es auch möglich, anstelle von dünnen Goldbonddrähten, die vorzugsweise für Signalverbindungen eingesetzt werden, im Fall der Leistungsausgangselektroden dicke Aluminiumbonddrähte zu verwenden, deren Querschnitt üblicherweise um eine Größenordnung dicker ist als der Querschnitt der feinen Goldbonddrähte, die üblicherweise einen Durchmesser zwischen 18 μm und 40 μm aufweisen.
  • 3 zeigt eine schematische Untersicht auf das Halbleitermodul 1 gemäß 1. Diese Untersicht zeigt wiederum die Anordnung der oben bereits beschriebenen unterschiedlichen Flachleiter 68, die hier durch die Kunststoffgehäusemasse 54 zusammengehalten werden und oberflächenmontierbare Außenkontakte 52 bilden.
  • Das Halbleitermodul 1 weist mindestens eine Halbbrückenschaltung mit zwei Halbleiterchips auf. Andererseits ist die An ordnung der Flachleiter 68 eines derartigen Halbleitermoduls besonders gut geeignet für Halbleitermodule, die mehrere Halbbrückenschaltungen aufweisen. Dazu kann ein Versorgungsflachleiter 16, der beispielsweise auf Massepotenzial liegt, p-Kanal MOSFET's aufweisen, die mit ihren Drainelektroden auf dem Versorgungsflachleiter 16 fixiert sind. Ein weiteren Versorgungsflachleiter 17, der auf einem Versorgungspotenzial 5 liegt, kann n-Kanal MOSFET's aufweisen, die mit ihren Drainelektroden auf dem Versorgungsflachleiter 17 fixiert sind. Dabei kann die Anzahl der Halbleiterchips sowohl auf dem Versorgungsflachleiter 16 mit einem Massepotenzial als auch auf dem Versorgungsflachleiter 17 mit einem Versorgungspotenzial beliebig erhöht werden, um beispielsweise Mehrphasensysteme anzusteuern und/oder entsprechend höhere Ströme schalten zu können.
  • Weiterhin ist es vorgesehen, wie es 2 zeigt, dass die Leistungsausgangselektroden 8 und 9 der Halbleiterchips 2 und 3 einer einzelnen Halbbrückenschaltung 34 über Verbindungselemente 49 miteinander elektrisch verbunden sind und einen Schaltungsknoten 31 bilden, der über ein weiteres Verbindungselement 50 mit einem der Ausgangsflachleiter 22 elektrisch in Verbindung steht. Mit den erfindungsgemäß für das Halbleitermodul 1 vorgesehenen Flachleiteranordnungen, wie es die 3, 5 und 13 zeigen, lässt sich ein derartiges Halbleitermodul mit mehreren Halbbrückenschaltungen in vorteilhafter Weise preisgünstig und mit geringem Umverdrahtungsaufwand realisieren.
  • 4 zeigt eine schematische Draufsicht auf eine Schaltungsplatine 56 für Halbleitermodule 1 gemäß 1. In dieser Ausführungsform der Schaltungsplatine 56 sind drei Positionen 71, 72 und 73 für Halbleitermodule 1, wie sie 1 zeigt, vorgesehen. Kennzeichnend für eine derartige flächenoptimierte Schaltungsplatine 56 sind die beiden zentralen parallel und nebeneinander angeordneten Versorgungspotenzialschienen 57 und 58, die auf unterschiedlichem Versorgungspotenzial 4 und 5 liegen.
  • Senkrecht zu den Versorgungspotenzialschienen 57 und 58 sind in einem Randbereich 21 für jede der hier gezeigten drei Halbleitermodulpositionen 71, 72 und 73 drei Signaleingangsanschlüsse 62, 63 und 64 vorgesehen, sodass über die Schaltungsplatine 56 jede Halbleiterbrücke individuell angesteuert werden kann.
  • Auf dem gegenüberliegenden Randbereich 19 der Schaltungsplatine 56 sind entsprechende Leistungsausgangsanschlüsse 59, 60 und 61 in den Halbleitermodulpositionen 71, 72 und 73 angeordnet. Somit weist jede Halbbrücke für sich einen eigenen Leistungsausgangsanschluss auf. Nur die Versorgungspotenzialschienen 57 und 58 sind für alle parallel geschalteten Halbbrücken gemeinsam. Durch die individuelle Trennung der Ansteuerungen und der Leistungsausgänge der einzelnen Halbleiterbrücken aufgrund der Anordnung der Anschlüsse 59 bis 64 und der Versorgungspotenzialschienen 57 und 58 auf der Schaltungsplatine 56 ist es möglich, beispielsweise auch Mehrphasen-Motor-Ansteuerungen zu realisieren.
  • 5 zeigt eine schematische Draufsicht auf die Schaltungsplatine 56 gemäß 4 mit oberflächenmontiertem Halbleitermodul 1 gemäß 1. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Mit dieser Darstellung in 5 wird nochmals demonstriert, welche Vorteile sowohl die Schaltungsplatine 56 als auch das Halbleitermodul 1 mit den parallel und nebeneinander geführten Leistungsversorgungsschienen 57 und 58 bzw. den parallel und nebeneinander geführten Versorgungsflachleitern 16 und 17 des Halbleitermoduls 1 ermöglichen. Eine derartige übergeordnete Schaltungsplatine 56 kann jederzeit um weitere Halbbrücken 34 ergänzt werden, um entweder Vollbrücken darzustellen und/oder Mehrphasen-Motoren über die Halbbrücken 34 oder über Vollbrücken zu versorgen. Auch ist es möglich, bei den zunehmend steigenden Stromanforderungen an DC/DC-Konvertern und/oder an AC/DC-Konvertern eine beliebig hohe Anzahl von Halbbrücken parallel auf einer derartigen Schaltungsplatine 56 anzuordnen.
  • Somit können trotz gemeinsamer Versorgungspotenzialschienen 56 und 57 für mehrere Halbleiterchips, die auf diesen gemeinsamen Versorgungspotenzialschienen 56 und 57 fixiert sind, die Modulkomponente aus zwei Halbleiterchips 2 und 3 wie es 5 zeigt auf unterschiedlichen Versorgungsflachleitern einzeln angesteuert werden, und zwar sowohl über die beiden Steuerelektroden 14 und 15 der beiden Halbleiterchips 2 und 3 als auch über einen Schaltungsknoten 31, der von beiden Leistungsausgangselektroden 8 und 9 auf unterschiedlichem Potenzial befindlichen Halbleiterchips 2 und 3 gebildet wird. Darüber hinaus ermöglicht dieses Halbleitermodul für jeweils zwei Halbleiterchips 2 und 3 einen Ausgangsflachleiter 22 zur Verfügung zu stellen. Obgleich mehrere Halbleiterchips 2 und 3 auf unterschiedlichen Versorgungspotenzialen 4 und 5 angeordnet sind, können jeweils zwei zusammenwirkende Halbleiterchips 2 und 3 sowohl separat angesteuert werden als auch mit einem gemeinsamen Leistungsausgangsanschluss 22 versehen sein.
  • Die Signalflachleiter 62, 63 und 64 sind über Bonddrähte 51 mit den Steuerelektroden 14 bzw. 15 und/oder den Leistungsausgangselektroden 8 und 9 elektrisch verbunden, wobei für derartige Bonddrähte 51 ein dünner Goldbonddraht von dem oben erwähnten Durchmesser eingesetzt werden kann. Dabei ist zu beachten, dass einige Bonddrähte 51 von der Seite, auf der sich die Signalflachleiter 62, 63 und 64 befinden, bis zu der Oberseite 33 des Halbleiterchips 3 gezogen werden müssen, ohne die dazwischen liegende Oberseite 32 des dazwischen angeordneten zweiten Halbleiterchips 2 zu berühren. Derart lange Bonddrähte 51 neigen dazu beim Anbringen einer Kunststoffgehäusemasse zum Verpacken des Moduls in ein Kunststoffgehäuse zu verwehen. Um dieses zu verhindern, kann es von Vorteil sein, für langgezogene Bonddrähte 51 einen etwas dickeren Bonddraht einzusetzen.
  • Der HSS MOSFET kann einen integrierten Gate-Treiber aufweisen. Dadurch wird in vorteilhafter Weise die Komplexität der Umverdrahtung auf einer Schaltungsplatine vermindert. Als Halbleiterchips 2 und 3 können sowohl laterale als auch vertikale Leistungshalbleiterstrukturen eingesetzt werden, wobei eine weitere Ausführungsform der Erfindung vorsieht, die Steuerelektrode 14 oder 15 der Halbleiterchips 2 oder 3 als vertikale Trenchgateelektrode auszubilden.
  • Werden anstelle von MOSFET's IGBT-Halbleiterchips eingesetzt, so bilden die Leistungsversorgungselektroden 6 und 7 die Kollektorelektroden dieser Halbleiterchips 2 bzw. 3 und die Leistungsausgangselektroden 8 und 9 werden von den Emitterelektroden dieses vertikalen IGBT's (insulated gate bipolar transistors) gebildet, während die Steuerelektroden 14 und 15 isolierte Gateelektroden sind. Die Flachleiter 68 selbst sind in der Kunststoffgehäusemasse mit ihren Oberseiten eingebet tet und weisen auf ihren Unterseiten flache Außenkontakte des Halbleitermoduls auf.
  • Um flache Außenkontakte des Halbleitermoduls zu bilden, werden die Komponenten wie die mindestens zwei Halbleiterchips 2 und 3, die Verbindungselemente 49, 50 und 51 und die Oberflächen der Flachleiter 68 in eine Kunststoffgehäusemasse eingebettet, während die Außenkontaktbereiche der Flachleiter 68 auf der Unterseite des Halbleitermoduls von Kunststoffgehäusemasse beim Einbetten freigehalten werden.
  • Das Halbleitermodul kann einen Kondensator zwischen einem Leistungsausgang und einem niedrigen Versorgungspotenzial 4 aufweisen, um beispielsweise bei einem AC/DC-Konverter einen Glättungseffekt zu erreichen. Vorzugsweise werden die erfindungsgemäßen Halbleitermodule für die Strom- und Spannungsversorgung mit den bereits erwähnten AC/DC und/oder DC/DC-Konvertern eingesetzt, wobei das Halbleitermodul mindestens einen der Konverter bereitstellt.
  • Mit mindestens einem Halbleitermodul ist es somit möglich, eine Vielzahl individuell ansteuerbarer beispielsweise Halbbrückenschaltungen auf dem Schaltungsmodul hintereinander anzuordnen, da die Versorgungspotenzialschienen 57 und 58 entsprechend den Versorgungsflachleitern des Halbleitermoduls parallel nebeneinander angeordnet sind. Dabei sind auf der Schaltungsplatine 56 senkrecht zu den Versorgungspotenzialschienen 57 und 58 Leistungsausgangsanschlüsse 59, 60 und 61 für die Ausgangsflachleiter des Halbleitermoduls auf einer Seite der Versorgungspotenzialschienen angeordnet. Auf einer gegenüberliegenden Seite sind Signaleingangsanschlüsse 62, 63 und 64 für die Signalflachleiter des Halbleitermoduls vorgesehen. Das Prinzip von zwei nebeneinander angeordneten Ver sorgungsschienen 57 und 58 auf der Schaltungsplatine 56 vereinfacht die Strukturen, die erforderlich sind, um beispielsweise einen Kondensator zwischen einer Versorgungspotenzialschiene 57 und einem Leistungsausgangsanschluss 59, 60 oder 61 anzuordnen.
  • Ferner ist es vorgesehen, auf der Schaltungsplatine 56 Signaleingangsanschlüsse 62, 63 und 64 über Leiterbahnen der Schaltungsplatine 56 mit mindestens einer integrierten Steuerschaltung eines Steuer-IC's elektrisch in Verbindung zu bringen. Dieses Steuer-IC steuert sowohl einen Schaltungsknoten einer Halbbrückenschaltung als auch die Steuerelektroden 14 und 15 von Halbleiterchips 2 bzw. 3 dieser Halbbrückenschaltung 34 an. Diese Steuerschaltung in Form eines Steuer-IC's ist vorzugsweise auf einer Seite der Schaltungsplatine 56 angeordnet, die senkrecht zu den Versorgungspotenzialschienen 57 und 58 liegt, sodass flächensparend kurze Leiterbahnen auf der Schaltungsplatine 56 zu den Signaleingangsanschlüssen 62, 63 und 64 möglich sind. Hier zeigt sich deutlich, dass das erfindungsgemäße Konzept, ein Halbleitermodul derart zu strukturieren, dass es parallel nebeneinander unterschiedliche Versorgungsflachleiter und quer dazu Flachleiter auf einer Seite für Signaleingänge und auf der gegenüberliegenden Seite für Leistungsausgänge aufweist, eine deutliche flächensparende Vereinfachung in der Konstruktion und dem Aufbau von Schaltungsplatinen 56, insbesondere für ein Bordnetz mit einem Halbleitermodul in MCM-Bauweise (Multi-Chip-Modul-Bauweise) darstellt.
  • 6 zeigt ein prinzipielles Schaltbild einer Halbleiterbrückenschaltung 34 eines Halbleitermoduls 1 gemäß 1. Dazu sind ein LSS-Schalter und ein HSS-Schalter in Serie zwischen einem niedrigen Potenzial 4 und einem hohen Potenzial 5 angeordnet. Sowohl der Schaltungsknoten 31 als auch die Steuerelektroden 14 und 15 der Schalter werden von einer integrierten Steuerschaltung 65 eines Steuer-IC's 66 mit Steuersignalen versorgt, wobei raumsparend dieses Steuer-IC 66 auf der Seite angeordnet ist, zu der die Signalflachleiter 25 bis 27 des Halbleitermoduls 1 auf der Schaltungsplatine 56, die in 5 gezeigt wird, angeordnet sind. Außerdem ist es kein Problem flächensparend beispielsweise einen Glättungskondensator 55 und/oder eine Spule 74 zwischen den jeweiligen Ausgangsflachleitern 22 des Schaltungsausgangs 10 und beispielsweise dem niedrigen Versorgungspotenzial 4 anzuordnen.
  • Ein Verfahren zur Herstellung eines Halbleitermoduls mit Halbleiterchips auf unterschiedlichen Versorgungspotenzialen weist die nachfolgenden Verfahrensschritte auf. Zunächst werden Halbleiterchips als LSS- und HSS-Schalter von Halbbrückenschaltungen mit einer großflächigen Leistungsversorgungselektrode auf der Rückseite und mit einer kleinflächigen Steuerelektrode sowie mit einer großflächigen Leistungsausgangselektrode auf der Oberseite hergestellt. Ferner wird ein Flachleiterrahmen mit mindestens zwei parallel nebeneinander angeordneten Versorgungsflachleitern hergestellt. Zusätzlich werden senkrecht zu den Versorgungsflachleitern Ausgangsflachleiter für einen Randbereich des Halbleitermoduls angeordnet. Auf dem gegenüberliegenden Randbereich werden senkrecht zu den Versorgungsflachleitern Signalflachleiter vorgesehen.
  • Nach diesen Vorbereitungen werden die Halbleiterchips mit ihren Rückseiten auf die jeweiligen Versorgungsflachleiter aufgebracht. Danach erfolgt ein Anbringen von Verbindungselementen zwischen den Signalflachleitern und den Steuerelektroden sowie zwischen den Ausgangsflachleitern und den Leistungsaus gangselektroden der Halbleiterchips. Außerdem werden Verbindungselemente zwischen den Leistungsausgangselektroden der Halbleiterchips untereinander angeordnet. Nachdem diese Verdrahtung über Verbindungselemente der mindestens beiden Halbleiterchips erfolgt ist, können diese mit den Verbindungselementen sowie mit Oberflächen der Flachleiter des Flachleiterrahmens in eine Kunststoffgehäusemasse eingebettet werden. Dies erfolgt unter Freilassen von Außenkontaktbereichen der Flachleiter. Abschließend wird der Flachleiterrahmen in einzelne Halbleitermodule aufgetrennt.
  • Dieses Verfahren hat den Vorteil, dass ein Halbleitermodul entsteht, welches auf seiner Unterseite mindestens zwei parallel laufende Versorgungsflachleiter nebeneinander aufweist, die dazu benutzt werden können, nicht nur zwei Halbleiterchips aufzubringen, sondern eine Mehrzahl von Halbleiterchips derart aufzubringen, dass sie mit ihren großflächigen Leistungsversorgungselektroden direkt auf den Versorgungsflachleitern angeordnet sind. Ein weiterer Vorteil des Verfahrens besteht darin, dass durch die Flachleitertechnologie gleichzeitig eine Mehrzahl von Halbleitermodulen hergestellt werden kann.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens werden auf die Leistungsversorgungselektroden der Rückseiten der Halbleiterchips Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht, das mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweist und intermetallische Phasen bei einem Diffusionslöten bildet, deren Schmelzpunkt deutlich höher ist als eine Diffusionslöttemperatur. Für das Diffusionslöten werden die Halbleiterchips und der Versorgungsflachleiter auf eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C aufgeheizt.
  • In den Halbleitermodulpositionen eines Flachleiterrahmens kann dazu ein MOSFET mit vertikaler Driftstrecke und vertikaler Trenchgatestruktur sowie mit Sourceelektrode auf seiner Oberseite und einer Drainelektrode auf seiner Rückseite aufgebracht werden, wobei die Drainelektrode auf den Versorgungsflachleiter diffusionsgelötet wird. Die andere Leistungsausgangselektrode auf der Oberseite kann dann entweder über ein Verbindungselement mit einer Leistungsausgangselektrode des zweiten Halbleiterchips oder mit einem Ausgangsflachleiter über ein Bondband oder Aluminiumbonddrähte verbunden werden. Diese Ausführungsform hat den Vorteil, dass durch die stromleitenden Bondbänder bzw. Aluminiumbonddrähte der Durchgangswiderstand bzw. Einschaltwiderstand des Halbleitermoduls so gering wie möglich gehalten wird.
  • Anstelle von Halbleiterchips des MOSFET-Typs können auch Halbleiterchips des IGBT-Typs (Insulated-Gate-Bipolar-Transistor-Typ) eingesetzt werden. Diese Halbleiterchips weisen eine vertikale Driftstrecke und häufig eine laterale Gatestruktur auf und besitzen eine Emitterelektrode auf der Oberseite als Leistungsausgangselektrode und eine Kollektorelektrode auf der Rückseite als Leistungsversorgungselektrode, die auf die Versorgungsflachleiter aufgebracht werden kann. Der IGBT-Typ hat gegenüber dem MOSFET-Typ den Vorteil einer höheren Schaltgeschwindigkeit und kann durchaus in einer Halbbrückenschaltung mit einem MOSFET kombiniert werden.
  • Zum Anbringen von Verbindungselementen zwischen Steuerelektroden der Oberseiten der Halbleiterchips und vorgesehenen Signalflachleitern des Flachleiterrahmens werden Bonddrahtverbindungen eingesetzt, vorzugsweise aus den oben erwähnten Goldbonddrähten.
  • Zum Herstellen von Flachleiterrahmen können vorzugsweise ebene Kupferplatten strukturiert werden, indem eine ebene Metallplatte gestanzt wird oder nass bzw. trocken geätzt wird. Anstelle einer Strukturierung einer Metallplatte ist es auch möglich, den Flachleiterrahmen dadurch herzustellen, dass die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend der Hilfsträger von dem entstandenen Flachleiterrahmen entfernt wird.
  • Beim danach folgenden Aufbringen eines Halbleiterchips auf die vorgesehenen Versorgungsflachleiter in entsprechenden Halbleitermodulpositionen können die Halbleiterchips auch auf Halbleiterchipinseln oder sogenannten "Chip-Pad" aufgebracht werden, die untereinander zu einem parallelen Versorgungsflachleiter verbunden sind.
  • Zum Verpacken der Halbleitermodule aus mindestens zwei Halbleiterchips sowie den Verbindungselementen werden diese mittels Spritzgusstechnik in eine Kunststoffgehäusemasse unter Freilassen von Außenkontakten der Flachleiter auf der Unterseite des Halbleitermoduls eingebettet.
  • Nach dem Einbetten der einzelnen Halbleitermodule in ihr Kunststoffgehäuse in den einzelnen Halbleitermodulpositionen des Flachleiterrahmens wird dieser mittels Lasertechnik oder mittels Ätzverfahren oder durch Sägetechnik und/oder Stanztechnik in einzelne Leistungshalbleitermodule aufgetrennt.
  • 7 zeigt eine schematische Draufsicht auf ein Halbleitermodul 30 gemäß einer weiteren Ausführungsform der Erfindung, wobei das Halbleitermodul 30 eine Dreiphasensteuerung mit Hilfe von drei Halbbrücken 34, 35 und 36 ermöglicht, de ren Halbleiterchips 2 und 3 auf gemeinsamen Versorgungsflachleitern 16 und 17 angeordnet sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Ein derartiges Halbleitermodul 30 ist kostengünstig herzustellen, zumal vollkommen identische Komponenten und eine identische Verdrahtung der einzelnen Halbbrückenschaltungen 34, 35 und 36 möglich sind. Dabei weist das Halbleitermodul 30 für jede Halbbrückenschaltung 34, 35 und 36 eigene Ausgangsflachleiter 22, 23 und 24 für entsprechende Leistungsausgänge 10, 11 und 12 auf. Auf dem Versorgungspotenzialflachleiter 16 sind dazu drei p-Kanal MOSFET's 37, 38 und 39 mit ihren Drainelektroden 40, 41 und 42 angeordnet. Auf dem Versorgungsflachleiter 17 sind hingegen n-Kanal MOSFET's 43, 44 und 45 mit ihren Drainelektroden 46, 47 und 48 vorgesehen.
  • 8 zeigt einen schematischen Querschnitt durch das Halbleitermodul 30 gemäß 7 entlang der Schnittebene A-A. Dieser schematische Querschnitt entspricht exakt dem schematischen Querschnitt der 2, sodass sich eine erneute Erörterung erübrigt.
  • 9 zeigt eine schematische Draufsicht auf eine Schaltungsplatine 56 mit aufgebrachtem Halbleitermodul 30 gemäß 7, wobei praktisch die gleiche Ordnung der elektrischen Anschlüsse 59 bis 64 sowie der Versorgungsschienen 57 und 58 bereitgestellt werden kann wie für einzelne individuell oberflächenmontierte Halbleiterbrücken 34, wie sie 5 zeigt, möglich sind. Zur Verdeutlichung wird die Kontur des Gehäuses des Halbleitermoduls 30 durch die strichpunktierte Linie 57 dargestellt.
  • 10 zeigt ein prinzipielles Schaltbild einer mehrfachen Halbbrückenschaltung des Halbleitermoduls 30 gemäß der zweiten Ausführungsform der Erfindung. Dazu sind die jeweiligen Außenkontakte des Halbleitermoduls 30 durch Kreise gekennzeichnet, womit deutlich wird, dass auf jede der drei Halbbrücken 34, 35 und 36 sowohl über die Signalflachleiter 25, 26 und 27 als auch in Bezug auf die Leistungsausgänge 10 11 und 12 über die Ausgangsflachleiter 22, 23 und 24 auf die einzelnen Halbbrückenschaltung 34, 35 und 36 individuell zugegriffen werden kann. Um derartige Halbbrückenschaltungen 34, 35 und 36 mit dem Montagekonzept, wie es die vorhergehenden Figuren zeigen, verwirklichen zu können, werden für die Halbbrückenschaltungen 34, 35 und 36 jeweils komplementäre Halbleiterchips 2 und 3 für LSS-Schalter und HSS-Schalter eingesetzt wie beispielsweise n-Kanal MOSFET's 43 bis 45 und in Serie dazu p-Kanal MOSFET's 37 bis 39.
  • 11 zeigt ein prinzipielles Schaltbild einer Halbbrückenschaltung 34 mit Treiber gemäß einer weiteren Ausführungsform der Erfindung. Dazu sind ein LSS-Schalter und ein HSS-Schalter in Serie zwischen einem niedrigen Potenzial 4 und einem hohen Potenzial 5 angeordnet. Die Steuerelektroden 14 und 15 der Schalter werden von einer integrierten Steuerschaltung 65 eines Steuer-IC's 66 mit Steuersignalen versorgt, während der Schaltungsknoten 31 über einen Kondensator CB mit der integrierten Schaltung 65 in Wirkverbindung steht. Das Steuer-IC 66 ist raumsparend auf der Seite angeordnet, zu der die Signalflachleiter 25 und 26 des Halbleitermoduls auf einer Schaltungsplatine 56, die in 12 gezeigt wird, angeordnet sind. Außerdem ist es kein Problem flächensparend beispielsweise einen Glättungskondensator 55 und/oder eine Spule 74 zwischen den jeweiligen Ausgangsflachleitern 22 des Schaltungsausgangs 10 und beispielsweise dem niedrigen Versorgungspotenzial 4 anzuordnen.;
  • 12 zeigt eine schematische Draufsicht auf eine Schaltungsplatine 56 mit aufgebrachtem Halbleitermodul 80 gemäß Ausschitt B der 11. Das Kunststoffgehäuse des Halbleitermoduls 80 ist weggelassen worden, und lediglich die Umrisse des Kunststoffgehäuses sind mit einer gestrichelten Linie 78 markiert. Die beiden Halbleiter Chips 2 und 3 sind in dieser Ausführungsform der Erfindung gleichartige MOSFET-Halbleiterchips und nicht wie in den oben beschriebenen Halbleitermodulen 1 und 30 komplementär aufgebaut.
  • Der Halbleiterchip 2 ist als LSS-Schalter in dieser Ausführungsform der Erfindung in Flip-Chip Anordnung auf dem Versorgungsflachleiter 16 mit seiner Sourceelektrode S1 montiert und mit dem Flachleiter 75 elektrisch verbunden, der einen Anschluss des Steuer-IC 66 an das niedrige Potenzial 4 des Versorgungsflachleiters 16 ermöglicht. Der Flachleiter 76 ermöglicht über eine weitgespannte Bonddrahtverbindung 77 den Anschluss des Kondensators CB an den Schaltungsknoten 31 der Halbbrückenschaltung 34. Eine weitere weitgespannte Bonddrahtverbindung 51 ist zwischen dem Signalflachleiter 26 und der Steuerelektrode 15 des HSS-Schalters vorgesehen. Aufgrund dieser weitgespannten Bonddrahtverbindungen 51 und 77 ist es möglich, dieses Halbleitermodul 80 auf einer Schaltungsplatine 56 zu integrieren, die lediglich einlagig aufgebaut ist, sodass auf eine kostenintensive mehrlagige Schaltungsplatine verzichtet werden kann.
  • 13 zeigt eine schematische Draufsicht auf eine Schaltungsplatine 56 mit aufgebrachtem Halbleitermodulen 90 einer Zweiphasenschaltung gemäß einer weiteren Ausführungsform der Erfindung. Dazu sind Halbleitermodule 90 mit einem internen Aufbau, wie bereits in 1 gezeigt, mit ihren Flachleitern 68 für einen ersten Phasenanschluss 79 auf einen Leistungsausgangsanschluss 59 und für einen zweiten Phasenanschluss 81 auf einen Leistungsausgangsanschluss 59 der Schaltungsplatine 56 fixiert.
  • 14 zeigt einen schematischen Querschnitt durch eines der Halbleitermodule 90 gemäß 13 entlang der Schnittebene A-A, wobei der Aufbau und das Verbindungsschema dem Querschnitt gemäß 8 entspricht mit dem Unterschied, dass einzelne Halbleitermodule 90 mit getrennten Kunststoffgehäusen 82 für jede Phase vorgesehen sind und nicht alle Phasen wie in 8 in einem Kunststoffgehäuse untergebracht sind. Entsprechend ist hier die Schaltungsplatine 56 vorgesehen, auf der die Halbleitermodule mit ihren in 3 gezeigten „foot prints" aufgebracht sind.
    • 1
    Halbleitermodul (erste Ausführungsform)
    2
    Halbleiterchip (LSS)
    3
    Halbleiterchip (HSS)
    4
    Versorgungspotenzial (niedrig)
    5
    Versorgungspotenzial (hoch)
    6
    Leistungsversorgungselektrode (zu 2)
    7
    Leistungsversorgungselektrode (zu 3)
    8
    Leistungsausgangselektrode (zu 2)
    9
    Leistungsausgangselektrode (zu 3)
    10
    Leistungsausgang
    11
    Leistungsausgang
    12
    Leistungsausgang
    13
    Unterseite des Halbleitermoduls
    14
    Steuerelektrode (zu 2)
    15
    Steuerelektrode (zu 3)
    16
    Versorgungsflachleiter (zu 4)
    17
    Versorgungsflachleiter (zu 5)
    18
    Randbereich des Halbleitermoduls
    19
    Randbereich
    20
    Randbereich
    21
    Randbereich
    22
    Ausgangsflachleiter
    23
    Ausgangsflachleiter
    24
    Ausgangsflachleiter
    25
    Signalflachleiter
    26
    Signalflachleiter
    27
    Signalflachleiter
    28
    Rückseite (zu 2)
    29
    Rückseite (zu 3)
    30
    Halbleitermodul (weitere Ausführungsform)
    31
    Schaltungsknoten
    32
    Oberseite (zu 2)
    33
    Oberseite (zu 3)
    34
    Halbbrückenschaltung
    35
    Halbbrückenschaltung
    36
    Halbbrückenschaltung
    37
    p-Kanal MOSFET
    38
    p-Kanal MOSFET
    39
    p-Kanal MOSFET
    40
    Drainelektrode (p-Kanal)
    41
    Drainelektrode (p-Kanal)
    42
    Drainelektrode (p-Kanal)
    43
    n-Kanal MOSFET
    44
    n-Kanal MOSFET
    45
    n-Kanal MOSFET
    46
    Drainelektrode (n-Kanal)
    47
    Drainelektrode (n-Kanal)
    48
    Drainelektrode (n-Kanal)
    49
    Verbindungselement (Source auf Source)
    50
    Verbindungselement (Source auf Leistungsausgang)
    51
    Bonddrahtverbindungen bzw. Verbindungselement der Signalanschlüsse
    52
    flacher Außenkontakt
    53
    Kunststoffgehäuse
    54
    Kunststoffmasse
    55
    Kondensator
    56
    Schaltungsplatine
    57
    Versorgungspotenzialschiene (zu 4)
    58
    Versorgungspotenzialschiene (zu 5)
    59
    Leistungsausgangsanschluss (der Platine)
    60
    Leistungsausgangsanschluss (der Platine)
    61
    Leistungsausgangsanschluss (der Platine)
    62
    Signaleingangsanschluss (der Platine)
    63
    Signaleingangsanschluss (der Platine)
    64
    Signaleingangsanschluss (der Platine)
    65
    integrierte Steuerschaltung
    66
    Steuer IC
    67
    strichpunktierte Linie
    68
    Flachleiter
    69
    Halbleitermodulposition
    70
    Diffusionslotschicht
    71
    Position für Halbleitermodul
    72
    Position für Halbleitermodul
    73
    Position für Halbleitermodul
    74
    Spule
    75
    Flachleiter
    76
    Flachleiter
    77
    Bonddrahtverbindung (weitspannend)
    78
    gestrichelte Linie
    79
    erster Phasenanschluss
    80
    Halbleitermodul (weitere Ausführungsform)
    81
    zweiter Phasenanschluss
    82
    Kunststoffgehäuse
    90
    Halbleitermodul (weitere Ausführungsform)
    LSS
    Low Side Switch
    HSS
    High Side Switch

Claims (39)

  1. Halbleitermodul aufweisend: – Halbleiterchips (2) mit – jeweils einer Leistungsversorgungselektrode (6, 7) auf seiner Rückseite zum Anlegen eines Versorgungspotenzials (4, 5) – jeweils einer Leistungsausgangselektrode (8, 9) auf seiner Oberseite zum Übertragen eines Ausgangsstroms an Leistungsausgänge (10, 11, 12) des Halbleitermoduls (1), und – jeweils einer Steuerelektrode (14, 15) zum Schalten des Halbleiterchips; – Flachleiter (68) auf der Unterseite des Halbleitermoduls mit: – Versorgungsflachleitern, auf denen die Halbleiterchips (2, 3) mit ihren Leistungsversorgungselektroden (6, 7) angeordnet sind, – Ausgangsflachleitern (22, 23, 24), die mit den Leistungsausgangselektroden (8, 9) in Wirkverbindung stehen, – Signalflachleitern (25, 26, 27), die mit den Steuerelektroden (14, 15) oder den Leistungsausgangselektroden (8, 9) in Wirkverbindung stehen.
  2. Halbleitermodul nach Anspruch 1, wobei mindestens einer der Halbleiterchips (2, 3) auf seiner Rückseite (28, 29) eine Leistungsversorgungselektrode (6, 7) aufweist, deren flächige Ausdehnung der Rückseite (28, 29) entspricht und der mit seiner Rückseite (28, 29) auf einem der Versorgungsflachleitern (16, 17) angeordnet ist, wobei die Versorgungsflachleiter parallel nebeneinander auf der Unterseite (13) des Halbleitermoduls angeordnet sind und unterschiedliche Versorgungspotenziale aufweisen, und wobei die Ausgangsflachleiter (22, 23, 24) auf einem Randbereich (19) der Unterseite (13) des Halbleitermoduls (1) senkrecht zu den Versorgungsflachleitern (16, 17) angeordnet sind, und wobei die Signalflachleiter (25, 26, 27) auf einem den Ausgangsflachleiter (22, 23, 24) gegenüberliegenden Randbereich (21) senkrecht zu den Versorgungsflachleitern (16, 17) angeordnet sind.
  3. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterchips (2, 3) auf ihren Oberseiten (32, 33) Steuerelektroden (14, 15) und Leistungsausgangselektroden (8, 9) aufweisen, wobei die flächigen Ausdehnungen der Leistungsausgangselektroden (8, 9) nahezu den Oberseiten (32, 33) entsprechen.
  4. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) mindestens eine Halbbrückenschaltung (34) mit zwei Halbleiterchips (2, 3) aufweist.
  5. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (30) mehrere Halbbrückenschaltungen (34, 35, 36) und einen Versorgungsflachleiter (16) für ein Massepotenzial (4) auf dem p-Kanal MOSFET's (37, 38, 39) mit ihren Drainelektroden (40, 41, 42) angeordnet sind und einen weiteren Versorgungsflachleiter (17) für ein Versorgungspotenzial (5), auf dem n-Kanal MOSFET's (43, 44, 45) mit ihren Drainelektroden (46, 47, 48) angeordnet sind.
  6. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (30) mindestens eine Halbbrückenschaltung mit einer Versorgungspotenzialschiene (57) für ein Massepotenzial (4), auf der mindestens ein n-Kanal MOSFET als LSS-Transistor der Halbbrückenschaltung (34) mit seiner Sourceelektrode in Flip-Chip Anordnung angebracht ist und mit einer weiteren Versorgungspotenzialschiene (58) für ein Versorgungspotenzial (5), auf der mindestens ein n-Kanal MOSFET mit seiner Drainelektrode angebracht ist.
  7. Halbleitermodul nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass die Leistungsausgangselektroden (8, 9) der Halbleiterchips (2, 3) einer Halbbrückenschaltung (34) über Verbindungselemente (49) miteinander elektrisch verbunden sind und einen Schaltungsknoten (31) bilden, der über ein weiteres Verbindungselement (50) mit einem der Ausgangsflachleiter (22) elektrisch in Verbindung steht.
  8. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Signalflachleiter (25, 26, 27) über Bonddrähte (51) mit den Steuerelektroden (14, 15) und den Leistungsausgangselektroden (8, 9) elektrisch in Verbindung stehen.
  9. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) eine Diffusionslotschicht zwischen den Leistungsversorgungselektroden (6, 7) eines Halbleiterchips (2, 3) und den Versorgungsflachleitern (16, 17) aufweist.
  10. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Diffusionslotmaterial eine intermetallische Phase aus der Gruppe AuSn, AgSn, CuSn oder AgIn aufweist.
  11. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Versorgungsflachleiter (17) mit hohem Versorgungspotenzial (5) ein HSS Leistungs-MOSFET und auf dem Versorgungsflachleiter (16) mit niedrigem Versorgungspotenzial (4) ein LSS Leistungs-MOSFET angeordnet ist.
  12. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der HSS Leistungs-MOSFET (43) einen integrierten Gate-Treiber aufweist.
  13. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Steuerelektrode (14, 15) der Halbleiterchips (2, 3) eine vertikale Trenchgateelektrode aufweist.
  14. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leistungsversorgungselektroden (6, 7) eine Kollektorelektrode und die Leistungsausgangselektrode (8, 9) eine Emitterelektrode eines vertikalen IGBT's (insulated gate bipolar transistors) ist, und die Steuerelektrode (14, 15) eine isolierte Gateelektrode ist.
  15. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiter oberflächenmontierbare flache Außenkontakte (52) des Halbleitermoduls (1) bilden.
  16. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitermodul (1) ein Kunststoffgehäuse (53) aufweist, in dessen Kunststoffgehäusemasse (54) die mindestens zwei Halbleiterchips (2, 3), Verbindungselemente (49, 50, 51) und Oberflächen der Flachleiter (16, 17, 22, 25, 26, 27) eingebettet sind, und wobei Außenkontakte (52) der Flachleiter (16, 17, 22, 25, 26, 27) auf der Unterseite (13) des Halbleitermoduls (1) von Kunststoffgehäusemasse (54) freigehalten sind.
  17. Halbleitermodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens ein Kondensator (55) oder eine Spule (74) zwischen einem Leistungsausgang (10) und einem niedrigen Versorgungspotenzial (4) angeordnet ist.
  18. Verwendung eines Halbleitermoduls (1, 30) nach einem der Ansprüche 1 bis 17 für eine Strom- und Spannungsversorgung mit AC/DC oder DC/DC-Konvertern, wobei das Halbleitermodul (1, 30) mindestens einen der Konverter bereitstellt.
  19. Schaltungsplatine mit mindestens einem Halbleitermodul (1, 30) gemäß einem der Ansprüche 1 bis 17, wobei die Schaltungsplatine (56) mindestens zwei Versorgungspotenzialschienen (57, 58) aufweist, die entsprechend den Versorgungsflachleitern (16, 17) des Halbleitermoduls (1) parallel nebeneinander angeordnet sind und wobei die Schaltungsplatine (1) senkrecht zu den Versorgungspotenzialschienen (57, 58) Leistungsausgangsanschlüsse (59, 60, 61) für die Ausgangsflachleiter (22, 23, 24) des Halbleitermoduls (1, 30) auf einer Seite der Versorgungspotenzialschienen (57, 58) und auf einer gegenüberliegenden Seite Signaleingangsanschlüsse (62, 63, 64) für die Signalflachleiter (25, 26, 27) des Halbleitermoduls (1, 30) aufweist.
  20. Schaltungsplatine nach Anspruch 19, dadurch gekennzeichnet, dass mindestens ein Kondensator (55) oder eine Spule (74) zwischen einer Versorgungspotenzialschiene mit niedrigem Versorgungspotenzial (4) und einem Leistungsausgangsanschluss (59, 60, 61) angeordnet ist.
  21. Schaltungsplatine nach Anspruch 19 oder Anspruch 20, dadurch gekennzeichnet, dass die Signaleingangsanschlüsse (62, 63, 64) über Leiterbahnen der Schaltungsplatine (56) mit mindestens einer integrierten Steuerschaltung (65) eines Steuer-IC's (66) elektrisch in Verbindung stehen, das sowohl Knotenpunkte (31) als auch die Steuerelektroden (14, 15) von Halbleiterchips (2, 3) einer Halbbrückenschaltung (34) ansteuert und auf der Schaltungsplatine (56) zu der Seite senkrecht zu den Versorgungspotenzialschienen (57, 58) angeordnet ist, auf der die Signaleingangsanschlüsse (62, 63, 64) angeordnet sind.
  22. Verwendung der Schaltungsplatine (56) gemäß einem der Ansprüche 19 bis 21 für ein Bordnetz mit einem Halblei termodul (1, 30) in MCM-Bauweise (Multi-Chip-Modul-Bauweise) nach einem der Ansprüche 1 bis 16.
  23. Verfahren zur Herstellung eines Halbleitermoduls (1, 30) mit Halbleiterchips (2, 3) auf unterschiedlichen Versorgungspotenzialen (4, 5), wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen von Halbleiterchips (2, 3) als LSS und HSS-Schalter von Halbbrückenschaltungen (34, 35, 36) mit einer Leistungsversorgungselektrode (6, 7) auf der Rückseite (28, 29) und mit einer Steuerelektrode (14, 15) sowie mit einer Leistungsausgangselektrode (8, 9) auf der Oberseite (32, 33); – Bereitstellen eines Flachleiterrahmens mit mindestens zwei parallel nebeneinander angeordneten Versorgungsflachleitern (16, 17) und mit in einem Randbereich (19) senkrecht zu den Versorgungsflachleitern (16, 17) angeordneten Ausgangsflachleitern (22), und mit in einem gegenüberliegenden Randbereich (21) senkrecht zu den Versorgungsflachleitern (16, 17) angeordneten Signalflachleitern (25, 26, 27); – Aufbringen der Halbleiterchips (2, 3) mit ihren Rückseiten (28, 29) auf die jeweiligen Versorgungsflachleiter (16, 17); – Anbringen von Verbindungselementen (49, 50, 51) zwischen den Signalflachleitern (25, 26, 27) und den Steuerelektroden (14, 15), ferner zwischen den Ausgangsflachleitern (22, 23, 24) und den Leistungsausgangselektroden (9) der Halbleiterchips (2, 3) sowie den Leistungsausgangselektroden (8, 9) der Halbleiterchips (2, 3) untereinander;
  24. Verfahren nach Anspruch 23, wobei das Verfahren die zusätzlichen Verfahrensschritte: – Einbetten der Halbleiterchips (2, 3), der Verbindungselemente (49, 50, 51) und Oberflächen der Flachleiter (16, 17, 22 bis 27) des Flachleiterrahmens in eine Kunststoffgehäusemasse (54) unter Freilassen von Außenkontakten (52) der Flachleiter (16, 17, 22 bis 27) und – Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 30), aufweist.
  25. Verfahren nach Anspruch 23 oder Anspruch 24, dadurch gekennzeichnet, dass auf die Leistungsversorgungselektroden (6, 7) der Halbleiterchips (2, 3) Diffusionslotschichten aus einem Diffusionslotmaterial aufgebracht werden, die mindestens einen der Stoffe AuSn, AgSn, CuSn und/oder InAg aufweisen und intermetallische Phasen bei einem Diffusionsföten bilden, deren Schmelzpunkte höher sind als eine Diffusionslöttemperatur.
  26. Verfahren nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass beim Diffusionslöten eine Diffusionslöttemperatur TD zwischen 180°C ≤ TD ≤ 450°C eingesetzt wird.
  27. Verfahren nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, dass Halbleiterchips (2, 3) des MOSFET-Typs, die eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Sourceelektrode auf der Oberseite (32, 33) aufweisen, mit ihrer Drainelektrode der Rückseite (28, 29) auf die Versorgungsflachleiter (16, 17) aufgebracht werden.
  28. Verfahren nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, dass Halbleiterchips (2, 3) des IGBT-Typs (Insulated-Gate-Bipolar-Transistor-Typ), die eine vertikale Driftstrecke und eine laterale Gatestruktur sowie eine Emitterelektrode auf der Oberseite (32, 33) aufweisen, mit ihrer Kollektorelektrode der Rückseite auf die Versorgungsflachleiter (16, 17) aufgebracht werden.
  29. Verfahren nach einem der Ansprüche 23 bis 28, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens eine Metallplatte vorzugsweise eine ebene Kupferplatte strukturiert wird.
  30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte gestanzt wird.
  31. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass zum Strukturieren die ebene Metallplatte nass oder trocken geätzt wird.
  32. Verfahren nach Anspruch 29, dadurch gekennzeichnet, dass zum Herstellen eines Flachleiterrahmens die Flachleiterrahmenstruktur galvanisch auf einem Hilfsträger abgeschieden und anschließend von dem Hilfsträger abgenommen wird.
  33. Verfahren nach einem der Ansprüche 23 bis 32, dadurch gekennzeichnet, dass beim Aufbringen der Halbleiterchips (2, 3) diese mit ihren Rückseiten (28, 29) auf die jeweiligen Versorgungsflachleiter (16, 17) gelötet oder geklebt werden.
  34. Verfahren nach einem der Ansprüche 23 bis 33, dadurch gekennzeichnet, dass zum Anbringen eines Verbindungselements (50) zwischen einer Leistungsausgangselektrode (9) der Oberseite (33) des Halbleiterchips (3) und einem vorgesehenen Ausgangsflachleiter (22) des Flachleiterrahmens in einer Halbleitermodulposition eine Bondbandverbindung (50) angebracht wird.
  35. Verfahren nach einem der Ansprüche 23 bis 34, dadurch gekennzeichnet, dass zum Anbringen von Verbindungselementen (51) zwischen Steuerelektroden (14, 15) der Oberseiten (32, 33) der Halbleiterchips und vorgesehenen Signalflachleitern (25, 27) des Flachleiterrahmens Bonddrahtverbindungen (51) angebracht werden.
  36. Verfahren nach einem der Ansprüche 23 bis 35, dadurch gekennzeichnet, dass zum Verpacken der Halbleitermodule (1, 30) aus mindestens zwei Halbleiterchips (2, 3) auf einem Flachleiterrahmen in eine Kunststoffgehäusemasse (54) unter Freilassen von Außenkontakten (52) der Flachleiter (16, 17, 22 bis 27) auf den Unterseiten (13) der Halbleitermodule (1, 30) eine Spritzgusstechnik eingesetzt wird.
  37. Verfahren nach einem der Ansprüche 23 bis 36, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 30) eine Lasertrenntechnik eingesetzt wird.
  38. Verfahren nach einem der Ansprüche 23 bis 37, dadurch gekennzeichnet, dass zum Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 30) ein Ätzverfahren eingesetzt wird.
  39. Verfahren nach einem der Ansprüche 23 bis 38, dadurch gekennzeichnet, dass das Auftrennen des Flachleiterrahmens in einzelne Halbleitermodule (1, 30) mittels Sägetechnik oder Stanztechnik erfolgt.
DE102007013186.2A 2007-03-15 2007-03-15 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben Active DE102007013186B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007013186.2A DE102007013186B4 (de) 2007-03-15 2007-03-15 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US11/693,333 US8410591B2 (en) 2007-03-15 2007-03-29 Semiconductor module with multiple semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007013186.2A DE102007013186B4 (de) 2007-03-15 2007-03-15 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben

Publications (2)

Publication Number Publication Date
DE102007013186A1 true DE102007013186A1 (de) 2008-09-18
DE102007013186B4 DE102007013186B4 (de) 2020-07-02

Family

ID=39688292

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007013186.2A Active DE102007013186B4 (de) 2007-03-15 2007-03-15 Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben

Country Status (2)

Country Link
US (1) US8410591B2 (de)
DE (1) DE102007013186B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017217612B4 (de) 2016-10-06 2024-06-13 Infineon Technologies Americas Corp. Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7705436B2 (en) * 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
EP2182551A1 (de) * 2008-10-29 2010-05-05 ABB Research Ltd. Verbindungsanordnung für Halbleiter-Leistungsmodule
TWI406370B (zh) * 2009-04-06 2013-08-21 Phison Electronics Corp 微型快閃記憶體儲存裝置
CN102881325B (zh) * 2009-04-08 2015-11-18 群联电子股份有限公司 微型闪存储存装置
JP2010258366A (ja) * 2009-04-28 2010-11-11 Renesas Electronics Corp 半導体装置
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9362215B2 (en) * 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
US8877555B2 (en) * 2012-11-16 2014-11-04 Alpha & Omega Semiconductor, Inc. Flip-chip semiconductor chip packing method
US9082759B2 (en) 2012-11-27 2015-07-14 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US9613918B1 (en) * 2013-01-14 2017-04-04 Microsemi Corporation RF power multi-chip module package
US9263440B2 (en) * 2013-02-11 2016-02-16 Infineon Technologies Austria Ag Power transistor arrangement and package having the same
US9054040B2 (en) 2013-02-27 2015-06-09 Infineon Technologies Austria Ag Multi-die package with separate inter-die interconnects
US9379048B2 (en) * 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
US9041170B2 (en) 2013-04-02 2015-05-26 Infineon Technologies Austria Ag Multi-level semiconductor package
WO2014192298A1 (ja) * 2013-05-30 2014-12-04 富士電機株式会社 半導体装置
WO2014203798A1 (ja) * 2013-06-19 2014-12-24 富士電機株式会社 半導体装置
DE102014102018B3 (de) * 2014-02-18 2015-02-19 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102014106686B4 (de) * 2014-05-12 2022-12-01 Infineon Technologies Austria Ag Elektronisches modul, elektronisches system und verfahren zum herstellen desselben
DE102015104995B4 (de) 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
JP6805768B2 (ja) * 2016-12-02 2020-12-23 アイシン精機株式会社 半導体装置
US20190103342A1 (en) 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
EP3699956A1 (de) * 2019-02-25 2020-08-26 Infineon Technologies AG Gehäuse für mehrfachchip-leistungshalbleiterbauelement
US11571803B2 (en) * 2019-05-30 2023-02-07 Milwaukee Electric Tool Corporation Power tool with combined chip for wireless communications and power tool control
WO2021060161A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュール
JP7173108B2 (ja) * 2019-10-01 2022-11-16 株式会社デンソー 半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075796A1 (en) * 2001-10-19 2003-04-24 Toshiyuki Hata Semiconductor device
US20040227547A1 (en) * 2003-05-14 2004-11-18 Masaki Shiraishi Semiconductor device and power supply system
US20050121777A1 (en) * 2003-12-03 2005-06-09 Toshiyuki Hata Semiconductor device
US20050151236A1 (en) * 2003-11-12 2005-07-14 International Rectifier Corporation Low profile package having multiple die
US20060113664A1 (en) * 2004-11-30 2006-06-01 Masaki Shiraishi Semiconductor device

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903120A (en) 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
JPH088269B2 (ja) 1986-10-22 1996-01-29 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
US5019893A (en) 1990-03-01 1991-05-28 Motorola, Inc. Single package, multiple, electrically isolated power semiconductor devices
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
US5568682A (en) 1994-10-31 1996-10-29 Hughes Aircraft Company Orthogonal grid circuit interconnect method
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
DE19826731C2 (de) 1998-06-16 2000-10-26 Gruendl & Hoffmann Halbbrückenbaugruppe
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
DE19927285C2 (de) 1999-06-15 2003-05-22 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
JP2001189416A (ja) * 1999-12-28 2001-07-10 Mitsubishi Electric Corp パワーモジュール
DE10103144A1 (de) * 2001-01-24 2002-08-01 Infineon Technologies Ag Halbbrückenschaltung
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
US6677669B2 (en) 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
US6638808B1 (en) * 2002-02-04 2003-10-28 Ixys Corporation Method of manufacturing gate driver with level shift circuit
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US6946740B2 (en) * 2002-07-15 2005-09-20 International Rectifier Corporation High power MCM package
US7042730B2 (en) * 2002-07-31 2006-05-09 International Rectifier Corporation Non-isolated heatsink(s) for power modules
EP1594164B1 (de) * 2003-02-14 2012-05-09 Hitachi, Ltd. Integrierte schaltung zur ansteuerung eines halbleiterbauelements
JP2004273749A (ja) 2003-03-07 2004-09-30 Fuji Electric Fa Components & Systems Co Ltd 半導体パワーモジュール
US7064442B1 (en) 2003-07-02 2006-06-20 Analog Devices, Inc. Integrated circuit package device
DE10336747A1 (de) * 2003-08-11 2005-03-17 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
TWI223890B (en) * 2004-02-06 2004-11-11 Opto Tech Corp Light-emitting diode device with multi-lead pins
US7154186B2 (en) 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
US7227198B2 (en) * 2004-08-11 2007-06-05 International Rectifier Corporation Half-bridge package
DE102004041904B4 (de) * 2004-08-30 2011-08-18 Infineon Technologies AG, 81669 Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
US7573107B2 (en) * 2004-09-23 2009-08-11 International Rectifier Corporation Power module
JP2007012857A (ja) 2005-06-30 2007-01-18 Renesas Technology Corp 半導体装置
DE102005055761B4 (de) * 2005-11-21 2008-02-07 Infineon Technologies Ag Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
JP4875380B2 (ja) * 2006-02-24 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
DE102006012781B4 (de) * 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102006020243B3 (de) * 2006-04-27 2008-01-17 Infineon Technologies Austria Ag Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075796A1 (en) * 2001-10-19 2003-04-24 Toshiyuki Hata Semiconductor device
US20040227547A1 (en) * 2003-05-14 2004-11-18 Masaki Shiraishi Semiconductor device and power supply system
US20050151236A1 (en) * 2003-11-12 2005-07-14 International Rectifier Corporation Low profile package having multiple die
US20050121777A1 (en) * 2003-12-03 2005-06-09 Toshiyuki Hata Semiconductor device
US20060113664A1 (en) * 2004-11-30 2006-06-01 Masaki Shiraishi Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017217612B4 (de) 2016-10-06 2024-06-13 Infineon Technologies Americas Corp. Gemeinsamer-Kontakt-Leiterrahmen für Mehrphasenanwendungen

Also Published As

Publication number Publication date
US8410591B2 (en) 2013-04-02
US20080224323A1 (en) 2008-09-18
DE102007013186B4 (de) 2020-07-02

Similar Documents

Publication Publication Date Title
DE102007013186B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102007012154B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102006049949B3 (de) Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE102006020243B3 (de) Leistungshalbleitermodul als H-Brückenschaltung und Verfahren zur Herstellung desselben
DE102006008632B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102006034679A1 (de) Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
DE102006038479B4 (de) Leistungshalbleitermodul mit zwei Mehrfach-Leistungshalbleiterbauelementen
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE102006031405A1 (de) Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE102006021959A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102014113787A1 (de) Transistoranordnung mit Halbleiterchips zwischen zwei Substraten
DE102005041174A1 (de) Leistungshalbleiterbauteil mit Leitungen innerhalb eines Gehäuses
DE102013104742A1 (de) Verdrahtungselement und Halbleitermodul mit demselben
DE60317270T2 (de) Halbleitermodul und Leistungswandler
EP1083599A2 (de) Leistungshalbleitermodul
DE102017205757A1 (de) Halbleitergehäuse mit einem Transistor-die in source-unten Konfiguration und einem Transistor-die in drain-unten Konfiguration
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102017206603A1 (de) Anpassbare geformte Leiterrahmenbaugruppe und entsprechendes Verfahren
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative